JP2005044850A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2005044850A JP2005044850A JP2003200444A JP2003200444A JP2005044850A JP 2005044850 A JP2005044850 A JP 2005044850A JP 2003200444 A JP2003200444 A JP 2003200444A JP 2003200444 A JP2003200444 A JP 2003200444A JP 2005044850 A JP2005044850 A JP 2005044850A
- Authority
- JP
- Japan
- Prior art keywords
- gap
- imaging device
- photoelectric conversion
- state imaging
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【解決手段】固体撮像装置は、2次元表面を画定する半導体基板と、前記半導体基板の受光領域に、行列状に配置された多数個の光電変換素子と、各光電変換素子の各列間に垂直方向に配列された垂直転送チャネルと、前記半導体基板の受光領域の前記垂直転送チャネル上方では光電変換素子又はギャップを挟んで水平方向に延在するように配列され、前記半導体基板の電極配線領域ではギャップのみを挟んで水平方向に延在するように配列された複数の単層電極とを有する。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、固体撮像装置に関し、特にCCD型転送路を有する固体撮像装置の配線領域の構造に関する。
【0002】
【従来の技術】
図5は、従来の固体撮像装置の転送電極配線領域54の一部の平面図である。
【0003】
従来の固体撮像装置では、受光領域に隣接する転送電極配線領域54に、受光領域の垂直転送電極56の終端部が形成されている。垂直転送電極56の終端部には、コンタクト57を形成するためのパッド58が設けられている。
【0004】
従来の固体撮像装置の転送電極配線領域54では、図に示すように、各転送電極終端部の周囲に他の転送電極がない領域が存在する。このため、転送電極がある領域とない領域との間で、段差ができてしまい、転送電極配線領域54の平坦性が損なわれている。
【0005】
そこで、リフロー性の絶縁膜で、上記の段差を埋め込み、転送電極配線領域54を平坦化することが行われている。例えば、単層電極構造の固体撮像装置において、電荷転送電極を最外周でつないだパターン、あるいは、ダミーパターンにより電荷転送電極を囲うことにより、電荷転送電極の終端部の解放領域を無くし、電極間ギャップを平坦化するためのリフロー性の絶縁膜の埋め込み性を向上させることが行われている。(例えば、特許文献1参照。)
【0006】
【特許文献1】特許3319456号公報
【0007】
【発明が解決しようとする課題】
受光領域の周辺部である転送電極配線領域54に、段差が生じると、受光領域に形成されるカラーフィルタ等の形成の均一性に影響を及ぼしてしまう。また、絶縁膜等のリフロー膜等で上記の段差を埋め込み平坦化する場合、リフロー膜の膜厚が厚くなってしまい、固体撮像装置の厚さが増大してしまう。
【0008】
本発明の目的は、転送電極配線領域に段差が少ないCCD型固体撮像装置を提供することである。
【0009】
【課題を解決するための手段】
本発明の一観点によれば、固体撮像装置は、2次元表面を画定する半導体基板と、前記半導体基板の受光領域に、行列状に配置された多数個の光電変換素子と、各光電変換素子の各列間に垂直方向に配列された垂直転送チャネルと、前記半導体基板の受光領域の前記垂直転送チャネル上方では光電変換素子又はギャップを挟んで水平方向に延在するように配列され、前記半導体基板の電極配線領域ではギャップのみを挟んで水平方向に延在するように配列された複数の単層電極とを有する。
【0010】
【発明の実施の形態】
図1は、本発明の実施例によるCCD型固体撮像素子1の構成を表すブロック図である。半導体基板上の絶縁膜を一部剥がし、光電変換素子、VCCDを露出した状態を示す。
【0011】
固体撮像素子1は、多数の光電変換素子12が配置された受光領域2を含む。受光領域2は、多数の光電変換素子12をいわゆる画素ずらし配置に配置して構成されている。ここで、本明細書でいう「画素ずらし配置」とは、2次元テトラゴナル行列の第1格子と、その格子間位置に格子点を有する第2格子とを合わせた配置を指す。例えば、奇数列(行)中の各光電変換素子12に対し、偶数列(行)中の光電変換素子12の各々が、光電変換素子12の列(行)方向ピッチの約1/2、列(行)方向にずれ、光電変換素子列(行)の各々が奇数行(列)または偶数行(列)の光電変換素子12のみを含む。「画素ずらし配置」は、多数個の光電変換素子12を複数行、複数列に亘って行列状に配置する際の一形態である。
【0012】
なお、ピッチの「約1/2」とは、1/2を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって1/2から外れてはいるものの、得られる固体撮像装置1の性能およびその画像の画質からみて実質的に1/2と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子12のピッチの約1/2」についても同様である。
【0013】
それぞれの光電変換素子12の列間には、光電変換素子12で発生した信号電荷を読み出して垂直方向に転送するn型の転送チャネル領域(垂直転送チャネル)14が、光電変換素子12の間隙を垂直方向に蛇行するように設けられている。画素ずらし配置の画素間に形成された空隙部に蛇行する転送チャネルが配置され、隣接する転送チャネルは光電変換素子を介して離れたり、チャネルストップ領域13(図2)を挟んで近接したりする。光電変換素子、転送チャネルによって、受光部の半導体基板のほとんどの面積が有効利用されている。
【0014】
垂直転送チャネル14上方には、酸化膜(ONO膜)15を挟んで、転送電極16が光電変換素子12の間隙を蛇行するように水平方向に複数行に渡って形成されている。各行の転送電極16は、垂直転送チャネル14とともに垂直電荷転送路(VCCD)を形成し、光電変換素子12で生じた信号電荷を4相駆動パルス(Φ1〜Φ4)で垂直方向に転送する。
【0015】
異なる位相で駆動する転送電極16の各々の間(転送電極16の配列方向の間隔)には、電極間隙(電極間ギャップ)が設けられ、電極間ギャップには、例えば、SiO2からなる絶縁膜17が形成されている。転送電極16間の距離は、全ての部分で同じであり、転送チャネル14内の電荷の流れをスムーズにするために、約0.3μm以下とすることが好ましく、約0.1μm〜約0.2μmとすることが特に好ましい。なお、4本の転送電極16で一つの転送段を形成している。
【0016】
ここで、本明細書でいう単層電極(構造)とは、いわゆる従来の多層ポリシリコン電極(構造)に対するものであり、電極端部において、電極同士が重ならずに、複数の電極が同一平面上に狭いギャップを有して配置される構造である。したがって、本明細書では、単一金属材料、例えば、タングステン(W)等のみから形成される場合に限らず、タングステンシリサイド、ポリシリコンとタングステン等の金属の積層構造なども単層電極構造に含まれる。このように、転送電極16を同一平面上に形成される単層電極とすることにより、多層電極構造において層間に設けられる層間絶縁膜が不要となる。
【0017】
転送電極16は、半導体製造プロセスあるいは固体デバイスで一般に使用される電極材料を用いて構成することができる。転送電極16を単層電極構造としたことにより、電極層間を絶縁する絶縁膜(シリコン酸化膜)は不要になり、電極材料の選択の幅が広くなる。また、電極幅、電極厚さ等の電極形状についても、電極材料に応じて設計の幅が広くなる。
【0018】
受光領域内のVCCDの転送電極16は、受光領域2に隣接して設けられる転送電極配線領域4に水平方向に延在する。転送電極16には、該転送電極配線領域4内で、図3に示すパッド部161に設けられるコンタクト162を介して駆動電圧等が供給される。なお、後述するように、本実施例による転送電極16は、転送電極配線領域4内においては、例えば、0.5μm以下のギャップを介して、形成されている。
【0019】
図中、受光領域2の下側にはVCCDにより転送される電荷を1行ごとに周辺回路4に転送する水平電荷転送路(HCCD)3が形成される。HCCD3は、水平電荷転送チャネルと、水平方向に複数列に渡って転送電極とが形成されている。HCCD3内の転送電極間にも、上述の受光領域2内の転送電極間と同様に電極間ギャップが設けられ、該電極間ギャップには、例えば、SiO2からなる絶縁膜が形成されている。なお、HCCD3内の電極間ギャップ幅は受光領域2内の転送電極16の電極間ギャップ幅よりも狭く設定される。
【0020】
また、受光領域2の外側には、例えば、MOS(Metal Oxide Semiconductor)トランジスタ回路等で構成される周辺回路5も形成されている。周辺回路5としては、例えば、フローティングディフュージョンアンプ(FDA)等が含まれる。
【0021】
図2は、固体撮像装置1の拡大断面図である。
【0022】
以下の説明においては、同じ導電型を有する不純物添加領域間での不純物濃度の大小を区別するために、不純物濃度が相対的に低いものから順番に、p− 型不純物添加領域、p型不純物添加領域、p+ 型不純物添加領域、あるいはn− 型不純物添加領域、n型不純物添加領域、n+ 型不純物添加領域と表記する。p− 型不純物添加領域11bをエピタキシャル成長法によって形成する場合以外、全ての不純物添加領域は、イオン注入とその後の熱処理とによって形成することが好ましい。
【0023】
半導体基板11は、例えばn−型シリコン基板11aと、その一表面に形成されたp− 型不純物添加領域11bとを有する。p− 型不純物添加領域11bは、n−型シリコン基板11aの一表面にp型不純物をイオン注入した後に熱処理を施すことによって、あるいは、p型不純物を含有したシリコンをn型シリコン基板11aの一表面上にエピタキシャル成長させることによって形成される。
【0024】
次いで、後に形成される1列の光電変換素子列に1本ずつ対応して、p− 型不純物添加領域11bにn型不純物添加領域(垂直転送チャネル)14が形成される。個々の垂直転送チャネル14は、その全長に亘ってほぼ均一な不純物濃度を有し、対応する光電変換素子列に沿って延在する。
【0025】
次に、チャネルストップ領域13が、読出しゲート用チャネル領域11cの形成箇所を除いた後に形成される光電変換素子12および垂直電荷転送チャネル14の平面視上の周囲に形成される。チャネルストップ領域13は、例えばp+ 型不純物添加領域、或いは、トレンチアイソレーション又は局所酸化(LOCOS)によって構成される。このように、受光領域2の素子分離は同一の工程で行われる。
【0026】
後に形成される各光電変換素子12(n型不純物添加領域12a)の右側縁部に沿って、p型不純物添加領域11cが一部残される。p型不純物添加領域11cの列方向の長さは、対応する光電変換素子12の列方向の長さの例えば半分程度である。各p型不純物添加領域11cは、読出しゲート用チャネル領域11cとして利用される。
【0027】
次に、酸化膜(ONO膜)15を、半導体基板11の表面に形成する。後述するように、各光電変換素子12上には、酸化膜15として例えば熱酸化膜を配置し、光電変換素子12上の領域を除いた他の領域上には、酸化膜15として例えばONO膜を配置する。
【0028】
上記のONO膜は、例えば、膜厚が20〜70nm程度のシリコン酸化膜(熱酸化膜)と、膜厚が30〜80nm程度のシリコン窒化膜と、膜厚が10〜50nm程度のシリコン酸化膜とを、半導体基板11上にこの順番で堆積させた積層膜によって構成される。図3においては、便宜上、1つの層で酸化膜15を表している。なお、上記の酸化膜15は、ONO膜の代わりに単層の酸化膜(SiO2)で形成することもできる。
【0029】
次に、電極形成工程を行う。この工程では、酸化膜15上に、転送電極16を形成する。本実施例では転送電極16を、狭いギャップを介して同一平面上に複数(例えば2つ)配置することにより単層電極構造としている。
【0030】
転送電極16は、例えば、タングステン(W)や、低抵抗ポリシリコンとタングステンシリサイド(WSi)のポリサイド膜等で形成される。この他にも、例えば、モリブデン(Mo)、タングステンシリサイド(WSi)、モリブデンシリサイド(MoSi)、チタンシリサイド(TiSi)、タンタルシリサイド(TaSi)、及び銅シリサイド(CuSi)等を電極材料として用いることができる。また、これらの電極材料を層間絶縁膜を用いることなく積層することにより、転送電極16を形成しても良い。
【0031】
転送電極16の配列方向に設けられる電極間ギャップ(狭いギャップ)は、受光領域2内では、転送チャネル14内の電荷の流れをスムーズにするために、約0.3μm以下とすることが好ましく、特に、約0.1μm〜約0.2μmとすることが好ましい。なお、後述するように、転送電極配線領域内では、電極間ギャップは、例えば、0.5μm以下であればよく、受光領域2内よりも広く設定することが好ましい。
【0032】
次に、p− 型不純物添加領域11bの所定箇所を、イオン注入によりn型不純物添加領域12aに転換する。なお、n型不純物添加領域12aは、電荷蓄積領域として機能する。転換したn型不純物添加領域12aの表層部をイオン注入によりp+ 型不純物添加領域12bに転換することによって、埋込み型のフォトダイオードである光電変換素子12を形成する。
【0033】
次に、遮光膜18を、タングステン、アルミニウム、クロム、チタン、モリブデン等の金属や、これらの金属の2種以上からなる合金等をPVDまたはCVDによって絶縁膜17上に堆積させることで形成する。この遮光膜18は、各転送電極16等を平面視上覆って、光電変換素子12以外の領域で無用の光電変換が行われるのを防止する。
【0034】
各光電変換素子12へ光が入射することができるように、遮光膜18は、個々の光電変換素子12の上方に開口部を1つずつ有する。光電変換素子12表面において上記の開口部内に平面視上位置する領域が、この光電変換素子12における光入射面となる。
【0035】
その後、遮光膜18の上に、パッシベーション層、平坦化絶縁層を含む第1の平坦化層19を形成する。次ぎに、カラーフィルタ層20を、例えば、互いに異なる色に着色された3種または4種類の樹脂(カラーレジン)の層を、フォトリソグラフィ法等の方法によって所定箇所に順次形成することによって作製する。カラー撮影用の単板式撮像装置に使用する固体撮像素子では、原色系または補色系のカラーフィルタ層20が配置される。カラーフィルタ層20は、主に、カラー撮影用の単板式撮像装置に使用する固体撮像素子に配置される。白黒撮影用の固体撮像素子や、3板式の撮像機器に使用する固体撮像素子では、カラーフィルタ層20を省略することができる。
【0036】
次ぎに、第2の平坦化膜21が、第1の平坦化膜19と同様に、例えばフォトレジスト等の有機材料によって形成される。第2の平坦化膜21上面に、それぞれの光電変換素子12に対応してマイクロレンズ22が形成される。マイクロレンズ22は、例えば、透明樹脂層を第2の平坦化膜21上に形成した後、この透明樹脂層をフォトリソグラフィ法等によって所定形状にパターニングした後に、リフローさせることによって形成される。第2の平坦化膜21は、カラーフィルタ層20上に形成されて、マイクロレンズ22を形成するための平坦面を提供する。
【0037】
以下に、転送電極16及び電極間ギャップ(絶縁膜)17の形成工程について簡単に説明する。なお、以下の説明における参照番号については、また、転送電極16及び電極間ギャップ(絶縁膜)17の形成工程の詳細は、本出願人と同一の出願人による特許出願2003―192883号の明細書の発明の実施の形態の項を参照する。
【0038】
まず、ONO膜15を形成した半導体基板11の全表面を覆うように約4000Åの膜厚でポリシリコン等の電極材16をCVD(Chemical Vapor Deposition)法等により堆積することにより、図4(A)に示す状態とする。
【0039】
次ぎに、電極材16の全面を覆ってフォトレジスト膜を形成し、フォトリソグラフィ等により受光領域2には、約0.1μm〜0.2μmのギャップ(電極間ギャップ)17n及び転送電極配線領域4には、約0.5μmのギャップ17wを有するパターンを形成する。その後、ギャップ17n及び17wを有するパターンをマスクとし、例えば、ONO膜15の窒化シリコン膜15をエッチストップとして、電極材16をエッチングして電極間ギャップ17n及び17wを形成する。なお、電極間ギャップ17n及び17wのマスクパターンについては、図3を参照。
【0040】
その後、電極間ギャップ17nにn型不純物添加領域(垂直転送チャネル)14と逆導電型の不純物をイオン注入法により導入する。次ぎに、フォトレジストパターンを除去し、絶縁膜17(電極間ギャップ17n及び17w)を形成する。絶縁膜17は、CVD法、例えば、プラズマCVD(PECVD)等により、膜厚約1500Åの酸化シリコン(SiO2)を堆積する(CVD−SiO2)ことにより形成される。なお、絶縁膜17は、窒化シリコン(SiN)膜又は炭化シリコン(SiC)膜をCVD等により堆積させることにより形成してもよいし、熱酸化により形成してもよい。なお、窒化シリコン(SiN)や炭化シリコン(SiC)等の酸化シリコン(SiO2)よりも誘電率の高い材料を用いて絶縁膜17を形成すると、電極間ギャップEGの実効長を短くすることができる。
【0041】
なお、絶縁膜17の形成後に、膜厚が300Å程度の酸素遮蔽機能を有する窒化シリコン(SiN)膜をCVD等により堆積させることによりギャップ幅拡大防止膜を形成してもよい。また、窒化シリコン膜の代わりに、炭化シリコン(SiC)膜を用いてギャップ幅拡大防止膜を形成するようにしてもよい。ギャップ幅拡大防止膜は、その後の酸化性雰囲気中での酸化工程によって転送電極16が酸化して電極間ギャップ17n及び17wが拡がるのを防ぐ役割を持つ。
【0042】
図3は、本実施例による転送電極配線領域4の平面図である。図中、点線の左側が転送電極配線領域4であり、右側が受光領域2である。なお、転送電極16及び電極間ギャップ(絶縁膜)17nの一部を剥離し、フィールド酸化膜15Fを一部露出した状態を示す。
【0043】
転送電極配線領域4には、フィールド酸化膜15Fが形成されている領域と、受光領域2近傍のフィールド酸化膜15Fが形成されていない領域が存在する。これらの領域の境界(フィールド酸化膜境界)BLでは、フィールド酸化膜15Fの有無による段差が生じている。
【0044】
右側の受光領域2の各転送電極16間の電極間ギャップ(絶縁膜)17nは、上述したように、約0.3μm以下と、非常に狭くなっている。一方、転送電極配線領域4の各転送電極16間の電極間ギャップ(絶縁膜)17wは、上述したように、約0.5μm以下と、受光領域2内に比べて広くなっている。
【0045】
転送電極16及び電極間ギャップ(絶縁膜)17は、フィールド酸化膜境界BLを横切って、水平方向に延在するように形成される。このフィールド酸化膜境界BLの段差を横切る時は、比較的広いギャップ幅で横切ることが好ましいので、電極間ギャップ(絶縁膜)17のギャップ幅は、該フィールド酸化膜境界BLより受光領域2側で、広くなるように形成される。また、フィールド酸化膜境界BLの段差を横切る時は、転送電極16の電極幅も均一であることが望ましいので、本実施例では、フィールド酸化膜境界BLの前後で、転送電極16の電極幅が均一になるように形成されている。
【0046】
本実施例では、電極間ギャップ(絶縁膜)17wの折れ曲がり部JCの角度が、90度より大きい鈍角になるように設定されている。これは、90度以下の角度で電極間ギャップ17wを曲げると該折れ曲がり部において電極間ギャップ17wの幅が狭くなってしまうことがあり、それによる電極間ショートを防ぐためである。なお、電極間ギャップ17wのT字交差部TJ(他の電極間ギャップに直角に交わる部分)では、上記のように、電極間ギャップ17wの幅が狭くなるという現象はおきない。よって、T字交差部TJでは、90度の角度で2つの電極間ギャップ17wが交差するように設定されている。
【0047】
図4は、転送電極及び転送電極間ギャップ(絶縁膜)の概略平面図である。図4(A)は、転送電極16及び電極間ギャップ17wの拡大平面図である。
【0048】
上述したように、電極間ギャップ(絶縁膜)17wの折れ曲がり部JCの角度が、90度より大きい鈍角になるように設定されている。また、転送電極終端部では、絶縁膜17wの端部17tが、突出するように形成されている。このように、電極の終端部において絶縁膜を突出させることにより、隣接する電極間でのショートを無くすことができる。
【0049】
図4(B)は、転送電極16及び電極間ギャップ17nの拡大平面図である。
【0050】
図に示すように、電極間ギャップを充填する絶縁膜17nの端部17tが、光電変換素子12内に、例えば、約0.1μm〜0.3μm、好ましくは約0.2μm程度突出するように形成されている。このように、端部17tが、光電変換素子12内に突出することにより、電極間ショートを低減させることができる。
【0051】
図4(C)は、電極材料を矩形にくり貫く場合の絶縁膜17の端部17tの形状を示す拡大平面図である。ここで、電極材料を矩形にくり貫く場合とは、例えば、正方行列上に矩形の光電変換素子を形成する場合などに、該光電変換素子に対応する部分の電極材料をエッチング等により、除去する場合である。このような場合は、図中矢印で示すように、端部17tを転送電極17から遠ざけるように、例えば、転送電極17に対して45度の角度で折り曲げるように形成する。
【0052】
以上、本発明の実施例によれば、転送電極配線領域においても、電極材料を該転送電極配線領域の全面に渡って堆積させ、一様に存在する電極材料を狭いギャップを有するマスクパターンを用いて、エッチング等により形成する。また、各転送電極間のギャップは、絶縁膜によって埋め込まれる。
【0053】
このようにすることにより、転送電極配線領域において転送電極の存在しない領域をほぼ無くす事ができ、平坦性を向上させることができる。よって、転送電極配線領域に、膜厚の厚いリフロー膜を形成する必要がない。また、リフロー膜を形成する場合も、非常に薄い膜を形成することで、表面を平坦化することができる。従って、固体撮像装置の厚さを減少させることができる。
【0054】
また、本実施例では、転送電極終端部において、電極間ギャップに埋め込まれる絶縁膜を突出させるため、各転送電極間の分離を確実にすることができる。よって、電極間ショートの発生率を低下させることができる。
【0055】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組合せ等が可能なことは当業者に自明であろう。
【0056】
【発明の効果】
以上説明したように、本発明によれば、転送電極配線領域に段差が少ないCCD型固体撮像装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施例によるCCD型固体撮像素子1の構成を表すブロック図である。
【図2】固体撮像装置1の拡大断面図である。
【図3】本実施例による転送電極配線領域4の平面図である。
【図4】転送電極及び転送電極間ギャップ(絶縁膜)の概略平面図である。
【図5】従来の固体撮像装置の転送電極配線領域54の一部の平面図である。
【符号の説明】
1…固体撮像装置、2…受光領域、3…HCCD、4…転送電極配線領域、5…周辺回路、11…半導体基板、12…光電変換素子、13…チャネルストップ、14、…垂直転送チャネル、15…ONO膜、16…転送電極、17…絶縁膜、18…遮光膜、19、21…平坦化層、20…カラーフィルタ層、22…マイクロレンズ、161…パッド、162…コンタクト
Claims (6)
- 2次元表面を画定する半導体基板と、
前記半導体基板の受光領域に、行列状に配置された多数個の光電変換素子と、
各光電変換素子の各列間に垂直方向に配列された垂直転送チャネルと、
前記半導体基板の受光領域の前記垂直転送チャネル上方では光電変換素子又はギャップを挟んで水平方向に延在するように配列され、前記半導体基板の電極配線領域ではギャップのみを挟んで水平方向に延在するように配列された複数の単層電極と
を有する固体撮像装置。 - さらに、前記ギャップを充填し、その端部が前記単層電極から突出している絶縁膜を有する請求項1記載の固体撮像装置。
- 前記ギャップは、90度よりも大きい角度で折れ曲がる折れ曲がり部を有する請求項1又は2記載の固体撮像装置。
- 前記電極配線領域は、フィールド酸化膜を有し、
前記ギャップは、前記フィールド酸化膜の段差に対して垂直方向に乗り越えるように形成され、前記段差を乗り越える部分は、前記垂直転送チャネル上方の単層電極のギャップ幅よりも広いギャップ幅を有する請求項1〜3のいずれか1項に記載の固体撮像装置。 - さらに、複数列に渡ってギャップのみを挟んで垂直方向に延在するように配列された複数の単層電極を含む水平電荷転送路を有し、
前記垂直転送チャネル上方の単層電極のギャップ幅を、前記水平電荷転送路の転送電極のギャップ幅よりも広く形成する請求項1〜4のいずれか1項に記載の固体撮像装置。 - 前記光電変換素子は、正方行列の第1正方格子と前記第1正方格子の格子間位置に格子点を有する第2正方格子とのそれぞれの格子点に配置される請求項1〜5のいずれか1項に記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003200444A JP2005044850A (ja) | 2003-07-23 | 2003-07-23 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003200444A JP2005044850A (ja) | 2003-07-23 | 2003-07-23 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005044850A true JP2005044850A (ja) | 2005-02-17 |
Family
ID=34260847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003200444A Pending JP2005044850A (ja) | 2003-07-23 | 2003-07-23 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005044850A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7956389B2 (en) | 2007-09-21 | 2011-06-07 | Fujifilm Corporation | Solid-state imaging device, imaging apparatus, and method of manufacturing solid-state imaging device |
-
2003
- 2003-07-23 JP JP2003200444A patent/JP2005044850A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7956389B2 (en) | 2007-09-21 | 2011-06-07 | Fujifilm Corporation | Solid-state imaging device, imaging apparatus, and method of manufacturing solid-state imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8114695B2 (en) | Solid-state image pickup element, solid-state image pickup device and production method therefor | |
US8664032B2 (en) | Method of producing a solid-state image sensing device including solid-state image sensor having a pillar-shaped semiconductor layer | |
JP4216976B2 (ja) | 固体撮像装置およびその製造方法 | |
JP4298964B2 (ja) | 固体撮像素子及びその製造方法 | |
US7091463B2 (en) | Solid state image pickup device with polysilicon transfer electrodes | |
JP2009088140A (ja) | アライメントマーク構造、半導体素子製造方法、半導体素子、電荷結合素子、及び固体撮像装置 | |
JP4346364B2 (ja) | 固体撮像装置の製造方法 | |
JP2005044850A (ja) | 固体撮像装置 | |
JP4159306B2 (ja) | 固体撮像素子およびその製造方法 | |
JP2005191400A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JPH04207076A (ja) | 固体撮像装置の製造方法 | |
JP2004335804A (ja) | 固体撮像素子およびその製造方法 | |
WO2010046994A1 (ja) | 固体撮像素子、固体撮像装置及びその製造方法 | |
JP4295702B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
JP2007048895A (ja) | 固体撮像装置及び固体撮像装置の製造方法 | |
WO2011155182A1 (ja) | 固体撮像素子 | |
JP2006228762A (ja) | 電荷転送素子及びその製造方法 | |
JP5311666B2 (ja) | 固体撮像素子の製造方法 | |
JP2009194404A (ja) | 固体撮像装置 | |
JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
JP2004335800A (ja) | 固体撮像素子の製造方法 | |
JP2005327869A (ja) | 固体撮像装置およびその製造方法 | |
JP2004335801A (ja) | 固体撮像素子およびその製造方法 | |
JPS63194357A (ja) | 固体撮像素子の製造方法 | |
JP2002359365A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060301 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090728 |