JP2009194404A

JP2009194404A - 固体撮像装置

Info

Publication number: JP2009194404A
Application number: JP2009135031A
Authority: JP
Inventors: Shinji Uie; 眞司宇家
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2009-06-04
Filing date: 2009-06-04
Publication date: 2009-08-27

Abstract

【課題】電極間ショートの発生率を抑えたＣＣＤ型固体撮像装置を提供する。
【解決手段】固体撮像装置は、２次元表面を画定する半導体基板と、前記半導体基板の受光領域に、行列状に配置された多数個の光電変換素子と、各光電変換素子の各列間に垂直方向に配列された垂直転送チャネルと、前記垂直転送チャネル上方に形成され、各光電変換素子の各行間に水平方向に複数行に渡ってギャップを挟んで配列された複数の単層電極と、前記ギャップを充填し、その端部が前記光電変換素子の領域に突出している絶縁膜とを有する。
【選択図】図２

Description

本発明は、固体撮像装置の製造方法に関し、特に転送電極が一つの層からなるＣＣＤ型転送路を有する固体撮像装置の製造方法に関する。

近年、転送電極が一つの層からなるＣＣＤ型転送路を有する固体撮像装置の製造方法において、転送電極間の電極間隙（ギャップ）を狭く加工して転送チャネル内のポテンシャルを均一にすることが行われている。例えば、転送電極間ギャップが、０．１μｍ程度になれば、転送電極間ギャップ下の転送チャネル内のポテンシャルの変化は無視できるものになる。しかし、現在の技術では、転送電極間ギャップの間隔は、例えば０．１５μｍ〜０．３μｍであり、これでは、ポテンシャルギャップの発生を抑えることは非常に難しい。

そこで、転送電極間の電極間隙（ギャップ）に転送チャネルとは逆導電型の不純物イオン打ち込みを行い、該転送電極間ギャップに生じるポテンシャルポケットを解消することが行われている。（例えば、特許文献１及び特許文献２参照。）

特許３２２５９３９号公報特許３２５２８０７号公報

従来の固体撮像装置の製造プロセスにおいては、電極間ギャップの形成後、該電極間ギャップは、継続的に露出した状態になっている。そのため、その後の工程で使用するフォトレジストマスク等や、その他の異物が電極間ギャップに入り込む場合がある。この電極間ギャップに入り込んだフォトレジストや異物は、電極間ギャップが、例えば０．１５μｍ〜０．３μｍと非常に狭いため、後から取り出すことは非常に困難である。

これらの電極間ギャップに入り込んだフォトレジストや異物をそのままにしておくと、電極間の分離不良を起こす危険性が高くなり、電極間ショートの発生率が高くなる。

本発明の目的は、電極間ショートの発生率を抑えたＣＣＤ型固体撮像装置を提供することである。

本発明の一観点によれば、固体撮像装置は、２次元表面を画定する半導体基板と、前記半導体基板の受光領域に、行列状に配置された多数個の光電変換素子と、各光電変換素子の各列間に垂直方向に配列された垂直転送チャネルと、前記垂直転送チャネル上方に形成され、各光電変換素子の各行間に水平方向に複数行に渡ってギャップを挟んで配列された複数の単層電極と、前記ギャップを充填し、その端部が前記光電変換素子の領域に突出している絶縁膜とを有する。

本発明によれば、電極間ショートの発生率を抑えたＣＣＤ型固体撮像装置を提供することができる。

本発明の第１の実施例によるＣＣＤ型固体撮像素子１の構成を表すブロック図である。固体撮像装置１の受光領域２の一部の概略平面図である。図２に示す固体撮像装置１をＡ−Ｂ間で切断した拡大断面図である。本発明の実施例による電極形成工程を説明するための断面図である。本発明の実施例による電極形成工程を説明するための断面図である。本発明の実施例による電極形成工程を説明するための断面図である。本発明の実施例の第１の変形例を説明するための固体撮像装置１の一部の概略断面図である。本発明の実施例の第２の変形例を説明するための固体撮像装置１の一部の概略断面図である。

図１は、本発明の第１の実施例によるＣＣＤ型固体撮像素子１の構成を表すブロック図である。半導体基板上の絶縁膜を一部剥がし、光電変換素子、ＶＣＣＤを露出した状態を示す。図２は、固体撮像装置１の受光領域２の一部の概略平面図である。

固体撮像素子１は、多数の光電変換素子１２が配置された受光領域２を含む。受光領域２は、多数の光電変換素子１２をいわゆる画素ずらし配置に配置して構成されている。ここで、本明細書でいう「画素ずらし配置」とは、２次元テトラゴナル行列の第１格子と、その格子間位置に格子点を有する第２格子とを合わせた配置を指す。例えば、奇数列（行）中の各光電変換素子１２に対し、偶数列（行）中の光電変換素子１２の各々が、光電変換素子１２の列（行）方向ピッチの約１／２、列（行）方向にずれ、光電変換素子列（行）の各々が奇数行（列）または偶数行（列）の光電変換素子１２のみを含む。「画素ずらし配置」は、多数個の光電変換素子１２を複数行、複数列に亘って行列状に配置する際の一形態である。
なお、ピッチの「約１／２」とは、１／２を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって１／２から外れてはいるものの、得られる固体撮像装置１の性能およびその画像の画質からみて実質的に１／２と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子１２のピッチの約１／２」についても同様である。

それぞれの光電変換素子１２の列間には、光電変換素子１２で発生した信号電荷を読み出して垂直方向に転送するｎ型の転送チャネル領域（垂直転送チャネル）１４が、光電変換素子１２の間隙を垂直方向に蛇行するように設けられている。画素ずらし配置の画素間に形成された空隙部に蛇行する転送チャネルが配置され、隣接する転送チャネルは光電変換素子を介して離れたり、チャネルストップ領域１３（図３）を挟んで近接したりする。光電変換素子、転送チャネルによって、受光部の半導体基板のほとんどの面積が有効利用されている。

垂直転送チャネル１４上方には、後述する酸化膜（ＯＮＯ膜）１５を挟んで、転送電極１６が光電変換素子１２の間隙を蛇行するように水平方向に複数行に渡って形成されている。各行の転送電極１６は、垂直転送チャネル１４とともに垂直電荷転送路（ＶＣＣＤ）を形成し、光電変換素子１２で生じた信号電荷を４相駆動パルス（Φ１〜Φ４）で垂直方向に転送する。

異なる位相で駆動する転送電極１６の各々の間（転送電極１６の配列方向の間隔）には、電極間隙（電極間ギャップ）が設けられ、電極間ギャップには、例えば、ＳｉＯ₂からなる絶縁膜１７が形成されている。転送電極１６間の距離は、全ての部分で同じであり、転送チャネル14内の電荷の流れをスムーズにするために、約０．３μｍ以下とすることが好ましく、約０．１μｍ〜約０．２μｍとすることが特に好ましい。なお、４本の転送電極１６で一つの転送段を形成している。

なお、本実施例の後述する固体撮像装置１の製造法によれば、図２に示すように、電極間ギャップを充填する絶縁膜１７の端部１７ｔが、光電変換素子１２内に、例えば、約０．１μｍ〜０．３μｍ、好ましくは約０．２μｍ程度突出するように形成される。このように、端部１７ｔが、光電変換素子１２内に突出することにより、電極間ショートをさらに低減させることができる。

ここで、本明細書でいう単層電極（構造）とは、いわゆる従来の多層ポリシリコン電極（構造）に対するものであり、電極端部において、電極同士が重ならずに、複数の電極が同一平面上に狭いギャップを有して配置される構造である。したがって、本明細書では、単一金属材料（例えば、タングステン（Ｗ）等のみから形成される場合に限らず、タングステンシリサイド、ポリシリコンとタングステン等の金属の積層構造なども単層電極構造に含まれる。このように、転送電極１６を同一平面上に形成される単層電極とすることにより、多層電極構造において層間に設けられる層間絶縁膜が不要となる。

転送電極１６は、半導体製造プロセスあるいは固体デバイスで一般に使用される電極材料を用いて構成することができる。転送電極１６を単層電極構造としたことにより、電極層間を絶縁する絶縁膜（シリコン酸化膜）は不要になり、電極材料の選択の幅が広くなる。また、電極幅、電極厚さ等の電極形状についても、電極材料に応じて設計の幅が広くなる。

図中、受光領域２の下側にはＶＣＣＤにより転送される電荷を1行ごとに周辺回路４に転送する水平電荷転送路（ＨＣＣＤ）３が形成される。

また、受光領域２の外側には、例えば、ＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ回路等で構成される周辺回路４も形成されている。周辺回路４としては、例えば、フローティングディフュージョンアンプ（ＦＤＡ）等が含まれる。

図３は、図２に示す固体撮像装置１をＡ−Ｂ間で切断した拡大断面図である。
以下の説明においては、同じ導電型を有する不純物添加領域間での不純物濃度の大小を区別するために、不純物濃度が相対的に低いものから順番に、ｐ^- 型不純物添加領域、ｐ型不純物添加領域、ｐ⁺ 型不純物添加領域、あるいはｎ^-型不純物添加領域、ｎ型不純物添加領域、ｎ⁺ 型不純物添加領域と表記する。ｐ^- 型不純物添加領域１１ｂをエピタキシャル成長法によって形成する場合以外、全ての不純物添加領域は、イオン注入とその後の熱処理とによって形成することが好ましい。

半導体基板１１は、例えばｎ^-型シリコン基板１１ａと、その一表面に形成されたｐ^- 型不純物添加領域１１ｂとを有する。ｐ^- 型不純物添加領域１１ｂは、ｎ^-型シリコン基板１１ａの一表面にｐ型不純物をイオン注入した後に熱処理を施すことによって、あるいは、ｐ型不純物を含有したシリコンをｎ型シリコン基板１１ａの一表面上にエピタキシャル成長させることによって形成される。

次いで、後に形成される１列の光電変換素子列に１本ずつ対応して、ｐ^- 型不純物添加領域１１ｂにｎ型不純物添加領域（垂直転送チャネル）１４が形成される。個々の垂直転送チャネル１４は、その全長に亘ってほぼ均一な不純物濃度を有し、対応する光電変換素子列に沿って延在する。

次に、チャネルストップ領域１３が、読出しゲート用チャネル領域１１ｃの形成箇所を除いた後に形成される光電変換素子１２および垂直電荷転送チャネル１４の平面視上の周囲に形成される。チャネルストップ領域１３は、例えばｐ⁺ 型不純物添加領域、或いは、トレンチアイソレーション又は局所酸化（ＬＯＣＯＳ）によって構成される。このように、受光領域２の素子分離は同一の工程で行われる。
後に形成される各光電変換素子１２（ｎ型不純物添加領域１２ａ）の右側縁部に沿って、ｐ型不純物添加領域１１ｃが一部残される。ｐ型不純物添加領域１１ｃの列方向の長さは、対応する光電変換素子１２の列方向の長さの例えば半分程度である。各ｐ型不純物添加領域１１ｃは、読出しゲート用チャネル領域１１ｃとして利用される。

次に、酸化膜（ＯＮＯ膜）１５を、半導体基板１１の表面に形成する。後述するように、各光電変換素子１２上には、酸化膜１５として例えば熱酸化膜を配置し、光電変換素子１２上の領域を除いた他の領域上には、酸化膜１５として例えばＯＮＯ膜を配置する。
上記のＯＮＯ膜は、例えば、膜厚が２０〜７０ｎｍ程度のシリコン酸化膜（熱酸化膜）と、膜厚が３０〜８０ｎｍ程度のシリコン窒化膜と、膜厚が１０〜５０ｎｍ程度のシリコン酸化膜とを、半導体基板１１上にこの順番で堆積させた積層膜によって構成される。図３においては、便宜上、１つの層で酸化膜１５を表している。なお、上記の酸化膜１５は、ＯＮＯ膜の代わりに単層の酸化膜（ＳｉＯ₂）で形成することもできる。

次に、電極形成工程を行う。この工程では、酸化膜１５上に、転送電極１６を形成する。本実施例では転送電極１６を、狭いギャップを介して同一平面上に複数（例えば２つ）配置することにより単層電極構造としている。
転送電極１６は、例えば、タングステン（Ｗ）や、低抵抗ポリシリコンとタングステンシリサイド（ＷＳｉ）のポリサイド膜等で形成される。この他にも、例えば、モリブデン（Ｍｏ）、タングステンシリサイド（ＷＳｉ）、モリブデンシリサイド（ＭｏＳｉ）、チタンシリサイド（ＴｉＳｉ）、タンタルシリサイド（ＴａＳｉ）、及び銅シリサイド（ＣｕＳｉ）等を電極材料として用いることができる。また、これらの電極材料を層間絶縁膜を用いることなく積層することにより、転送電極１６を形成しても良い。

転送電極１６の配列方向に設けられる電極間ギャップ（狭いギャップ）は、転送チャネル１４内の電荷の流れをスムーズにするために、約０．３μｍ以下とすることが好ましく、特に、約０．１μｍ〜約０．２μｍとすることが好ましい。

次に、ｐ^- 型不純物添加領域１１ｂの所定箇所を、イオン注入によりｎ型不純物添加領域１２ａに転換する。なお、ｎ型不純物添加領域１２ａは、電荷蓄積領域として機能する。転換したｎ型不純物添加領域１２ａの表層部をイオン注入によりｐ⁺型不純物添加領域１２ｂに転換することによって、埋込み型のフォトダイオードである光電変換素子１２を形成する。

なお、上述の電極形成工程及び光電変換素子の形成工程の詳細については、図４及び図５を参照して後述する。

次に、遮光膜１８を、タングステン、アルミニウム、クロム、チタン、モリブデン等の金属や、これらの金属の２種以上からなる合金等をＰＶＤまたはＣＶＤによって絶縁膜１７上に堆積させることで形成する。この遮光膜１８は、各転送電極１６等を平面視上覆って、光電変換素子１２以外の領域で無用の光電変換が行われるのを防止する。
各光電変換素子１２へ光が入射することができるように、遮光膜１８は、個々の光電変換素子１２の上方に開口部を１つずつ有する。光電変換素子１２表面において上記の開口部内に平面視上位置する領域が、この光電変換素子１２における光入射面となる。

その後、遮光膜１８の上に、パッシベーション層、平坦化絶縁層を含む第１の平坦化層１９を形成する。次ぎに、カラーフィルタ層２０を、例えば、互いに異なる色に着色された３種または４種類の樹脂（カラーレジン）の層を、フォトリソグラフィ法等の方法によって所定箇所に順次形成することによって作製する。カラー撮影用の単板式撮像装置に使用する固体撮像素子では、原色系または補色系のカラーフィルタ層２０が配置される。カラーフィルタ層２０は、主に、カラー撮影用の単板式撮像装置に使用する固体撮像素子に配置される。白黒撮影用の固体撮像素子や、３板式の撮像機器に使用する固体撮像素子では、カラーフィルタ層２０を省略することができる。

次ぎに、第２の平坦化膜２１が、第１の平坦化膜１９と同様に、例えばフォトレジスト等の有機材料によって形成される。第２の平坦化膜２１上面に、それぞれの光電変換素子１２に対応してマイクロレンズ２２が形成される。マイクロレンズ２２は、例えば、透明樹脂層を第２の平坦化膜２１上に形成した後、この透明樹脂層をフォトリソグラフィ法等によって所定形状にパターニングした後に、リフローさせることによって形成される。第２の平坦化膜２１は、カラーフィルタ層２０上に形成されて、マイクロレンズ２２を形成するための平坦面を提供する。

図４〜図６は、本発明の実施例による電極形成工程を説明するための断面図である。なお、図４及び図５に示す断面図は、図２のＣ−Ｄに沿って固体撮像装置１を切断した場合のものである。また、図６は、周辺回路４の電極形成工程を示す概略断面図である。

まず、ＯＮＯ膜１５を形成した半導体基板１１の全表面を覆うように約４０００Åの膜厚でポリシリコン等の電極材１６ａをＣＶＤ（Chemical Vapor Deposition）法等により堆積することにより、図４（Ａ）に示す状態とする。

次ぎに、図４（Ｂ）に示すように、電極材１６ａの全面を覆ってフォトレジスト膜を形成し、フォトリソグラフィ等により約０．１μｍ〜０．２μｍのギャップ（電極間ギャップ）ＥＧを有するパターン３５を形成する。その後、図４（Ｃ）に示すように、ギャップＥＧを有するパターン３５をマスクとし、例えば、窒化シリコン膜１５ｂをエッチストップとして、電極材１６ａをエッチングして電極間ギャップＥＧを形成する。その後、電極間ギャップＥＧにｎ型不純物添加領域（垂直転送チャネル）１４と逆導電型の不純物をイオン注入法により導入する。例えば、ボロン（Ｂ）等のｐ型不純物をドーズ量２．０×１０¹¹ｃｍ^-2、加速電圧５０ＫｅＶでイオン注入する。

このように、電極間ギャップＥＧに転送チャンネル１４とは逆導電型の不純物をイオン注入することにより、電極間ギャップに生じるポテンシャルポケットを解消することが出来る。よって、転送チャネル１４内の電荷の流れをスムーズにすることができる。

電極間ギャップＥＧへのイオン注入を行った直後に、図４（Ｄ）に示すように、フォトレジストパターン３５を除去し、その後、図4（Ｅ）に示すように、絶縁膜１７を形成する。絶縁膜１７は、ＣＶＤ法、例えば、プラズマＣＶＤ（ＰＥＣＶＤ）等により、膜厚約１５００Åの酸化シリコン（ＳｉＯ₂）を堆積する（ＣＶＤ−ＳｉＯ₂）ことにより形成される。なお、絶縁膜１７は、窒化シリコン（ＳｉＮ）膜又は炭化シリコン（ＳｉＣ）膜をＣＶＤ等により堆積させることにより形成してもよいし、熱酸化により形成してもよい。なお、窒化シリコン（ＳｉＮ）や炭化シリコン（ＳｉＣ）等の酸化シリコン（ＳｉＯ₂）よりも誘電率の高い材料を用いて絶縁膜１７を形成すると、電極間ギャップＥＧの実効長を短くすることができる。

このように、電極間ギャップＥＧへのイオン注入の後、速やかに絶縁膜１７を形成して該電極間ギャップＥＧを埋めることで、電極間ギャップＥＧへの異物の混入、又は、その後の工程で使用されるフォトレジスト等の残留等を防止することが出来る。

次ぎに、図４（Ｆ）に示すように、膜厚が３００Å程度の酸素遮蔽機能を有する窒化シリコン（ＳｉＮ）膜をＣＶＤ等により堆積させることによりギャップ幅拡大防止膜１６ｐを形成する。なお、窒化シリコン膜の代わりに、炭化シリコン（ＳｉＣ）膜を用いてギャップ幅拡大防止膜１６ｐを形成するようにしてもよい。ギャップ幅拡大防止膜１６ｐは、その後の酸化性雰囲気中での酸化工程によって転送電極１６が酸化して電極間ギャップＥＧが拡がるのを防ぐ役割を持つ。

次ぎに、図５（Ａ）及び図６（Ａ）に示すように、転送電極１６となるべき電極材１６ａの上方及び転送電極１６以外の電極（例えば、周辺回路４のゲート電極）２６となるべき電極材１６ａの上方にフォトレジストマスク３６を形成する。その後、図５（Ｂ）及び図６（Ｂ）に示すように、フォトレジストマスク３６をマスクとして光電変換素子部１２ｐ及び周辺トランジスタ部４ｐの電極２６以外の領域上方のギャップ幅拡大防止膜１６ｐ及び絶縁膜１７をエッチングにより除去する。さらに、図５（Ｃ）及び図６（Ｃ）に示すように、光電変換素子部１２ｐ及び周辺トランジスタ部４ｐの電極２６以外の領域上方の電極材１６ａ及び酸化シリコン膜１５ｃ、窒化シリコン膜１５ｂをエッチングにより除去する。なお、電極材１６ａ等のエッチングは、例えば、ＲＩＥ（Reactive Ion Etching）法等により行われる。

その後、図５（Ｄ）及び図６（Ｄ）に示すように、光電変換素子部１２ｐ及び周辺トランジスタ部４ｐの電極２６以外の領域上の酸化シリコン膜１５ａを希弗酸等をエッチャントとしてウェットエッチングすることにより除去する。この時同時に、転送電極１６及び電極２６上のフォトレジスト膜３６も除去される。

次ぎに、図５（Ｅ）及び図６（Ｅ）に示すように、光電変換素子部１２ｐ上のシリコン基板１１表面に再度、酸化膜（ＳｉＯ₂）１５ｄを形成する。その後、光電変換素子部１２ｐ及び周辺トランジスタ部４ｐのソース／ドレイン領域２７に不純物イオン打ち込みを行い、光電変換素子１２及びＭＯＳトランジスタを形成する。

以上のように、本実施例では、電極間ギャップＥＧのエッチング処理と、転送電極１６以外の電極パターンのエッチング処理を別々に行うので、それぞれに最適化したエッチング条件を採用することが出来る。

なお、本発明の実施例では、光電変換素子部１２ｐ及び周辺トランジスタ部４ｐの電極材１６ａ等の除去を一度に行い、光電変換素子部１２ｐへのイオン注入時に再度フォトレジストマスクを形成する。この時、フォトレジストマスクの開口部と光電変換素子部１２ｐの位置合わせがずれる場合がある。この位置合わせによるずれを解消するようにしたものが、以下に説明する本実施例の第１の変形例である。

図７は、本発明の実施例の第１の変形例を説明するための固体撮像装置１の一部の概略断面図である。

図７（Ａ）は、図４（Ｅ）の状態にあるときの固体撮像装置１を異なる断面（図２のＡ−Ｂ）で切断した断面図である。すなわち、電極間ギャップＥＧを形成して、該電極間ギャップＥＧを絶縁膜１７を形成することによりふさいだ状態である。その後、図７（Ｂ）に示すように、電極材１６ａ上の絶縁膜１７の全面を覆ってフォトレジスト膜を形成し、フォトリソグラフィ等により光電変換素子部１２ｐの形状と同一形状の開口部を有するパターン３７を形成する。

次ぎに、図７（Ｃ）に示すように、形成したパターン３７をマスクとし、例えば、ＯＮＯ膜１５の窒化シリコン膜をエッチストップとして、電極材１６ａをエッチングして光電変換素子部１２ｐ上方の電極材１６ａを除去する。なお、電極材１６ａ等のエッチングは、例えば、ＲＩＥ法等により行われる。その後、電極材１６ａのエッチング用に形成したマスクパターン３７を用いて光電変換素子部１２ｐに、例えば、砒素（Ａｓ）等のｎ型不純物のイオン注入を行う。

なお、この変形例では、図４（Ｅ）の状態にあるときの固体撮像装置１を用いたが、図４（Ｆ）に示すような絶縁膜１７上にギャップ幅拡大防止膜１６ｐを形成した後に、上述の図７（Ｂ）および図７（Ｃ）の工程を行うようにしても良い。

また、周辺回路部の電極材１６ａのエッチング及び不純物イオン打ち込みは、この変形例による光電変換素子部１２ｐの電極材１６ａのエッチングの前に行われても良いし、後に行われても良い。要するに、光電変換素子部１２ｐの電極材１６ａのエッチングの際に形成したフォトレジストマスク３７をマスクとしてセルフアラインで光電変換素子部１２ｐの不純物イオン打ち込みをすればよい。

以上のように、本変形例では、転送電極１６の電極パターンのエッチングに用いたフォトレジストマスク３７をそのまま光電変換素子部１２ｐへの不純物イオン打ち込みのマスクとして用いるので、フォトレジストマスクの合わせずれを防止することができ、合わせずれに起因する光電変換素子の飽和不足、ブルーミング、読み出し不良等の問題を防ぐことが出来る。

また、電極間ギャップＥＧのエッチング処理、転送電極１６以外の電極パターンのエッチング処理及び光電変換素子部１２ｐのエッチング処理を別々に行うので、それぞれに最適化したエッチング条件を採用することが出来る。

図８は、本発明の実施例の第２の変形例を説明するための固体撮像装置１の一部の概略断面図である。図８（Ａ）は、上述した実施例及び第１の変形例による固体撮像装置１の一部の概略断面図である。図８（Ｂ）は、第２の変形例による固体撮像装置１の一部の概略断面図である。図中矢印で光電変換素子１２に入射する光線を示す。

図８（Ｂ）に示すように、この第２の変形例による固体撮像装置１では、光電変換素子部の電極材を等方性エッチングすることにより、電極１６にテーパーを付けている。なお、等方性エッチングは、例えば、CCｌ₄等を用いたケミカルドライエッチング法等で行う。

このようにすることで、図８（Ａ）に示す場合に比べて、光電変換素子１２の実効開口が広がり、広い範囲の光線を光電変換素子１２に入射させることが出来る。よって、シェーディングや感度のＦ値依存性を低減させることが出来る。

以上本発明の実施例によれば、電極間ギャップＥＧへのイオン注入の後、速やかに絶縁膜１７を形成して該電極間ギャップＥＧを埋めることで、電極間ギャップＥＧへの異物の混入、又は、その後の工程で使用されるフォトレジスト等の残留等を防止することが出来る。よって、電極間（配線間）ショートの発生率が低減し、配線の信頼性を向上させることが出来る。

また、第１の変形例のように、転送電極１６の電極パターンのエッチングに用いたフォトレジストマスクをそのまま光電変換素子部１２ｐへの不純物イオン打ち込みのマスクとして用いることで、フォトレジストマスクの合わせずれを防止することができ、合わせずれに起因する光電変換素子の飽和不足、ブルーミング、読み出し不良等の問題を防ぐことが出来る。

また、電極間ギャップＥＧの形成、転送電極以外の電極の形成、光電変換素子部１２ｐの電極材１６ａの除去を別々に行うことができるので、それぞれに最適化したエッチング条件でエッチングを行うことができる。

また、第２の変形例のように、電極１６にテーパーを付けることにより、光電変換素子１２の実効開口が広がり、シェーディングや感度のＦ値依存性を低減させることが出来る。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組合せ等が可能なことは当業者に自明であろう。

１…固体撮像装置、２…受光領域、３…ＨＣＣＤ、４…周辺回路、１１…半導体基板、１２…光電変換素子、１３…チャネルストップ、１４、…垂直転送チャネル、１５…ＯＮＯ膜、１６、２６…転送電極、ゲート電極、１７…絶縁膜、１８…遮光膜、１９、２１…平坦化層、２０…カラーフィルタ層、２２…マイクロレンズ、２７…ソース／ドレイン領域、３５、３６、３７…フォトレジストマスク

Claims

２次元表面を画定する半導体基板と、
前記半導体基板の受光領域に、行列状に配置された多数個の光電変換素子と、
各光電変換素子の各列間に垂直方向に配列された垂直転送チャネルと、
前記垂直転送チャネル上方に形成され、各光電変換素子の各行間に水平方向に複数行に渡ってギャップを挟んで配列された複数の単層電極と、
前記ギャップを充填し、その端部が前記光電変換素子の領域に突出している絶縁膜と
を有する固体撮像装置。
前記絶縁膜は、ＳｉＯ_２よりも高誘電率の材料を用いて形成される請求項１記載の固体撮像装置。
前記光電変換素子は、正方行列の第１正方格子と前記第１正方格子の格子間位置に格子点を有する第２正方格子とのそれぞれの格子点に配置される請求項１又は２記載の固体撮像装置。