KR20090124915A - 프린트 배선판 - Google Patents

프린트 배선판 Download PDF

Info

Publication number
KR20090124915A
KR20090124915A KR1020090019784A KR20090019784A KR20090124915A KR 20090124915 A KR20090124915 A KR 20090124915A KR 1020090019784 A KR1020090019784 A KR 1020090019784A KR 20090019784 A KR20090019784 A KR 20090019784A KR 20090124915 A KR20090124915 A KR 20090124915A
Authority
KR
South Korea
Prior art keywords
hole
core layer
conductive
layer
filler
Prior art date
Application number
KR1020090019784A
Other languages
English (en)
Inventor
히데아키 요시무라
겐지 이이다
도모유키 아베
야스토모 마에하라
신 히라노
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090124915A publication Critical patent/KR20090124915A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명의 과제는 응력의 발생을 억제할 수 있는 프린트 배선판을 제공하는 것이다.
본 발명의 프린트 배선판(11)에서는, 적어도 특정 영역에 분포하는 모든 기초 구멍용 관통 구멍(17) 내에 대직경 비아(18), 기초 구멍용 충전재(21), 관통 구멍(24) 및 소직경 비아(25)를 포함하는 동일 구조가 확립된다. 그 결과, 특정 영역에서, 코어층(13)의 면내 방향으로 기초 구멍용 충전재(21)의 비율과 코어층(13)의 비율은 균일한 분포로 규정된다. 따라서, 코어층(13)의 면내 방향으로 열응력 왜곡의 발생은 억제된다. 또한, 적어도 특정 영역에 분포하는 모든 기초 구멍용 관통 구멍(17)이 서로 균등하게 배치되면, 코어층(13)의 면내 방향으로 열응력 왜곡의 발생은 확실하게 회피된다.

Description

프린트 배선판{PRINTED WIRING BOARD}
본 발명은 도전성을 갖는 코어층을 구비하는 프린트 배선판에 관한 것이다.
프로브 카드와 같은 프린트 배선판은 널리 알려져 있다. 프로브 카드는 예를 들어 반도체 웨이퍼나 LSI(대규모 집적 회로)칩 패키지의 시험에 사용된다. 프로브 카드 상에는 반도체 웨이퍼나 LSI 칩 패키지가 배치된다. 이 때, 번인 시험(burn-in test)과 같은 고온 동작 시험이나 스크리닝과 같은 저온 동작 시험이 실시된다. 프로브 카드에는, 고온 동작 시험이나 저온 동작 시험 각각의 온도 범위에서 온도의 승강, 즉 온도 사이클과 같은 열스트레스가 가해진다.
예를 들어 LSI 칩은 실리콘 기판을 구비한다. 실리콘의 열팽창률은 낮기 때문에 LSI 칩의 열팽창률은 낮게 억제된다. 한편, 프로브 카드의 코어 기판은, 예를 들어 탄소 섬유포에 수지를 함침하여 형성된다. 탄소 섬유포의 작용으로 코어 기판의 열팽창률은 저감된다. 이렇게 하여 프로브 카드의 열팽창률은 LSI 칩의 열팽창률과 맞춰진다. 그 결과, 예를 들어 프로브 카드의 도전(導電) 패드 및 LSI 칩의 전극 핀의 위치 어긋남은 회피된다.
프로브 카드의 코어 기판에는 복수의 기초 구멍용 관통 구멍이 형성된다. 기초 구멍용 관통 구멍의 내벽면에는 원통형의 대직경 비아가 형성된다. 대직경 비아 내에는 수지제의 기초 구멍용 충전재가 충전된다. 기초 구멍용 충전재에는 관통 구멍이 형성된다. 관통 구멍의 내벽면에는 원통형의 소직경 비아가 형성된다. 소직경 비아 내에는 충전재가 충전된다. 이와 같은 충전재는 예를 들어 에폭시 수지로 형성된다. 이렇게 하여 두겹으로 비아가 형성된다.
한편, 임의의 기초 구멍용 관통 구멍의 내벽면에는 원통형의 비아가 형성된다. 비아 내에는 충전재가 충전된다. 충전재에는 관통 구멍은 형성되지 않는다. 이렇게 하여 한겹으로 비아가 형성된다. 코어 기판은 탄소 섬유포에 기초하여 도전성을 갖는다. 탄소 섬유포는 기초 구멍용 관통 구멍의 내벽면에 노출된다. 비아는 코어 기판에 전기적에 접속되기 때문에, 코어 기판은 전원층이나 그라운드층으로서 기능할 수 있다.
[특허문헌 1] : 일본 특허 공개 제2004-31730호 공보
[특허문헌 2] : 일본 특허 공개 제2004-31731호 공보
[특허문헌 3] : 일본 특허 공개 제2004-289006호 공보
코어 기판에서는 한겹의 비아와 두겹의 비아가 혼재한다. 그 결과, 코어 기판의 면내 방향으로 탄소 섬유포의 양과 충전재의 양에 불균일이 생긴다. 탄소 섬유포의 열팽창률과 충전재의 열팽창률이 다르기 때문에, 예를 들어 온도 사이클 시험의 실시시에 코어 기판의 면내 방향으로 열응력의 왜곡이 생긴다. 왜곡은 소위 크랙을 발생시킨다. 크랙은 도전 패턴의 단선을 초래한다.
본 발명은, 상기 실상을 감안하여 이루어진 것으로, 응력의 발생을 억제할 수 있는 프린트 배선판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 프린트 배선판은, 도전성을 갖는 코어층과, 상기 코어층에 형성되고 표면에서 이면까지 상기 코어층을 관통하는 복수의 기초 구멍용 관통 구멍과, 적어도 특정 영역에 분포하는 모든 상기 기초 구멍용 관통 구멍의 내벽면을 따라 원통형으로 형성되는 도전성의 대직경 비아와, 상기 대직경 비아 내에 충전되는 기초 구멍용 충전재와, 상기 기초 구멍용 충전재에 형성되고, 상기 기초 구멍용 관통 구멍의 중심축을 따라 상기 기초 구멍용 충전재를 관통하는 관통 구멍과, 상기 관통 구멍의 내벽면을 따라 원통형으로 형성되는 도전성의 소직경 비아를 구비하는 것을 특징으로 한다.
이와 같은 프린트 배선판에서는, 적어도 특정 영역에 분포하는 모든 기초 구멍용 관통 구멍 내에 대직경 비아, 기초 구멍용 충전재, 관통 구멍 및 소직경 비아 를 포함하는 동일 구조가 확립된다. 그 결과, 특정 영역에서, 코어층의 면내 방향으로 기초 구멍용 충전재의 비율과 코어층의 비율은 균일한 분포로 규정된다. 따라서, 코어층의 면내 방향으로 열응력의 왜곡의 발생은 억제된다. 또한, 적어도 특정 영역에 분포하는 모든 기초 구멍용 관통 구멍이 서로 균등하게 배치되면, 코어층의 면내 방향으로 열응력 왜곡의 발생은 확실하게 회피된다.
이상과 같이, 프린트 배선판은 응력의 발생을 억제할 수 있다.
이하, 첨부 도면을 참조하면서 본 발명의 일실시형태를 설명한다.
도 1은 본 발명의 한 구체예에 따른 프린트 배선판(11)의 단면 구조를 개략적으로 나타낸다. 이 프린트 배선판(11)은 예를 들어 프로브 카드에 이용된다. 프로브 카드는 프로브 장치와 같은 전자 기기에 장착된다. 단, 프린트 배선판(11)은 그 밖의 전자 기기에 이용될 수 있다.
프린트 배선판(11)은 코어 기판(12)을 구비한다. 코어 기판(12)은 평판형의 코어층(13)을 구비한다. 코어층(13)은 도전층(14)을 구비한다. 도전층(14)에는 탄소 섬유포가 매립된다. 탄소 섬유포는 코어층(13)의 표면이나 이면을 따라 연장된다. 따라서, 도전층(14)에서는 면내 방향으로 열팽창이 현저하게 규제된다. 탄소 섬유포는 도전성을 갖는다. 도전층(14)의 형성시에 탄소 섬유포는 수지에 함침된다. 수지에는 예를 들어 에폭시 수지와 같은 열경화성 수지가 사용된다. 탄소 섬유포는 탄소 섬유사의 직포 및 부직포 중 어느 하나로 형성된다.
코어층(13)은, 도전층(14)의 표면 및 이면에 각각 적층되는 한 쌍의 코어 절연층(15, 16)을 구비한다. 코어 절연층(15, 16) 사이에 도전층(14)이 끼워진다. 코어 절연층(15, 16)은 절연성을 갖는다. 코어 절연층(15, 16)에는 유리 섬유포가 매립된다. 유리 섬유포는 코어층(13)의 표면이나 이면을 따라 연장된다. 코어 절연층(15, 16)의 형성시에 유리 섬유포는 수지에 함침된다. 수지에는 예를 들어 에폭시 수지와 같은 열경화성 수지가 사용된다. 유리 섬유포는 유리 섬유사의 직포 및 부직포 중 어느 하나로 형성된다.
코어층(13)에는 복수의 기초 구멍용 관통 구멍(17)이 형성된다. 기초 구멍용 관통 구멍(17)은 표면에서 이면으로 코어층(13)을 관통한다. 기초 구멍용 관통 구멍(17)은 예를 들어 원기둥 공간을 규정한다. 원기둥 공간의 축심은 코어층(13)의 표면 및 이면에 직교한다. 기초 구멍용 관통 구멍(17)의 작용으로 코어층(13)의 표면 및 이면에는 원형의 개구가 구획된다. 기초 구멍용 관통 구멍(17)의 내벽면에서는 도전층(14)의 탄소 섬유포가 노출된다.
기초 구멍용 관통 구멍(17) 내에는 도전성의 대직경 비아(18)가 형성된다. 대직경 비아(18)는 기초 구멍용 관통 구멍(17)의 내벽면을 따라 원통형으로 형성된다. 전술한 바와 같이, 기초 구멍용 관통 구멍(17)의 내벽면에서는 탄소 섬유포가 노출되기 때문에, 대직경 비아(18)는 탄소 섬유포에 전기적으로 접속된다. 대직경 비아(18)는 코어층(13)의 표면 및 이면에서 환형의 도전 랜드(19)에 접속된다. 도전 랜드(19)는 코어층(13)의 표면이나 이면에서 확장된다. 대직경 비아(18)나 도전 랜드(19)는 예를 들어 구리와 같은 도전 재료로 형성된다.
기초 구멍용 관통 구멍(17) 내에서 대직경 비아(18)의 내측 공간은 수지제의 기초 구멍용 충전재(21)로 메워진다. 기초 구멍용 충전재(21)는 대직경 비아(18)의 내벽면을 따라 원통형으로 확장된다. 기초 구멍용 충전재(21)에는 예를 들어 에폭시 수지와 같은 열경화성 수지가 사용된다. 에폭시 수지에는 예를 들어 세라믹 필러가 매립된다.
코어 기판(12)은, 코어층(13)의 표면 및 이면에 각각 적층되는 한 쌍의 절연층(22, 23)을 구비한다. 절연층(22, 23) 사이에 코어층(13)이 끼워진다. 절연층(22, 23)은 기초 구멍용 충전재(21)에 피복된다. 절연층(22, 23)은 절연성을 갖는다. 절연층(22, 23)에는 유리 섬유포가 매립된다. 유리 섬유포는 코어층(13)의 표면 및 이면을 따라 연장된다. 절연층(22, 23)의 형성시에 유리 섬유포는 수지에 함침된다. 수지에는 예를 들어 에폭시 수지와 같은 열경화성 수지가 사용된다. 유리 섬유포는 유리 섬유사의 직포 및 부직포 중 어느 하나로 형성된다.
코어 기판(12)에는 복수의 관통 구멍(24)이 형성된다. 관통 구멍(24)은 코어층(13) 및 절연층(22, 23)을 관통한다. 관통 구멍(24)은 기초 구멍용 관통 구멍(17) 내에 배치된다. 관통 구멍(24)은 기초 구멍용 관통 구멍(17)을 관통한다. 여기서는 관통 구멍(24)은 원기둥 공간을 규정한다. 관통 구멍(24)은 기초 구멍용 관통 구멍(17)과 동축으로 형성된다. 관통 구멍(24)의 작용으로 코어 기판(12)의 표면 및 이면에는 원형의 개구가 구획된다.
관통 구멍(24) 내에는 도전성의 소직경 비아(25)가 형성된다. 소직경 비아(25)는 관통 구멍(24)의 내벽면을 따라 원통형으로 형성된다. 기초 구멍용 충전 재(21)의 작용으로 대직경 비아(18) 및 소직경 비아(25)는 서로 절연된다. 소직경 비아(25)는 예를 들어 구리와 같은 도전 재료로 형성된다.
절연층(22, 23)의 표면에는 도전 랜드(26)가 형성된다. 소직경 비아(25)는 절연층(22, 23)의 표면에서 도전 랜드(26)에 접속된다. 도전 랜드(26)는 예를 들어 구리와 같은 도전 재료로 형성된다. 도전 랜드(26, 26)끼리의 사이에서 소직경 비아(25)의 내측 공간은 절연성 수지의 충전재(27)로 메워진다. 충전재(27)는 예를 들어 원기둥 형태로 형성된다. 충전재(27)에는 예를 들어 에폭시 수지와 같은 열경화성 수지가 사용된다. 에폭시 수지에는 예를 들어 세라믹 필러가 매립된다.
절연층(22) 및 절연층(23)에는 도전재, 즉 비아(28)가 형성된다. 비아(28)는, 예를 들어 절연층(22, 23)의 표면에 형성되는 도전 패턴(29)에 접속된다. 이렇게 하여 비아(28), 도전 랜드(19) 및 소직경 비아(25)에 기초하여 도전 패턴(29)은 도전층(14)에 전기적으로 접속된다. 그 결과, 도전층(14)은 프린트 배선판(11)의 예를 들어 전원층이나 그라운드층으로서 기능할 수 있다. 비아(28) 및 도전 패턴(29)은 예를 들어 구리와 같은 도전 재료로 형성된다.
절연층(22, 23)의 표면에는 각각 빌드업층(31, 32)이 형성된다. 빌드업층(31, 32)은 각각 이면에서 대응하는 절연층(22, 23)의 표면에 수용된다. 빌드업층(31, 32) 사이에 코어층(13) 및 절연층(22, 23)이 끼워진다. 빌드업층(31, 32)은 도전 랜드(26, 26)나 도전 패턴(29)에 피복된다.
빌드업층(31, 32)은 복수의 절연층(33) 및 도전 패턴(34)의 적층체로 형성된다. 절연층(33) 및 도전 패턴(34)은 교대로 적층된다. 다른 층의 도전 패턴(34) 끼리는 비아(35)에 의해 전기적으로 접속된다. 절연층(33)은 예를 들어 에폭시 수지와 같은 열경화성 수지로 형성된다. 도전 패턴(34)이나 비아(35)는 예를 들어 구리와 같은 도전 재료로 형성된다.
빌드업층(31, 32)의 표면에서는 도전 패드(36)가 노출된다. 도전 패드(36)는 예를 들어 구리와 같은 도전 재료로 형성된다. 빌드업층(31, 32)의 표면에서 도전 패드(36) 이외의 영역에는 오버코트층(37)이 적층된다. 오버코트층(37)에는 예를 들어 에폭시 수지가 사용된다. 프린트 배선판(11)의 이면에서 도전 패드(36)는 예를 들어 프로브 장치의 전극 단자에 접속된다. 프린트 배선판(11)의 표면에서 도전 패드(36)는 예를 들어 반도체 웨이퍼의 범프 전극에 탑재된다. 이렇게 하여 예를 들어 온도 사이클 시험에 기초하여 반도체 웨이퍼의 검사가 실시된다.
도 2에 나타낸 바와 같이, 코어 기판(12)에서는, 적어도 특정 영역에 분포하는 모든 기초 구멍용 관통 구멍(17)은 서로 균등하게 배치된다. 본 실시형태에서는, 코어 기판(12)에 형성되는 모든 기초 구멍용 관통 구멍(17)이 서로 균등하게 배치된다. 여기서는, 균등 배치시에, 임의의 1개의 기초 구멍용 관통 구멍(17)을 정사각형의 각 정점상에 배치되는 4개의 기초 구멍용 관통 구멍(17)이 둘러싼다. 임의의 1개의 기초 구멍용 관통 구멍(17)은 각 정점상의 각 기초 구멍용 관통 구멍(17)에 등거리로 배치된다.
이상과 같은 프린트 배선판(11)에서는, 적어도 특정 영역에 분포하는 모든 기초 구멍용 관통 구멍(17) 내에서 기초 구멍용 관통 구멍(17), 대직경 비아(18), 기초 구멍용 충전재(21), 관통 구멍(24), 소직경 비아(25) 및 충전재(27)를 포함하 는 동일 구조가 확립된다. 그 결과, 코어 기판(12)의 면내 방향으로 기초 구멍용 충전재(21), 충전재(27)의 비율과 탄소 섬유포의 비율이 균일한 분포로 규정된다. 따라서, 코어 기판(12)의 면내 방향으로 열응력 왜곡의 발생은 억제된다. 예를 들어 빌드업층(31, 32) 내에서 크랙의 발생은 저감된다. 도전 패턴(34)의 단선은 회피된다. 또한, 적어도 특정 영역에 분포하는 모든 기초 구멍용 관통 구멍(17)이 서로 균등하게 배치되면, 코어 기판(12)의 면내 방향으로 열응력 왜곡의 발생은 확실하게 회피된다.
한편, 영역마다 기초 구멍용 관통 구멍 내에서 상이한 구성을 갖는 프린트 배선판에서는, 코어 기판의 면내 방향으로 탄소 섬유포의 양과 충전재의 양에 불균일이 생긴다. 탄소 섬유포의 열팽창률과 충전재의 열팽창률이 다르기 때문에, 예를 들어 온도 사이클 시험의 실시시에 코어 기판의 면내 방향으로 열응력의 왜곡이 생긴다. 왜곡은 소위 크랙을 발생시킨다. 크랙은 도전 패턴의 단선을 초래한다.
다음으로, 프린트 배선판(11)의 제조방법을 설명한다. 우선, 코어 기판(12)이 형성된다. 형성시에, 도 3에 나타낸 바와 같이, 예를 들어 4장의 프리프레그(41)가 준비된다. 각 프리프레그(41)는 탄소 섬유포를 함유한다. 동시에, 예를 들어 한 쌍의 프리프레그(42)가 준비된다. 각 프리프레그(42)는 유리 섬유포를 함유한다. 프리프레그(41)의 형성시에, 탄소 섬유포는 에폭시 수지 와니스에 함침된다. 마찬가지로, 프리프레그(42)의 형성시에, 유리 섬유포는 에폭시 수지 와니스에 함침된다. 그 후, 에폭시 수지 와니스는 건조된다. 이렇게 하여 프리프레그(41, 42)가 형성된다.
프리프레그(41)는 한 쌍의 프리프레그(42, 42) 사이에 끼워진다. 한 쌍의 프리프레그(42, 42)는 가열되면서 서로를 향해 압박된다. 압박시에 예를 들어 진공 프레스가 실시된다. 가열의 피크 온도나 진공 프레스의 압력은 소정 조건으로 설정된다. 프리프레그(41, 42)에서는 에폭시 수지의 용융에 기초하여 서로 접착된다. 이렇게 하여, 도 4에 나타낸 바와 같이, 코어층(13)이 형성된다. 4장의 프리프레그(41)는 도전층(14)을 형성한다. 한 쌍의 프리프레그(42)는 각각 코어 절연층(15, 16)을 형성한다.
도 5에 나타낸 바와 같이, 코어층(13)에는 소정 위치에 기초 구멍용 관통 구멍(17)이 천공된다. 천공시에, 예를 들어 드릴이 사용될 수 있다. 기초 구멍용 관통 구멍(17)은 코어층(13)의 표면에서 이면까지 관통한다. 그 후, 코어층(13)에는 전면(全面)에 걸쳐 예를 들어 전해 도금이나 무전해 도금이 실시된다. 그 결과, 도 6에 나타낸 바와 같이, 코어층(13)의 전면에 구리 도금층(43)이 형성된다. 구리 도금층(43)은, 코어층(13)의 표면 및 이면, 기초 구멍용 관통 구멍(17)의 내벽면을 따라 소정 두께로 형성된다. 이렇게 하여 기초 구멍용 관통 구멍(17) 내에는 대직경 비아(18)가 형성된다.
도 7에 나타낸 바와 같이, 대직경 비아(18) 내에는 수지 재료(44)가 유입된다. 수지 재료(44)에는 예를 들어 용제 타입의 에폭시 수지가 사용된다. 수지 재료(44)는 가열된다. 수지 재료(44)는 경화한다. 대직경 비아(18)에서 흘러넘치는 수지 재료(44)는 예를 들어 버프 연마에 기초하여 제거된다. 이어서, 코어층(13)의 표면이나 이면에 소정 패턴으로 레지스트막(도시되지 않음)이 형성된다. 이러 한 레지스트막의 외측에서 구리 도금층(43)에 에칭 처리가 실시된다. 에칭 처리후 레지스트막은 제거된다. 그 결과, 코어층(13)의 표면이나 이면에는 도전 랜드(19)가 형성된다.
도 8에 나타낸 바와 같이, 한 쌍의 프리프레그(45, 45)가 준비된다. 프리프레그(45)는 전술한 프리프레그(42)와 동일한 구성을 갖는다. 프리프레그(45)는 코어층(13)의 표면 및 이면에 중첩된다. 프리프레그(45)는 가열되면서 코어층(13)의 표면 및 이면에 압박된다. 압박시에 진공 프레스가 실시된다. 가열의 피크 온도 및 진공 프레스의 시간은 소정 조건으로 설정된다. 그 결과, 도 9에 나타낸 바와 같이, 에폭시 수지의 용융에 기초하여 프리프레그(45)는 코어층(13)의 표면 및 이면에 접착된다. 프리프레그(45)에 기초하여 절연층(22, 23)이 형성된다.
그 후, 절연층(22, 23)의 소정 위치에 예를 들어 UV-YAG 레이저가 조사된다. 이러한 레이저의 조사에 기초하여 절연층(22, 23)에는 구멍(46)이 형성된다. 구멍(46) 내에서 도전 랜드(19)가 노출된다. 그 후, 코어층(13)에는 전면에 걸쳐 예를 들어 전해 도금이나 무전해 도금이 실시된다. 그 결과, 코어층(13)의 전면에 구리 도금층(47)이 형성된다. 구리 도금층(47)은, 코어층(13)의 표면 및 이면을 따라 소정 두께로 형성된다. 이렇게 하여 구멍(46) 내에는 비아(28)가 형성된다.
도 10에 나타낸 바와 같이, 코어층(13)에서는 기초 구멍용 관통 구멍(17) 내에서 수지 재료(44)에 관통 구멍(24)이 천공된다. 관통 구멍(24)은 기초 구멍용 관통 구멍(17)과 동축으로 형성될 수 있다. 천공시에, 예를 들어 드릴이 사용될 수 있다. 그 후, 코어층(13)에는 전면에 걸쳐 예를 들어 전해 도금이나 무전해 도 금이 실시된다. 그 결과, 도 11에 나타낸 바와 같이, 코어층(13)의 전면에 구리 도금층(48)이 형성된다. 구리 도금층(48)은, 코어층(13)의 표면 및 이면, 관통 구멍(24)의 내벽면을 따라 소정 두께로 형성된다. 이렇게 하여 관통 구멍(24) 내에는 소직경 비아(25)가 형성된다.
소직경 비아(25) 내에는 수지 재료(49)가 유입된다. 수지 재료(49)에는 예를 들어 용제 타입의 에폭시 수지가 사용된다. 수지 재료(49)는 가열된다. 수지 재료(49)는 경화한다. 소직경 비아(25)에서 흘러넘치는 수지 재료(49)는 예를 들어 버프 연마에 기초하여 제거된다. 이어서, 코어층(13)에는 전면에 걸쳐 예를 들어 전해 도금이나 무전해 도금이 실시된다. 그 결과, 도 12에 나타낸 바와 같이, 코어층(13)의 표면이나 이면에는 구리 도금층(51)이 형성된다. 구리 도금층(51)은 관통 구멍(24)을 막는다. 이어서, 코어층(13)의 표면이나 이면에 소정 패턴으로 레지스트막(도시되지 않음)이 형성된다. 레지스트막의 외측에서 구리 도금층(51)에 에칭 처리가 실시된다. 그 결과, 도 13에 나타낸 바와 같이, 코어층(13)의 표면이나 이면에는 도전 랜드(26)나 도전 패턴(29)이 형성된다. 이렇게 하여 코어 기판(12)이 형성된다.
다음으로, 코어 기판(12)의 표면 및 이면에 빌드업층(31, 32)이 형성된다. 빌드업층(31, 32)은 동시에 형성된다. 도 14에 나타낸 바와 같이, 코어 기판(12)의 표면 및 이면에는 수지 시트(52)가 중첩된다. 수지 시트(52)는 코어 기판(12)의 표면 및 이면을 향해 가열 압박된다. 압박시에 진공 프레스가 실시된다. 가열의 피크 온도 및 진공 프레스의 시간은 소정 조건으로 설정된다. 가열에 기초하여 수지 시트(52)는 경화한다. 이렇게 하여 수지 시트(52)에 기초하여 절연층(33)이 형성된다.
절연층(33)의 소정 위치에 예를 들어 UV-YAG 레이저가 조사된다. 이러한 레이저의 조사에 기초하여, 도 15에 나타낸 바와 같이, 절연층(33)에는 구멍(53)이 형성된다. 구멍(53) 내에서 예를 들어 도전 랜드(26)가 노출된다. 절연층(33)의 표면 및 구멍(53) 내에 구리 도금층(54)이 형성된다. 형성시에, 예를 들어 무전해 도금이 실시된다. 구리 도금층(54)의 표면에는 소정 패턴으로 레지스트막(도시되지 않음)이 형성된다. 레지스트막의 외측에서 구리 도금층(54)에는 에칭 처리가 실시된다. 그 후, 레지스트막은 제거된다. 그 결과, 도 16에 나타낸 바와 같이, 절연층(33)의 표면에는 도전 패턴(34)이 형성된다. 구멍(53) 내에는 비아(35)가 형성된다.
그 후, 절연층(33)의 적층부터 도전 패턴(34)의 형성까지가 반복된다. 최외측 표면에는 전술한 도전 패드(36)가 형성된다. 최외측 표면의 절연층(33)의 표면에는 오버코트층(도시되지 않음)이 형성된다. 오버코트층에는 예를 들어 기초 구멍용 충전 재료가 사용될 수 있다. 오버코트층의 형성시에, 예를 들어 스크린 인쇄법이나 포토리소그래피법이 실시될 수 있다. 오버코트층의 소정 위치에는 개구가 형성된다. 이 개구에 기초하여 전술한 도전 패드(36)가 노출된다. 이렇게 하여 코어 기판(12)의 표면 및 이면에는 빌드업층(31, 32)이 형성된다. 프린트 배선판(11)은 제조된다.
도 17은 본 발명의 다른 구체예에 따른 프린트 배선판(11a)의 단면 구조를 개략적으로 나타낸다. 이 프린트 배선판(11a)에서는, 비아(28)는, 코어층(13)의 표면이나 이면을 따라 확장되는 도전 패턴(61)의 일단에 접속된다. 도 18에 나타낸 바와 같이, 도전 패턴(61)의 타단은 도전 랜드(19)에 접속된다. 이렇게 하여 대직경 비아(18), 도전 랜드(19), 도전 패턴(61) 및 비아(28)에 기초하여 도전 패턴(29)은 도전층(14)에 전기적으로 접속된다. 도전 패턴(61)은 예를 들어 구리와 같은 도전 재료로 형성된다. 그 밖에, 전술한 프린트 배선판(11)과 균등한 구성이나 구조에는 동일한 참조 부호가 부여된다. 이러한 프린트 배선판(11a)에서는 전술한 프린트 배선판(11)과 동일한 작용 효과가 실현된다.
도 1은 본 발명의 한 구체예에 따른 프린트 배선판의 단면 구조를 개략적으로 나타내는 부분 확대 단면도이다.
도 2는 도 1의 2-2선을 따라 취한 단면도이다.
도 3은 복수장의 프리프레그를 서로 중첩시키는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 4는 복수장의 프리프레그를 서로 중첩시키는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 5는 코어층에 기초 구멍용 관통 구멍을 형성하는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 6은 코어층에 구리 도금층을 형성하는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 7은 기초 구멍용 관통 구멍에 수지 재료를 유입하는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 8은 코어층의 표면 및 이면에 프리프레그 및 구리 호일을 중첩시키는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 9는 코어층의 표면 및 이면에 프리프레그 및 구리 호일을 중첩시키는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 10은 코어층에 관통 구멍을 형성하는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 11은 구리 도금층을 형성하는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 12는 구리 도금층을 형성하는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 13은 도전 랜드를 형성하는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 14는 코어 기판의 표면에 절연층을 형성하는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 15는 절연층상에 구리 도금층을 형성하는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 16은 절연층상에 도전 패턴을 형성하는 공정을 개략적으로 나타내는 부분 확대 단면도이다.
도 17은 본 발명의 다른 구체예에 따른 프린트 배선판의 단면 구조를 개략적으로 나타내는 부분 확대 단면도이다.
도 18은 도 17의 18-18선을 따라 취한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
11 : 프린트 배선판
13 : 코어층
17 : 기초 구멍용 관통 구멍
18 : 대직경 비아
21 : 기초 구멍용 충전재
24 : 관통 구멍
25 : 소직경 비아
31 : 빌드업층
32 : 빌드업층
61 : 도전 패턴

Claims (4)

  1. 도전성을 갖는 코어층과,
    상기 코어층에 형성되고 표면에서 이면까지 상기 코어층을 관통하는 복수의 기초 구멍용 관통 구멍과,
    특정 영역 혹은 전체 영역에 분포하는 모든 상기 기초 구멍용 관통 구멍의 내벽면을 따라 원통형으로 형성되는 도전성의 대직경 비아와,
    상기 대직경 비아 내에 충전되는 기초 구멍용 충전재와,
    상기 기초 구멍용 충전재에 형성되고, 상기 기초 구멍용 관통 구멍의 중심축을 따라 상기 기초 구멍용 충전재를 관통하는 관통 구멍과,
    상기 관통 구멍의 내벽면을 따라 원통형으로 형성되는 도전성의 소직경 비아
    를 구비하는 것을 특징으로 하는 프린트 배선판.
  2. 제1항에 있어서, 상기 코어층에는, 상기 기초 구멍용 관통 구멍의 내벽면에서 노출되고, 상기 대직경 비아에 접속되는 탄소섬유가 포함되는 것을 특징으로 하는 프린트 배선판.
  3. 제2항에 있어서, 상기 코어층의 표면과 이면 중 어느 하나 혹은 양자 모두에 형성되고, 상기 대직경 비아에 접속되는 도전 패턴을 구비하는 것을 특징으로 하는 프린트 배선판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 코어층의 표면과 이면 중 어느 하나 혹은 양자 모두에 형성되는 빌드업층을 구비하는 것을 특징으로 하는 프린트 배선판.
KR1020090019784A 2008-05-30 2009-03-09 프린트 배선판 KR20090124915A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008143449A JP2009290124A (ja) 2008-05-30 2008-05-30 プリント配線板
JPJP-P-2008-143449 2008-05-30

Publications (1)

Publication Number Publication Date
KR20090124915A true KR20090124915A (ko) 2009-12-03

Family

ID=41378371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090019784A KR20090124915A (ko) 2008-05-30 2009-03-09 프린트 배선판

Country Status (5)

Country Link
US (1) US8110749B2 (ko)
JP (1) JP2009290124A (ko)
KR (1) KR20090124915A (ko)
CN (1) CN101594753B (ko)
TW (1) TW200950604A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101355733B1 (ko) * 2010-10-22 2014-01-27 후지쯔 가부시끼가이샤 프린트 배선판, 프린트 배선판의 제조 방법 및 전자 기기

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034199A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd プリント配線板
KR101109230B1 (ko) * 2009-10-20 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9532444B2 (en) * 2010-02-26 2016-12-27 Mitsubishi Electric Corporation Method of manufacturing printed wiring board, and printed wiring board
US8729405B2 (en) * 2010-03-31 2014-05-20 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5874309B2 (ja) 2011-10-21 2016-03-02 富士通株式会社 配線基板及びその製造方法
JP5895635B2 (ja) 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
KR101388849B1 (ko) * 2012-05-31 2014-04-23 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법
US8723052B1 (en) 2013-02-27 2014-05-13 Boulder Wind Power, Inc. Methods and apparatus for optimizing electrical interconnects on laminated composite assemblies
US8785784B1 (en) 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
WO2015076121A1 (ja) * 2013-11-20 2015-05-28 株式会社村田製作所 多層配線基板およびこれを備えるプローブカード
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US9799622B2 (en) * 2014-06-18 2017-10-24 Dyi-chung Hu High density film for IC package
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP2018018868A (ja) * 2016-07-26 2018-02-01 イビデン株式会社 コイル基板及びその製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP7090622B2 (ja) * 2017-08-14 2022-06-24 住友電工プリントサーキット株式会社 フレキシブルプリント配線板
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US20230063808A1 (en) * 2021-09-02 2023-03-02 Apple Inc. Coaxial via shielded interposer

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696764A (en) * 1983-12-02 1987-09-29 Osaka Soda Co., Ltd. Electrically conductive adhesive composition
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
US4859364A (en) * 1988-05-25 1989-08-22 E. I. Du Pont De Nemours And Company Conductive paste composition
JP2702796B2 (ja) * 1990-02-23 1998-01-26 旭化成工業株式会社 銀合金導電性ペースト
DE4210900A1 (de) * 1992-04-02 1993-10-14 Hoechst Ag Verfahren zur Herstellung eines haftfesten Verbundes zwischen Kupferschichten und Keramik
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
EP0651602B1 (en) * 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste, and method of manufacturing the same
US5573602A (en) * 1994-12-19 1996-11-12 Motorola, Inc. Solder paste
CA2196024A1 (en) 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
US5949030A (en) 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
WO1999056509A1 (en) 1998-04-24 1999-11-04 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
DE69942824D1 (de) * 1998-08-28 2010-11-18 Panasonic Corp Leitfähige paste, diese verwendende elektrisch leitfähige struktur, elektrisches bauteil, modul, leiterplatte, verfahren zum elektrischen verbinden, verfahren zur herstellung von einer leiterplatte he
CN101232775B (zh) * 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
KR20080111567A (ko) * 1999-09-02 2008-12-23 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
WO2001063991A1 (fr) * 2000-02-25 2001-08-30 Ibiden Co., Ltd. Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
JP3461172B2 (ja) * 2001-07-05 2003-10-27 日東電工株式会社 多層配線回路基板の製造方法
JP3786616B2 (ja) 2002-03-19 2006-06-14 日東電工株式会社 多層回路基板及びその製造方法
JP2003318545A (ja) * 2002-04-22 2003-11-07 Sony Corp 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP4061137B2 (ja) 2002-06-27 2008-03-12 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP4078990B2 (ja) 2003-01-23 2008-04-23 松下電器産業株式会社 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
TWI325739B (en) * 2003-01-23 2010-06-01 Panasonic Corp Electroconductive paste, its manufacturing method, circuit board using the same electroconductive paste, and its manufacturing method
JP2004289006A (ja) 2003-03-24 2004-10-14 Mitsubishi Electric Corp カーボンアルミ芯基板
JP4268476B2 (ja) 2003-08-25 2009-05-27 京セラ株式会社 導電性ペースト及び配線基板並びにその製造方法
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
JP2005340687A (ja) * 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器
JP2005347414A (ja) 2004-06-01 2005-12-15 Hitachi Metals Ltd 接着シート及びそれを用いた両面プリント基板或いは多層プリント基板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
EP1729552A3 (en) * 2005-06-03 2009-01-07 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101355733B1 (ko) * 2010-10-22 2014-01-27 후지쯔 가부시끼가이샤 프린트 배선판, 프린트 배선판의 제조 방법 및 전자 기기
US8754333B2 (en) 2010-10-22 2014-06-17 Fujitsu Limited Printed circuit board incorporating fibers

Also Published As

Publication number Publication date
TW200950604A (en) 2009-12-01
US8110749B2 (en) 2012-02-07
CN101594753A (zh) 2009-12-02
CN101594753B (zh) 2011-06-08
JP2009290124A (ja) 2009-12-10
US20090294166A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
KR20090124915A (ko) 프린트 배선판
KR101164301B1 (ko) 코어 기판 및 프린트 배선판
US7002080B2 (en) Multilayer wiring board
US20040151882A1 (en) Wiring board with core layer containing inorganic filler
KR20100012810A (ko) 프린트 배선판
CN101409986B (zh) 芯衬底及其制造方法
JP5482546B2 (ja) プリント配線板、プリント配線板の製造方法及び電子機器
CN101409985B (zh) 衬底的制造方法
CN101409983B (zh) 衬底的制造方法
JP2008294381A (ja) 電子部品モジュール及び電子部品モジュールの製造方法
JP2013089902A (ja) 配線基板及びその製造方法
KR20100026962A (ko) 프린트 배선판 및 도전 재료
JP2010080486A (ja) 多層配線基板、プローブカード、及び、多層配線基板の製造方法
JP2011119616A (ja) プリント配線基板の製造方法、プリント配線基板、および電子装置
JP5584986B2 (ja) インターポーザ
JP5200683B2 (ja) 配線基板及びその製造方法
JP2009224732A (ja) 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品
JP5130695B2 (ja) 両面基板の製造方法及び多層基板の製造方法
JPH04342192A (ja) 多層配線回路板の製法
JP2014107452A (ja) 配線板及び配線板の製造方法
KR20090119190A (ko) 랜드리스 인쇄회로기판 및 그 제조방법
JP5321240B2 (ja) プローブカード、プローブカードの製造方法及び試験装置
JPH07240480A (ja) 半導体装置
JP2008235639A (ja) 配線板材料および配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application