KR20090075749A - 회로 접속 구조체 - Google Patents

회로 접속 구조체 Download PDF

Info

Publication number
KR20090075749A
KR20090075749A KR1020097011150A KR20097011150A KR20090075749A KR 20090075749 A KR20090075749 A KR 20090075749A KR 1020097011150 A KR1020097011150 A KR 1020097011150A KR 20097011150 A KR20097011150 A KR 20097011150A KR 20090075749 A KR20090075749 A KR 20090075749A
Authority
KR
South Korea
Prior art keywords
circuit
connection
circuit connection
electrodes
connection structure
Prior art date
Application number
KR1020097011150A
Other languages
English (en)
Inventor
가즈요시 고지마
고지 고바야시
모또히로 아리후꾸
니찌오미 모찌즈끼
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20090075749A publication Critical patent/KR20090075749A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/16—Solid spheres
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/02—Ingredients treated with inorganic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0221—Insulating particles having an electrically conductive coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Abstract

본 발명은 대향하는 회로 전극끼리 간의 양호한 전기적 접속을 달성할 수 있고, 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있는 회로 접속 구조체를 제공한다. 본 발명은 제1 회로 기판 (31)의 주요면 (31a) 위에 제1 회로 전극 (32)이 형성된 제1 회로 부재 (30)과, 제2 회로 기판 (41)의 주요면 (41a) 위에 제2 회로 전극 (42)이 형성된 제2 회로 부재 (40)과, 접착제 조성물과 도전 입자 (12)를 함유하고, 제1 회로 부재 (30)의 주요면과 제2 회로 부재 (40)의 주요면 사이에 설치되고, 제1 및 제2 회로 전극 (32), (42)를 전기적으로 접속하는 회로 접속 부재 (10)을 구비하는 회로 접속 구조체 (1)에 있어서, 제1 및 제2 회로 전극 (32), (42)의 두께를 50 nm 이상으로 하고, 도전 입자 (12)의 표면측에 복수의 돌기부 (14)를 설치하고, 최외층을 니켈 또는 니켈 합금으로 한다.
회로 부재, 회로 접속 구조체, 회로 전극, 접착제 조성물, 돌기부, 도전 입자, 회로 접속 재료

Description

회로 접속 구조체{CIRCUIT CONNECTION STRUCTURE}
본 발명은 회로 접속 구조체에 관한 것이다.
액정 디스플레이와 테이프 캐리어 패키지(Tape Carrier Package: TCP)의 접속, 연성 회로 기판(Flexible Printed Circuit: FPC)와 TCP의 접속, 또는 FPC와 인쇄 배선판의 접속이라고 하는 회로 부재끼리의 접속에는 접착제 중에 도전 입자를 분산시킨 회로 접속 재료(예를 들면, 이방 도전성 접착제)가 사용되고 있다. 또한, 최근에는 반도체 실리콘칩을 기판에 실장하는 경우, 회로 부재끼리의 접속을 위해 와이어본드를 사용하지 않고, 반도체 실리콘칩을 페이스다운하여 기판에 직접 실장하는, 이른바 플립 칩 실장이 행해지고 있다. 이 플립 칩 실장에 있어서도, 회로 부재끼리의 접속에는 이방 도전성 접착제 등의 회로 접속 재료가 사용되고 있다(예를 들면, 특허 문헌 1 내지 5 참조).
특허 문헌 1: 일본 특허 공개 (소)59-120436호 공보
특허 문헌 2: 일본 특허 공개 (소)60-191228호 공보
특허 문헌 3: 일본 특허 공개 (평)1-251787호 공보
특허 문헌 4: 일본 특허 공개 (평)7-90237호 공보
특허 문헌 5: 일본 특허 공개 제2001-189171호 공보
특허 문헌 6: 일본 특허 공개 제2005-166438호 공보
[발명의 개시]
[발명이 해결하고자 하는 과제]
그런데, 최근 들어 전자 기기의 소형화, 박형화에 수반하여 회로 부재에 형성된 회로의 고밀도화가 진전되어, 인접하는 전극 사이의 간격이나 전극의 폭이 매우 좁아지는 경향이 있다. 회로 전극의 형성은 회로의 재료가 되는 금속을 기판 전체면에 형성하고, 회로 전극을 형성하여야 할 부분에 레지스트를 도포, 경화하고, 그것 이외의 부분을 산 또는 염기로 에칭하는 공정으로 행해지는데, 상술한 고밀도화된 회로의 경우에는 기판 전체면에 형성한 금속의 요철이 크면 오목부와 볼록부에서 에칭 시간이 서로 다르기 때문에 정밀한 에칭을 행할 수 없어, 인접 회로 간의 쇼트나 단선이 발생한다는 문제가 있다. 이 때문에, 고밀도 회로의 전극 표면에서는 요철이 작을 것, 즉 전극 표면이 평탄할 것이 요망되고 있다.
그러나, 이러한 서로 대향하는 평탄한 회로 전극끼리를 전술한 종래의 회로 접속 재료를 이용하여 접속한 경우에는, 회로 접속 재료 중에 포함되는 도전 입자와 평탄 전극 사이에 접착제 수지가 남아, 서로 대향하는 회로 전극 사이에서 충분한 전기적 접속 및 장기간 신뢰성을 확보할 수 없다는 문제가 있었다. 따라서, 이러한 문제를 해소하는 것을 목적으로 하여, 저장 탄성률 및 평균 열팽창 계수가 특정한 범위가 되는 것이 가능하고, 또한 표면측에 복수의 돌기부를 구비한, 최외층이 금(Au)인 도전 입자를 갖는 회로 접속 재료를 서로 대향하는 회로 전극끼리의 접속에 이용하는 것이 제안되어 있다(특허 문헌 6).
이 회로 접속 재료를 이용하여 접속한 회로 접속 구조체는 서로 대향하는 회로 전극 사이에서 충분한 전기적 접속 및 장기간 신뢰성을 확보할 수 있지만, 대향하는 회로 전극끼리사이의 더욱 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 더욱 높일 것이 요구되고 있다.
본 발명은 상기 종래 기술의 문제점을 감안하여 이루어진 것으로서, 대향하는 회로 전극끼리 간의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있는 회로 접속 구조체를 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
본 발명자 등은 상기 과제를 해결하기 위해 예의 검토한 결과, 상기 과제가 생기는 원인이 특히 회로 접속 부재를 형성하는 회로 접속 재료에 포함되는 도전 입자의 최외층의 재질, 및 회로 접속 구조체에 있어서의 회로 전극의 두께에 있는 것을 발견하였다. 즉, 종래의 회로 접속 재료에 포함되는 도전 입자의 최외층은 Au의 금속막이고, 회로 접속 시에 도전 입자와 평탄 전극 사이의 접착제 조성물을 돌기로 관통하더라도, Au는 비교적 부드러운 금속이기 때문에, 회로 전극에 대해서는 도전 입자의 최외층이 변형하여 버려서, 도전 입자가 회로 전극에 파고들기 어려워진다. 또한, 대향하는 회로 전극의 두께가 너무 얇으면, 회로 접속 부재의 압착 시에 회로 접속 재료 중에 포함되는 도전 입자 표면의 돌기부가 회로 전극을 관통하여 회로 기판과 접촉하여 버릴 우려가 있고, 그 때문에 회로 전극과 도전 입자의 접촉 면적이 감소하여, 접속 저항이 상승된다. 그리고, 본 발명자 등은 상기 과제를 해결하기 위해 더욱 예의 연구를 거듭한 결과, 도전 입자의 최외층의 재질을 Au보다도 단단한 금속으로 변경하고, 또한 대향하는 회로 전극의 두께를 일정한 값 이상으로 함으로써 상기 과제를 해결할 수 있는 것을 발견하고 본 발명을 완성하기에 이르렀다.
즉, 본 발명의 회로 접속 구조체는 제1 회로 기판의 주요면 위에 제1 회로 전극이 형성된 제1 회로 부재와, 제1 회로 부재에 대향하여 배치되고, 제2 회로 기판의 주요면 위에 제2 회로 전극이 형성된 제2 회로 부재와, 제1 회로 부재의 주요면과 제2 회로 부재의 주요면 사이에 설치되고, 제1 및 제2 회로 전극을 전기적으로 접속하는 회로 접속 부재를 구비하는 회로 접속 구조체이며, 제1 및 제2 회로 전극의 두께가 50 nm 이상이고, 회로 접속 부재가 접착제 조성물과, 표면측에 복수의 돌기부를 구비한 도전 입자를 함유하는 회로 접속 재료를 경화 처리하여 얻어지는 것이고, 도전 입자의 최외층이 니켈 또는 니켈 합금인 것을 특징으로 한다.
상기 회로 접속 구조체에 따르면, 도전 입자의 최외층이 Au이며, 제1 및 제2 회로 전극의 적어도 한쪽의 두께가 50 nm 미만인 경우에 비하여, 도전 입자를 통해 대향하는 제1 및 제2 회로 전극이 더욱 양호하게 전기적 접속됨과 동시에, 회로 전극 사이의 전기 특성의 장기간 신뢰성을 더욱 높이는 것이 가능해진다. 즉, 도전 입자와 제1 또는 제2 회로 전극 사이에 접착제 조성물의 경화물이 들어가 있더라도, 도전 입자의 표면측에 복수의 돌기부가 설치됨으로써, 그 도전 입자에 의해 접착제 조성물의 경화물에 가해지는 압력이, 돌기부가 없는 도전 입자에 비하여 충분히 커지기 때문에, 도전 입자의 돌기부가 접착제 조성물의 경화물을 용이하게 관통 할 수 있고, 또한 어느 정도 회로 전극에 파고드는 것에 의해 도전 입자와 회로 전극의 접촉 면적을 증가시키는 것이 가능해진다. 또한, 도전 입자의 최외층인 니켈(Ni) 또는 니켈 합금은 Au보다도 단단하기 때문에, 도전 입자의 최외층이 제1 및 제2 회로 전극에 대하여 보다 파고들기 쉬워져서, 도전 입자와 회로 전극의 접촉 면적을 증가시킬 수 있고, 그것에 의하여, 보다 양호한 전기적 접속 및 전기 특성의 장기간 신뢰성을 얻는 것이 가능해진다. 또한, 제1 및 제2 회로 전극의 두께가 50 nm 이상인 것에 의해, 도전 입자의 돌기부가 추가로 제1 또는 제2 회로 전극을 관통하여 접촉 면적을 감소시키는 것을 방지할 수 있다. 이 때문에, 회로 전극끼리 간의 양호한 전기적 접속을 얻을 수 있다. 그리고, 도전 입자를 통한 제1 및 제2 회로 전극 사이의 양호한 전기적 접속 상태는, 접착제 조성물의 경화물에 의해서 장기간에 걸쳐 유지됨으로써, 전기 특성의 장기간 신뢰성을 충분히 높이는 것이 가능해진다.
상기 회로 접속 구조체에 있어서는, 상기 제1 또는 제2 회로 전극 중 하나 이상의 최외층이 인듐-주석 산화물(이하, ITO) 또는 인듐-아연 산화물(이하, IZO)을 포함하는 것이 바람직하다. 이와 같이 회로 전극이 ITO 또는 IZO를 포함하는 최외층을 갖는 것에 의해, Au, Ag, Sn, Pt족의 금속, Al 또는 Cr 등을 포함하는 최외층을 갖는 전극에 비하여, 바탕 금속의 산화를 막을 수 있다는 이점이 있다.
또 상기 회로 접속 구조체에 있어서는, 도전 입자의 돌기부의 높이가 50 내지 500 nm이고, 인접하는 돌기부 사이의 거리가 1000 nm 이하인 것이 바람직하다. 도전 입자의 돌기부의 높이 및 인접하는 돌기부 사이의 거리가 상기 범위 내에 있 는 것에 의해, 도전 입자의 돌기부가 보다 용이하게 접착제 조성물의 경화물을 관통할 수가 있어, 보다 양호한 전기적 접속 및 전기 특성의 장기간 신뢰성을 얻는 것이 가능해진다.
[발명의 효과]
본 발명의 회로 접속 구조체에 따르면, 대향하는 회로 전극끼리 간의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있다.
도 1은 본 발명에 따른 회로 접속 구조체의 일실시 형태를 도시하는 단면도이다.
도 2의 (a)는 본 발명에 따른 회로 접속 구조체에 있어서의 회로 접속 부재에 포함되는 도전 입자의 일례를 도시하는 단면도이고, (b)는 본 발명에 따른 회로 접속 구조체에 있어서의 회로 접속 부재에 포함되는 도전 입자의 다른 예를 도시하는 단면도이다.
[부호의 설명]
1: 회로 접속 구조체
10: 회로 접속 부재
11: 절연성 물질
12: 도전 입자
14: 돌기부
21: 핵체
21a: 중핵부
21b: 핵체의 돌기부
22: 금속층
30: 제1 회로 부재
31: 제1 회로 기판
31a: 제1 회로 기판의 주요면
32: 제1 회로 전극
40: 제2 회로 부재
41: 제2 회로 기판
41a: 제2 회로 기판의 주요면
42: 제2 회로 전극
H: 돌기부 (14)의 높이
S: 인접하는 돌기부 (14) 사이의 거리.
[발명을 실시하기 위한 최선의 형태]
이하, 첨부 도면을 참조하면서 본 발명의 바람직한 실시 형태를 상세히 설명한다. 또한, 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 붙여, 중복되는 설명을 생략한다. 또한, 도시의 편의상, 도면의 치수 비율은 설명한 것과 반드시 일치하는 것은 아니다. 또한, 본 발명은 이하의 실시 형태에 한정되는 것은 아니다.
<회로 접속 구조체>
우선, 본 발명에 따른 회로 접속 구조체의 실시 형태에 대해서 설명한다.
도 1은 본 발명에 따른 회로 접속 구조체의 제1 실시 형태를 도시하는 개략단면도이다. 본 실시 형태의 회로 접속 구조체 (1)은 서로 대향하는 제1 회로 부재 (30) 및 제2 회로 부재 (40)을 구비하고 있고, 제1 회로 부재 (30)과 제2 회로 부재 (40) 사이에는, 이들을 접속하는 회로 접속 부재 (10)이 설치되어 있다. 회로 접속 부재 (10)은 접착제 조성물과, 표면측에 복수의 돌기부 (14)를 구비한 도전 입자 (12)를 포함하는 회로 접속 재료를 경화 처리하여 얻어지는 것이다. 따라서, 회로 접속 부재 (10)은 절연성 물질 (11)과 도전 입자 (12)를 함유하고 있다. 여기서, 절연성 물질 (11)은 접착제 조성물의 경화물로 구성되어 있다.
제1 회로 부재 (30)은 회로 기판(제1 회로 기판) (31)과, 회로 기판 (31)의 주요면 (31a) 위에 형성되는 회로 전극(제1 회로 전극) (32)를 구비하고 있다. 제2 회로 부재 (40)은 회로 기판 (41)과, 회로 기판 (41)의 주요면 (41a) 위에 형성되는 회로 전극(제1 회로 전극) (42)를 구비하고 있다.
회로 기판 (31), (41)에 있어서, 회로 전극 (32), (42)의 표면은 평탄하게 되어 있는 것이 바람직하다. 또한, 본 발명에 있어서 「회로 전극의 표면이 평탄하다」란 회로 전극의 표면의 요철이 20 nm 이하인 것을 말한다.
여기서, 회로 전극 (32), (42)의 두께는 50 nm 이상이다. 회로 전극 (32), (42)의 두께를 50 nm 이상으로 함으로써, 제1 회로 부재 (30)과 제2 회로 부재 (40)로 회로 접속 재료를 가압할 때에, 회로 접속 재료 중의 도전 입자 (12)의 표면측에 있는 돌기부 (14)가 회로 전극 (32), (42)를 관통하여 회로 기판 (31), (41)과 접촉하는 것이 충분히 방지된다. 그 결과, 회로 전극 (32), (42)의 두께가 50 nm 미만인 경우에 비하여, 회로 전극 (32), (42)와 도전 입자 (12)의 접촉 면적이 증가하여, 접속 저항이 보다 저하된다.
또한 회로 전극 (32), (42)의 두께는 제조 비용 등 면에서, 바람직하게는 1000 nm 이하, 보다 바람직하게는 500 nm 이하이다.
회로 전극 (32), (42)의 재질로서, Au, Ag, Sn, Pt족의 금속 또는 ITO, IZO, Al, Cr을 들 수 있는데, 특히 회로 전극 (32), (42)의 재질이 ITO 또는 IZO인 경우에 전기적 접속이 현저하게 양호해진다. 또한, 회로 전극 (32), (42)는 전체가 상기 재질로 구성되어 있을 수도 있고, 최외층만이 상기 재질로 구성되어 있을 수도 있다.
회로 기판 (31), (41)의 재질은 특별히 제한되지 않지만, 통상은 유기 절연성 물질, 유리 또는 실리콘이다.
제1 회로 부재 (30) 및 제2 회로 부재 (40)의 구체예로서는, 반도체칩, 저항체칩, 컨덴서칩 등의 칩 부품, 인쇄 기판 등의 기판을 들 수 있다. 이들 회로 부재 (30), (40)에는 통상, 회로 전극(회로 단자) (32), (42)가 다수(경우에 따라서는 단수일 수도 있음) 설치되어 있다. 또한, 회로 접속 구조체의 형태로서는 IC칩과 칩 탑재 기판과의 접속 구조체, 전기 회로 상호의 접속 구조체의 형태도 있다.
또한, 제1 회로 부재 (30)에 있어서, 제1 회로 전극 (32)와 회로 기판 (31) 사이에 절연층이 추가로 설치될 수도 있고, 제2 회로 부재 (40)에 있어서, 제2 회로 전극 (42)와 회로 기판 (41) 사이에 절연층이 추가로 설치될 수도 있다. 절연층은 절연 재료로 구성되어 있으면 특별히 제한되지 않지만, 통상은 유기 절연성 물질, 이산화규소 또는 질화규소로 구성된다.
그리고, 상기 회로 접속 구조체 (1)에 있어서는, 대향하는 회로 전극 (32)와 회로 전극 (42)가 도전 입자 (12)를 통해 전기적으로 접속되어 있다. 즉, 도전 입자 (12)가 회로 전극 (32), (42)의 쌍방에 직접 접촉하고 있다. 구체적으로는, 도전 입자 (12)의 돌기부 (14)가 절연성 물질 (11)을 관통하여 제1 회로 전극 (32), 제2 회로 전극 (42)에 접촉하고 있다.
이 때문에, 회로 전극 (32), (42) 사이의 접속 저항이 충분히 감소되어, 회로 전극 (32), (42) 사이의 양호한 전기적 접속이 가능해진다. 따라서, 회로 전극 (32), (42) 사이의 전류의 흐름을 원활하게 할 수 있어, 회로가 갖는 기능을 충분히 발휘할 수 있다.
도전 입자 (12)의 복수의 돌기부 (14) 중 일부의 돌기부 (14)는 회로 전극 (32) 또는 회로 전극 (42)에 파고들어가 있는 것이 바람직하다. 이 경우, 도전 입자 (12)의 돌기부 (14)와 회로 전극 (32), (42)의 접촉 면적이 보다 증가하여, 접속 저항을 보다 감소시킬 수 있다.
회로 접속 구조체 (1)에 있어서, 제1 회로 전극 (32), 제2 회로 전극 (42)의 적어도 한쪽의 표면적은 15000 μm2 이하이고, 또한 제1 회로 전극 (32)와 제2 회로 전극 (42) 사이에서의 평균 도전 입자수가 3개 이상인 것이 바람직하다. 여기서, 평균 도전 입자수란 회로 전극 1개당의 도전 입자수의 평균치를 말한다. 이 경우, 대향하는 회로 전극 (32), (42) 사이의 접속 저항을 보다 충분히 감소시킬 수 있다. 또한, 평균 도전 입자수가 6개 이상인 경우에는, 더욱 양호한 접속 저항을 달성할 수 있다. 이것은, 대향하는 회로 전극 (32), (42) 사이의 접속 저항이 충분히 낮아지기 때문이다. 또한 회로 전극 (32), (42) 사이에서의 평균 도전 입자수가 2개 이하인 경우에는 접속 저항이 높아져서 전자 회로가 정상적으로 작동하지 않게 될 우려가 있다.
이하, 회로 접속 부재 (10)에 대해서 상세히 설명한다. 회로 접속 부재 (10)은 필름 형상으로 되어 있고, 상술한 바와 같이, 표면측에 돌기부 (14)를 갖는 도전 입자 (12)와, 접착제 조성물을 함유하는 회로 접속 재료를 경화 처리함으로써 얻어지는 것이다.
(도전 입자) 우선, 도전 입자 (12)의 구성에 대해서 상세히 설명한다. 도전 입자 (12)는 도전성을 갖는 입자(본체부)와, 상기 입자의 표면 위에 형성된 복수의 돌기부 (14)로 구성되어 있다. 여기서, 복수의 돌기부 (14)는 도전성을 갖는 금속으로 구성되어 있다. 도 2의 (a)는 본 발명에 따른 회로 접속 구조체에 있어서의 회로 접속 부재에 포함되는 도전 입자의 일례를 도시하는 단면도이고, (b)는 도전 입자의 다른 예를 도시하는 단면도이다.
도 2의 (a)에 도시하는 도전 입자 (12)는, 핵체 (21)와, 핵체 (21)의 표면 위에 형성되는 금속층 (22)로 구성된다. 핵체 (21)은 중핵부 (21a)와, 중핵부 (21a)의 표면 위에 형성되는 돌기부 (21b)로 구성되고, 금속층 (22)는 그 표면측에 복수의 돌기부 (14)를 갖고 있다. 금속층 (22)는 핵체 (21)를 덮고 있고, 돌기부 (21b)에 대응하는 위치에서 돌출하고, 그 돌출되어 있는 부분이 돌기부 (14)로 되어있다.
핵체 (21)은 유기 고분자 화합물을 포함하는 것이 바람직하다. 이 경우, 핵체 (21)은 금속으로 이루어지는 핵체에 비하여 비용이 저렴한 데다가, 열팽창이나 압착 접합 시의 치수 변화에 대한 탄성 변형 범위가 넓기 때문에, 회로 접속 재료로서 보다 적합하다.
핵체 (21)의 중핵부 (21a)를 구성하는 유기 고분자 화합물로서는, 예를 들면 아크릴 수지, 스티렌 수지, 벤조구아나민 수지, 실리콘 수지, 폴리부타디엔 수지 또는 이들의 공중합체를 들 수 있고, 이들을 가교한 것을 사용할 수도 있다. 또한, 핵체 (21)의 중핵부 (21a)의 평균 입경은 용도 등에 따라서 적절하게 설계 가능한데, 1 내지 10 μm인 것이 바람직하고, 2 내지 8 μm인 것이 보다 바람직하고, 3 내지 5 μm인 것이 더욱 바람직하다. 평균 입경이 1 μm 미만이면 입자의 이차 응집이 생겨, 인접하는 회로와의 절연성이 불충분해지는 경향이 있다. 다른 한편, 평균 입경이 10 μm을 초과하면, 그 크기에 기인하여 인접하는 회로와의 절연성이 불충분해지는 경향이 있다.
핵체 (21)의 돌기부 (21b)를 구성하는 유기 고분자 화합물로서는, 예를 들면 아크릴 수지, 스티렌 수지, 벤조구아나민 수지, 실리콘 수지, 폴리부타디엔 수지 또는 이들의 공중합체를 들 수 있고, 이들을 가교한 것을 사용할 수도 있다. 돌기부 (21b)를 구성하는 유기 고분자 화합물은 중핵부 (21a)를 구성하는 유기 고분자 화합물과 동일하거나 상이할 수 있다.
핵체 (21)은 중핵부 (21a)의 표면에 중핵부 (21a)보다도 작은 직경을 갖는 돌기부 (21b)를 복수개 흡착시킴으로써 형성할 수 있다. 돌기부 (21b)를 중핵부 (21a)의 표면에 흡착시키는 방법으로서는, 예를 들면, 쌍방 또는 한쪽의 입자를 실란, 알루미늄, 티탄 등의 각종 커플링제 및 접착제의 희석 용액으로 표면 처리한 후에 양자를 혼합하여 부착시키는 방법 등을 들 수 있다.
금속층 (22)의 재질로서는, Ni 또는 Ni 합금이고, 니켈 합금으로서는, 예를 들면, Ni-B, Ni-W, Ni-B, Ni-W-Co, Ni-Fe 및 Ni-Cr 등을 들 수 있다. 단단해서 회로 전극 (32), (42)에 파고들기 쉬운 점에서 Ni가 바람직하다. 금속층 (22)는 이들 금속을 핵체 (21)에 대하여 무전해 도금법을 이용하여 도금함으로써 형성할 수 있다. 무전해 도금법은 크게 배치 방식과 연속 적하 방식으로 나누어지는데, 어느 방식을 이용하더라도 금속층 (22)를 형성할 수 있다.
금속층 (22)의 두께(도금의 두께)는 50 내지 170 nm인 것이 바람직하고, 보다 바람직하게는 50 내지 150 nm이다. 금속층 (22)의 두께를 이러한 범위로 함으로써 회로 전극 (32), (42) 사이의 접속 저항을 보다 한층 감소시킬 수 있다. 금속층 (22)의 두께가 50 nm 미만이면 도금의 결손 등이 발생하는 경향이 있고, 170 nm를 초과하면 도전 입자 사이에서 응결이 발생하여 인접하는 회로 전극 사이에서 단락이 생길 우려가 있다. 또한, 본 발명에 있어서의 도전성 입자 (12)는 부분적으로 핵체 (21)가 노출되어 있는 경우가 있다. 이 경우, 접속 신뢰성 면에서는 핵체 (21)의 표면적에 대한 금속층 (22)의 피복율은 70％ 이상인 것이 바람직하고, 80％ 이상인 것이 보다 바람직하고, 90％ 이상인 것이 특히 바람직하다.
도전 입자 (12)의 돌기부 (14)의 높이 H는 50 내지 500 nm인 것이 바람직하고, 100 내지 300 nm인 것이 보다 바람직하다. 또한, 인접하는 돌기부 (14) 사이의 거리 S는 1000 nm 이하인 것이 바람직하고, 500 nm 이하인 것이 보다 바람직하다.
또한, 인접하는 돌기부 (14) 사이의 거리 S는 도전 입자 (12)와 회로 전극 (32), (42) 사이에 접착제 조성물이 들어가지 않고, 충분히 도전 입자 (12)와 회로 전극 (32), (42)를 충분히 접촉시키기 위해서는 50 nm 이상인 것이 바람직하다. 또한, 도전 입자 (12)의 돌기부 (14)의 높이 H 및 인접하는 돌기부 (14) 사이의 거리 S는 전자 현미경에 의해 측정할 수 있다.
또한, 도전 입자 (12)는 도 2의 (b)에 도시된 바와 같이, 핵체 (21)가 중핵부 (21a) 만으로 구성되어 있을 수도 있다. 다시 말해서, 도 2의 (a)에 도시하는 도전 입자 (12)에 있어서 돌기부 (21b)는 설치되어 있지 않을 수도 있다. 도 2의 (b)에 도시하는 도전 입자 (12)는 핵체 (21)의 표면을 금속 도금하여, 핵체 (21)의 표면 상에 금속층 (22)를 형성함으로써 얻을 수 있다.
여기서, 돌기부 (14)를 형성시키기 위한 도금 방법에 대해서 설명한다. 예를 들면, 돌기부 (14)는 도금 반응의 도중에, 최초에 사용한 도금액보다도 농도가 진한 도금액을 추가함으로써 도금액 농도를 불균일하게 함으로써 형성할 수 있다. 또한, 도금액의 pH를 조절하는 것, 예를 들면, 니켈 도금액의 pH를 6으로 함으로써 돌기 형상의 금속층, 즉 돌기부 (14)를 갖는 금속층 (22)를 얻을 수 있다(모찌즈끼 등, 표면 기술, Vol.48, No.4, 429 내지 432 페이지, 1997). 또한, 도금욕의 안정성에 기여하는 착화제로서 글리신을 이용한 경우, 평활한 금속층(피막)이 가능한 데 비하여, 타르타르산이나 DL-말산을 이용한 경우, 돌기 형상의 피막, 즉 돌기부 (14)를 갖는 금속층 (22)를 얻을 수 있다(오기와라 등, 비정질 도금, Vol.36, 제35 내지 37 페이지, 1994; 오기와라 등, 회로 실장 학회지, Vol.10, No.3, 148 내지 152 페이지, 1995).
금속층 (22)는 단일의 금속의 층으로 이루어지는 것일 수도 있고, 복수의 금속의 층으로 이루어지는 것일 수도 있다.
(접착제 조성물) 다음으로, 상기 접착제 조성물에 대해서 상세히 설명한다.
접착제 조성물은 절연성 및 접착성을 갖는다. 접착제 조성물로서는 (1) 에폭시 수지와, 에폭시 수지의 잠재성 경화제를 함유하는 조성물, (2) 라디칼 중합성 물질과, 가열에 의해 유리 라디칼을 발생시키는 경화제를 함유하는 조성물, 또는 (1)과 (2)의 혼합 조성물이 바람직하다.
우선, (1)의 에폭시 수지와, 에폭시 수지의 잠재성 경화제를 함유하는 조성물에 대해서 설명한다.
상기 에폭시 수지로서는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 비스페놀 F 노볼락형 에폭시 수지, 지환식 에폭시 수지, 글리시딜에스테르형 에폭시 수지, 글리시딜아민형 에폭시 수지, 히단토인형 에폭시 수지, 이소시아누레이트형 에폭시 수지, 지방족 쇄상 에폭시 수지 등을 들 수 있다. 이들 에폭시 수지는 할로겐화되어 있을 수도 있고, 수소 첨가 되어 있을 수도 있다. 이들 에폭시 수지는 2종 이상을 병용할 수도 있다.
상기 에폭시 수지의 잠재성 경화제로서는 에폭시 수지를 경화시킬 수 있는 것이면 되고, 이러한 잠재성 경화제로서는 음이온 중합성의 촉매형 경화제, 양이온 중합성의 촉매형 경화제, 중부가형의 경화제 등을 들 수 있다. 이들은 단독 또는 2종 이상의 혼합물로서 사용할 수 있다. 이들 중에서 속경화성에 있어서 우수하고, 화학당량적인 고려가 불필요한 점에서는 음이온 또는 양이온 중합성의 촉매형 경화제가 바람직하다.
음이온 또는 양이온 중합성의 촉매형 경화제로서는 이미다졸계, 히드라지드계, 3불화 붕소-아민 착체, 술포늄염, 아민이미드, 디아미노말레오니트릴, 멜라민 및 그의 유도체, 폴리아민의 염, 디시안디아미드 등을 들 수 있으며, 이들의 변성물도 사용할 수 있다. 중부가형의 경화제로서는 폴리아민류, 폴리메르캅탄, 폴리페놀, 산무수물 등을 들 수 있다.
음이온 중합형의 촉매형 경화제로서 제3급 아민류나 이미다졸류를 배합한 경우, 에폭시 수지는 160℃ 내지 200℃ 정도의 중온에서 수십초 내지 수시간 정도의 가열에 의해 경화된다. 이로 인해, 가용 시간(pot life)이 비교적 길어지기 때문에 바람직하다.
양이온 중합형의 촉매형 경화제로서는, 예를 들면, 에너지선 조사에 의해 에폭시 수지를 경화시키는 감광성 오늄염(방향족 디아조늄염, 방향족 술포늄염 등이 주로 이용됨)이 바람직하다. 또한, 에너지선 조사 이외에 가열에 의해서 활성화되어 에폭시 수지를 경화시키는 것으로서 지방족술포늄염 등이 있다. 이러한 종류의 경화제는 속경화성이라는 특징을 갖기 때문에 바람직하다.
이들 잠재성 경화제를 폴리우레탄계 또는 폴리에스테르계 등의 고분자 물질이나, 니켈, 구리 등의 금속 박막 및 규산칼슘 등의 무기물로 피복하여 마이크로캡슐화한 것은 가용 시간을 연장할 수 있기 때문에 바람직하다.
이어서, (2)의 라디칼 중합성 물질과, 가열에 의해 유리 라디칼을 발생시키는 경화제를 함유하는 조성물에 대해서 설명한다.
라디칼 중합성 물질은 라디칼에 의해 중합하는 관능기를 갖는 물질이다. 이러한 라디칼 중합성 물질로서는 아크릴레이트(대응하는 메타크릴레이트도 포함하며, 이하 동일) 화합물, 아크릴옥시(대응하는 메타크릴옥시도 포함하며, 이하 동일) 화합물, 말레이미드 화합물, 시트라콘이미드 수지, 나디이미드 수지 등을 들 수 있다. 라디칼 중합성 물질은 단량체 또는 올리고머의 상태에서 이용할 수도 있고, 단량체와 올리고머를 병용하는 것도 가능하다.
상기 아크릴레이트 화합물의 구체예로서는, 메틸아크릴레이트, 에틸아크릴레이트, 이소프로필아크릴레이트, 이소부틸아크릴레이트, 에틸렌글리콜디아크릴레이트, 디에틸렌글리콜디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 테트라메틸올메탄테트라아크릴레이트, 2-히드록시-1,3-디아크릴옥시프로판, 2,2-비스[4-(아크릴옥시메톡시)페닐]프로판, 2,2-비스[4-(아크릴옥시폴리에톡시)페닐]프로판, 디시클로펜테닐아크릴레이트, 트리시클로데카닐아크릴레이트, 트리스(아크릴로일옥시에틸)이소시아누레이트, 우레탄아크릴레이트 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 또한, 필요에 따라 하이드로퀴논, 메틸에테르하이드로퀴논류 등의 중합 금지제를 적절하게 이용할 수도 있다. 또한 추가로, 내열성의 향상 측면에서 아크릴레이트 화합물이 디시클로펜테닐기, 트리시클로데카닐기 및 트리아진환으로 이루어지는 군에서 선택되는 1종 이상의 치환기를 갖는 것이 바람직하다.
상기 말레이미드 화합물은 분자 중에 말레이미드기를 적어도 2개 이상 함유하는 것이다. 이러한 말레이미드 화합물로서는, 예를 들면, 1-메틸-2,4-비스말레이미드벤젠, N,N'-m-페닐렌비스말레이미드, N,N'-p-페닐렌비스말레이미드, N,N'-m-톨루일렌비스말레이미드, N,N'-4,4-비페닐렌비스말레이미드, N,N'-4,4-(3,3'-디메틸비페닐렌)비스말레이미드, N,N'-4,4-(3,3'-디메틸디페닐메탄)비스말레이미드, N,N'-4,4-(3,3'-디에틸디페닐메탄)비스말레이미드, N,N'-4,4-디페닐메탄비스말레이미드, N,N'-4,4-디페닐프로판비스말레이미드, N,N'-3,3'-디페닐술폰비스말레이미드, N,N'-4,4-디페닐에테르비스말레이미드, 2,2-비스(4-(4-말레이미드페녹시)페닐)프로판, 2,2-비스(3-s-부틸-4,8-(4-말레이미드페녹시)페닐)프로판, 1,1-비스(4-(4-말레이미드페녹시)페닐)데칸, 4,4'-시클로헥실리덴-비스(1-(4-말레이미드페녹시)-2-시클로헥실벤젠, 2,2-비스(4-(4-말레이미드페녹시)페닐)헥사플루오로프로판을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
상기 시트라콘이미드 수지는 분자 중에 시트라콘이미드기를 1개 이상 갖는 시트라콘이미드 화합물을 중합시켜 이루어지는 것이다. 시트라콘이미드 화합물로서는, 예를 들면, 페닐시트라콘이미드, 1-메틸-2,4-비스시트라콘이미드벤젠, N,N'-m-페닐렌비스시트라콘이미드, N,N'-p-페닐렌비스시트라콘이미드, N,N'-4,4-비페닐렌비스시트라콘이미드, N,N'-4,4-(3,3-디메틸비페닐렌)비스시트라콘이미드, N,N'-4,4-(3,3-디메틸디페닐메탄)비스시트라콘이미드, N,N'-4,4-(3,3-디에틸디페닐메탄)비스시트라콘이미드, N,N'-4,4-디페닐메탄비스시트라콘이미드, N,N'-4,4-디페닐프로판비스시트라콘이미드, N,N'-4,4-디페닐에테르비스시트라콘이미드, N,N'-4,4-디페닐술폰비스시트라콘이미드, 2,2-비스(4-(4-시트라콘이미드페녹시)페닐)프로판, 2,2-비스(3-s-부틸-3,4-(4-시트라콘이미드페녹시)페닐)프로판, 1,1-비스(4-(4-시트라콘이미드페녹시)페닐)데칸, 4,4'-시클로헥실리덴-비스(1-(4-시트라콘이미드페녹시)페녹시)-2-시클로헥실벤젠, 2,2-비스(4-(4-시트라콘이미드페녹시)페닐)헥사플루오로프로판을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
상기 나디이미드 수지는, 분자 중에 나디이미드기를 1개 이상 갖고 있는 나디이미드 화합물을 중합하여 이루어지는 것이다. 나디이미드 화합물로서는, 예를 들면, 페닐나디이미드, 1-메틸-2,4-비스나디이미드벤젠, N,N'-m-페닐렌비스나디이미드, N,N'-p-페닐렌비스나디이미드, N,N'-4,4-비페닐렌비스나디이미드, N,N'-4,4-(3,3-디메틸비페닐렌)비스나디이미드, N,N'-4,4-(3,3-디메틸디페닐메탄)비스나디이미드, N,N'-4,4-(3,3-디에틸디페닐메탄)비스나디이미드, N,N'-4,4-디페닐메탄비스나디이미드, N,N'-4,4-디페닐프로판비스나디이미드, N,N'-4,4-디페닐에테르비스나디이미드, N,N'-4,4-디페닐술폰비스나디이미드, 2,2-비스(4-(4-나디이미드페녹시)페닐)프로판, 2,2-비스(3-s-부틸-3,4-(4-나디이미드페녹시)페닐)프로판, 1,1-비스(4-(4-나디이미드페녹시)페닐)데칸, 4,4'-시클로헥실리덴-비스(1-(4-나디이미드페녹시)페녹시)-2-시클로헥실벤젠, 2,2-비스(4-(4-나디이미드페녹시)페닐)헥사플루오로프로판을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
또한, 상기 라디칼 중합성 물질에 하기 화학식 I로 표시되는 인산에스테르 구조체를 갖는 라디칼 중합성 물질을 병용하는 것이 바람직하다. 이 경우, 금속 등의 무기물 표면에 대한 접착 강도가 향상되기 때문에, 회로 접속 재료는 회로 전극끼리의 접착에 바람직하다.
Figure 112009032620679-PCT00001
(상기 식 중, n은 1 내지 3의 정수를 나타냄)
상기 인산에스테르 구조체를 갖는 라디칼 중합성 물질은 무수인산과 2-히드록시에틸(메트)아크릴레이트를 반응시킴으로써 얻어진다. 인산에스테르 구조체를 갖는 라디칼 중합성 물질로서, 구체적으로는, 모노(2-메타크릴로일옥시에틸)액시드포스페이트, 디(2-메타크릴로일옥시에틸)액시드포스페이트 등이 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
상기 화학식 I로 표시되는인산에스테르 구조체를 갖는 라디칼 중합성 물질의 배합량은, 라디칼 중합성 물질과, 필요에 따라 배합하는 필름 형성재와의 합계 100 질량부에 대하여 0.01 내지 50 질량부인 것이 바람직하고, 0.5 내지 5 질량부가 보다 바람직하다.
상기 라디칼 중합성 물질은 알릴아크릴레이트와 병용하는 것도 가능하다. 이 경우, 알릴아크릴레이트의 배합량은 라디칼 중합성 물질과, 필요에 따라 배합되는 필름 형성재와의 합계 100 질량부에 대하여 0.1 내지 10 질량부인 것이 바람직하고, 0.5 내지 5 질량부가 보다 바람직하다.
가열에 의해 유리 라디칼을 발생하는 경화제는 가열에 의해 분해하여 유리 라디칼을 발생하는 경화제이다. 이러한 경화제로서는 과산화 화합물, 아조계 화합물 등을 들 수 있다. 이러한 경화제는 목적으로 하는 접속 온도, 접속 시간, 가용 시간 등에 의해 적절하게 선정된다. 고반응성과 가용 시간의 향상 측면에서, 반감기 10 시간의 온도가 40℃ 이상, 또한 반감기 1 분의 온도가 180℃ 이하인 유기 과산화물이 바람직하고, 반감기 10 시간의 온도가 60℃ 이상, 또한 반감기 1 분의 온도가 170℃ 이하인 유기 과산화물이 보다 바람직하다.
상기 경화제의 배합량은 접속 시간을 25초 이하로 하는 경우, 충분한 반응률을 얻기 위해서 라디칼 중합성 물질과, 필요에 따라 배합되는 필름 형성재와의 합계 100 질량부에 대하여, 2 내지 10 질량부 정도인 것이 바람직하고, 4 내지 8 질량부가 보다 바람직하다. 또한, 접속 시간을 한정하지 않는 경우의 경화제의 배합량은, 라디칼 중합성 물질과 필요에 따라 배합되는 필름 형성재와의 합계 100 질량부에 대하여 0.05 내지 20 질량부인 것이 바람직하고, 0.1 내지 10 질량부가 보다 바람직하다.
가열에 의해 유리 라디칼을 발생하는 경화제로서, 보다 구체적으로는, 디아실퍼옥사이드, 퍼옥시디카르보네이트, 퍼옥시에스테르퍼옥시케탈, 디알킬퍼옥사이드, 하이드로퍼옥사이드, 실릴퍼옥사이드 등을 들 수 있다. 또한, 회로 전극 (32), (42)의 부식을 억제한다는 관점에서, 경화제는 경화제 중에 함유되는 염소 이온이나 유기산의 농도가 5000 ppm 이하인 것이 바람직하고, 또한 가열 분해 후에 발생하는 유기산이 적은 것이 보다 바람직하다. 이러한 경화제로서, 구체적으로는, 퍼옥시에스테르, 디알킬퍼옥사이드, 하이드로퍼옥사이드, 실릴퍼옥사이드 등을 들 수 있으며, 고반응성이 얻어지는 퍼옥시에스테르로부터 선정되는 것이 보다 바람직하다. 또한, 상기 경화제는 적절하게 혼합하여 사용할 수 있다.
퍼옥시에스테르로서는 쿠밀퍼옥시네오데카노에이트, 1,1,3,3-테트라메틸부틸퍼옥시네오데카노에이트, 1-시클로헥실-1-메틸에틸퍼옥시네오데카노에이트, t-헥실퍼옥시네오데카노데이트, t-부틸퍼옥시피발레이트, 1,1,3,3-테트라메틸부틸퍼옥시2-에틸헥사노네이트, 2,5-디메틸-2,5-디(2-에틸헥사노일퍼옥시)헥산, 1-시클로헥실-1-메틸에틸퍼옥시-2-에틸헥사노네이트, t-헥실퍼옥시-2-에틸헥사노네이트, t-부틸퍼옥시-2-에틸헥사노네이트, t-부틸퍼옥시이소부티레이트, 1,1-비스(t-부틸퍼옥시)시클로헥산, t-헥실퍼옥시이소프로필모노카르보네이트, t-부틸퍼옥시-3,5,5-트리메틸헥사노네이트, t-부틸퍼옥시라우레이트, 2,5-디메틸-2,5-디(m-톨루오일퍼옥시)헥산, t-부틸퍼옥시이소프로필모노카르보네이트, t-부틸퍼옥시-2-에틸헥실모노카르보네이트, t-헥실퍼옥시벤조에이트, t-부틸퍼옥시아세테이트 등을 들 수 있다.
디알킬퍼옥사이드로서는, α,α'비스(t-부틸퍼옥시)디이소프로필벤젠, 디쿠밀퍼옥사이드, 2,5-디메틸-2,5-디(t-부틸퍼옥시)헥산, t-부틸쿠밀퍼옥사이드 등을 들 수 있다.
하이드로퍼옥사이드로서 디이소프로필벤젠하이드로퍼옥사이드, 쿠멘하이드로퍼옥사이드 등을 들 수 있다.
디아실퍼옥사이드로서는 이소부틸퍼옥사이드, 2,4-디클로로벤조일퍼옥사이드, 3,5,5-트리메틸헥사노일퍼옥사이드, 옥타노일퍼옥사이드, 라우로일퍼옥사이드, 스테아로일퍼옥사이드, 숙시닉퍼옥사이드, 벤조일퍼옥시톨루엔, 벤조일퍼옥사이드 등을 들 수 있다.
퍼옥시디카르보네이트로서는 디-n-프로필퍼옥시디카르보네이트, 디이소프로필퍼옥시디카르보네이트, 비스(4-t-부틸시클로헥실)퍼옥시디카르보네이트, 디-2-에톡시메톡시퍼옥시디카르보네이트, 디(2-에틸헥실퍼옥시)디카르보네이트, 디메톡시부틸퍼옥시디카르보네이트, 디(3-메틸-3-메톡시부틸퍼옥시)디카르보네이트 등을 들 수 있다.
퍼옥시케탈로서는 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산, 1,1-비스(t-헥실퍼옥시)시클로헥산, 1,1-비스(t-부틸퍼옥시)-3,3,5-트리메틸시클로헥산, 1,1-(t-부틸퍼옥시)시클로도데칸, 2,2-비스(t-부틸퍼옥시)데칸 등을 들 수 있다.
실릴퍼옥사이드로서는 t-부틸트리메틸실릴퍼옥사이드, 비스(t-부틸)디메틸실릴퍼옥사이드, t-부틸트리비닐실릴퍼옥사이드, 비스(t-부틸)디비닐실릴퍼옥사이드, 트리스(t-부틸)비닐실릴퍼옥사이드, t-부틸트리알릴실릴퍼옥사이드, 비스(t-부틸)디알릴실릴퍼옥사이드, 트리스(t-부틸)알릴실릴퍼옥사이드 등을 들 수 있다.
이들 경화제는 단독으로 또는 2종 이상을 혼합하여 사용할 수가 있고, 분해 촉진제, 억제제 등을 혼합하여 이용할 수도 있다. 또한, 이들 경화제를 폴리우레탄계, 폴리에스테르계의 고분자 물질 등으로 피복하여 마이크로캡슐화할 수도 있다. 마이크로캡슐화한 경화제는 가용 시간이 연장되기 때문에 바람직하다.
접착제 조성물에는 필요에 따라서 필름 형성재를 첨가하여 이용할 수도 있다. 필름 형성재란 액상물을 고형화하여 구성 조성물을 필름 형상으로 한 경우에, 그 필름의 취급을 용이하게 하여, 쉽게 찢어지거나, 깨어지거나, 달라붙거나 하지 않는 기계적 특성 등을 부여하는 것이고, 통상의 상태(상온상압)에서 필름으로서의 취급이 가능한 것이다. 필름 형성재로서는 페녹시 수지, 폴리비닐포르말 수지, 폴리스티렌 수지, 폴리비닐부티랄 수지, 폴리에스테르 수지, 폴리아미드 수지, 크실렌 수지, 폴리우레탄 수지 등을 들 수 있다. 이들 중에서도, 접착성, 상용성, 내열성, 기계적 강도가 우수하기 때문에 페녹시 수지가 바람직하다.
페녹시 수지는 2관능 페놀류와 에피할로히드린을 고분자화할 때까지 반응시키거나, 또는 2관능 에폭시 수지와 2관능 페놀류를 중부가시킴으로써 얻어지는 수지이다. 페녹시 수지는 예를 들면 2관능 페놀류 1몰과 에피할로히드린 0.985 내지 1.015몰을 알칼리 금속 수산화물 등의 촉매의 존재 하에, 비반응성 용매 속에서 40 내지 120℃의 온도로 반응시킴으로써 얻을 수 있다. 또한, 페녹시 수지로서는 수지의 기계적 특성이나 열적 특성 측면에서는, 특히 2관능성 에폭시 수지와 2관능성 페놀류의 배합 당량비를 에폭시기/페놀 수산기=1/0.9 내지 1/1.1로 하고, 알칼리 금속 화합물, 유기인계 화합물, 환상 아민계 화합물 등의 촉매의 존재 하, 비점이 120℃ 이상인 아미드계, 에테르계, 케톤계, 락톤계, 알코올계 등의 유기 용제 중에서, 반응 고형분이 50 질량부 이하인 조건에서 50 내지 200℃로 가열하여 중부가 반응시켜 얻은 것이 바람직하다.
상기 2관능 에폭시 수지로서는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비페닐디글리시딜에테르, 메틸 치환 비페닐디글리시딜에테르 등을 들 수 있다. 2관능 페놀류는 2개의 페놀성 수산기를 갖는 것이다. 2관능 페놀류로서는 예를 들면 하이드로퀴논류, 비스페놀 A, 비스페놀 F, 비스페놀 AD, 비스페놀 S, 비스페놀플루오렌, 메틸 치환 비스페놀플루오렌, 디히드록시비페닐, 메틸 치환 디히드록시비페닐 등의 비스페놀류 등을 들 수 있다. 페녹시 수지는 라디칼 중합성의 관능기나, 그 밖의 반응성 화합물에 의해 변성(예를 들면, 에폭시 변성)되어 있을 수도 있다. 페녹시 수지는 단독으로 또는 2종 이상을 혼합하여 이용할 수도 있다.
접착제 조성물은 추가로 아크릴산, 아크릴산에스테르, 메타크릴산에스테르 및 아크릴로니트릴 중 적어도 하나를 단량체 성분으로 한 중합체 또는 공중합체를 포함하고 있을 수 있다. 여기서, 응력 완화가 우수한 점에서 글리시딜에테르기를 함유하는 글리시딜아크릴레이트나 글리시딜메타크릴레이트를 포함하는 공중합체계 아크릴 고무를 병용하는 것이 바람직하다. 이들 아크릴 고무의 중량 평균 분자량은 접착제의 응집력을 높이는 점에서 20만 이상이 바람직하다.
도전 입자 (12)의 배합량은 접착제 조성물 100 부피부에 대하여 0.1 내지 30 부피부인 것이 바람직하고, 그 배합량은 용도에 따라 구별하여 사용할 수 있다. 과잉의 도전 입자 (12)에 의한 회로 전극 (32), (42) 사이의 단락 등을 방지하는 관점에서, 도전 입자 (12)의 배합량은 0.1 내지 10 부피부인 것이 보다 바람직하다.
접착제 조성물에는, 추가로 고무 미립자, 충전제, 연화제, 촉진제, 노화 방지제, 착색제, 난연화제, 틱소트로픽제, 커플링제, 페놀 수지, 멜라민 수지, 이소시아네이트류 등을 함유할 수도 있다.
상기 고무 미립자는 배합하는 도전 입자 (12)의 평균 입경의 2배 이하의 평균 입경을 갖고, 또한 도전 입자 (12) 및 접착제 조성물의 실온(25℃)에서의 저장 탄성률의 1/2 이하의 저장 탄성률을 갖는 것이면 된다. 특히, 고무 미립자의 재질이 실리콘, 아크릴 에멀전, SBR, NBR, 폴리부타디엔 고무인 미립자는 단독으로 또는 2종 이상을 혼합하여 이용하는 것이 바람직하다. 3차원 가교한 이들 고무 미립자는 내용제성이 우수하고, 접착제 조성물 중에 용이하게 분산된다.
접착제 조성물에 상기 충전제를 함유시키는 경우, 접속 신뢰성 등이 향상되기 때문에 바람직하다. 충전제는 그 최대 직경이 도전 입자 (12)의 입경의 1/2 이하이면 사용할 수 있다. 충전제 입경이 도전 입자보다도 큰 경우, 도전 입자의 편평화를 저해할 우려가 있다. 또한, 도전성을 갖지 않는 입자를 병용하는 경우에는, 충전제가 도전성을 갖지 않는 입자의 직경 이하이면 사용할 수 있다. 충전제의 배합량은 접착제 조성물 100 부피부에 대하여 5 내지 60 부피부인 것이 바람직 하다. 배합량이 60 부피부를 초과하면 접속 신뢰성 향상 효과가 포화하는 경향이 있고, 다른 한편, 5 부피부 미만이면 충전제 첨가의 효과가 불충분해지는 경향이 있다.
상기 커플링제로서는 비닐기, 아크릴기, 에폭시기 또는 이소시아네이트기를 함유하는 화합물이 접착성이 향상되기 때문에 바람직하다.
또한, 필름 형상의 회로 접속 재료는 지지체(PET(폴리에틸렌테레프탈레이트) 필름 등) 상에 도공 장치(도시하지 않음)을 이용하여 상기 회로 접속 재료를 도포하고, 소정 시간 열풍 건조함으로써 제조할 수 있다.
<회로 접속 구조체의 제조 방법>
다음으로, 상술한 회로 접속 구조체 (1)의 제조 방법에 대해서 설명한다.
우선, 상술한 제1 회로 전극 (32)를 갖는 제1 회로 부재 (30)과, 제2 회로 전극 (42)를 갖는 제2 회로 부재 (40)과, 회로 접속 재료를 준비한다. 회로 접속 재료로서는, 예를 들면, 필름 형상으로 성형한 회로 접속 재료(이하, 필름 형상 회로 접속 재료라고 함)를 준비한다. 필름 형상 회로 접속 재료는 상기 접착제 조성물과, 도전 입자 (12)를 함유하는 것이다. 필름 형상 회로 접속 재료의 두께는 10 내지 50 μm인 것이 바람직하다.
다음으로, 제1 회로 부재 (30)의 위에 필름 형상 회로 접속 재료를 배치한다. 그리고, 제2 회로 부재 (40)을 제1 회로 전극 (32)와 제2 회로 전극 (42)가 서로 대향하도록 필름 형상 회로 접속 재료의 위에 배치한다. 이에 따라, 제1 회로 부재 (30)과 제2 회로 부재 (40) 사이에 필름 형상 회로 접속 재료를 개재시키 는 것이 가능해진다. 이 때, 필름 형상 회로 접속 재료는 필름 형상이고, 취급이 용이하다. 이 때문에, 이 필름 형상 회로 접속 재료에 따르면, 제1 회로 부재 (30)과 제2 회로 부재 (40)을 접속할 때에, 이들 사이에 용이하게 개재시킬 수 있어, 제1 회로 부재 (30)과 제2 회로 부재 (40)의 접속 작업을 용이하게 행할 수 있다.
다음으로, 제1 회로 부재 (30) 및 제2 회로 부재 (40)을 통해 필름 형상 회로 접속 재료를 가열하면서 가압하여 경화 처리를 실시하여, 제1 및 제2 회로 부재 (30), (40) 사이에 회로 접속 부재 (10)을 형성한다. 경화 처리는 일반적인 방법에 의해 행하는 것이 가능하고, 그 방법은 접착제 조성물에 의해 적절하게 선택된다. 이 때, 회로 접속 재료 중의 도전 입자 (12)의 최외층이 Ni인 경우, Ni는 Au보다도 단단하기 때문에, 제1 또는 제2 회로 전극 (32), (42)에 대해서는 최외층이 Au인 도전 입자보다도 돌기부 (14)가 보다 깊게 파고들게 되어, 도전 입자 (12)와 회로 전극 (32), (42)의 접촉 면적이 증가한다. 또한, 제1 및 제2 회로 전극 (32), (42)의 두께를 50 nm 이상으로 함으로써, 도전 입자 (12)의 돌기부 (14)가 제1 또는 제2 회로 전극 (32), (42)를 관통하여 접촉 면적이 감소하는 것을 방지할 수 있다. 그리고, 회로 접속 재료가 경화 처리됨으로써 접착제 조성물이 경화하여, 제1 회로 부재 (30) 및 제2 회로 부재 (40)에 대한 높은 접착 강도가 실현되어, 도전 입자 (12)와 제1 및 제2 회로 전극 (32), (42)가 확실히 접촉한 상태가 장기간에 걸쳐 유지된다.
따라서, 제1 및/또는 제2 회로 전극 (32), (42)의 표면에서의 요철의 유무에 상관없이, 대향하는 제1 및 제2 회로 전극 (32), (42) 사이의 접속 저항을 충분히 감소시킬 수가 있어, 제1 회로 전극 (32)와 제2 회로 전극 (42)의 양호한 전기적 접속을 달성할 수 있음와 동시에 제1 및 제2 회로 전극 (32), (42) 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있다.
또한, 상기 실시 형태에서는, 필름 형상 회로 접속 재료를 이용하여 회로 접속 구조체 (1)을 제조하고 있지만, 필름 형상 회로 접속 재료 대신에, 필름 형상으로 형성되기 전의 회로 접속 재료를 이용할 수도 있다. 이 경우에도 회로 접속 재료를 용매에 용해시키고, 그 용액을 제1 회로 부재 (30) 또는 제2 회로 부재 (40)중 어느 하나에 도포하고 건조시키면, 제1 및 제2 회로 부재 (30), (40) 사이에 개재시킬 수 있다.
이하, 본 발명의 내용을 실시예 및 비교예를 들어 보다 구체적으로 설명하지만, 본 발명은 하기의 실시예에 한정되는 것은 아니다.
(도전 입자의 제조) 테트라메틸올메탄테트라아크릴레이트, 디비닐벤젠 및 스티렌 단량체의 혼합비를 바꾸고, 중합 개시제로서 벤조일퍼옥사이드를 이용하여 현탁 중합하고, 얻어진 중합체를 분급함으로써 약 5 μm의 입경을 갖는 핵체를 얻었다.
얻어진 핵체의 표면에 대하여 무전해 Ni 도금 처리를 실시하여, 균일한 두께 100 nm의 Ni층(금속층)을 갖는 도전 입자 No.1을 얻었다.
또한, 도전 입자 No.1에 있어서 Au를 25 nm의 두께만큼 치환 도금함으로써, 균일한 두께를 갖는 Au층을 형성하여 도전 입자 No.3을 얻었다.
또한, 도전 입자 No.2에 있어서 Au를 치환 도금함으로써 복수의 돌기부를 갖는 Au층을 형성하여 도전 입자 No.4를 얻었다.
상기 각 도전 입자 No.1 내지 4를 전자 현미경(히따찌 세이사꾸쇼 제조, S-800)을 이용하여 관찰하여, 돌기부의 평균 높이와 인접하는 돌기부 사이의 평균 거리를 계측하였다. 결과를 표 1에 나타내었다.
Figure 112009032620679-PCT00002
(회로 접속 재료 A의 제조) 비스페놀 A형 에폭시 수지와, 분자 내에 플루오렌환 구조체를 갖는 페놀 화합물(4,4'-(9-플루오레닐리덴)-디페닐)로 페녹시 수지를 합성하고, 이 수지를 질량비로 톨루엔/아세트산에틸=50/50의 혼합 용제에 용해하여, 고형분 40 질량％의 용액으로 하였다.
다음으로, 고무 성분으로서 아크릴 고무(부틸아크릴레이트 40 중량부-에틸아크릴레이트 30 중량부-아크릴로니트릴 30 중량부-글리시딜메타크릴레이트 3 중량부의 공중합체, 중량 평균 분자량 80만)를 준비하고, 이 아크릴 고무를 질량비로 톨루엔/아세트산에틸=50/50의 혼합 용제에 용해하여 고형분 15 질량％의 용액으로 하였다.
또한, 마이크로캡슐형 잠재성 경화제(마이크로캡슐화된 아민계 경화제)와, 비스페놀 F형 에폭시 수지와, 나프탈렌형 에폭시 수지를 질량비 34:49:17로 함유하는 액상의 경화제 함유 에폭시 수지(에폭시 당량: 202)를 준비하였다.
상기 재료를 고형분 질량으로 페녹시 수지/아크릴 고무/경화제 함유 에폭시 수지=20 g/30 g/50 g의 비율로 배합하여 접착제 조성물 함유액(에폭시계)를 제조하였다. 이 접착제 조성물 함유액 100 질량부에 대하여 도전 입자 No.2를 5 질량부 분산시켜 회로 접속 재료 함유액을 제조하였다.
그리고, 이 회로 접속 재료 함유액을, 한쪽면을 표면 처리한 두께 50 μm의 폴리에틸렌테레프탈레이트(PET) 필름에 도공 장치를 이용하여 도포하고, 70℃ 3분의 열풍 건조에 의해, PET 필름 상에 두께가 20 μm인 필름 형상 회로 접속 재료 A를 얻었다.
(회로 접속 재료 B의 제조) 페녹시 수지(유니온 카바이드 가부시끼가이샤 제조, 상품명 PKHC, 평균 중량 분자량 5,000) 50 g을, 톨루엔/아세트산에틸=50/50(질량비)의 혼합 용제에 용해하여 고형분 40 질량％의 페녹시 수지 용액으로 하였다. 평균 중량 분자량 800의 폴리카프로락톤디올 400 질량부, 2-히드록시프로필아크릴레이트 131 질량부, 촉매로서의 디부틸주석디라우레이트 0.5 질량부 및 중합 금지제로서의 하이드로퀴논모노메틸에테르 1.0 질량부를 교반하면서 50℃로 가열하여 혼합하였다.
이어서, 이 혼합액에 이소포론디이소시아네이트 222 질량부를 적하하고 다시 교반하면서 80℃로 승온하여 우레탄화 반응을 행하였다. 이소시아네이트기의 반응률이 99％ 이상으로 된 것을 확인한 후, 반응 온도를 낮추어 우레탄아크릴레이트를 얻었다.
이어서, 상기에서 조정한 페녹시 수지 용액으로부터 고형분 질량이 50 g 포함되도록 칭량하여 취한 페녹시 수지 용액과, 상기 우레탄아크릴레이트 49 g과, 인산에스테르형 아크릴레이트 1 g과, 가열에 의해 유리 라디칼을 발생시키는 경화제로서의 t-헥실퍼옥시-2-에틸헥사노네이트 5 g를 혼합하여 접착제 조성물 함유액(아크릴계)를 얻었다. 그리고, 이 접착제 조성물 함유액 100 질량부에 대하여 도전 입자 No.2를 5 질량부 분산시켜 회로 접속 재료 함유액을 제조하였다.
그리고, 이 회로 접속 재료 함유액을, 한쪽면을 표면 처리한 두께 50 μm의 PET 필름에 도공 장치를 이용하여 도포하고, 70℃ 3분의 열풍 건조에 의해, PET 필름 상에 두께가 20 μm인 필름 형상 회로 접속 재료 B를 얻었다.
(회로 접속 재료 C의 제조) 상기 회로 접속 재료 A에서의 도전 입자 No.2 대신에 도전 입자 No.1을 이용한 것 이외에는, 회로 접속 재료 A와 동일한 방법에 의해 회로 접속 재료 C를 얻었다.
(회로 접속 재료 D의 제조) 상기 회로 접속 재료 A에서의 도전 입자 No.2 대신에 도전 입자 No.3을 이용한 것 이외에는, 회로 접속 재료 A와 동일한 방법에 의해 회로 접속 재료 D를 얻었다.
(회로 접속 재료 E의 제조) 상기 회로 접속 재료 A에서의 도전 입자 No.2 대신에 도전 입자 No.4를 이용한 것 이외에는, 회로 접속 재료 A와 동일한 방법에 의해 회로 접속 재료 E를 얻었다.
(실시예 1) 제1 회로 부재로서, 폴리이미드 필름(두께 38 μm)과, Sn 도금 Cu박(두께 8 μm)로 이루어지는 2층 구조체를 갖는 연성 회로판(이하, FPC)를 준비하였다. 이 FPC의 회로에 대해서는 라인폭 18 μm, 피치 50 μm로 하였다.
다음으로, 제2 회로 부재로서, 표면 상에 ITO 회로 전극(두께: 50 nm, 표면 저항<20Ω)을 구비한 유리 기판(두께 1.1 mm)을 준비하였다. 이 제2 회로 부재의 회로에 대해서는, 라인폭 25 μm, 피치 50 μm로 하였다. 그리고, 제2 회로 부재 상에 소정의 크기(1.5×30 mm)로 재단한 회로 접속 재료 A를 부착하고, 70℃, 1.0 MPa에서 5초간 가열, 가압을 행하여 가접속하였다. 이어서, PET 필름을 박리한 후, FPC와 제2 회로 부재로 필름 형상 회로 접속 재료를 사이에 끼우도록 FPC를 배치하고, FPC의 회로와 제2 회로 부재의 회로의 위치 정렬을 행하였다. 이어서, 180℃, 3 MPa, 15초의 조건으로 FPC 상측으로부터 가열, 가압을 행하여 FPC와 제2 회로 부재를 본접속하였다. 이렇게 해서 실시예 1의 회로 접속 구조체를 얻었다.
(실시예 2) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서, 표면 상에 IZO 회로 전극(두께: 50 nm, 표면 저항<20Ω)을 구비한 유리 기판(두께 1.1 mm)을 준비하였다. 이 제2 회로 부재의 회로에 대해서는, 라인폭 25 μm, 피치 50 μm로 하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 A의 가접속, 본접속을 행하여 실시예 2의 회로 접속 구조체를 얻었다.
(실시예 3) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 표면 상에 ITO(최외층, 두께: 50 nm)/Cr(두께: 200 nm)의 2층 구성의 회로 전극(표면 저항<20Ω)을 구비한 유리 기판(두께 1.1 mm)을 준비하였다. 이 제2 회로 부재의 회로에 대해서는, 라인폭 25 μm, 피치 50 μm로 하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 A의 가접속, 본접속을 행하여 실시예 3의 회로 부재 구조체를 얻었다.
(실시예 4) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 표면 상에 ITO(최외층, 두께: 50 nm)/Ti(두께: 100 nm)/Al(두께: 200 nm)/Ti(두께: 100 nm)의 4층 구성의 회로 전극(표면 저항<20Ω)을 구비한 유리 기판(두께 1.1 mm)을 준비하였다. 이 제2 회로 부재의 회로에 대해서는, 라인폭 25 μm, 피치 50 μm로 하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 A의 가접속, 본접속을 행하여 실시예 4의 회로 접속 구조체를 얻었다.
(실시예 5) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 표면 상에 Al 회로 전극(두께: 200 nm, 표면 저항<5Ω)을 구비한 유리 기판(두께 1.1 mm)을 준비하였다. 이 제2 회로 부재의 회로에 대해서는, 라인폭 25 μm, 피치 50 μm로 하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 A의 가접속, 본접속을 행하여 실시예 5의 회로 접속 구조체를 얻었다.
(실시예 6) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(두께: 50 nm)을 구비한 유리 기판을 준비하였다. 그리고, 제2 회로 부재 상에 소정의 크기(1.5×30 mm)로 재단한 회로 접속 재료 B를 부착하고, 70℃, 1.0 MPa에서 3초간 가열, 가압을 행하여 가접속하였다. 이어서, PET 필름을 박리한 후, FPC와 제2 회로 부재로 필름 형상 회로 접속 재료를 사이에 끼우도록 FPC를 배치하고, FPC의 회로와 제2 회로 부재의 회로의 위치 정렬을 행하였다. 이어서, 170℃, 3 MPa, 10초의 조건으로 FPC 상측으로부터 가열, 가압을 행하여 FPC와 제2 회로 부재를 본접속하였다. 이렇게 해서 실시예 6의 회로 접속 구조체를 얻었다.
(실시예 7) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 6의 접속 방법과 동일하게 회로 접속 재료 B의 가접속, 본접속을 행하여 실시예 7의 회로 접속 구조체를 얻었다.
(실시예 8) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 3과 동일한 ITO/Cr 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 6의 접속 방법과 동일하게 회로 접속 재료 B의 가접속, 본접속을 행하여 실시예 8의 회로 접속 구조체를 얻었다.
(실시예 9) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 4와 동일한 ITO/Ti/Al/Ti 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 6의 접속 방법과 동일하게 회로 접속 재료 B의 가접속, 본접속을 행하여 실시예 9의 회로 접속 구조체를 얻었다.
(실시예 10) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 5와 동일한 Al 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 6의 접속 방법과 동일하게 회로 접속 재료 B의 가접속, 본접속을 행하여 실시예 10의 회로 접속 구조체를 얻었다.
(비교예 1) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 표면 상에 ITO 회로 전극(두께: 25 nm, 표면 저항<40Ω)을 구비한 유리 기판(두께 1.1 mm)을 준비하였다. 이 제2 회로 부재의 회로에 대해서는, 라인폭 25 μm, 피치 50 μm로 하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 A의 가접속, 본접속을 행하여 비교예 1의 회로 접속 구조체를 얻었다.
(비교예 2) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 비교예 1과 동일한 ITO 회로 전극(두께: 25 nm)을 구비한 유리 기판을 준비하였다. 그리고, 실시예 6의 접속 방법과 동일하게 회로 접속 재료 B의 가접속, 본접속을 행하여 비교예 2의 회로 접속 구조체를 얻었다.
(비교예 3) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(두께: 50 nm)을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 C의 가접속, 본접속을 행하여 비교예 3의 회로 접속 구조체를 얻었다.
(비교예 4) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 C의 가접속, 본접속을 행하여 비교예 4의 회로 접속 구조체를 얻었다.
(비교예 5) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 3과 동일한 ITO/Cr 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 C의 가접속, 본접속을 행하여 비교예 5의 회로 접속 구조체를 얻었다.
(비교예 6) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 4와 동일한 ITO/Ti/Al/Ti 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 C의 가접속, 본접속을 행하여 비교예 6의 회로 접속 구조체를 얻었다.
(비교예 7) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 비교예 1과 동일한 ITO 회로 전극(두께: 25 nm)을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 C의 가접속, 본접속을 행하여 비교예 7의 회로 접속 구조체를 얻었다.
(비교예 8) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 5와 동일한 Al 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 C의 가접속, 본접속을 행하여 비교예 8의 회로 접속 구조체를 얻었다.
(비교예 9) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(두께: 50 nm)을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 D의 가접속, 본접속을 행하여 비교예 9의 회로 접속 구조체를 얻었다.
(비교예 10) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 D의 가접속, 본접속을 행하여 비교예 10의 회로 접속 구조체를 얻었다.
(비교예 11) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 3과 동일한 ITO/Cr 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 D의 가접속, 본접속을 행하여 비교예 11의 회로 접속 구조체를 얻었다.
(비교예 12) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 4와 동일한 ITO/Ti/Al/Ti 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 D의 가접속, 본접속을 행하여 비교예 12의 회로 접속 구조체를 얻었다.
(비교예 13) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 비교예 1과 동일한 ITO 회로 전극(두께: 25 nm)을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 D의 가접속, 본접속을 행하여 비교예 13의 회로 접속 구조체를 얻었다.
(비교예 14) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 5와 동일한 Al 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 D의 가접속, 본접속을 행하여 비교예 14의 회로 접속 구조체를 얻었다.
(비교예 15) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(두께: 50 nm)을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 E의 가접속, 본접속을 행하여 비교예 15의 회로 접속 구조체를 얻었다.
(비교예 16) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 E의 가접속, 본접속을 행하여 비교예 16의 회로 접속 구조체를 얻었다.
(비교예 17) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 3과 동일한 ITO/Cr 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 E의 가접속, 본접속을 행하여 비교예 17의 회로 접속 구조체를 얻었다.
(비교예 18) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 4와 동일한 ITO/Ti/Al/Ti 회로 전극을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 E의 가접속, 본접속을 행하여 비교예 18의 회로 접속 구조체를 얻었다.
(비교예 19) 제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 비교예 1과 동일한 ITO 회로 전극(두께: 25 nm)을 구비한 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 E의 가접속, 본접속을 행하여 비교예 19의 회로 접속 구조체를 얻었다.
(회로 전극 상에 존재하는 도전 입자수) 미분 간섭 현미경을 이용하여, 상기 회로 접속 구조체에 있어서의 각 회로 전극 상에 존재하는 도전 입자수를 육안으로 계수(n=38)하였다. 그 결과, 실시예 1 내지 15, 비교예 1 내지 15의 회로 전극 상의 평균 입자수는 31 내지 38개의 범위 내이고, 회로 접속 재료나 접속 부재의 차이에 의한 도전 입자수의 극단적인 증감은 보이지 않았다.
(접속 저항의 측정) 상기한 바와 같이하여 얻어진 실시예 1 내지 10 및 비교예 1 내지 15의 회로 접속 구조체에 대해서, FPC의 회로 전극과, 제2 회로 부재의 회로 전극 사이의 접속 저항치를 멀티미터를 이용하여 측정하였다. 접속 저항치는 초기(접속 직후)와, 80℃, 95％ RH의 고온 고습조 중에 250시간 유지(고온 고습 처리)한 후에 측정하였다. 접속 저항치의 측정 결과 및 저항 변화율을 표 2에 나타내었다. 표 2에서 접속 저항치는 인접 회로 사이의 저항 37점의 평균치 x와 표준편차 σ를 3배한 값 3σ의 합(x+3σ)으로 나타내었다. 또한, 저항 증가율은 초기 저항치로부터 고온 고습 처리 후 저항치의 증가량을 백분율로 나타내었고, 구체적으로는 하기 식:
((처리 후 저항치-초기 저항치)/초기 저항치)×100
으로 산출하였다. 접속 신뢰성의 개선 효과의 판단으로서, 저항 증가율 10％ 미만을 개선 효과 있음, 10％ 이상 15％ 미만을 종래품 레벨, 15％ 이상을 개선 효과 없음(NG)으로 하였다.
Figure 112009032620679-PCT00003
표 2에 나타내는 결과로부터, 돌기부를 구비하고 또한 최외층이 니켈인 도전 입자를 함유하는 회로 접속 재료를 사용하여 접속한 경우, 회로 접속 재료를 구성하는 접착성 조성물의 종류에 관계 없이, 제1 및 제2 회로 전극의 두께가 모두 50 nm 이상인 회로 접속 구조체(실시예 1 내지 10)은 제2 회로 전극의 두께가 50 nm 미만(비교예 1 및 2)인 경우에 비하여, 초기 저항치 및 고온 고습 처리 후의 저항 증가율 중 어느 쪽의 값도 감소되어, 접속 신뢰성이 개선된 것을 알 수 있었다.
또한, 돌기부를 구비한 도전 입자를 함유하는 회로 접속 재료를 사용하여 접속한 회로 접속 구조체(실시예 1 내지 10)는 돌기부를 갖지 않는 도전 입자를 이용한 경우(비교예 3 내지 14)에 비하여, 초기 저항치 및 고온 고습 처리 후의 저항 증가율 중 어느 쪽의 값도 감소되어, 접속 신뢰성이 개선된 것을 알 수 있었다.
또한, 최외층이 니켈인 도전 입자를 함유하는 회로 접속 재료를 사용하여 접속한 회로 접속 구조체(실시예 1 내지 5)는 최외층이 Au인 도전 입자를 이용한 경우(비교예 15 내지 19)에 비하여, 초기 저항치 및 고온 고습 처리 후의 저항 증가율 중 어느 쪽의 값도 감소되어, 접속 신뢰성이 개선된 것을 알 수 있었다.
표 2로부터, 제1 및 제2 회로 전극의 두께가 모두 50 nm 이상이고, 또한 돌기부를 갖고 최외층이 니켈인 도전 입자를 함유한 회로 접속 재료를 이용하여 접속된 회로 접속 구조체는 초기 저항치 및 저항 증가율을 감소시키는 효과가 있어, 상기 요건을 만족시키지 않는 회로 접속 재료를 이용하여 접속된 회로 접속 구조체에 비하여, 보다 양호한 전기적 접속 및 전기 특성의 장기간 신뢰성을 달성할 수 있는 것을 알 수 있었다.
이상으로부터, 본 발명의 회로 접속 구조체에 따르면, 대향하는 회로 전극끼리 간의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있는 것이 확인되었다.
본 발명의 회로 접속 구조체에 따르면, 대향하는 회로 전극끼리 간의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있다.

Claims (5)

  1. 제1 회로 기판의 주요면 위에 제1 회로 전극이 형성된 제1 회로 부재와,
    상기 제1 회로 부재에 대향하여 배치되고, 제2 회로 기판의 주요면 위에 제2 회로 전극이 형성된 제2 회로 부재와,
    상기 제1 회로 부재의 주요면과 상기 제2 회로 부재의 주요면 사이에 설치되고, 상기 제1 및 제2 회로 전극을 전기적으로 접속하는 회로 접속 부재
    를 구비하는 회로 접속 구조체이며,
    상기 제1 및 제2 회로 전극의 두께가 50 nm 이상이고, 상기 회로 접속 부재가, 접착제 조성물과 표면측에 복수의 돌기부를 구비한 도전 입자를 함유하는 회로 접속 재료를 경화 처리하여 얻어지는 것이고, 상기 도전 입자의 최외층이 니켈 또는 니켈 합금인 것을 특징으로 하는 회로 접속 구조체.
  2. 제1항에 있어서, 상기 제1 또는 제2 회로 전극 중 하나 이상의 최외층이 인듐-주석 산화물을 포함하는 것을 특징으로 하는 회로 접속 구조체.
  3. 제1항에 있어서, 상기 제1 또는 제2 회로 전극 중 하나 이상의 최외층이 인듐-아연 산화물을 포함하는 것을 특징으로 하는 회로 접속 구조체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 도전 입자의 상기 돌기부의 높이가 50 내지 500 nm이고, 인접하는 상기 돌기부 사이의 거리가 1000 nm 이하인 것을 특징으로 하는 회로 접속 구조체.
  5. 대향하는 회로 전극 사이를 전기적으로 접속하기 위한 회로 접속 재료이며, 접착제 조성물과 표면측에 복수의 돌기부를 구비한 도전 입자를 함유하고, 상기 도전 입자의 최외층이 니켈 또는 니켈 합금인 것을 특징으로 하는 회로 접속 재료.
KR1020097011150A 2006-10-31 2007-10-30 회로 접속 구조체 KR20090075749A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-295789 2006-10-31
JP2006295789 2006-10-31
JPJP-P-2007-280782 2007-10-29
JP2007280782A JP4737177B2 (ja) 2006-10-31 2007-10-29 回路接続構造体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117008997A Division KR20110057253A (ko) 2006-10-31 2007-10-30 회로 접속 구조체

Publications (1)

Publication Number Publication Date
KR20090075749A true KR20090075749A (ko) 2009-07-08

Family

ID=39344214

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020097011150A KR20090075749A (ko) 2006-10-31 2007-10-30 회로 접속 구조체
KR1020117008997A KR20110057253A (ko) 2006-10-31 2007-10-30 회로 접속 구조체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117008997A KR20110057253A (ko) 2006-10-31 2007-10-30 회로 접속 구조체

Country Status (7)

Country Link
US (1) US20100025097A1 (ko)
EP (1) EP2081222A4 (ko)
JP (1) JP4737177B2 (ko)
KR (2) KR20090075749A (ko)
CN (2) CN102063949A (ko)
TW (2) TW201218883A (ko)
WO (1) WO2008053873A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100139947A1 (en) * 2007-05-15 2010-06-10 Hitachi Chemical Company, Ltd. Circuit-connecting material, and connection structure for circuit member
KR20110019392A (ko) * 2008-07-01 2011-02-25 히다치 가세고교 가부시끼가이샤 회로 접속 재료 및 회로 접속 구조체
JP5375374B2 (ja) * 2009-07-02 2013-12-25 日立化成株式会社 回路接続材料及び回路接続構造体
JP2011055033A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 圧電発振器
JP5886582B2 (ja) * 2010-09-28 2016-03-16 積水化学工業株式会社 異方性導電材料、ｂステージ状硬化物、ｂステージ状硬化物の製造方法及び接続構造体
JP5184612B2 (ja) * 2010-11-22 2013-04-17 日本化学工業株式会社 導電性粉体、それを含む導電性材料及びその製造方法
JP2014149918A (ja) * 2011-06-06 2014-08-21 Hitachi Chemical Co Ltd フィルム状回路接続材料及び回路接続構造体
CN102354629B (zh) * 2011-07-12 2014-02-05 南通万德科技有限公司 麻面金属与橡胶复合导电粒
WO2013035204A1 (ja) * 2011-09-09 2013-03-14 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェン 電子装置用組成物
KR101151366B1 (ko) * 2011-11-24 2012-06-08 한화케미칼 주식회사 도전성 입자 및 이의 제조방법
CN103748635B (zh) * 2011-12-21 2016-08-31 积水化学工业株式会社 导电性粒子、导电材料及连接结构体
JP5973257B2 (ja) * 2012-07-03 2016-08-23 日本化学工業株式会社 導電性粒子及びそれを含む導電性材料
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102429906B1 (ko) * 2015-10-13 2022-08-05 삼성전자주식회사 스토리지 장치, 상기 스토리지 장치와 통신하는 호스트 및 상기 스토리지 장치를 포함하는 전자 장치
US10509459B2 (en) 2016-05-19 2019-12-17 Scenera, Inc. Scene-based sensor networks
WO2017222010A1 (ja) * 2016-06-22 2017-12-28 積水化学工業株式会社 接続構造体、金属原子含有粒子及び接合用組成物
JP7011141B2 (ja) * 2016-06-24 2022-02-10 天馬微電子有限公司 触覚提示用パネル、触覚提示装置および電子機器
US10588214B2 (en) * 2017-05-09 2020-03-10 Unimicron Technology Corp. Stacked structure and method for manufacturing the same
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
US11224131B2 (en) * 2018-04-04 2022-01-11 Lenovo (Singapore) Pte. Ltd. Systems and methods for surface mounting cable connections
CN113365412B (zh) * 2020-03-05 2022-06-24 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59120436A (ja) 1982-12-27 1984-07-12 Seikosha Co Ltd 異方導電性ゴムシ−トの製造方法
JPS60191228A (ja) 1984-10-29 1985-09-28 Seiko Epson Corp 表示装置の接続構造
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
JPH01251787A (ja) 1988-03-31 1989-10-06 Toshiba Corp 電子部品の接続装置
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
JP3907217B2 (ja) 1993-07-29 2007-04-18 日立化成工業株式会社 回路接続材料とその接続材料を用いた回路の接続方法
CA2154409C (en) * 1994-07-22 1999-12-14 Yuzo Shimada Connecting member and a connecting method using the same
US20020171789A1 (en) * 1995-12-04 2002-11-21 Minolta Co., Ltd. Layered type reflective full-color liquid crystal display element and display device having the element
US6034331A (en) * 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
US5965064A (en) * 1997-10-28 1999-10-12 Sony Chemicals Corporation Anisotropically electroconductive adhesive and adhesive film
JP2000171823A (ja) * 1998-12-03 2000-06-23 Casio Comput Co Ltd 液晶表示素子
JP3379456B2 (ja) * 1998-12-25 2003-02-24 ソニーケミカル株式会社 異方導電性接着フィルム
JP3696429B2 (ja) * 1999-02-22 2005-09-21 日本化学工業株式会社 導電性無電解めっき粉体とその製造方法並びに該めっき粉体からなる導電性材料
JP3624818B2 (ja) 1999-10-12 2005-03-02 ソニーケミカル株式会社 異方性導電接続材料、接続体、およびその製造方法
JP2002324427A (ja) * 2001-04-26 2002-11-08 Toppan Forms Co Ltd 導電性接着剤およびそれを用いたｉｃチップの実装方法
JP4185693B2 (ja) * 2002-02-21 2008-11-26 ソニーケミカル＆インフォメーションデバイス株式会社 電気装置の製造方法
CN100380741C (zh) * 2003-06-25 2008-04-09 日立化成工业株式会社 电路连接材料、电路构件的连接结构及其制造方法
JP4282417B2 (ja) * 2003-09-12 2009-06-24 ソニーケミカル＆インフォメーションデバイス株式会社 接続構造体
JP5247968B2 (ja) * 2003-12-02 2013-07-24 日立化成株式会社 回路接続材料、及びこれを用いた回路部材の接続構造
US7410698B2 (en) * 2004-01-30 2008-08-12 Sekisui Chemical Co., Ltd. Conductive particle with protrusions and anisotropic conductive material therefrom
JP4674096B2 (ja) * 2005-02-15 2011-04-20 積水化学工業株式会社 導電性微粒子及び異方性導電材料
US20100139947A1 (en) * 2007-05-15 2010-06-10 Hitachi Chemical Company, Ltd. Circuit-connecting material, and connection structure for circuit member
KR20130088187A (ko) * 2007-08-02 2013-08-07 히타치가세이가부시끼가이샤 회로 접속 재료, 그것을 이용한 회로 부재의 접속 구조체 및 회로 부재의 접속 방법

Also Published As

Publication number Publication date
JP4737177B2 (ja) 2011-07-27
TWI360377B (ko) 2012-03-11
EP2081222A1 (en) 2009-07-22
CN102063949A (zh) 2011-05-18
EP2081222A4 (en) 2011-11-30
WO2008053873A1 (en) 2008-05-08
TWI373993B (ko) 2012-10-01
JP2008135734A (ja) 2008-06-12
TW201218883A (en) 2012-05-01
CN103198878A (zh) 2013-07-10
TW200843577A (en) 2008-11-01
US20100025097A1 (en) 2010-02-04
KR20110057253A (ko) 2011-05-31

Similar Documents

Publication Publication Date Title
JP4737177B2 (ja) 回路接続構造体
KR101180571B1 (ko) 회로 접속 재료 및 회로 부재의 접속 구조
KR100732017B1 (ko) 회로접속재료, 이것을 이용한 필름상 회로접속재료,회로부재의 접속구조 및 그 제조방법
JP5247968B2 (ja) 回路接続材料、及びこれを用いた回路部材の接続構造
JP4743322B2 (ja) 回路接続材料及び回路部材の接続構造
KR20100080628A (ko) 회로 접속 재료, 및 회로 부재의 접속 구조
JP5518747B2 (ja) 回路接続材料及びそれを用いた回路部材の接続構造
KR20100039419A (ko) 회로 부재의 접속 구조
KR20140019380A (ko) 회로 접속 재료, 회로 부재의 접속 구조 및 회로 부재의 접속 구조의 제조 방법
JP2011100605A (ja) 回路接続材料及び、これを用いた回路部材の接続構造
JP4154919B2 (ja) 回路接続材料及びそれを用いた回路端子の接続構造
JP4844461B2 (ja) 回路接続材料及びそれを用いた回路端子の接続構造
JP2019065062A (ja) 導電性接着フィルム
JP4325379B2 (ja) 回路接続材料、これを用いたフィルム状回路接続材料、回路部材の接続構造及びその製造方法
JP2011054988A (ja) 回路接続材料
JP4400674B2 (ja) 回路接続材料及びそれを用いた回路端子の接続構造
JP5387592B2 (ja) 回路接続材料、及び回路部材の接続構造の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111111

Effective date: 20121221