KR20100039419A - 회로 부재의 접속 구조 - Google Patents

Abstract

본 발명은 제1 회로 전극 (32)를 갖는 제1 회로 부재 (30)과, 제1 회로 부재 (30)에 대향하고 제2 회로 전극 (42)를 갖는 제2 회로 부재 (40)의 사이에 복수의 도전 입자 (12)를 함유하는 회로 접속 재료를 개재하여, 제1 회로 전극 (32)와 제2 회로 전극 (42)가 전기적으로 도통하는 회로 부재의 접속 구조 (1)에 있어서, 제1 회로 전극 (32)와 제2 회로 전극 (42)가 2개의 도전 입자 (12)를 통해 도통하는 접속 개소를 적어도 1개소 구비하고, 도전 입자 (12)의 최외층 (22)의 일부가 외측으로 돌출하여 복수의 돌기부 (14)가 형성되어 있고, 최외층 (22)가 비커스 경도가 300 Hv 이상인 금속으로 이루어지는 것을 특징으로 하는 회로 부재의 접속 구조 (1)에 관한 것이다.

Description

회로 부재의 접속 구조{CIRCUIT MEMBER CONNECTING STRUCTURE}

본 발명은 회로 부재의 접속 구조에 관한 것이다.

액정 디스플레이와 테이프 캐리어 패키지(Tape Carrier Package: TCP)와의 접속, 연성 회로 기판(Flexible Printed Circuit: FPC)과 TCP의 접속, 또는 FPC와 인쇄 배선판과의 접속과 같은 회로 부재끼리의 접속에는, 접착제 중에 도전 입자를 분산시킨 회로 접속 재료(예를 들면, 이방 도전성 접착제)가 사용되고 있다. 또한, 최근에는 반도체 실리콘칩을 기판에 실장하는 경우, 회로 부재끼리의 접속을 위해 와이어본드를 사용하지 않고, 반도체 실리콘칩을 페이스다운하여 기판에 직접 실장하는 이른바 플립 칩 실장이 행해지고 있다. 이 플립 칩 실장에 있어서도, 회로 부재끼리의 접속에는 이방 도전성 접착제 등의 회로 접속 재료가 사용되고 있다(예를 들면, 특허 문헌 1 내지 5 참조).

(특허문헌1)일본특허공개(소)59-120436호공보 (특허문헌2)일본특허공개(소)60-191228호공보 (특허문헌3)일본특허공개(평)1-251787호공보 (특허문헌4)일본특허공개(평)7-90237호공보 (특허문헌5)일본특허공개제2001-189171호공보 (특허문헌6)일본특허제2794009호공보

그런데, 최근 들어, 전자 기기의 소형화, 박형화에 따라, 회로 부재에 형성된 회로의 고밀도화가 진전되어, 인접하는 회로 전극끼리의 간격이나 회로 전극의 폭이 매우 좁아지는 경향이 있고, 또한 회로 전극의 표면적이 감소하는 경향이 있다. 회로 전극의 표면적이 감소하면, 대향하는 회로 전극 사이에 포착되는 도전 입자의 개수도 감소하기 때문에, 회로 전극 사이의 접속 저항이 증가하여, 회로 전극 사이의 접속 불량이 일어나는 것이 문제였다.

상술한 바와 같은 회로 전극 사이의 접속 불량을 해소하는 방법으로서는, 회로 접속 재료 중의 도전 입자의 배합량을 증가시켜, 회로 전극 사이에 포착되는 도전 입자의 개수를 증가시키는 것이 생각된다. 그러나, 도전 입자의 배합량이 증가하면, 회로 전극 사이의 도통에 기여하지 않는 도전 입자가 인접하는 다른 회로 전극 사이에 포착되어 있는 도전 입자와 접촉함으로써 쇼트가 발생하는 경향이 있었다.

상술한 바와 같은 쇼트의 발생을 해소하는 방법으로서는, 도전 입자의 표면을 전기적 절연성의 피막으로 피복하는 방법이 개발되어 있다(예를 들면, 상기 특허 문헌 6 참조). 그러나, 표면에 절연성의 피막을 갖는 도전 입자를 이용한 경우, 피막이 없는 도전 입자를 이용한 경우에 비교하여 회로 전극 사이의 접속 저항치가 높아지는 경향이 있다. 그 때문에, 안정된 접속 저항을 얻기 위해서는 대향하는 회로 전극 사이에 포착되는 도전 입자의 개수를 많게 해야만 하고, 결과적으로 회로 접속 재료 중의 도전 입자의 배합량이 과잉이 되어, 회로 접속 재료의 제조 비용이 상승하게 된다.

본 발명은 상기 사정을 감안하여 이루어진 것으로서, 대향하는 회로 전극 사이의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있는 회로 부재의 접속 구조를 제공하는 것을 목적으로 한다.

본 발명자는 상기 과제를 해결하기 위해 예의 연구한 결과, 도전 입자의 표면 형상 및 최외층의 재질이 회로 전극 사이의 전기적 접속 및 전기 특성의 장기간 신뢰성에 영향을 주는 것을 발견하였다.

즉, 본 발명자는 종래의 회로 접속 재료에 포함되는 도전 입자의 표면은 평탄하기 때문에, 회로 접속 시에 도전 입자의 표면이 접착제 조성물에 미치는 압력이 작아, 도전 입자와 전극 사이의 접착제 조성물을 충분히 배제할 수 없기 때문에, 도전 입자와 회로 전극을 충분히 접촉시킬 수 없어, 회로 전극 사이의 전기적 접속이 불충분해지는 것을 발견하였다. 또한, 본 발명자는 종래의 회로 접속 재료에 포함되는 도전 입자의 최외층은 비교적 부드러운 금속인 Au의 막이기 때문에, 회로 전극에 대하여 도전 입자의 최외층이 변형하게 되어, 최외층이 회로 전극에 파고들기 어려운 것을 발견하였다.

그리고, 본 발명자는 도전 입자의 표면(최외층)에 돌기부를 설치하고, 최외층의 경도를 한정하고, 또한 필요 최소한의 수량의 도전 입자를 회로 전극 사이에 개재시킴으로써, 회로 전극 사이의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있는 것을 발견하여, 본 발명을 완성하기에 이르렀다.

본 발명의 회로 부재의 접속 구조(접속 구조체)는 제1 회로 전극을 갖는 제1 회로 부재와, 제1 회로 부재에 대향하고 제2 회로 전극을 갖는 제2 회로 부재의 사이에, 복수의 도전 입자를 함유하는 회로 접속 재료를 개재하여, 제1 회로 전극과 제2 회로 전극이 전기적으로 도통하는 회로 부재의 접속 구조에 있어서, 제1 회로 전극과 제2 회로 전극이 2개의 도전 입자를 통해 도통하는 접속 개소를 적어도 1개소 구비하고, 도전 입자의 최외층의 일부가 외측으로 돌출하여 복수의 돌기부가 형성되어 있고, 최외층이 비커스 경도가 300 Hv 이상인 금속으로 이루어지는 것을 특징으로 한다.

본 발명에서는, 도전 입자가 회로 접속 재료 중의 접착제 조성물에 미치는 압력이, 돌기부에 집중하기 때문에, 돌기부가 없는 도전 입자가 접착제 조성물에 미치는 압력보다 커진다. 그 때문에, 돌기부가 접착제 조성물을 용이하게 관통하여 제1 및 제2 회로 전극에 접촉할 수 있다. 또한, 도전 입자의 최외층의 재질을 비커스 경도가 300 Hv 이상인 금속으로 함으로써, 돌기부가 회로 전극에 파고들기 쉬워지기 때문에, 도전 입자와 회로 전극이 확실하게 접촉하여, 도전 입자와 회로 전극의 접촉 면적이 커진다. 그 결과, 제1 및 제2 회로 전극 사이의 접속 개소에서 양 회로 전극에 접촉하는 도전 입자의 수가 2개일지라도 회로 전극 사이의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 높일 수 있다.

상기 본 발명의 회로 부재의 접속 구조에서는, 도전 입자의 입경이 1 내지 4 μm인 것이 바람직하다.

본 발명자는 도전 입자의 표면 형상뿐만아니라, 도전 입자의 입경이 회로 전극 사이의 전기적 접속에 영향을 미치는 것을 발견하였다. 즉, 본 발명자는 회로 접속 재료에 포함되는 도전 입자의 입경이 큰 경우, 도전 입자의 표면적이 커져, 도전 입자와 회로 전극 사이에 끼워지는 접착제 조성물의 양이 많아지기 때문에, 회로 전극 사이의 접속시에 도전 입자와 회로 전극 사이의 접착제 조성물을 충분히 배제할 수 없는 것을 발견하였다.

따라서, 본 발명에서는 도전 입자의 입경을 1 내지 4 μm로 한정함으로써, 도전 입자의 표면적이 작아져, 도전 입자와 회로 전극 사이에 끼워지는 접착제 조성물의 양도 적어진다. 그 때문에, 회로 접속 재료를 회로 부재 사이에서 가압 경화하여, 회로 전극 사이를 접속할 때에, 도전 입자와 회로 전극 사이의 접착제 조성물을 충분히 배제하기 쉬워져서, 회로 전극 사이의 접속 저항을 감소시키기 쉬워진다.

상기 본 발명의 회로 부재의 접속 구조에서는, 최외층이 Ni로 이루어지는 것이 바람직하다. 최외층을 비커스 경도가 300 Hv 이상인 금속인 Ni로 구성함으로써 본 발명의 효과를 얻기 쉬워진다.

상기 본 발명의 회로 부재의 접속 구조에서는, 최외층의 두께가 65 내지 125 nm인 것이 바람직하다. 최외층의 두께를 이러한 범위로 함으로써, 회로 전극 사이의 접속 저항이 저하되기 쉬워진다.

상기 본 발명의 회로 부재의 접속 구조에서는, 돌기부의 높이가 50 내지 500 nm인 것이 바람직하다. 돌기부의 높이가 50 nm 미만인 경우, 고온 고습 처리 후에 접속 저항치가 높아지는 경향이 있고, 500 nm보다 큰 경우에는, 도전 입자와 회로 전극의 접촉 면적이 작아지기 때문에 접속 저항치가 높아지는 경향이 있다.

상기 본 발명의 회로 부재의 접속 구조에서는, 인접하는 돌기부 사이의 거리가 1000 nm 이하인 것이 바람직하다. 이에 따라, 도전 입자와 회로 전극 사이에 접착제 조성물이 들어가기 어려워, 접속 저항치를 높이기 쉬워진다.

상기 본 발명의 회로 부재의 접속 구조에서는, 제1 또는 제2 회로 전극이 인듐-주석 산화물(ITO) 또는 인듐-아연 산화물(IZO)인 것이 바람직하다. 회로 전극이 ITO 또는 IZO로 이루어지는 경우, 회로 전극 사이의 전기적 접속 및 전기 특성의 장기간 신뢰성을 향상시키는 효과가 현저해진다.

본 발명에 따르면, 대향하는 회로 전극 사이의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있는 회로 부재의 접속 구조를 제공할 수 있다.

도 1은 본 발명에 따른 회로 부재의 접속 구조가 바람직한 일 실시 형태를 도시하는 개략단면도이다.
도 2의 (a), 도 2의 (b)는, 각각 본 발명에 따른 회로 접속 재료의 바람직한 일 실시 형태에 있어서의 도전 입자의 개략단면도이다.
도 3은 실시예 1의 각 전극상 입자 개수에 있어서의 초기에서의 저항 변화율을 나타내는 그래프이다.
도 4는 실시예 2의 각 전극상 입자 개수에 있어서의 초기에서의 저항 변화율을 나타내는 그래프이다.
도 5는 비교예 1의 각 전극상 입자 개수에 있어서의 초기에서의 저항 변화율을 나타내는 그래프이다.
도 6은 비교예 2의 각 전극상 입자 개수에 있어서의 초기에서의 저항 변화율을 나타내는 그래프이다.
도 7은 비교예 3의 각 전극상 입자 개수에 있어서의 초기에서의 저항 변화율을 나타내는 그래프이다.
<부호의 설명>
1: 회로 부재의 접속 구조
10: 회로 접속 부재(경화 후의 접착제 조성물)
11: 절연성 물질,
12: 도전 입자
14: 돌기부
21: 핵체
21a: 중핵부
21b: 핵측 돌기부
22: 최외층(금속층)
30: 제1 회로 부재
31: 제1 회로 기판
31a: 주면
32: 제1 회로 전극
40: 제2 회로 부재
41: 제2 회로 기판
41a: 주면
42: 제2 회로 전극
H: 도전 입자의 돌기부의 높이
S: 인접하는 돌기부 사이의 거리
H: 도전 입자의 돌기부의 높이
φ: 돌기부를 포함시킨 도전 입자 전체의 입경

이하, 첨부 도면을 참조하면서 본 발명의 바람직한 실시 형태를 상세히 설명한다. 또한, 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 붙여, 중복하는 설명을 생략한다. 또한, 도시의 편의상, 도면의 치수 비율은 설명한 것과 반드시 일치하는 것은 아니다.

[회로 부재의 접속 구조]

본 발명에 따른 회로 부재의 접속 구조의 일 실시 형태에 관해서 상세히 설명한다. 도 1에 도시된 바와 같이, 본 실시 형태의 회로 부재의 접속 구조 (1)은 서로 대향하는 제1 회로 부재 (30) 및 제2 회로 부재 (40)과, 회로 접속 부재 (10)을 구비한다.

제1 회로 부재 (30)은 제1 회로 기판 (31)과, 회로 기판 (31)의 주면 (31a) 상에 형성되는 제1 회로 전극 (32)를 구비하고 있다. 제2 회로 부재 (40)은 회로 기판 (41)과, 제2 회로 기판 (41)의 주면 (41a) 상에 형성되는 제2 회로 전극 (42)를 구비하고 있다. 제1 회로 기판 (31)의 주면 (31a)에 형성된 제1 회로 전극 (32)와, 제2 회로 기판 (41)의 주면 (41a)에 형성된 제2 회로 전극 (42)는 서로 대향하고 있다. 회로 기판 (31), (41)에 있어서, 회로 전극 (32), (42)의 표면은 각각 평탄하게 되어 있다. 또한, 본 발명에 있어서 「회로 전극의 표면이 평탄하다」란 회로 전극의 표면의 요철이 20 nm 이하인 것을 말한다.

제1 회로 부재 (30)의 주면 (31a)와 제2 회로 부재 (40)의 주면 (41a)의 사이에는, 이들을 접속하는 회로 접속 부재 (10)이 설치되어 있다. 회로 접속 부재 (10)은 후술하는 필름상 회로 접속 재료를 경화 처리함으로써 형성된다. 회로 접속 부재 (10)은 절연성 물질 (11)과 도전 입자 (12)를 함유하고 있다. 도전 입자 (12)의 최외층(금속층 (22))의 일부는 외측으로 돌출하여 복수의 돌기부 (14)를 형성하고 있다(도 1, 2 참조).

회로 부재의 접속 구조 (1)은 대향하는 제1 회로 전극 (32)와 제2 회로 전극 (42)가 회로 접속 부재 (10)에 함유되는 2개의 도전 입자 (12)를 통해 도통하고 있는 접속 개소를 구비하고 있다. 즉, 접속 개소에서는, 2개의 도전 입자 (12)가 제1 회로 전극 (32) 및 제2 회로 전극 (42)의 양쪽에 각각 직접 접촉하고 있다.

구체적으로는, 각 도전 입자 (12)의 금속층 (22)에 형성된 돌기부 (14)가 절연성 물질 (11)을 관통하여 제1 회로 전극 (32) 및 제2 회로 전극 (42)의 양쪽에 확실하게 접촉하고 있다. 이것은, 회로 부재 (30), (40)의 접속 시에 있어서, 도전 입자 (12)가 접착제 조성물(경화전의 절연성 물질 (11))에 미치는 압력이 돌기부 (14)에 집중하여, 종래의 도전 입자(돌기부 (14)가 없는 도전 입자)가 접착제 조성물에 미치는 압력보다 커지기 때문이다. 이 때문에, 회로 전극 (32), (42) 사이의 접속 저항이 충분히 감소되어, 회로 전극 (32), (42) 사이의 양호한 전기적 접속이 가능해진다. 따라서, 회로 전극 (32), (42) 사이의 전류의 흐름을 원활하게 할 수 있어, 회로가 갖는 기능을 충분히 발휘할 수 있다. 또한, 제1 회로 전극 (32)와 제2 회로 전극 (42)의 접속 개소에서의 도통에 요하는 도전 입자 (12)의 개수가 2개이기 때문에, 회로 접속 부재 (10) 중의 도전 입자 (12)의 배합량이 필요최소한이 되어, 회로 접속 재료 및 회로 부재의 접속 구조의 제조 비용을 삭감할 수 있다.

또한, 본 실시 형태에 있어서, 「제1 회로 전극 (32)와 제2 회로 전극 (42)가 회로 접속 부재 (10)에 함유되는 2개의 도전 입자 (12)를 통해 도통하고 있다」란 제1 회로 전극 (32)와 제2 회로 전극 (42) 사이의 접속 저항치를 멀티미터를 이용하여 온도 23±1℃, 습도 60±10％의 환경 하에서, 측정 전류 1 mA에서 측정을 행하여, 초기 상태의 접속 저항치, 및 500 시간의 고온 고습 처리(85℃ 85％RH) 후의 접속 저항치를 각각 측정하고, 초기 상태로부터 고온 고습 처리 후까지의 접속 저항치의 변화율이 20％ 이하인 것을 말한다.

종래의 회로 부재의 접속 구조에서는, 가령 회로 전극 사이를 회로 접속 부재에 함유되는 2개의 도전 입자를 통해 전기적으로 접속했다고 해도, 접속 저항치의 변화율을 20％ 이하로 하는 것은 곤란하고, 회로 전극 사이의 전기 특성의 장기간 신뢰성을 얻는 것은 곤란하지만, 본 실시 형태에서는 접속 저항치의 변화율을 20％ 이하로 하는 것이 가능해져, 회로 전극 사이의 전기 특성의 장기간 신뢰성을 얻을 수 있다.

제1 회로 전극 (32) 또는 제2 회로 전극 (42)의 두께는 50 nm 이상인 것이 바람직하다. 두께가 50 nm 미만인 경우, 회로 접속 재료 중에 포함되는 도전 입자 표면의 돌기부 (14)가 회로 부재끼리의 압착 시에 회로 전극 (32), (42)를 관통하여 회로 기판 (31), (41)과 접촉하여 버릴 우려가 있어, 회로 전극 (32), (42)와 도전 입자 (12)와의 접촉 면적이 감소하여 접속 저항이 상승하는 경향이 있다.

회로 전극 (32), (42)의 재질로서는, Au, Ag, Sn, Pt 족의 금속 또는 인듐-주석 산화물(ITO), 인듐-아연 산화물(IZO), Al, Cr을 들 수 있는데, ITO 또는 IZO가 바람직하다. 회로 전극 (32), (42)가 ITO 또는 IZO로 이루어지는 경우, 회로 전극 사이의 전기적 접속 및 전기 특성의 장기간 신뢰성을 향상시키는 효과가 현저해진다. 또한, 회로 전극 (32), (42)는 그 전체가 상기 물질로 구성되어 있지만, 회로 전극 표면만이 상기 물질로 구성되어 있을 수도 있다.

회로 기판 (31), (41)의 재질은 특별히 제한되지 않지만, 통상은 유기 절연성 물질, 유리 또는 실리콘이다.

제1 회로 부재 (30) 및 제2 회로 부재 (40)의 구체예로서는, 반도체칩, 저항체칩, 컨덴서칩 등의 칩 부품, 인쇄 기판 등의 기판을 들 수 있다. 이들 회로 부재에는, 회로 전극(회로 단자)이 통상은 다수 설치되어 있다. 또한, 경우에 따라서는, 회로 부재에 회로 전극이 단수 설치되어 있을 수도 있다.

회로 부재의 접속 구조 (1)의 형태로서는, IC칩과 칩 탑재 기판과의 접속 구조, 전기 회로 상호의 접속 구조의 형태를 들 수 있다.

제1 회로 전극 (32) 또는 제2 회로 전극 (42)의 적어도 한쪽의 표면적은 15000 μm² 이하이고, 또한 회로 부재의 접속 구조 (1)이 제1 회로 전극 (32)와 제2 회로 전극 (42) 사이에서의 평균 도전 입자수가 3개 이상인 접속 개소를 더 구비하고 있을 수도 있다. 여기서, 평균 도전 입자수란 회로 전극 1개당의 도전 입자 (12)의 수의 평균치를 말한다. 본 실시 형태에서는, 제1 회로 전극 (32)와 제2 회로 전극 (42)를 접속 개소에서 2개의 도전 입자에 의해 안정적으로 도통시키는 것이 가능한데, 회로 부재의 접속 구조 (1)이 평균 도전 입자수가 3개 이상인 접속 개소를 더 구비함으로써, 회로 전극 사이의 접속 저항을 보다 충분히 감소시킬 수 있다. 또한, 회로 전극 (32), (42) 사이에서의 평균 도전 입자수가 1개인 경우에는, 접속 저항이 높아져서 전자 회로가 정상적으로 동작하지 않게 되는 경향이 있다.

[회로 접속 재료]

필름상 회로 접속 재료(경화전의 회로 접속 부재 (10))은 회로 접속 재료를 필름상으로 성형하여 이루어지는 것이고, 예를 들면, 회로 접속 재료를 도공 장치를 이용하여 지지체(PET(폴리에틸렌테레프탈레이트) 필름 등) 상에 도포하고, 소정시간 열풍 건조함으로써 제작할 수 있다.

필름상 회로 접속 재료는 도전 입자 (12)와 접착제 조성물을 함유하는 것이고, 접착제 조성물은 접착성을 갖고, 경화 처리에 의해 경화한다(도 1, 2 참조). 필름상 회로 접속 재료를 제1 및 제2 회로 부재 (30), (40)의 사이에 개재시켜 경화시킴으로써, 제1 회로 부재 (30)이 갖는 제1 회로 전극 (32)와, 제2 회로 부재 (40)이 갖는 제2 회로 전극 (42)가 전기적으로 도통한다.

(도전 입자)

필름상 회로 접속 재료가 함유하는 도전 입자 (12)는, 도 2의 (a)에 도시한 바와 같이, 유기 고분자 화합물로 이루어지는 핵체 (21)과, 핵체 (21)의 표면 상에 형성되는 최외층(금속층 (22))으로 구성된다. 핵체 (21)은 중핵부 (21a)와, 중핵부 (21a)의 표면 상에 형성되는 핵측 돌기부 (21b)로 구성된다. 핵체 (21)은 중핵부 (21a)의 표면에 중핵부 (21a)보다도 작은 직경을 갖는 핵측 돌기부 (21b)를 복수개 흡착시킴으로써 형성할 수 있다. 금속층 (22)의 일부는 외측으로 돌출하여 복수의 돌기부 (14)를 형성하고 있다.

돌기부 (14)를 포함시킨 도전 입자 (12) 전체의 입경 φ는 1 내지 4 μm인 것이 바람직하고, 3 μm인 것이 보다 바람직하다. 입경 φ가 상기한 바와 같이 작은 경우, 도전 입자의 표면적도 작아져, 도전 입자 (12)와 회로 전극 (32), (42) 사이에 끼워지는 접착제 조성물의 양도 적어진다. 그 때문에, 회로 접속 재료를 회로 부재 (30), (40)의 사이에서 가압 경화하여 회로 전극 (32), (42) 사이를 접속할 때에, 도전 입자 (12)와 회로 전극 (32), (42) 사이의 접착제 조성물을 배제하기 쉬워져서, 회로 전극 (32), (42) 사이의 접속 저항을 감소하기 쉬워진다. 입경 φ가 1 μm 미만인 경우, 제1 회로 전극 (32)와 제2 회로 전극 (42)의 접속후에 회로 전극 (32), (42) 사이의 접속 개소가 가열되면, 회로 접속 재료의 팽창폭이 입경 φ를 상회하기 때문에, 회로 전극 사이의 접속 신뢰성이 악화하는 경향이 있다. 또한, 도전 입자 (12)의 입경 φ가 4 μm를 초과하는 경우, 도전 입자 (12)의 표면적이 커져, 도전 입자 (12)와 회로 전극 (32), (42) 사이에 끼워지는 접착제 조성물의 양이 많아지기 때문에, 회로 전극 (32), (42) 사이의 접속시에 도전 입자 (12)와 회로 전극 (32), (42) 사이의 접착제 조성물을 충분히 배제할 수 없어, 회로 전극 (32), (42) 사이의 전기적 접속이 불충분해지는 경향이 있다.

금속층 (22)(최외층)는 도전성을 갖고, 비커스 경도가 300 Hv 이상인 금속으로 이루어진다.

비커스 경도가 300 Hv 이상인 금속으로 구성한 금속층 (22)는 종래와 같은 Au로 이루어지는 최외층보다도 딱딱하기 때문에, 금속층 (22)로부터 돌출한 돌기부 (14)는 종래보다도 회로 전극 (32), (42)에 깊게 파고들기 쉬워져서, 도전 입자 (12)와 회로 전극 (32), (42)의 접촉 면적이 증가한다. 그리고, 회로 접속 재료가 경화 처리됨으로써, 도전 입자 (12)와 회로 전극 (32), (42)의 접촉 면적이 충분히 확보된 상태가 장기간에 걸쳐 유지된다. 그 때문에, 제1 전극과 제2 전극을 2개의 도전 입자에 의해 안정적으로 도통시키기 쉬워진다.

핵체 (21)의 중핵부 (21a)를 구성하는 유기 고분자 화합물로서는, 예를 들면 아크릴 수지, 스티렌 수지, 벤조구아나민 수지, 실리콘 수지, 폴리부타디엔 수지 또는 이들의 공중합체를 들 수 있고, 이들을 가교한 것을 사용할 수도 있다. 또한, 핵체 (21)의 중핵부 (21a)의 평균 입경은 1 내지 4 μm인 것이 바람직하다. 핵체 (21)의 핵측 돌기부 (21b)를 구성하는 유기 고분자 화합물로서는, 예를 들면 아크릴 수지, 스티렌 수지, 벤조구아나민 수지, 실리콘 수지, 폴리부타디엔 수지 또는 이들의 공중합체를 들 수 있고, 이들을 가교한 것을 사용할 수도 있다. 핵측 돌기부 (21b)를 구성하는 유기 고분자 화합물은, 중핵부 (21a)를 구성하는 유기 고분자 화합물과 동일하거나 상이할 수 있다. 또한, 핵측 돌기부 (21b)의 평균 입경은 50 내지 500 nm인 것이 바람직하다.

도전 입자 (12)의 경도는 도전 입자 (12)의 핵체 (21)의 경도에 대부분 지배된다. 도전 입자 (12)의 경도는 핵체 (21)을 구성하는 분자의 구조와 그 가교점간 거리, 및 가교도에 의존한다. 벤조구아나민 등은 분자 중에 강직인 구조를 갖고, 그 가교점간 거리도 짧기 때문에, 핵체 (21)을 구성하는 전체 분자에 차지하는 벤조구아나민 등의 비율이 높아질수록 딱딱한 도전 입자 (12)가 얻어지고, 또한 도전 입자 (12)의 핵체 (21)의 가교도를 높게 함으로써 딱딱한 도전 입자 (12)가 얻어진다. 아크릴산에스테르, 디알릴프탈레이트 등은 가교점간 거리가 길어지기 때문에, 핵체 (21)을 구성하는 전체 분자에 차지하는 아크릴산에스테르, 디알릴프탈레이트 등의 비율이 높아질수록 부드러운 도전 입자 (12)가 얻어지고, 또한 가교도를 낮게 함으로써 부드러운 도전 입자 (12)를 얻을 수 있다.

금속층 (22)는 비커스 경도가 300 Hv 이상인 금속, 예를 들면, Cu, Ni 또는 Ni 합금, Ag 또는 Ag 합금 등으로 이루어지고, 특히 Ni로 이루어지는 것이 바람직하다. 금속층 (22)는, 예를 들면, 비커스 경도가 300 Hv 이상인 금속을 핵체 (21)에 대하여 무전해 도금법을 이용하여 도금함으로써 형성할 수 있다.

금속층 (22)의 두께(도금의 두께)는 65 내지 125 nm인 것이 바람직하고, 75 내지 100 nm인 것이 보다 바람직하고, 80 내지 100 nm인 것이 특히 바람직하다. 금속층 (22)의 두께를 이러한 범위로 함으로써 회로 전극 (32), (42) 사이의 접속 저항이 보다 한층 저하되기 쉬워진다. 금속층 (22)의 두께가 65 nm 미만이면 층 두께가 작기 때문에 도금의 결손 등이 발생하여 접속 저항이 커지는 경향이 있고, 125 nm를 초과하면 도전 입자 사이에서 응결이 발생하여 인접하는 회로 전극 사이에서 단락이 생기는 경향이 있다. 여기서, 본 명세서에 있어서의 도전 입자 (12)의 금속층 (22)의 두께는 돌기부 (14)를 포함하지 않는 금속층 (22)의 평균 두께를 가리키는 것으로, 도전 입자 (12)의 단면을 전자현미경으로 관찰함으로써 측정할 수 있다.

돌기부 (14)의 높이 H는 50 내지 500 nm인 것이 바람직하고, 100 내지 300 nm인 것이 보다 바람직하다. 돌기부의 높이가 50 nm 미만인 경우, 회로 부재의 접속 구조를 고온 고습 처리한 후에 접속 저항치가 높아지는 경향이 있고, 500 nm보다 큰 경우에는, 도전 입자 (12)와 회로 전극 (32), (42)의 접촉 면적이 작아지기 때문에 접속 저항치가 높아지는 경향이 있다.

인접하는 돌기부 (14) 사이의 거리 S는 1000 nm 이하인 것이 바람직하고, 500 nm 이하인 것이 보다 바람직하다. 또한, 인접하는 돌기부 (14) 사이의 거리 S는 도전 입자 (12)와 회로 전극 (32), (42) 사이에 접착제 조성물이 들어가지 않아, 충분히 도전 입자 (12)와 회로 전극 (32), (42)를 접촉시키기 위해서는, 적어도 50 nm 이상인 것이 바람직하다.

또한, 도전 입자 (12)의 돌기부 (14)의 높이 H 및 인접하는 돌기부 (14) 사이의 거리 S는 전자현미경에 의해 측정할 수 있다.

필름상 회로 접속 재료에 있어서의 도전 입자 (12)의 배합량은 접착제 조성물 100 부피부에 대하여 0.1 내지 30 부피부인 것이 바람직하고, 그 배합량은 용도에 따라 구별지어 사용할 수 있다. 과잉의 도전 입자 (12)에 의한 회로 전극 (32), (42)의 단락 등을 방지하는 관점에서, 도전 입자 (12)의 배합량은 0.1 내지 10 부피부인 것이 보다 바람직하다.

또한, 도전 입자 (12)는 도 2의 (b)에 도시된 바와 같이, 핵체 (21)이 중핵부 (21a)만으로 구성될 수도 있다. 이 도전 입자 (12)는 핵체 (21)의 표면을 금속도금하여 핵체 (21)의 표면 상에 금속층 (22)를 형성함으로써 얻을 수 있다. 또한, 돌기부 (14)는 금속 도금 시에 도금 조건을 변경하여 금속층 (22)의 두께를 변화시킴으로써 형성할 수 있다. 또한, 도금 조건의 변경은, 예를 들면, 최초에 사용한 도금액에 이것보다도 농도가 높은 도금액을 추가함으로써 도금액 농도를 불균일하게 함으로써 행할 수 있다.

금속층 (22)가 핵체 (21)로부터 완전히 박리하고 있는 입자의 혼입률은 전체 도전 입자(25만개 정도)에 대하여 5％ 미만인 것이 바람직하고, 1％ 미만인 것이 보다 바람직하고, 0.1％ 미만인 것이 더욱 바람직하다. 금속층 (22)가 핵체 (21)로부터 완전히 박리하고 있는 입자의 혼입률을 상기한 범위로 함으로써 회로 전극 (32), (42) 사이의 도통을 확실한 것으로 할 수 있다. 금속층 (22)가 핵체 (21)로부터 완전히 박리하고 있는 입자의 혼입률이 5％ 이상인 경우, 도전에 관여하지 않는 입자가 회로 전극 (32), (42) 상에 존재하여 접속 저항이 커지는 경향이 있다.

핵체 (21)에 대한 금속층 (22)의 피복율은 70％ 이상인 것이 바람직하고, 80 내지 100％인 것이 보다 바람직하다. 금속층 (22)의 피복율을 이러한 범위로 함으로써 회로 전극 (32), (42) 사이의 접속 저항을 보다 한층 양호한 것으로 할 수 있다. 금속층 (22)의 피복율이 70％ 미만이면 도전 입자 표면의 도통 면적이 작아지기 때문에 접속 저항이 커지는 경향이 있다.

(접착제 조성물)

필름상 회로 접속 재료가 함유하는 접착제 조성물로서는, 에폭시 수지와, 에폭시 수지의 잠재성 경화제를 함유하는 조성물(이하, 「제1 조성물」이라고 함), 라디칼 중합성 물질과, 가열에 의해 유리 라디칼을 발생하는 경화제를 함유하는 조성물(이하, 「제2 조성물」), 또는 제1 조성물과 제2 조성물의 혼합 조성물이 바람직하다.

제1 조성물이 함유하는 에폭시 수지로서는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 비스페놀 F 노볼락형 에폭시 수지, 지환식 에폭시 수지, 글리시딜에스테르형 에폭시 수지, 글리시딜아민형 에폭시 수지, 히단토인형 에폭시 수지, 이소시아누레이트형 에폭시 수지, 지방족 쇄상 에폭시 수지 등을 들 수 있다. 이들 에폭시 수지는 할로겐화되어 있을 수도 있고, 수소 첨가되어 있을 수도 있다. 이들 에폭시 수지는 2종 이상을 병용할 수도 있다.

제1 조성물이 함유하는 잠재성 경화제로서는, 에폭시 수지를 경화시킬 수 있는 것이면 되고, 이러한 잠재성 경화제로서는, 음이온 중합성의 촉매형 경화제, 양이온 중합성의 촉매형 경화제, 중부가형의 경화제 등을 들 수 있다. 이들은, 단독 또는 2종 이상의 혼합물로서 사용할 수 있다. 이들 중에서, 속경화성에 있어서 우수하고, 화학당량적인 고려가 불필요한 점에서는, 음이온 또는 양이온 중합성의 촉매형 경화제가 바람직하다.

음이온 또는 양이온 중합성의 촉매형 경화제로서는, 이미다졸계, 히드라지드계, 3불화 붕소-아민 착체, 술포늄염, 아민이미드, 디아미노말레오니트릴, 멜라민 및 그의 유도체, 폴리아민의 염, 디시안디아미드 등을 들 수 있으며, 이들의 변성물도 사용할 수 있다. 중부가형의 경화제로서는, 폴리아민류, 폴리메르캅탄, 폴리페놀, 산 무수물 등을 들 수 있다.

음이온 중합형의 촉매형 경화제로서 제3급 아민류나 이미다졸류를 배합한 경우, 에폭시 수지는 160℃ 내지 200℃ 정도의 중온에서 수십초 내지 수시간 정도의 가열에 의해 경화한다. 이때문에, 사용 가능 시간(가용 시간)이 비교적 길어지기 때문에 바람직하다. 양이온 중합형의 촉매형 경화제로서는, 예를 들면, 에너지선 조사에 의해 에폭시 수지를 경화시키는 감광성 오늄염(방향족디아조늄염, 방향족 술포늄염 등이 주로 이용됨)이 바람직하다. 또한, 에너지선 조사 이외에 가열에 의해서 활성화하여 에폭시 수지를 경화시키는 것으로서 지방족 술포늄염 등이 있다. 이 종류의 경화제는 속경화성이라는 특징을 갖는 점에서 바람직하다.

이들 잠재성 경화제를 폴리우레탄계 또는 폴리에스테르계 등의 고분자 물질이나, 니켈, 구리 등의 금속 박막 및 규산칼슘 등의 무기물로 피복하고 마이크로캡슐화한 것은, 사용 가능 시간을 연장할 수 있기 때문에 바람직하다.

제2 조성물이 함유하는 라디칼 중합성 물질은 라디칼에 의해 중합하는 관능기를 갖는 물질이다. 이러한 라디칼 중합성 물질로서는, 아크릴레이트(대응하는 메타크릴레이트도 포함하며, 이하 동일) 화합물, 아크릴옥시(대응하는 메타아크릴옥시도 포함하며, 이하 동일) 화합물, 말레이미드 화합물, 시트라콘이미드 수지, 나디이미드 수지 등을 들 수 있다. 라디칼 중합성 물질은 단량체 또는 올리고머의 상태로 이용할 수도 있고, 단량체와 올리고머를 병용하는 것도 가능하다. 상기 아크릴레이트 화합물의 구체예로서는, 메틸아크릴레이트, 에틸아크릴레이트, 이소프로필아크릴레이트, 이소부틸아크릴레이트, 에틸렌글리콜디아크릴레이트, 디에틸렌글리콜디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 테트라메틸올메탄테트라아크릴레이트, 2-히드록시-1,3-디아크릴옥시프로판, 2,2-비스[4-(아크릴옥시메톡시)페닐]프로판, 2,2-비스[4-(아크릴옥시폴리에톡시)페닐]프로판, 디시클로펜테닐아크릴레이트, 트리시클로데카닐아크릴레이트, 트리스(아크릴로일옥시에틸)이소시아누레이트, 우레탄아크릴레이트 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 또한, 라디칼 중합성 물질로서, 필요에 따라 히드로퀴논, 메틸에테르히드로퀴논류 등의 중합 금지제를 적절하게 이용할 수도 있다. 또한, 내열성의 향상 측면에서, 아크릴레이트 화합물이 디시클로펜테닐기, 트리시클로데카닐기 및 트리아진환으로 이루어지는 군에서 선택되는 적어도 1종의 치환기를 갖는 것이 바람직하다.

상기 말레이미드 화합물은 분자 중에 말레이미드기를 적어도 2개 이상 함유하는 것이다. 이러한 말레이미드 화합물로서는, 예를 들면, 1-메틸-2,4-비스말레이미드벤젠, N,N'-m-페닐렌비스말레이미드, N,N'-p-페닐렌비스말레이미드, N,N'-m-톨루일렌비스말레이미드, N,N'-4,4-비페닐렌비스말레이미드, N,N'-4,4-(3,3'-디메틸비페닐렌)비스말레이미드, N,N'-4,4-(3,3'-디메틸디페닐메탄)비스말레이미드, N,N'-4,4-(3,3'-디에틸디페닐메탄)비스말레이미드, N,N'-4,4-디페닐메탄비스말레이미드, N,N'-4,4-디페닐프로판비스말레이미드, N,N'-3,3'-디페닐술폰비스말레이미드, N,N'-4,4-디페닐에테르비스말레이미드, 2,2-비스(4-(4-말레이미드페녹시)페닐)프로판, 2,2-비스(3-s-부틸-4,8-(4-말레이미드페녹시)페닐)프로판, 1,1-비스(4-(4-말레이미드페녹시)페닐)데칸, 4,4'-시클로헥실리덴-비스(1-(4-말레이미드페녹시)-2-시클로헥실벤젠, 2,2-비스(4-(4-말레이미드페녹시)페닐)헥사플루오로프로판 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.

상기 시트라콘이미드 수지는 분자 중에 시트라콘이미드기를 적어도 1개 갖는 시트라콘이미드 화합물을 중합시켜 이루어지는 것이다. 시트라콘이미드 화합물로서는, 예를 들면, 페닐시트라콘이미드, 1-메틸-2,4-비스시트라콘이미드벤젠, N,N'-m-페닐렌비스시트라콘이미드, N,N'-p-페닐렌비스시트라콘이미드, N,N'-4,4-비페닐렌비스시트라콘이미드, N,N'-4,4-(3,3-디메틸비페닐렌)비스시트라콘이미드, N,N'-4,4-(3,3-디메틸디페닐메탄)비스시트라콘이미드, N,N'-4,4-(3,3-디에틸디페닐메탄)비스시트라콘이미드, N,N'-4,4-디페닐메탄비스시트라콘이미드, N,N'-4,4-디페닐프로판비스시트라콘이미드, N,N'-4,4-디페닐에테르비스시트라콘이미드, N,N'-4,4-디페닐술폰비스시트라콘이미드, 2,2-비스(4-(4-시트라콘이미드페녹시)페닐)프로판, 2,2-비스(3-s-부틸-3,4-(4-시트라콘이미드페녹시)페닐)프로판, 1,1-비스(4-(4-시트라콘이미드페녹시)페닐)데칸, 4,4'-시클로헥실리덴-비스(1-(4-시트라콘이미드페녹시)페녹시)-2-시클로헥실벤젠, 2,2-비스(4-(4-시트라콘이미드페녹시)페닐)헥사플루오로프로판 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.

상기 나디이미드 수지는 분자 중에 나디이미드기를 적어도 1개 갖고 있는 나디이미드 화합물을 중합하여 이루어지는 것이다. 나디이미드 화합물로서는, 예를 들면, 페닐나디이미드, 1-메틸-2,4-비스나디이미드벤젠, N,N'-m-페닐렌비스나디이미드, N,N'-p-페닐렌비스나디이미드, N,N'-4,4-비페닐렌비스나디이미드, N,N'-4,4-(3,3-디메틸비페닐렌)비스나디이미드, N,N'-4,4-(3,3-디메틸디페닐메탄)비스나디이미드, N,N'-4,4-(3,3-디에틸디페닐메탄)비스나디이미드, N,N'-4,4-디페닐메탄비스나디이미드, N,N'-4,4-디페닐프로판비스나디이미드, N,N'-4,4-디페닐에테르비스나디이미드, N,N'-4,4-디페닐술폰비스나디이미드, 2,2-비스(4-(4-나디이미드페녹시)페닐)프로판, 2,2-비스(3-s-부틸-3,4-(4-나디이미드페녹시)페닐)프로판, 1,1-비스(4-(4-나디이미드페녹시)페닐)데칸, 4,4'-시클로헥실리덴-비스(1-(4-나디이미드페녹시)페녹시)-2-시클로헥실벤젠, 2,2-비스(4-(4-나디이미드페녹시)페닐)헥사플루오로프로판을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.

또한, 상기 라디칼 중합성 물질에 하기 화학식 I로 표시되는 인산에스테르 구조를 갖는 라디칼 중합성 물질을 병용하는 것이 바람직하다. 이 경우, 금속 등의 무기물 표면에 대한 접착 강도가 향상하기 때문에, 회로 전극 (32), (42)끼리의 접착에 바람직하다.

<화학식 I>

[상기 식 중, n은 1 내지 3의 정수를 나타냄]

인산에스테르 구조를 갖는 라디칼 중합성 물질은 무수인산과 2-히드록시에틸(메트)아크릴레이트와 반응시킴으로써 얻어진다. 인산에스테르 구조를 갖는 라디칼 중합성 물질로서, 구체적으로는, 모노(2-메타크릴로일옥시에틸)액시드포스페이트, 디(2-메타크릴로일옥시에틸)액시드포스페이트 등이 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.

상기 화학식 I로 표시되는 인산에스테르 구조를 갖는 라디칼 중합성 물질의 배합량은 라디칼 중합성 물질과 필요에 따라 배합하는 필름 형성재와의 합계 100 질량부에 대하여 0.01 내지 50 질량부인 것이 바람직하고, 0.5 내지 5 질량부가 보다 바람직하다.

상기 라디칼 중합성 물질은 알릴아크릴레이트와 병용하는 것도 가능하다. 이 경우, 알릴아크릴레이트의 배합량은 라디칼 중합성 물질과, 필요에 따라 배합되는 필름 형성재와의 합계 100 질량부에 대하여 0.1 내지 10 질량부인 것이 바람직하고, 0.5 내지 5 질량부가 보다 바람직하다.

제2 조성물이 함유하는, 가열에 의해 유리 라디칼을 발생하는 경화제란 가열에 의해 분해하여 유리 라디칼을 발생하는 경화제이다. 이러한 경화제로서는, 과산화 화합물, 아조계 화합물 등을 들 수 있다. 이러한 경화제는 목적으로 하는 접속 온도, 접속 시간, 가용 시간 등에 의해 적절하게 선정된다. 고반응성과 가용 시간의 향상 측면에서, 반감기 10시간의 온도가 40℃ 이상, 또한 반감기 1분의 온도가 180℃ 이하인 유기 과산화물이 바람직하고, 반감기 10시간의 온도가 60℃ 이상, 또한 반감기 1분의 온도가 170℃ 이하인 유기 과산화물이 보다 바람직하다.

상기 경화제의 배합량은 접속 시간을 25초 이하로 하는 경우, 라디칼 중합성 물질과 필요에 따라 배합되는 필름 형성재와의 합계 100 질량부에 대하여 2 내지 10 질량부인 것이 바람직하고, 4 내지 8 질량부인 것이 보다 바람직하다. 이에 따라 충분한 반응율을 얻을 수 있다. 또한, 접속 시간을 한정하지 않은 경우의 경화제의 배합량은, 라디칼 중합성 물질과 필요에 따라 배합되는 필름 형성재와의 합계 100 질량부에 대하여 0.05 내지 20 질량부인 것이 바람직하고, 0.1 내지 10 질량부인 것이 보다 바람직하다.

제2 조성물이 함유하는, 가열에 의해 유리 라디칼을 발생하는 경화제의 구체예로서는, 디아실퍼옥시드, 퍼옥시디카르보네이트, 퍼옥시에스테르퍼옥시케탈, 디알킬퍼옥시드, 히드로퍼옥시드, 실릴퍼옥시드 등을 들 수 있다. 또한, 회로 전극 (32), (42)의 부식을 억제한다는 관점에서, 함유되는 염소이온이나 유기산의 농도가 5000 ppm 이하인 경화제가 바람직하고, 또한 가열 분해 후에 발생하는 유기산이 적은 경화제가 보다 바람직하다. 이러한 경화제의 구체예로서는, 퍼옥시에스테르, 디알킬퍼옥시드, 히드로퍼옥시드, 실릴퍼옥시드 등을 들 수 있으며, 고반응성이 얻어지는 퍼옥시에스테르로부터 선정된 경화제가 보다 바람직하다. 또한, 상기 경화제는 적절하게 혼합하여 사용할 수 있다.

퍼옥시에스테르로서는, 쿠밀퍼옥시네오데카노에이트, 1,1,3,3-테트라메틸부틸퍼옥시네오데카노에이트, 1-시클로헥실-1-메틸에틸퍼옥시네오데카노에이트, t-헥실퍼옥시네오데카노데이트, t-부틸퍼옥시피발레이트, 1,1,3,3-테트라메틸부틸퍼옥시2-에틸헥사노에이트, 2,5-디메틸-2,5-디(2-에틸헥사노일퍼옥시)헥산, 1-시클로헥실-1-메틸에틸퍼옥시-2-에틸헥사노에이트, t-헥실퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시이소부티레이트, 1,1-비스(t-부틸퍼옥시)시클로헥산, t-헥실퍼옥시이소프로필모노카르보네이트, t-부틸퍼옥시-3,5,5-트리메틸헥사노에이트, t-부틸퍼옥시라우레이트, 2,5-디메틸-2,5-디(m-톨루오일퍼옥시)헥산, t-부틸퍼옥시이소프로필모노카르보네이트, t-부틸퍼옥시-2-에틸헥실모노카르보네이트, t-헥실퍼옥시벤조에이트, t-부틸퍼옥시아세테이트 등을 들 수 있다.

디알킬퍼옥시드로서는, α,α'-비스(t-부틸퍼옥시)디이소프로필벤젠, 디쿠밀퍼옥시드, 2,5-디메틸-2,5-디(t-부틸퍼옥시)헥산, t-부틸쿠밀퍼옥시드 등을 들 수 있다.

히드로퍼옥시드로서, 디이소프로필벤젠히드로퍼옥시드, 쿠멘히드로퍼옥시드 등을 들 수 있다.

디아실퍼옥시드로서는, 이소부틸퍼옥시드, 2,4-디클로로벤조일퍼옥시드, 3,5,5-트리메틸헥사노일퍼옥시드, 옥타노일퍼옥시드, 라우로일퍼옥시드, 스테아로일퍼옥시드, 숙시닉퍼옥시드, 벤조일퍼옥시톨루엔, 벤조일퍼옥시드 등을 들 수 있다.

퍼옥시디카르보네이트로서는, 디-n-프로필퍼옥시디카르보네이트, 디이소프로필퍼옥시디카르보네이트, 비스(4-t-부틸시클로헥실)퍼옥시디카르보네이트, 디-2-에톡시메톡시퍼옥시디카르보네이트, 디(2-에틸헥실퍼옥시)디카르보네이트, 디메톡시부틸퍼옥시디카르보네이트, 디(3-메틸-3-메톡시부틸퍼옥시)디카르보네이트 등을 들 수 있다.

퍼옥시케탈로서는, 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산, 1,1-비스(t-헥실퍼옥시)시클로헥산, 1,1-비스(t-부틸퍼옥시)-3,3,5-트리메틸시클로헥산, 1,1-(t-부틸퍼옥시)시클로도데칸, 2,2-비스(t-부틸퍼옥시)데칸 등을 들 수 있다.

실릴퍼옥시드로서는, t-부틸트리메틸실릴퍼옥시드, 비스(t-부틸)디메틸실릴퍼옥시드, t-부틸트리비닐실릴퍼옥시드, 비스(t-부틸)디비닐실릴퍼옥시드, 트리스(t-부틸)비닐실릴퍼옥시드, t-부틸트리알릴실릴퍼옥시드, 비스(t-부틸)디알릴실릴퍼옥시드, 트리스(t-부틸)알릴실릴퍼옥시드 등을 들 수 있다.

이들 경화제는, 단독으로 또는 2종 이상을 혼합하여 사용할 수가 있고, 분해촉진제, 억제제 등을 혼합하여 이용할 수도 있다. 또한, 이들 경화제를 폴리우레탄계, 폴리에스테르계의 고분자 물질 등으로 피복하여 마이크로캡슐화할 수도 있다. 마이크로캡슐화한 경화제는, 사용 가능 시간이 연장되기 때문에 바람직하다.

본 실시 형태의 필름상 회로 접속 재료에는, 필요에 따라서, 필름 형성재를 첨가하여 이용할 수도 있다. 필름 형성재란 액상물을 고형화하여 구성 조성물을 필름 형상으로 한 경우에, 그 필름의 취급을 용이하게 하고, 쉽게 찢어지거나, 깨어지거나, 달라붙거나 하지 않는 기계적 특성 등을 부여하는 것이고, 통상의 상태(상온상압)에서 필름으로서의 취급이 가능한 것이다. 필름 형성재로서는, 페녹시 수지, 폴리비닐포르말 수지, 폴리스티렌 수지, 폴리비닐부티랄 수지, 폴리에스테르 수지, 폴리아미드 수지, 크실렌 수지, 폴리우레탄 수지 등을 들 수 있다. 이들 중에서도, 접착성, 상용성, 내열성, 기계적 강도가 우수한 점에서 페녹시 수지가 바람직하다.

페녹시 수지는 2관능 페놀류와 에피할로히드린을 고분자화할 때까지 반응시키거나, 또는 2관능 에폭시 수지와 2관능 페놀류를 중부가시킴으로써 얻어지는 수지이다. 페녹시 수지는, 예를 들면 2관능 페놀류 1몰과 에피할로히드린 0.985 내지 1.015몰을 알칼리 금속수산화물 등의 촉매의 존재 하에서, 비반응성 용매 중에서 40 내지 120℃의 온도에서 반응시킴으로써 얻을 수 있다. 또한, 페녹시 수지로서는, 수지의 기계적 특성이나 열적 특성 측면에서는, 특히 2관능성 에폭시 수지와 2관능성 페놀류의 배합 당량비를 에폭시기/페놀 수산기=1/0.9 내지 1/1.1로 하고, 알칼리 금속 화합물, 유기 인계 화합물, 환상 아민계 화합물 등의 촉매의 존재 하에서, 비점이 120℃ 이상의 아미드계, 에테르계, 케톤계, 락톤계, 알코올계 등의 유기 용제 중에서, 반응 고형분이 50 질량％ 이하의 조건으로 50 내지 200℃로 가열하여 중부가 반응시켜 얻은 것이 바람직하다.

상기 2관능 에폭시 수지로서는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비페닐디글리시딜에테르, 메틸 치환 비페닐디글리시딜에테르 등을 들 수 있다. 2관능 페놀류는 2개의 페놀성 수산기를 갖는 것이다. 2관능 페놀류로서는, 예를 들면, 히드로퀴논류, 비스페놀 A, 비스페놀 F, 비스페놀 AD, 비스페놀 S, 비스페놀플루오렌, 메틸 치환 비스페놀플루오렌, 디히드록시비페닐, 메틸 치환 디히드록시비페닐 등의 비스페놀류 등을 들 수 있다. 페녹시 수지는 라디칼 중합성의 관능기나, 그 밖의 반응성 화합물에 의해 변성(예를 들면, 에폭시 변성)되어 있을 수도 있다. 페녹시 수지는 단독으로 또는 2종 이상을 혼합하여 이용할 수도 있다.

본 실시 형태의 필름상 회로 접속 재료는, 추가로 아크릴산, 아크릴산에스테르, 메타크릴산에스테르 및 아크릴로니트릴 중 적어도 하나를 단량체 성분으로 한 중합체 또는 공중합체를 포함하고 있을 수도 있다. 여기서, 응력 완화가 우수한 점에서, 글리시딜에테르기를 함유하는 글리시딜아크릴레이트나 글리시딜메타크릴레이트를 포함하는 공중합체계 아크릴고무를 병용하는 것이 바람직하다. 이들 아크릴고무의 중량 평균 분자량은 접착제의 응집력을 높이는 점에서 20만 이상이 바람직하다.

본 실시 형태의 필름상 회로 접속 재료는, 또한 고무 미립자, 충전제, 연화제, 촉진제, 노화 방지제, 착색제, 난연화제, 틱소트로픽제, 커플링제, 페놀 수지, 멜라민 수지, 이소시아네이트류 등을 함유할 수도 있다.

고무 미립자는 그 평균 입경이 배합하는 도전 입자 (12)의 평균 입경의 2배 이하이고, 또한 실온(25℃)에서의 저장 탄성률이 도전 입자 (12) 및 접착제 조성물의 실온에서의 저장 탄성률의 1/2 이하인 것이면 된다. 특히, 고무 미립자의 재질이, 실리콘, 아크릴에멀전, SBR, NBR, 폴리부타디엔고무인 미립자는 단독으로 또는 2종 이상을 혼합하여 이용하는 것이 바람직하다. 3차원 가교한 이들 고무 미립자는 내용제성이 우수하고, 접착제 조성물 중에 용이하게 분산된다.

또한, 회로 접속 재료에 충전제를 함유시킬 수도 있다. 이에 따라, 회로 전극 (32), (42) 사이의 전기 특성의 접속 신뢰성 등이 향상된다. 충전제는 그 최대 직경이 도전 입자 (12)의 입경의 1/2 이하이면 사용할 수 있다. 또한, 도전성을 갖지 않는 입자를 병용하는 경우에는, 도전성을 갖지 않는 입자의 직경 이하이면 사용할 수 있다. 충전제의 배합량은 접착제 조성물 100 부피부에 대하여 5 내지 60 부피부인 것이 바람직하다. 배합량이 60 부피부를 초과하면, 접속 신뢰성 향상 효과가 포화하는 경향이 있고, 다른 한편, 5 부피부 미만이면 충전제 첨가의 효과가 불충분해지는 경향이 있다.

상기 커플링제로서는, 비닐기, 아크릴기, 에폭시기 또는 이소시아네이트기를 함유하는 화합물이, 접착성이 향상하기 때문에 바람직하다.

[회로 부재의 접속 구조의 제조 방법]

다음으로, 상술한 회로 부재의 접속 구조 (1)의 제조 방법에 관해서 설명한다. 우선, 제1 회로 부재 (30)과, 제2 회로 부재 (40)과, 회로 접속 재료를 준비한다.

회로 접속 재료로서는 필름상 회로 접속 재료를 준비한다. 필름상 회로 접속 재료의 두께는 10 내지 50 μm인 것이 바람직하다.

다음으로, 제1 회로 부재 (30)의 위에 필름상 회로 접속 재료를 싣는다. 그리고, 제1 회로 부재 (30)의 회로 전극 (32)와, 제2 회로 부재 (40)의 회로 전극 (42)가 중첩되도록, 제2 회로 부재 (40)을 필름상 회로 접속 재료의 위에 싣는다. 이와 같이 하여, 제1 회로 부재 (30)과 제2 회로 부재 (40) 사이에 필름상 회로 접속 재료를 개재시킨다. 이때, 필름상 회로 접속 재료는 필름상으로, 취급이 용이하기 때문에, 제1 회로 부재 (30)과 제2 회로 부재 (40)을 접속할 때에, 이들의 사이에 용이하게 개재시킬 수 있어, 제1 회로 부재 (30)과 제2 회로 부재 (40)과의 접속 작업을 용이하게 행할 수 있다.

다음으로, 제1 회로 부재 (30) 및 제2 회로 부재 (40)을 통해 필름상 회로 접속 재료를 가열하면서 가압하여 경화 처리를 실시하여, 제1 회로 부재 (30)과 제2 회로 부재 (40) 사이에 회로 접속 부재 (10)을 형성한다. 경화 처리는 일반적인 방법에 의해 행하는 것이 가능하고, 그 방법은 접착제 조성물에 의해 적절하게 선택된다.

본 실시 형태에서는, 필름상 회로 접속 재료의 경화 처리에 있어서, 도전 입자 (12)의 금속층 (22)로부터 돌출한 돌기부 (14)가 접착제 조성물을 관통하여 제1 또는 제2 회로 전극 (32), (42)의 최외층(전극 표면)에 깊게 파고들기 때문에, 도전 입자 (12)와 회로 전극 (32), (42)가 확실하게 접촉함과 함께, 도전 입자 (12)와 회로 전극 (32), (42)의 접촉 면적이 커진다. 이러한 상태로 접착제 조성물을 경화하면, 제1 회로 부재 (30)과 제2 회로 부재 (40)의 높은 접착 강도가 실현될 뿐만 아니라, 회로 전극 (32), (42)의 표면에서의 요철의 유무에 상관없이, 대향하는 회로 전극 (32), (42) 사이의 접속 저항을 충분히 감소하여, 회로 전극 (32), (42) 사이의 전기 특성의 신뢰성이 높은 상태를 장기간에 걸쳐 유지할 수 있다.

이상, 본 발명에 따른 유전체 자기 조성물의 바람직한 실시 형태에 관해서 설명했지만, 본 발명은 반드시 상술한 실시 형태에 한정되는 것은 아니다.

예를 들면, 상기 실시 형태에서는 필름상 회로 접속 재료를 이용하여 회로 부재의 접속 구조를 제조하고 있지만, 필름상이 아닌 회로 접속 재료를 이용할 수도 있다. 예를 들면, 회로 접속 재료를 용매에 용해시킨 용액을 제1 회로 부재 (30) 또는 제2 회로 부재 (40)의 한쪽에 도포하여 건조시키고, 건조 후의 도포물 상에 다른쪽의 회로 부재를 싣는 것에 의해, 제1 및 제2 회로 부재 (30), (40) 사이에 회로 접속 재료를 개재시킬 수 있다.

또한, 회로 부재의 접속 구조 (1)에는 절연층이 설치되어 있지 않지만, 제1 회로 부재 (30)에 있어서, 제1 회로 전극 (32)에 인접하여 제1 절연층이 형성될 수도 있고, 제2 회로 부재 (40)에 있어서, 제2 회로 전극 (42)에 인접하여 제2 절연층이 형성되어 있을 수도 있다. 절연층은 절연 재료로 구성되어 있으면 특별히 제한되지 않지만, 통상은 유기 절연성 물질, 이산화규소 또는 질화규소로 구성된다.

[실시예]

(도전 입자 No.1의 제작)

테트라메틸올메탄테트라아크릴레이트, 디비닐벤젠 및 스티렌 단량체의 혼합비를 바꾸고, 중합 개시제로서 벤조일퍼옥시드를 이용하여 현탁 중합하고, 얻어진 중합체를 분급함으로써 약 3 μm의 입경을 갖는 핵체를 얻었다. 얻어진 핵체의 표면에 무전해 Ni 도금 처리를 하여 균일한 두께 100 nm의 Ni층(금속층)을 형성하고, 추가로 Au를 25 nm 치환 도금함으로써 도전 입자 No.1을 얻었다.

(도전 입자 No.2의 제작)

도전 입자 No.1과 동일한 핵체에 대하여 무전해 Ni 도금 처리를 하였다. 무전해 Ni 도금 처리 시의 도금액의 투입량, 처리 온도 및 처리 시간을 적절하게 조정하여 도금 두께를 소정의 값으로 설정함으로써, Ni 도금의 돌기부가 형성된 최외층을 핵체의 표면에 구비한 도전 입자 No.2를 얻었다. 또한, 돌기부를 포함하지 않는 Ni 도금의 금속층의 목표막 두께는 80 내지 90 nm로 하였다.

(도전 입자 No.3의 제작)

도전 입자 No.2 상에 Au를 25 nm 치환 도금함으로써, 돌기부가 형성되고, Au로 이루어지는 최외층을 구비한 도전 입자 No.3을 얻었다.

(도전 입자 No.4의 제작)

테트라메틸올메탄테트라아크릴레이트, 디비닐벤젠 및 스티렌 단량체의 혼합비를 바꾸고, 중합 개시제로서 벤조일퍼옥시드를 이용하여 현탁 중합하고, 얻어진 중합체를 분급함으로써 약 5 μm의 입경을 갖는 핵체를 얻었다. 얻어진 핵체의 표면에 무전해 Ni 도금 처리를 하여 균일한 두께 100 nm의 Ni층(금속층)을 형성하고, 추가로 Au를 25 nm 치환 도금함으로써 도전 입자 No.4를 얻었다.

상기 각 도전 입자 No.1 내지 4를 전자현미경(히따찌 세이사꾸쇼 제조, S-800)을 이용하여 관찰하여 도전 입자의 입경 φ, 금속층의 두께, 돌기의 높이(돌기부의 높이 H), 및 인접하는 돌기 간의 거리(돌기부 사이의 거리 S)를 계측하였다. 결과를 표 1에 나타내었다.

(회로 접속 재료 A의 제작)

페녹시 수지(유니온 카바이드 가부시끼가이샤 제조, 상품명 PKHC) 100 g을, 톨루엔/아세트산에틸=50/50(질량비)의 혼합 용제에 용해하여 고형분 40 질량％의 페녹시 수지 용액으로 하였다. 아크릴고무(부틸아크릴레이트 40 질량부-에틸아크릴레이트 30 질량부-아크릴로니트릴 30 질량부-글리시딜메타크릴레이트 3 질량부의 공중합체, 분자량: 85만) 100 g을 톨루엔/아세트산에틸=50/50(질량비)의 혼합 용제에 용해하여 고형분 15 질량％의 아크릴고무 수지 용액으로 하였다. 이어서, 마이크로캡슐형 잠재성 경화제를 함유하는 액상 에폭시(아사히가세이사 제조, 상품명 「노바큐어 HX-3941HP」) 300 g을 이 용액에 가하고, 교반하여, 접착제 조성물 함유액으로 하였다. 또한, 상기 접착제 조성물 함유액 100 부피부에 대하여 도전 입자 No.2를 0.5 부피부 분산하여 필름 도공용 용액을 얻었다. 그리고, 이 회로 접속 재료 함유액(필름 도공용 용액)을, 한쪽면을 표면 처리한 두께 50 μm의 PET 필름에 도공 장치를 이용하여 도포하고, 80℃ 3분의 열풍 건조에 의해, PET 필름 상에서의 두께가 18 μm인 필름상 회로 접속 재료 A를 얻었다.

(회로 접속 재료 B의 제작)

상기 회로 접속 재료 A와 동일하게 접착제 조성물 함유액을 제작하고, 이 접착제 조성물 함유액 100 부피부에 대하여 도전 입자 No.1을 0.5 부피부 분산시켜 회로 접속 재료 함유액을 제조하였다. 그리고, 이 회로 접속 재료 함유액을 상기 회로 접속 재료 A와 동일하게 도포, 건조시킴으로써, PET 필름 상에서의 두께가 18 μm인 필름상 회로 접속 재료 B를 얻었다.

(회로 접속 재료 C의 제작)

상기 회로 접속 재료 A와 동일하게 접착제 조성물 함유액을 제작하고, 이 접착제 조성물 함유액 100 부피부에 대하여 도전 입자 No.3을 0.5 부피부 분산시켜 회로 접속 재료 함유액을 제조하였다. 그리고, 이 회로 접속 재료 함유액을 상기 회로 접속 재료 A와 동일하게 도포, 건조시킴으로써, PET 필름 상에서의 두께가 18 μm인 필름상 회로 접속 재료 C를 얻었다.

(회로 접속 재료 D의 제작)

상기 회로 접속 재료 A와 동일하게 접착제 조성물 함유액을 제작하고, 이 접착제 조성물 함유액 100 부피부에 대하여 도전 입자 No.4를 0.5 부피부 분산시켜 회로 접속 재료 함유액을 제조하였다. 그리고, 이 회로 접속 재료 함유액을 상기 회로 접속 재료 A와 동일하게 도포, 건조시킴으로써, PET 필름 상에서의 두께가 18 μm인 필름상 회로 접속 재료 D를 얻었다.

(실시예 1)

제1 회로 부재로서, 폴리이미드 필름(두께 38 μm)과, Sn 도금 Cu박(Sn 도금 두께: 2 μm, Cu박 두께: 6 μm)으로 이루어지는 2층 구조를 갖는 연성 회로판(이하 FPC)을 준비하였다. 이 FPC의 회로에 관해서는, 라인폭 18 μm, 피치 50 μm로 하였다. 다음으로, 제2 회로 부재로서 표면 상에 ITO(최외층, 막 두께: 50 nm)/Cr(막 두께: 200 nm)의 2층 구성의 회로 전극(표면 저항<20Ω))을 구비하는 유리 기판(두께 1.1 mm)을 준비하였다. 이 제2 회로 부재의 회로에 관해서는, 라인폭 25 μm, 피치 50 μm로 하였다. 그리고, 제2 회로 부재상에 소정의 크기(1.0×30 mm)로 재단한 회로 접속 재료 A를 첨부하고, 70℃, 1.0 MPa에서 3초간 가열, 가압을 행하여 가접속하였다. 이어서, PET 필름을 박리한 후, FPC와 제2 회로 부재로 필름상 회로 접속 재료를 사이에 끼우도록 FPC를 배치하여, FPC의 회로와 제2 회로 부재의 회로의 위치 정렬을 행하였다. 또한, 이때 의도적으로 회로 위치를 어긋나게 함으로써, 제1과 제2 회로 전극 접속 면적을 감소시켜, 전극 상에 포착되는 도전 입자 개수의 증감을 행하였다. 이어서, 180℃, (회로 접속 재료 면적에 대하여) 3 MPa, 15초의 조건으로 FPC 상측으로부터 압착툴을 이용하여 가열, 가압을 행하여 FPC와 제2 회로 부재를 본접속하였다. 이렇게 해서, 실시예 1의 회로 부재의 접속 구조를 얻었다.

(실시예 2)

제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 표면 상에 IZO 회로 전극(막 두께: 50 nm, 표면 저항<20Ω)을 구비하는 유리 기판(두께 1.1 mm)을 준비하였다. 이 제2 회로 부재의 회로에 관해서는, 라인폭 25 μm, 피치 50 μm로 하였다. 그리고, 실시예 1과 동일한 접속 방법으로 회로 접속 재료 A를 이용한 제1 및 2의 회로 부재의 가접속, 본접속을 행하여 실시예 2의 회로 부재의 접속 구조를 얻었다.

(비교예 1)

제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO/Cr 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1과 동일한 접속 방법으로 회로 접속 재료 B를 이용한 제1 및 2의 회로 부재의 가접속, 본접속을 행하여, 비교예 1의 회로 부재의 접속 구조를 얻었다.

(비교예 2)

제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO/Cr 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1과 동일한 접속 방법으로 회로 접속 재료 C를 이용한 제1 및 2의 회로 부재의 가접속, 본접속을 행하여, 비교예 2의 회로 부재의 접속 구조를 얻었다.

(비교예 3)

제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO/Cr 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1과 동일한 접속 방법으로 회로 접속 재료 D를 이용한 제1 및 2의 회로 부재의 가접속, 본접속을 행하여, 비교예 3의 회로 부재의 접속 구조를 얻었다.

(회로 전극 상에 존재하는 도전 입자수)

미분 간섭 현미경을 이용하여, 실시예 1, 2 및 비교예 1 내지 3의 각 회로 부재의 접속 구조에 있어서 접속 저항 측정 개소가 되는 전극 상에 존재하는(회로 전극 사이의 접속 개소 1개소당에 보충되어 있는) 도전 입자수(전극상 입자 개수)를 육안으로 계측하였다(n=38).

(접속 저항의 측정)

실시예 1, 2 및 비교예 1 내지 3의 회로 부재의 접속 구조에 관해서, FPC의 회로 전극과, 제2 회로 부재의 회로 전극과의 사이의 접속 저항치를 멀티미터(가부시끼가이샤 ADC 제조, 상품명 「디지탈·멀티미터 7461A」)로 측정하였다. 측정 환경은 온도 23±1℃, 습도 60±10％로 하고, 측정 전류는 1 mA로 하였다. 접속 저항치로서는, 접속 직후의 저항치(초기 저항치)와, 80℃, 95％RH의 고온 고습조중에 250시간 및 500시간 유지한 후(고온 고습 처리후)의 저항치(처리후 저항치)를 각각 측정하였다. 또한, 고온 고습 처리후의 접속 저항의 측정은, 회로 부재의 접속 구조를 시험조로부터 취출한 후, 상기 측정 환경 하에서 30분 방치한 후에 행하였다. 또한, 측정한 저항치는 각 전극상 입자 개수에 있어서 n=3으로 평균을 구하였다.

다음으로, 초기에서의 저항 변화율을 구하였다. 초기에서의 저항 변화율은 초기 저항치로부터 처리후 저항치까지의 증가량을 초기 저항치로 나눈 값을 백분율로 나타내고 있고, 식 (처리후 저항치-초기 저항치)/초기 저항치×100로 산출하였다. 이 저항 변화율이 작을수록 대향하는 회로 전극끼리사이의 전기적 접속이 양호하고, 회로 전극 사이의 전기 특성의 장기간 신뢰성이 높은 것을 나타낸다.

실시예 1, 2 및 비교예 1 내지 3의 각 전극상 입자 개수에 있어서의 초기부터의 저항 변화율(％)을 도 3 내지 7에 도시하였다. 즉, 도 3 내지 7에서는, 회로 전극 사이의 접속 개소 1개소에 존재하는 도전 입자수와, 이 접속 개소에서의 저항 변화율을 나타낸다. 고온 고습 처리 500시간 처리후에 저항 변화율이 20％ 이하를 나타내는 최소의 전극상 입자 개수를 회로 전극 사이가 도통 가능해지는 전극상 입자 개수로 한다.

도 3, 5 내지 7에 도시된 바와 같이, 회로 전극의 최외층이 ITO로 구성되어 있는 회로 부재를 회로 접속 재료 A로 접속한 실시예 1의 접속 구조와, 동일한 회로 부재를 회로 접속 재료 B 내지 D로 접속한 비교예 1 내지 3의 접속 구조를 비교하면, 고온 고습 처리 500시간 처리후에 있어서 저항 변화율이 20％ 이하를 나타내는 전극상 입자 개수가, 비교예 1(도 5 참조)에서는 최소 4개, 비교예 2(도 6 참조)에서는 최소 3개, 비교예 3(도 7 참조)에서는 최소 5개 필요한 데 비하여, 실시예 1(도 3 참조)에서는 최소 2개이고, 비교예 1 내지 3에 비하여 적은 도전 입자수로 전극 사이의 도통이 안정되는 것이 확인되었다. 또한, 도 4에 도시된 바와 같이, 회로 전극이 IZO로 구성되어 있는 접속 부재를 회로 접속 재료 A를 이용하여 접속한 실시예 2의 접속 구조에 있어서도, 전극상 입자 개수가 최소 2개이어도 전극 사이의 도통이 안정되는 것이 확인되었다.

이상의 점으로부터, 회로 전극의 전체 또는 최외층이 ITO 및 IZO로 구성되어 있는 회로 부재를, 도전 입경이 1 내지 4 μm의 범위이고, 도전 입자의 표면(최외층)에 복수의 돌기부를 갖고, 또한 최외층의 재질이 Ni인 도전 입자를 포함하는 회로 접속 재료로 접속한 경우, 전극상(회로 전극의 접속 개소 1개소당)에 도전 입자가 2개 존재하면, 회로 전극 사이가 도통가능해지는 것을 알 수 있었다. 즉, 실시예 1, 2의 접속 구조에 따르면, 고온 고습 환경 하나 열충격 시험 등에 있어서도 필요 최소한의 전극상 도전 입자 개수로 안정된 접속 신뢰성을 얻는 것이 가능한 것을 알 수 있었다.

이상 설명한 바와 같이, 상기 본 발명에 따르면, 대향하는 회로 전극 사이의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있는 회로 부재의 접속 구조를 제공할 수 있다.

Claims (8)

1. 제1 회로 전극을 갖는 제1 회로 부재와, 상기 제1 회로 부재에 대향하고 제2 회로 전극을 갖는 제2 회로 부재의 사이에 복수의 도전 입자를 함유하는 회로 접속 재료를 개재하여, 상기 제1 회로 전극과 상기 제2 회로 전극이 전기적으로 도통하는 회로 부재의 접속 구조에 있어서,
   상기 제1 회로 전극과 상기 제2 회로 전극이 2개의 상기 도전 입자를 통해 도통하는 접속 개소를 적어도 1개소 구비하고,
   상기 도전 입자의 최외층의 일부가 외측으로 돌출하여 복수의 돌기부가 형성되어 있고,
   상기 최외층이 비커스 경도가 300 Hv 이상인 금속으로 이루어지는 것을 특징으로 하는 회로 부재의 접속 구조.
2. 제1항에 있어서, 상기 도전 입자의 입경이 1 내지 4 μm인 것을 특징으로 하는 회로 부재의 접속 구조.
3. 제1항에 있어서, 상기 최외층이 Ni로 이루어지는 것을 특징으로 하는 회로 부재의 접속 구조.
4. 제1항에 있어서, 상기 최외층의 두께가 65 내지 125 nm인 것을 특징으로 하는 회로 부재의 접속 구조.
5. 제1항에 있어서, 상기 돌기부의 높이가 50 내지 500 nm인 것을 특징으로 하는 회로 부재의 접속 구조.
6. 제1항에 있어서, 인접하는 상기 돌기부 사이의 거리가 1000 nm 이하인 것을 특징으로 하는 회로 부재의 접속 구조.
7. 제1항에 있어서, 상기 제1 또는 제2 회로 전극이 인듐-주석 산화물인 것을 특징으로 하는 회로 부재의 접속 구조.
8. 제1항에 있어서, 상기 제1 또는 제2 회로 전극이 인듐-아연 산화물인 것을 특징으로 하는 회로 부재의 접속 구조.

Images