KR20100080628A - 회로 접속 재료, 및 회로 부재의 접속 구조 - Google Patents

회로 접속 재료, 및 회로 부재의 접속 구조 Download PDF

Info

Publication number
KR20100080628A
KR20100080628A KR1020107012852A KR20107012852A KR20100080628A KR 20100080628 A KR20100080628 A KR 20100080628A KR 1020107012852 A KR1020107012852 A KR 1020107012852A KR 20107012852 A KR20107012852 A KR 20107012852A KR 20100080628 A KR20100080628 A KR 20100080628A
Authority
KR
South Korea
Prior art keywords
circuit
connection
circuit member
electrode
conductive particles
Prior art date
Application number
KR1020107012852A
Other languages
English (en)
Inventor
스나오 구도우
고우지 고바야시
모또히로 아리후꾸
가즈요시 고지마
니찌오미 모찌즈끼
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20100080628A publication Critical patent/KR20100080628A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/02—Ingredients treated with inorganic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29799—Base material
    • H01L2224/2989—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0221—Insulating particles having an electrically conductive coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Conductive Materials (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Non-Insulated Conductors (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

본 발명은 제1 회로 전극 (32)를 갖는 제1 회로 부재 (30)과, 제1 회로 부재 (30)에 대향하여 제2 회로 전극 (42)를 갖는 제2 회로 부재 (40)과의 사이에 개재하여, 제1 회로 전극 (32)와 제2 회로 전극 (42)를 전기적으로 도통시키는 회로 접속 재료에 있어서, 접착제 조성물과, 직경이 0.5 내지 7 ㎛인 도전 입자 (12)를 함유하며, 도전 입자 (12)의 최외층 (22)는 비커스 경도가 300 Hv 이상인 금속으로 이루어지고, 최외층 (22)의 일부가 외측으로 돌출하여 돌기부 (14)를 형성하고 있고, 도전 입자 (12)의 직경과 경도가 특정한 관계에 있는 회로 접속 재료에 관한 것이다.

Description

회로 접속 재료, 및 회로 부재의 접속 구조{CIRCUIT CONNECTING MATERIAL AND STRUCTURE FOR CONNECTING CIRCUIT MEMBER}
본 발명은 회로 접속 재료, 및 회로 부재의 접속 구조에 관한 것이다.
액정 디스플레이와 테이프 캐리어 패키지(TCP)와의 접속, 연성 회로 기판(FPC)과 TCP와의 접속, 또는 FPC와 인쇄 배선판과의 접속과 같은 회로 부재끼리의 접속에는, 접착제 중에 도전 입자를 분산시킨 회로 접속 재료(예를 들면, 이방 도전성 접착제)가 사용되고 있다. 또한, 최근에는 반도체 실리콘칩을 기판에 실장하는 경우, 회로 부재끼리의 접속을 위해 와이어본드를 사용하는 것 없이, 반도체 실리콘칩을 페이스다운하여 기판에 직접 실장하는 이른바 플립 칩 실장이 행해지고 있다. 이 플립 칩 실장에 있어서도, 회로 부재끼리의 접속에는 이방 도전성 접착제 등의 회로 접속 재료가 사용되고 있다(예를 들면, 특허문헌 1 내지 5 참조).　
일본 특허 공개 (소)59-120436호 공보 일본 특허 공개 (소)60-191228호 공보 일본 특허 공개 (평)1-251787호 공보 일본 특허 공개 (평)7-90237호 공보 일본 특허 공개 제2001-189171호 공보 일본 특허 공개 제2005-166438호 공보
그런데, 최근 들어, 전자 기기의 소형화, 박형화에 수반하여 회로 부재에 형성된 회로의 고밀도화가 진전되어, 인접하는 전극끼리의 간격이나 전극의 폭이 매우 좁아지는 경향이 있다. 회로 전극은 회로의 바탕이 되는 금속을 기판 전체면에 형성하고, 회로 전극부에 레지스트를 도포, 경화하고, 그것 이외의 부분을 산 또는 염기로 에칭함으로써 형성되는데, 상술한 고밀도화된 회로의 경우에는 기판 전체면에 형성한 금속의 요철이 크면 오목부와 볼록부에서 에칭 시간이 서로 다르기 때문에 정밀한 에칭을 행할 수 없어, 인접 회로 사이의 쇼트나 단선이 발생한다는 문제가 있었다. 이 때문에, 고밀도 회로의 금속(회로 전극 표면)에서는 요철이 작을 것, 즉 전극 표면이 평탄할 것이 요망되고 있었다.
그러나, 표면이 평탄한 회로 전극끼리를 서로 대향시키고, 그 사이에 종래의 회로 접속 재료를 개재시켜 접속한 경우에는, 회로 접속 재료 중에 포함되는 도전 입자와 평탄한 회로 전극 표면 사이에 접착제 수지가 남아 도전 입자와 회로 전극이 충분히 접촉하지 않아, 회로 전극 사이에서 충분한 전기적 접속 및 전기 특성의 장기간 신뢰성을 확보할 수 없다는 문제가 있었다.
따라서, 회로 전극 사이의 전기적 접속 및 전기 특성의 장기간 신뢰성을 확보하기 위해서, 도전 입자의 표면에 복수의 돌기부를 설치하고, 회로 접속 시에 도전 입자와 회로 전극과의 사이의 접착제 조성물을 돌기부로 관통시킴으로써 도전 입자를 회로 전극에 접촉시키는 방법이 고안되어 있다(상기 특허문헌 6 참조).　 그러나, 이 방법을 이용하더라도 회로 전극의 사양(재질 등)에 따라서는 회로 전극 사이의 전기적 접속 및 전기 특성의 장기간 신뢰성을 확보하는 효과가 작은 경우가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 회로 전극의 표면이 평탄하여도 대향하는 회로 전극끼리 간의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있는 회로 접속 재료 및 회로 부재의 접속 구조를 제공하는 것을 목적으로 한다.
본 발명자는 상기 과제를 해결하기 위해 예의 연구한 결과, 종래의 회로 접속 재료에서는 회로 전극 사이의 전기적 접속 및 전기 특성의 장기간 신뢰성을 충분히 확보할 수 없는 원인이 도전 입자의 최외층의 재질에 있는 것을 발견하였다. 즉, 종래의 회로 접속 재료에 포함되는 도전 입자의 최외층은 비교적 부드러운 금속인 Au로 이루어지기 때문에, 도전 입자와 회로 전극과의 사이의 접착제 조성물을 도전 입자 표면에 형성된 Au 돌기부로 관통하더라도, Au 돌기부가 변형하여, 회로 전극으로 파고들기 어려운 것을 본 발명자는 발견하였다. 또한, 본 발명자는 도전 입자의 최외층의 재질을 Au보다도 딱딱한 금속으로 변경하고, 또한 도전 입자의 입경에 따라서 도전 입자의 경도를 최적화함으로써, 회로 전극 사이의 전기적 접속 및 전기 특성의 장기간 신뢰성이 향상되는 것을 발견하여 본 발명을 완성하기에 이르렀다.
본 발명의 회로 접속 재료는 제1 회로 전극을 갖는 제1 회로 부재와, 제1 회로 부재에 대향하고 제2 회로 전극을 갖는 제2 회로 부재와의 사이에 개재하여, 제1 회로 전극과 제2 회로 전극을 전기적으로 도통시키는 회로 접속 재료에 있어서, 접착제 조성물과, 직경이 0.5 내지 7 ㎛인 도전 입자를 함유하며, 도전 입자의 최외층은 비커스 경도가 300 Hv 이상인 금속으로 이루어지고, 최외층의 일부가 외측으로 돌출하여 돌기부가 형성되어 있고, 도전 입자의 직경이 5 ㎛ 이상 7 ㎛ 이하일 때, 도전 입자의 경도가 200 내지 1200 kgf/㎟이고, 도전 입자의 직경이 4 ㎛ 이상 5 ㎛ 미만일 때, 도전 입자의 경도가 300 내지 1300 kgf/㎟이고, 도전 입자의 직경이 3 ㎛ 이상 4 ㎛ 미만일 때, 도전 입자의 경도가 400 내지 1400 kgf/㎟이고, 도전 입자의 직경이 2 ㎛ 이상 3 ㎛ 미만일 때, 도전 입자의 경도가 450 내지 1700 kgf/㎟이고, 도전 입자의 직경이 0.5 ㎛ 이상 2 ㎛ 미만일 때, 도전 입자의 경도가 500 내지 2000 kgf/㎟인 것을 특징으로 한다.
또한, 본 발명에 있어서의 도전 입자의 경도의 범위는 상기 단위로 정의되는데, 현재 주류로 되어 있는 SI 단위로 환산하면, 200 내지 1200 kgf/㎟는 1.961 내지 11.768 GPa라는 값이 되고, 300 내지 1300 kgf/㎟는 2.942 내지 12.749 GPa라는 값이 되고, 400 내지 1400 kgf/㎟는 3.923 내지 13.729 GPa라는 값이 되고, 450 내지 1700 kgf/㎟는 4.413 내지 16.671 GPa라는 값이 되고, 500 내지 2000 kgf/㎟는 4.903 내지 19.613 GPa라는 값이 된다.
본 발명에서는, 도전 입자의 직경에 대응하여 도전 입자의 경도를 최적화하고, 비커스 경도가 300 Hv 이상인 금속으로 이루어지는 최외층의 일부를 외측으로 돌출시켜서 돌기부를 형성시키기 때문에, 제1 및 제2 회로 부재의 압착 시에 돌기부가 제1 및 제2 회로 전극에 깊게 파고들고, 또한 도전 입자가 적절하게 편평하다. 그 결과, 회로와 개개의 도전 입자와의 접촉 면적이 커져, 도전 입자와 제1 및 제2 회로 전극이 확실하게 접촉한 상태에서 회로 부재끼리가 접착되기 때문에 양 전극 사이의 접속 저항이 작은 상태가 장기간에 걸쳐 유지된다. 즉, 대향하는 회로 전극끼리 간의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있다. 또한, 도전 입자가 「편평하다」란 도전 입자가 회로 전극 표면에 대하여 대략 수직의 방향으로 가압되어, 대략 평행한 방향으로 변형되는 것을 의미한다.
상기 본 발명의 회로 접속 재료에서는, 돌기부의 높이가 50 내지 500 nm이고, 최외층의 일부가 외측으로 돌출하여 복수의 돌기부가 형성되어 있고, 인접하는 돌기부 사이의 거리가 1000 nm 이하인 것이 바람직하다.
돌기부의 높이가 50 nm 미만인 경우, 회로 접속 재료를 이용한 제1 회로 부재와 제2 회로 부재와의 접속 구조체를 고온 고습 처리한 후에, 접속 저항치가 높아지는 경향이 있고, 500 nm보다 큰 경우에는, 도전 입자와 제1 및 제2 회로 전극과의 접촉 면적이 작아지기 때문에 접속 저항치가 높아지는 경향이 있다.
상기 본 발명의 회로 접속 재료에서는, 최외층이 Ni로 이루어지는 것이 바람직하다.
최외층을 비커스 경도가 300 Hv 이상의 금속인 Ni로 구성함으로써 본 발명의 효과를 얻기 쉬워진다.
상기 본 발명의 회로 접속 재료는 필름상인 것이 바람직하다.
본 발명의 회로 부재의 접속 구조(접속 구조체)는 상기 본 발명의 회로 접속 재료를 제1 회로 부재와 제2 회로 부재와의 사이에 개재시켜, 제1 회로 전극과 제2 회로 전극을 전기적으로 도통시키는 것을 특징으로 한다.
본 발명의 회로 접속 재료를 이용한 회로 부재의 접속 구조에 있어서는, 제1 및 제2 전극 사이의 접속 저항이 작은 상태가 장기간에 걸쳐 유지된다. 즉, 대향하는 회로 전극끼리 간의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있다.
상기 본 발명의 회로 부재의 접속 구조에서는, 제1 또는 제2 회로 전극이 인듐-주석 산화물 또는 인듐-아연 산화물인 것이 바람직하다.
본 발명에서는, 회로 전극이 인듐-주석 산화물 또는 인듐-아연 산화물로 이루어지는 경우, 회로 전극 사이의 전기적 접속 및 전기 특성의 장기간 신뢰성을 향상시키는 효과가 현저해진다.
상기 본 발명의 회로 부재의 접속 구조에서는, 제1 또는 제2 회로 전극의 두께가 50 nm 이상인 것이 바람직하다.
제1 또는 제2 회로 전극의 두께가 50 nm 미만인 경우, 회로 부재끼리의 압착 시에, 회로 접속 재료 중에 포함되는 도전 입자 표면의 돌기부가 제1 또는 제2 회로 전극을 관통하여 회로 부재와 접촉하여 버릴 우려가 있고, 제1 또는 제2 회로 전극과 도전 입자의 접촉 면적이 감소하여 접속 저항이 상승하는 경향이 있다.
본 발명의 회로 접속 재료 및 회로 부재의 접속 구조에 따르면, 회로 전극의 표면이 평탄하더라도, 대향하는 회로 전극끼리 간의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있다.
도 1은 본 발명에 따른 회로 부재의 접속 구조의 바람직한 일 실시 형태를 도시하는 개략단면도이다.
도 2의 (a), 도 2의 (b)는 각각 본 발명에 따른 회로 접속 재료의 바람직한 일 실시 형태에 있어서의 도전 입자의 개략단면도이다.
[부호의 설명]
1: 회로 부재의 접속 구조
10: 회로 접속 부재
11: 절연성 물질
12: 도전 입자
14: 돌기부
21: 핵체
21a: 중핵부
21b: 핵측 돌기부
22: 최외층(금속층)
30: 제1 회로 부재
31: 제1 회로 기판
31a: 주면
32: 제1 회로 전극
40: 제2 회로 부재
41: 제2 회로 기판
41a: 주면
42: 제2 회로 전극
H: 도전 입자의 돌기부의 높이
S: 인접하는 돌기부 사이의 거리
이하, 첨부 도면을 참조하면서 본 발명의 바람직한 실시 형태를 상세히 설명한다. 또한, 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 붙여, 중복하는 설명을 생략한다. 또한, 도시의 편의상, 도면의 치수 비율은 설명한 것과 반드시 일치하는 것은 아니다.
[회로 접속 재료]
본 발명의 회로 접속 재료는 접착제 조성물과 도전성 입자를 함유하는데, 그 형태로서는, 페이스트상, 필름상 등의 형태를 들 수 있다. 이하에서는, 본 발명의 회로 접속 재료의 일 실시 형태인 필름상 회로 접속 재료에 대해서 상세히 설명한다. 필름상 회로 접속 재료는 회로 접속 재료를 필름상으로 성형하여 이루어지는 것이고, 예를 들면 도공 장치를 이용하여 회로 접속 재료를 지지체(PET(폴리에틸렌테레프탈레이트) 필름 등) 상에 도포하고, 소정 시간 열풍 건조함으로써 제조할 수 있다.
필름상 회로 접속 재료는 도전 입자 (12)와, 접착제 조성물을 함유하는 것이고, 접착제 조성물은 접착성을 갖고, 경화 처리에 의해 경화한다(도 1, 2 참조).　 그 결과, 필름상 회로 접속 재료는 제1 및 제2 회로 부재 (30), (40)의 사이에 개재하여, 제1 회로 부재 (30)이 갖는 제1 회로 전극 (32)와, 제2 회로 부재 (40)이 갖는 제2 회로 전극 (42)를 전기적으로 도통시킨다.
필름상 회로 접속 재료는 필름상으로서, 취급이 용이하기 때문에, 제1 회로 부재 (30)과 제2 회로 부재 (40)을 접속할 때에, 이들의 사이에 용이하게 개재시킬 수 있어, 제1 회로 부재 (30)과 제2 회로 부재 (40)의 접속 작업을 용이하게 행할 수 있다.
(도전 입자)
필름상 회로 접속 재료가 함유하는 도전 입자 (12)는 도 2의 (a)에 도시된 바와 같이, 일반적으로 유기 고분자 화합물로 이루어지는 핵체 (21)과, 핵체 (21)의 표면 상에 형성되는 최외층(금속층 (22))으로 구성되는 것이 도전 입자에 돌기부를 형성하는 데에 있어서 바람직하다. 핵체 (21)은 중핵부 (21a)와, 중핵부 (21a)의 표면 상에 형성되는 핵측 돌기부 (21b)로 구성된다. 핵체 (21)은 중핵부 (21a)의 표면에 중핵부 (21a)보다도 작은 직경을 갖는 핵측 돌기부 (21b)를 복수개흡착시킴으로써 형성할 수 있다. 금속층 (22)의 일부는 외측으로 돌출하여 복수의 돌기부 (14)를 형성하고 있다. 금속층 (22)는 도전성을 갖고, 비커스 경도가 300 Hv 이상인 금속으로 구성되어 있다. 또한, 본 발명에 있어서, 도전 입자의 직경은 0.5 ㎛ 이상 7 ㎛ 이하이다. 직경이 0.5 ㎛ 미만이면 바람직한 도통이 얻어지지 않는 경향이 있어, 7 ㎛를 초과하면 액정 패널 용도 등의 전극 간 거리가 짧은 개소에서의 접속 시에 단락이 생기는 경향이 있다. 또한, 도전 입자의 직경은 돌기부 (14)를 포함시킨 도전 입자 (12) 전체의 입경이고, 그 측정은 전자현미경 관찰에 의해 행할 수 있다.
도전 입자의 직경이 5 ㎛ 이상 7 ㎛ 이하일 때, 도전 입자의 경도는 200 내지 1200 kgf/㎟(1.961 내지 11.768 GPa)이다. 도전 입자의 직경이 4 ㎛ 이상 5 ㎛ 미만일 때, 도전 입자의 경도는 300 내지 1300 kgf/㎟(2.942 내지 12.749 GPa)이다. 도전 입자의 직경이 3 ㎛ 이상 4 ㎛ 미만일 때, 도전 입자의 경도는 400 내지 1400 kgf/㎟(3.923 내지 13.729 GPa)이다. 도전 입자의 직경이 2 ㎛ 이상 3 ㎛ 미만일 때, 도전 입자의 경도는 450 내지 1700 kgf/㎟(4.413 내지 16.671 GPa)이다. 도전 입자의 직경이 0.5 ㎛ 이상 2 ㎛ 미만일 때, 도전 입자의 경도는 500 내지 2000 kgf/㎟(4.903 내지 19.613 GPa)이다.
본 실시 형태에서는, 도전 입자 (12)의 직경에 대응하여 도전 입자 (12)의 경도를 상기한 바와 같이 최적화하고, 또한 비커스 경도가 300 Hv 이상인 금속으로 이루어지는 최외층의 일부를 외측으로 돌출시켜서 돌기부를 형성시키는 것에 의해 비로소, 대향하는 회로 전극 (32), (42)끼리 간의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 (32), (42) 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있다. 이하에, 도전 입자 (12)의 직경, 경도, 및 돌기부와, 회로 전극 (32), (42)끼리 간의 전기적 접속 및 전기 특성의 장기간 신뢰성과의 관계에 대해서 설명한다.
대향하는 회로 전극 (32), (42) 사이를 회로 접속 재료로 전기적으로 접속할 때, 그 접속 저항은 회로 전극 (32), (42) 사이에 존재하는 도전 입자 (12)의 수와, 회로 전극과 개개의 도전 입자 (12)의 접촉 면적에 의존하고, 이 접촉 면적은 도전 입자 (12)의 편평률에 따라서 변화한다. 즉, 회로 전극 (32), (42) 사이에 존재하는 도전 입자 (12)의 수가 많을수록 접속 저항은 낮아지고, 도전 입자 (12)의 편평률이 커질수록 회로 전극 (32), (42)와 도전 입자 (12)의 접촉 면적이 넓어져서, 접속 저항이 낮아진다.
회로 전극 (32), (42) 사이에 존재하는 도전 입자 (12)의 수는 회로 접속 재료의 단위 부피에 포함되는 도전 입자 (12)의 개수가 많을수록 많아진다. 회로 접속 재료의 단위 부피에 포함되는 도전 입자 (12)의 개수는 도전 입자 (12)의 직경이 작아질수록 많아진다. 또한, 회로 전극 (32), (42)와 접하여, 회로 전극 (32), (42) 사이의 전기적 접속에 기여하는 도전 입자 (12)의 수는 회로 전극 (32), (42)의 면적이 한정되어 있기 때문에, 회로 전극 (32), (42)와 개개의 도전 입자 (12)의 접촉 면적이 좁을수록 많아진다. 회로 전극 (32), (42)와 도전 입자 (12)의 접촉 면적은 도전 입자 (13)의 편평률이 작을수록 좁아진다. 도전 입자 (12)의 편평률은 도전 입자 (12)의 경도에 의존하여, 도전 입자 (12)의 경도가 클수록 작아진다.
이와 같이, 도전 입자 (12)의 직경이 작은 경우에는, 도전 입자 (12)의 경도가 클수록 회로 부재 (30), (40) 사이의 접속 저항이 작아지는 경향이 있다.
한편, 도전 입자 (12)의 직경이 큰 경우에는, 회로 전극 (32), (42) 사이에 존재하는 도전 입자 (12)의 수는 적어지기 때문에, 회로 부재 (30), (40) 사이의 접속 저항을 작게 하기 위해서는 회로 전극 (32), (42)와 개개의 도전 입자 (12)의 접촉 면적을 넓게 할 필요가 있다. 회로 전극 (32), (42)와 개개의 도전 입자 (12)의 접촉 면적은 도전 입자 (12)의 편평률이 클수록 넓어진다. 도전 입자 (12)의 편평률은 도전 입자의 경도가 작을수록 커진다.
이와 같이, 도전 입자 (12)의 입경이 큰 경우에는 도전 입자 (12)의 경도가 작을수록 회로 부재 (30), (40) 사이의 접속 저항이 작아지는 경향이 있다.
이상과 같이, 회로 부재 (30), (40) 사이의 양호한 접속 저항이 얻어지는 도전 입자의 경도는 도전 입자 (12)의 직경에 따라서 다르다. 따라서, 본 실시 형태에서는 도전 입자 (12)의 직경과 경도가 상기한 관계를 만족시키는 도전 입자 (12)를 이용함으로써 고온 고습 시험 등의 신뢰성 시험 후에도 양호한 접속 저항이 얻어진다. 도전 입자 (12)의 경도가 각 도전 입자의 직경에 대응하는 경도의 하한치를 하회한 경우, 도전 입자 (12)의 복원력이 약하여, 고온 고습 시험 등의 신뢰성 시험 후에 접속 저항이 상승하는 경향이 있다. 또한, 도전 입자 (12)의 경도가 각 도전 입자의 직경에 대응하는 경도의 상한치를 상회한 경우, 도전 입자 (12)가 충분히 편평한 형상이 되지 않기 때문에, 도전 입자 (12)와 회로 전극 (32), (42)의 접촉 면적의 감소 등에 의해 고온 고습 시험 등의 신뢰성 시험 후에 접속 저항이 상승하여 버리는 경향이 있다.
또한, 비커스 경도가 300 Hv 이상인 금속으로 구성한 금속층 (22)는 종래와 같은 Au로 이루어지는 최외층보다도 딱딱하기 때문에, 금속층 (22)로부터 돌출한 돌기부 (14)는 종래보다도 회로 전극 (32), (42)에 파고들기 쉬워지기 때문에, 도전 입자 (12)와 회로 전극 (32), (42)의 접촉 면적은 증가한다. 그리고, 회로 접속 재료가 경화 처리됨으로써, 도전 입자 (12)와 회로 전극 (32), (42)가 접촉하여, 도전 입자 (12)와 회로 전극 (32), (42)의 접촉 면적이 충분히 확보된 상태가 장기간에 걸쳐 유지된다.
핵체 (21)의 중핵부 (21a)를 구성하는 유기 고분자 화합물로서는, 예를 들면 아크릴 수지, 스티렌 수지, 벤조구아나민 수지, 실리콘 수지, 폴리부타디엔 수지 또는 이들의 공중합체를 들 수 있고, 이들을 가교한 것을 사용할 수도 있다. 또한, 핵체 (21)의 중핵부 (21a)의 평균 입경은 0.5 이상 7 ㎛ 이하인 것이 바람직하다. 핵체 (21)의 핵측 돌기부 (21b)를 구성하는 유기 고분자 화합물로서는, 예를 들면 아크릴 수지, 스티렌 수지, 벤조구아나민 수지, 실리콘 수지, 폴리부타디엔 수지 또는 이들의 공중합체를 들 수 있고, 이들을 가교한 것을 사용할 수도 있다. 핵측 돌기부 (21b)를 구성하는 유기 고분자 화합물은 중핵부 (21a)를 구성하는 유기 고분자 화합물과 동일하거나 상이할 수도 있다. 또한, 핵측 돌기부 (21b)의 평균 입경은 50 내지 500 nm인 것이 바람직하다.
도전 입자 (12)의 경도는 도전 입자 (12)의 핵체 (21)의 경도에 거의 지배된다. 도전 입자 (12)의 경도는 핵체 (21)을 구성하는 분자의 구조와 그 가교점 간 거리, 및 가교도에 의존한다. 벤조구아나민 등은 분자 중에 강직인 구조를 갖고, 그 가교점 간 거리도 짧기 때문에, 핵체 (21)을 구성하는 전체 분자에 차지하는 벤조구아나민 등의 비율이 높아질수록 딱딱한 도전 입자 (12)가 얻어지고, 또한 도전 입자 (12)의 핵체 (21)의 가교도를 높게 함으로써 딱딱한 도전 입자 (12)가 얻어진다. 아크릴산에스테르, 디알릴프탈레이트 등은 가교점 간 거리가 길어지기 때문에, 핵체 (21)을 구성하는 전체 분자에 차지하는 아크릴산에스테르, 디알릴프탈레이트 등의 비율이 높아질수록 부드러운 도전 입자 (12)가 얻어지고, 또한 가교도를 낮게 함으로써 부드러운 도전 입자 (12)를 얻을 수 있다.
금속층 (22)는 비커스 경도가 300 Hv 이상인 금속, 예를 들면 Cu, Ni 또는 Ni 합금, Ag 또는 Ag 합금 등을 포함하고, 특히 Ni를 포함하는 것이 바람직하다. 금속층 (22)는 예를 들면, 비커스 경도가 300 Hv 이상의 금속을 핵체 (21)에 대하여 무전해 도금법을 이용하여 도금함으로써 형성할 수 있다.
금속층 (22)의 두께(도금의 두께)는 50 내지 170 nm인 것이 바람직하고, 50 내지 150 nm인 것이 보다 바람직하다. 금속층 (22)의 두께를 이러한 범위로 함으로써 회로 전극 (32), (42) 사이의 접속 저항이 보다 한층 저하되기 쉬워진다. 금속층 (22)의 두께가 50 nm 미만이면 도금의 결손 등이 발생하여 접속 저항이 커지는 경향이 있고, 170 nm을 초과하면 도전 입자 사이에서 응결이 발생하여 인접하는 회로 전극 사이에서 단락이 생기는 경향이 있다. 또한, 금속층 (22)의 두께는 돌기부 (14)를 제외한 금속층 (22)의 평균 두께이다.
돌기부 (14)의 높이 H는 50 내지 500 nm인 것이 바람직하고, 75 내지 300 nm인 것이 보다 바람직하다. 돌기부의 높이가 50 nm 미만의 경우, 고온 고습 처리 후에 접속 저항치가 높아지는 경향이 있고, 500 nm보다 큰 경우에는 도전 입자 (12)와 회로 전극 (32), (42)의 접촉 면적이 작아지기 때문에 접속 저항치가 높아지는 경향이 있다.
인접하는 돌기부 (14) 사이의 거리 S는 1000 nm 이하인 것이 바람직하고, 500 nm 이하인 것이 보다 바람직하다. 또한, 인접하는 돌기부 (14) 사이의 거리 S는 도전 입자 (12)와 회로 전극 (32), (42) 사이에 접착제 조성물이 들어가지 않고, 충분히 도전 입자 (12)와 회로 전극 (32), (42)를 접촉시키기 위해서는, 적어도 50 nm 이상인 것이 바람직하다.
또한, 도전 입자 (12)의 돌기부 (14)의 높이 H 및 인접하는 돌기부 (14) 사이의 거리 S는 전자현미경에 의해 측정할 수 있다. 구체적으로는, 시야에 10개 이상 50개 미만의 도전 입자가 들어가도록 전자현미경의 배율을 조정하고, 임의로 골라낸 3개의 도전 입자에 대해서 돌기부의 높이 및 인접하는 돌기부 사이의 거리를 각각 5점 측정하고, 얻어진 15개의 데이터의 평균치를 구한다.
필름상 회로 접속 재료에 있어서의 도전 입자 (12)의 배합량은 접착제 조성물 100 부피부에 대하여 0.1 내지 30 부피부인 것이 바람직하고, 그 배합량은 용도에 따라 구분하여 사용할 수 있다. 과잉의 도전 입자 (12)에 의한 회로 전극 (32), (42)의 단락 등을 방지하는 관점에서, 도전 입자 (12)의 배합량은 0.1 내지 10 부피부인 것이 보다 바람직하다.
또한, 도전 입자 (12)는 도 2의 (b)에 도시된 바와 같이, 핵체 (21)이 중핵부 (21a)만으로 구성될 수도 있다. 이 도전 입자 (12)는 핵체 (21)의 표면을 금속 도금하고, 핵체 (21)의 표면 상에 금속층 (22)를 형성함으로써 얻을 수 있다. 또한, 돌기부 (14)는 금속 도금 시에, 도금 조건을 변경하여 금속층 (22)의 두께를 변화시킴으로써 형성할 수 있다. 또한, 도금 조건의 변경은, 예를 들면 최초로 사용한 도금액에 이것보다도 농도가 높은 도금액을 추가함으로써 도금액 농도를 불균일하게 함으로써 행할 수 있다.
(접착제 조성물)
필름상 회로 접속 재료가 함유하는 접착제 조성물로서는, 에폭시 수지와, 에폭시 수지의 잠재성 경화제를 함유하는 조성물(이하, 「제1 조성물」이라고 함), 라디칼 중합성 물질과, 가열에 의해 유리 라디칼을 발생하는 경화제를 함유하는 조성물(이하, 「제2 조성물」), 또는 제1 조성물과 제2 조성물의 혼합 조성물이 바람직하다.
제1 조성물이 함유하는 에폭시 수지로서는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 비스페놀 F 노볼락형 에폭시 수지, 지환식 에폭시 수지, 글리시딜에스테르형 에폭시 수지, 글리시딜아민형 에폭시 수지, 히단토인형 에폭시 수지, 이소시아누레이트형 에폭시 수지, 지방족 쇄상 에폭시 수지 등을 들 수 있다. 이들 에폭시 수지는 할로겐화되어 있을 수도 있고, 수소 첨가되어 있을 수도 있다. 이들 에폭시 수지는 2종 이상을 병용할 수도 있다.
제1 조성물이 함유하는 잠재성 경화제로서는 에폭시 수지를 경화시킬 수 있는 것이면 되고, 이러한 잠재성 경화제로서는 음이온 중합성의 촉매형 경화제, 양이온 중합성의 촉매형 경화제, 중부가형의 경화제 등을 들 수 있다. 이들은, 단독 또는 2종 이상의 혼합물로서 사용할 수 있다. 이들 중에서, 속경화성에 있어서 우수하고, 화학당량적인 고려가 불필요한 점에서는, 음이온 또는 양이온 중합성의 촉매형 경화제가 바람직하다.
음이온 또는 양이온 중합성의 촉매형 경화제로서는, 이미다졸계, 히드라지드계, 3불화 붕소-아민 착체, 술포늄염, 아민이미드, 디아미노말레오니트릴, 멜라민 및 그의 유도체, 폴리아민의 염, 디시안디아미드 등을 들 수 있으며, 이들의 변성물도 사용할 수 있다. 중부가형의 경화제로서는, 폴리아민류, 폴리메르캅탄, 폴리페놀, 산 무수물 등을 들 수 있다.
음이온 중합형의 촉매형 경화제로서 제3급 아민류나 이미다졸류를 배합한 경우, 에폭시 수지는 160℃ 내지 200℃ 정도의 중온에서 수십 초 내지 수 시간 정도의 가열에 의해 경화한다. 이 때문에, 사용 가능 시간(가용 시간)이 비교적 길어지기 때문에 바람직하다. 양이온 중합형의 촉매형 경화제로서는, 예를 들면 에너지선 조사에 의해 에폭시 수지를 경화시키는 감광성 오늄염(방향족 디아조늄염, 방향족 술포늄염 등이 주로 이용됨)이 바람직하다. 또한, 에너지선 조사 이외에 가열에 의해서 활성화하여 에폭시 수지를 경화시키는 것으로서 지방족 술포늄염 등이 있다. 이 종류의 경화제는 속경화성이라는 특징을 갖기 때문에 바람직하다.
이들 잠재성 경화제를 폴리우레탄계 또는 폴리에스테르계 등의 고분자 물질이나, 니켈, 구리 등의 금속 박막 및 규산칼슘 등의 무기물로 피복하여 마이크로캡슐화한 것은 사용 가능 시간을 연장할 수 있기 때문에 바람직하다.
제2 조성물이 함유하는 라디칼 중합성 물질은 라디칼에 의해 중합하는 관능기를 갖는 물질이다. 이러한 라디칼 중합성 물질로서는 아크릴레이트(대응하는 메타크릴레이트도 포함하며, 이하 동일) 화합물, 아크릴옥시(대응하는 메타아크릴옥시도 포함하며, 이하 동일) 화합물, 말레이미드 화합물, 시트라콘이미드 수지, 나디이미드 수지 등을 들 수 있다. 라디칼 중합성 물질은 단량체 또는 올리고머의 상태에서 이용할 수도 있고, 단량체와 올리고머를 병용하는 것도 가능하다. 상기 아크릴레이트 화합물의 구체예로서는, 메틸아크릴레이트, 에틸아크릴레이트, 이소프로필아크릴레이트, 이소부틸아크릴레이트, 에틸렌글리콜디아크릴레이트, 디에틸렌글리콜디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 테트라메틸올메탄테트라아크릴레이트, 2-히드록시-1,3-디아크릴옥시프로판, 2,2-비스[4-(아크릴옥시메톡시)페닐]프로판, 2,2-비스[4-(아크릴옥시폴리에톡시)페닐]프로판, 디시클로펜테닐아크릴레이트, 트리시클로데카닐아크릴레이트, 트리스(아크릴로일옥시에틸)이소시아누레이트, 우레탄아크릴레이트 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 또한, 필요에 따라 하드로퀴논, 메틸에테르히드로퀴논류 등의 중합 금지제를 적절하게 이용할 수도 있다. 또한, 내열성의 향상 측면에서, 아크릴레이트 화합물이 디시클로펜테닐기, 트리시클로데카닐기 및 트리아진환으로 이루어지는 군에서 선택되는 적어도 1종의 치환기를 갖는 것이 바람직하다.
상기 말레이미드 화합물은 분자 중에 말레이미드기를 적어도 2개 이상 함유하는 것이다. 이러한 말레이미드 화합물로서는, 예를 들면 1-메틸-2,4-비스말레이미드벤젠, N,N'-m-페닐렌비스말레이미드, N,N'-p-페닐렌비스말레이미드, N,N'-m-톨루일렌비스말레이미드, N,N'-4,4-비페닐렌비스말레이미드, N,N'-4,4-(3,3'-디메틸비페닐렌)비스말레이미드, N,N'-4,4-(3,3'-디메틸디페닐메탄)비스말레이미드, N,N'-4,4-(3,3'-디에틸디페닐메탄)비스말레이미드, N,N'-4,4-디페닐메탄비스말레이미드, N,N'-4,4-디페닐프로판비스말레이미드, N,N'-3,3'-디페닐술폰비스말레이미드, N,N'-4,4-디페닐에테르비스말레이미드, 2,2-비스(4-(4-말레이미드페녹시)페닐)프로판, 2,2-비스(3-s-부틸-4,8-(4-말레이미드페녹시)페닐)프로판, 1,1-비스(4-(4-말레이미드페녹시)페닐)데칸, 4,4'-시클로헥실리덴-비스(1-(4-말레이미드페녹시)-2-시클로헥실벤젠, 2,2-비스(4-(4-말레이미드페녹시)페닐)헥사플루오로프로판을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
상기 시트라콘이미드 수지는 분자 중에 시트라콘이미드기를 적어도 1개 갖는 시트라콘이미드 화합물을 중합시켜 이루어지는 것이다. 시트라콘이미드 화합물로서는, 예를 들면 페닐시트라콘이미드, 1-메틸-2,4-비스시트라콘이미드벤젠, N,N'-m-페닐렌비스시트라콘이미드, N,N'-p-페닐렌비스시트라콘이미드, N,N'-4,4-비페닐렌비스시트라콘이미드, N,N'-4,4-(3,3-디메틸비페닐렌)비스시트라콘이미드, N,N'-4,4-(3,3-디메틸디페닐메탄)비스시트라콘이미드, N,N'-4,4-(3,3-디에틸디페닐메탄)비스시트라콘이미드, N,N'-4,4-디페닐메탄비스시트라콘이미드, N,N'-4,4-디페닐프로판비스시트라콘이미드, N,N'-4,4-디페닐에테르비스시트라콘이미드, N,N'-4,4-디페닐술폰비스시트라콘이미드, 2,2-비스(4-(4-시트라콘이미드페녹시)페닐)프로판, 2,2-비스(3-s-부틸-3,4-(4-시트라콘이미드페녹시)페닐)프로판, 1,1-비스(4-(4-시트라콘이미드페녹시)페닐)데칸, 4,4'-시클로헥실리덴-비스(1-(4-시트라콘이미드페녹시)페녹시)-2-시클로헥실벤젠, 2,2-비스(4-(4-시트라콘이미드페녹시)페닐)헥사플루오로프로판을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
상기 나디이미드 수지는 분자 중에 나디이미드기를 적어도 1개 갖고 있는 나디이미드 화합물을 중합하여 이루어지는 것이다. 나디이미드 화합물로서는, 예를 들면 페닐나디이미드, 1-메틸-2,4-비스나디이미드벤젠, N,N'-m-페닐렌비스나디이미드, N,N'-p-페닐렌비스나디이미드, N,N'-4,4-비페닐렌비스나디이미드, N,N'-4,4-(3,3-디메틸비페닐렌)비스나디이미드, N,N'-4,4-(3,3-디메틸디페닐메탄)비스나디이미드, N,N'-4,4-(3,3-디에틸디페닐메탄)비스나디이미드, N,N'-4,4-디페닐메탄비스나디이미드, N,N'-4,4-디페닐프로판비스나디이미드, N,N'-4,4-디페닐에테르비스나디이미드, N,N'-4,4-디페닐술폰비스나디이미드, 2,2-비스(4-(4-나디이미드페녹시)페닐)프로판, 2,2-비스(3-s-부틸-3,4-(4-나디이미드페녹시)페닐)프로판, 1,1-비스(4-(4-나디이미드페녹시)페닐)데칸, 4,4'-시클로헥실리덴-비스(1-(4-나디이미드페녹시)페녹시)-2-시클로헥실벤젠, 2,2-비스(4-(4-나디이미드페녹시)페닐)헥사플루오로프로판을 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
또한, 상기 라디칼 중합성 물질에 하기 화학식 I로 표시되는 인산에스테르 구조를 갖는 라디칼 중합성 물질을 병용하는 것이 바람직하다. 이 경우, 금속 등의 무기물 표면에 대한 접착 강도가 향상하기 때문에, 회로 전극 (32), (42)끼리의 접착에 바람직하다.
<화학식 I>
Figure pct00001
[상기 식 중, n은 1 내지 3의 정수를 나타냄]
인산에스테르 구조를 갖는 라디칼 중합성 물질은 무수인산과 2-히드록시에틸(메트)아크릴레이트를 반응시킴으로써 얻어진다. 인산에스테르 구조를 갖는 라디칼 중합성 물질로서, 구체적으로는 모노(2-메타크릴로일옥시에틸)애시드포스페이트, 디(2-메타크릴로일옥시에틸)애시드포스페이트 등이 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
상기 화학식 I로 표시되는 인산에스테르 구조를 갖는 라디칼 중합성 물질의 배합량은 라디칼 중합성 물질과 필요에 따라 배합하는 필름 형성재와의 합계 100 질량부에 대하여 0.01 내지 50 질량부인 것이 바람직하고, 0.5 내지 5 질량부가 보다 바람직하다.
상기 라디칼 중합성 물질은 알릴아크릴레이트와 병용하는 것도 가능하다. 이 경우, 알릴아크릴레이트의 배합량은 라디칼 중합성 물질과, 필요에 따라 배합되는 필름 형성재와의 합계 100 질량부에 대하여 0.1 내지 10 질량부인 것이 바람직하고, 0.5 내지 5 질량부가 보다 바람직하다.
제2 조성물이 함유하는, 가열에 의해 유리 라디칼을 발생하는 경화제는 가열에 의해 분해하여 유리 라디칼을 발생하는 경화제이다. 이러한 경화제로서는, 과산화 화합물, 아조계 화합물 등을 들 수 있다. 이러한 경화제는 목적으로 하는 접속 온도, 접속 시간, 가용 시간 등에 의해 적절하게 선정된다. 고반응성과 가용 시간의 향상 측면에서, 반감기 10 시간의 온도가 40℃ 이상, 또한 반감기 1분의 온도가 180℃ 이하인 유기 과산화물이 바람직하고, 반감기 10 시간의 온도가 60℃ 이상, 또한 반감기 1분의 온도가 170℃ 이하인 유기 과산화물이 보다 바람직하다.
상기 경화제의 배합량은 접속 시간을 25초 이하로 하는 경우, 라디칼 중합성 물질과 필요에 따라 배합되는 필름 형성재와의 합계 100 질량부에 대하여 2 내지 10 질량부인 것이 바람직하고, 4 내지 8 질량부인 것이 보다 바람직하다. 이에 따라 충분한 반응률을 얻을 수 있다. 또한, 접속 시간을 한정하지 않은 경우의 경화제의 배합량은 라디칼 중합성 물질과 필요에 따라 배합되는 필름 형성재와의 합계 100 질량부에 대하여 0.05 내지 20 질량부인 것이 바람직하고, 0.1 내지 10 질량부인 것이 보다 바람직하다.
제2 조성물이 함유하는, 가열에 의해 유리 라디칼을 발생하는 경화제의 구체예로서는, 디아실퍼옥시드, 퍼옥시디카보네이트, 퍼옥시에스테르퍼옥시케탈, 디알킬퍼옥시드, 히드로퍼옥시드, 실릴퍼옥시드 등을 들 수 있다. 또한, 회로 전극 (32), (42)의 부식을 억제한다는 관점에서, 함유되는 염소 이온이나 유기산의 농도가 5000 ppm 이하인 경화제가 바람직하고, 또한 가열 분해 후에 발생하는 유기산이 적은 경화제가 보다 바람직하다. 이러한 경화제의 구체예로서는, 퍼옥시에스테르, 디알킬퍼옥시드, 히드로퍼옥시드, 실릴퍼옥시드 등을 들 수 있으며, 고반응성이 얻어지는 퍼옥시에스테르로부터 선정된 경화제가 보다 바람직하다. 또한, 상기 경화제는 적절하게 혼합하여 사용할 수 있다.
퍼옥시에스테르로서는, 쿠밀퍼옥시네오데카노에이트, 1,1,3,3-테트라메틸부틸퍼옥시네오데카노에이트, 1-시클로헥실-1-메틸에틸퍼옥시네오데카노에이트, t-헥실퍼옥시네오데카노데이트, t-부틸퍼옥시피발레이트, 1,1,3,3-테트라메틸부틸퍼옥시-2-에틸헥사노에이트, 2,5-디메틸-2,5-디(2-에틸헥사노일퍼옥시)헥산, 1-시클로헥실-1-메틸에틸퍼옥시-2-에틸헥사노에이트, t-헥실퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시이소부티레이트, 1,1-비스(t-부틸퍼옥시)시클로헥산, t-헥실퍼옥시이소프로필모노카보네이트, t-부틸퍼옥시-3,5,5-트리메틸헥사노에이트, t-부틸퍼옥시라우레이트, 2,5-디메틸-2,5-디(m-톨루오일퍼옥시)헥산, t-부틸퍼옥시이소프로필모노카보네이트, t-부틸퍼옥시-2-에틸헥실모노카보네이트, t-헥실퍼옥시벤조에이트, t-부틸퍼옥시아세테이트 등을 들 수 있다.
디알킬퍼옥시드로서는 α,α'-비스(t-부틸퍼옥시)디이소프로필벤젠, 디쿠밀퍼옥시드, 2,5-디메틸-2,5-디(t-부틸퍼옥시)헥산, t-부틸쿠밀퍼옥시드 등을 들 수 있다.
히드로퍼옥시드로서 디이소프로필벤젠히드로퍼옥시드, 쿠멘히드로퍼옥시드 등을 들 수 있다.
디아실퍼옥시드로서는 이소부틸퍼옥시드, 2,4-디클로로벤조일퍼옥시드, 3,5,5-트리메틸헥사노일퍼옥시드, 옥타노일퍼옥시드, 라우로일퍼옥시드, 스테아로일퍼옥시드, 숙시닉퍼옥시드, 벤조일퍼옥시톨루엔, 벤조일퍼옥시드 등을 들 수 있다.
퍼옥시디카보네이트로서는 디-n-프로필퍼옥시디카보네이트, 디이소프로필퍼옥시디카보네이트, 비스(4-t-부틸시클로헥실)퍼옥시디카보네이트, 디-2-에톡시메톡시퍼옥시디카보네이트, 디(2-에틸헥실퍼옥시)디카보네이트, 디메톡시부틸퍼옥시디카보네이트, 디(3-메틸-3-메톡시부틸퍼옥시)디카보네이트 등을 들 수 있다.
퍼옥시케탈로서는, 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산, 1,1-비스(t-헥실퍼옥시)시클로헥산, 1,1-비스(t-부틸퍼옥시)-3,3,5-트리메틸시클로헥산, 1,1-(t-부틸퍼옥시)시클로도데칸, 2,2-비스(t-부틸퍼옥시)데칸 등을 들 수 있다.
실릴퍼옥시드로서는, t-부틸트리메틸실릴퍼옥시드, 비스(t-부틸)디메틸실릴퍼옥시드, t-부틸트리비닐실릴퍼옥시드, 비스(t-부틸)디비닐실릴퍼옥시드, 트리스(t-부틸)비닐실릴퍼옥시드, t-부틸트리알릴실릴퍼옥시드, 비스(t-부틸)디알릴실릴퍼옥시드, 트리스(t-부틸)알릴실릴퍼옥시드 등을 들 수 있다.
이들 경화제는 단독으로 또는 2종 이상을 혼합하여 사용할 수가 있고, 분해촉진제, 억제제 등을 혼합하여 이용할 수도 있다. 또한, 이들 경화제를 폴리우레탄계, 폴리에스테르계의 고분자 물질 등으로 피복하여 마이크로캡슐화할 수도 있다. 마이크로캡슐화한 경화제는 사용 가능 시간이 연장되기 때문에 바람직하다.
본 실시 형태의 필름상 회로 접속 재료에는 필요에 따라서 필름 형성재를 첨가하여 이용할 수도 있다. 필름 형성재는 액상물을 고형화하여 구성 조성물을 필름 형상으로 한 경우에, 그 필름의 취급을 용이하게 하여, 용이하게 찢어지거나, 깨어지거나, 달라붙거나 하지 않는 기계적 특성 등을 부여하는 것으로서, 통상의 상태(상온상압)에서 필름으로서의 취급이 가능한 것이다. 필름 형성재로서는, 페녹시 수지, 폴리비닐포르말 수지, 폴리스티렌 수지, 폴리비닐부티랄 수지, 폴리에스테르 수지, 폴리아미드 수지, 크실렌 수지, 폴리우레탄 수지 등을 들 수 있다. 이들 중에서도, 접착성, 상용성, 내열성, 기계적 강도가 우수한 점에서 페녹시 수지가 바람직하다.
페녹시 수지는 2관능 페놀류와 에피할로히드린을 고분자화할 때까지 반응시키거나, 또는 2관능 에폭시 수지와 2관능 페놀류를 중부가시킴으로써 얻어지는 수지이다. 페녹시 수지는 예를 들면 2관능 페놀류 1몰과 에피할로히드린 0.985 내지 1.015몰을 알칼리 금속수산화물 등의 촉매의 존재 하에서, 비반응성 용매 중에서 40 내지 120℃의 온도에서 반응시킴으로써 얻을 수 있다. 또한, 페녹시 수지로서는, 수지의 기계적 특성이나 열적 특성 측면에서는, 특히 2관능성 에폭시 수지와 2관능성 페놀류의 배합 당량비를 에폭시기/페놀 수산기=1/0.9 내지 1/1.1로 하고, 알칼리 금속 화합물, 유기 인계 화합물, 환상 아민계 화합물 등의 촉매의 존재 하에서, 비점이 120℃ 이상인 아미드계, 에테르계, 케톤계, 락톤계, 알코올계 등의 유기 용제 중에서, 반응 고형분이 50 질량％ 이하의 조건에서 50 내지 200℃에서 가열하여 중부가 반응시켜 얻은 것이 바람직하다.
상기 2관능 에폭시 수지로서는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비페닐디글리시딜에테르, 메틸 치환 비페닐디글리시딜에테르 등을 들 수 있다. 2관능 페놀류는 2개의 페놀성 수산기를 갖는 것이다. 2관능 페놀류로서는, 예를 들면 히드로퀴논류, 비스페놀 A, 비스페놀 F, 비스페놀 AD, 비스페놀 S, 비스페놀플루오렌, 메틸 치환 비스페놀플루오렌, 디히드록시비페닐, 메틸 치환 디히드록시비페닐 등의 비스페놀류 등을 들 수 있다. 페녹시 수지는 라디칼 중합성의 관능기나, 그 밖의 반응성 화합물에 의해 변성(예를 들면, 에폭시 변성)되어 있을 수도 있다. 페녹시 수지는 단독으로 또는 2종 이상을 혼합하여 이용할 수도 있다.
본 실시 형태의 필름상 회로 접속 재료는 또한 아크릴산, 아크릴산에스테르, 메타크릴산에스테르 및 아크릴로니트릴 중 적어도 하나를 단량체 성분으로 한 중합체 또는 공중합체를 포함하고 있을 수도 있다. 여기서, 응력 완화가 우수하다는 점에서, 글리시딜에테르기를 함유하는 글리시딜아크릴레이트나 글리시딜메타크릴레이트를 포함하는 공중합체계 아크릴 고무를 병용하는 것이 바람직하다. 이들 아크릴 고무의 중량 평균 분자량은 접착제의 응집력을 높이는 점에서 20만 이상이 바람직하다.
본 실시 형태의 필름상 회로 접속 재료는 또한 고무 미립자, 충전제, 연화제, 촉진제, 노화 방지제, 착색제, 난연화제, 틱소트로픽제, 커플링제, 페놀 수지, 멜라민 수지, 이소시아네이트류 등을 함유할 수도 있다.
고무 미립자는 그 평균 입경이 배합하는 도전 입자 (12)의 평균 입경의 2배 이하이고, 또한 실온(25℃)에서의 저장 탄성률이 도전 입자 (12) 및 접착제 조성물의 실온에서의 저장 탄성률의 1/2 이하인 것이면 좋다. 특히, 고무 미립자의 재질이 실리콘, 아크릴에멀전, SBR, NBR, 폴리부타디엔 고무인 미립자는 단독으로 또는 2종 이상을 혼합하여 이용하는 것이 바람직하다. 3차원 가교한 이들 고무 미립자는 내용제성이 우수하여, 접착제 조성물 중에 용이하게 분산된다.
회로 접속 재료에 충전제를 함유시킬 수도 있다. 이에 따라, 회로 전극 (32), (42) 사이의 전기 특성의 접속 신뢰성 등이 향상된다. 충전제는 그 최대 직경이 도전 입자 (12)의 입경의 1/2 이하이면 사용할 수 있다. 또한, 도전성을 갖지 않는 입자를 병용하는 경우에는, 도전성을 갖지 않는 입자의 직경 이하이면 사용할 수 있다. 충전제의 배합량은 접착제 조성물 100 부피부에 대하여 5 내지 60 부피부인 것이 바람직하다. 배합량이 60 부피부를 초과하면 접속 신뢰성 향상 효과가 포화하는 경향이 있고, 다른 한편 5 부피부 미만이면 충전제 첨가의 효과가 불충분해지는 경향이 있다.
상기 커플링제로서는 비닐기, 아크릴기, 에폭시기 또는 이소시아네이트기를 함유하는 화합물이 접착성이 향상하기 때문에 바람직하다.
[회로 부재의 접속 구조]
본 발명에 따른 회로 부재의 접속 구조의 일 실시 형태에 대해서 상세히 설명한다. 도 1에 도시된 바와 같이 본 실시 형태의 회로 부재의 접속 구조 (1)은 서로 대향하는 제1 회로 부재 (30) 및 제2 회로 부재 (40)을 구비한다. 제1 회로 부재 (30)과 제2 회로 부재 (40) 사이에는 이들을 접속하는 회로 접속 부재 (10)이 설치되어 있다. 회로 접속 부재 (10)은 상술한 본 실시 형태의 필름상 회로 접속 재료를 경화 처리함으로써 형성된다.
제1 회로 부재 (30)은 제1 회로 기판 (31)과, 회로 기판 (31)의 주면 (31a) 상에 형성되는 제1 회로 전극 (32)를 구비하고 있다. 제2 회로 부재 (40)은 회로 기판 (41)과, 제2 회로 기판 (41)의 주면 (41a) 상에 형성되는 제2 회로 전극 (42)를 구비하고 있다. 제1 회로 기판 (31)의 주면 (31a)에 형성된 제1 회로 전극 (32)와, 제2 회로 기판 (41)의 주면 (41a)에 형성된 제2 회로 전극 (42)는 서로 대향하고 있다. 또한, 회로 기판 (31), (41)에 있어서, 회로 전극 (32), (42)의 표면은 평탄하게 되어 있다. 또한, 본 발명에 있어서 「회로 전극의 표면이 평탄하다」란 회로 전극의 표면의 요철이 20 nm 이하인 것을 말한다.
회로 접속 부재 (10)은 접착제 수지 조성물이 경화함으로써 형성된 절연성 물질 (11)과 도전 입자 (12)를 함유하고 있다. 회로 부재의 접속 구조 (1)에서는 대향하는 제1 회로 전극 (32)와 제2 회로 전극 (42)가 회로 접속 부재 (10)에 함유되는 도전 입자 (12)를 통해 전기적으로 접속되어 있다. 즉, 도전 입자 (12)가 제1 회로 전극 (32) 및 제2 회로 전극 (42)의 쌍방에 직접 접촉하고 있다. 구체적으로는 도전 입자 (12)의 금속층 (22)(최외층)에 형성된 돌기부 (14)가 절연성 물질 (11)을 관통하여 제1 회로 전극 (32) 및 제2 회로 전극 (42)의 쌍방에 접촉하고 있다. 또한, 돌기부 (14)가 회로 전극 (32), (42)에 파고들기 때문에, 도전 입자 (12)와 회로 전극 (32), (42)의 접촉 면적이 증가한다. 이 때문에, 회로 전극 (32), (42) 사이의 접속 저항이 충분히 감소되어, 회로 전극 (32), (42) 사이의 양호한 전기적 접속이 가능해진다. 따라서, 회로 전극 (32), (42) 사이의 전류의 흐름을 원활하게 할 수 있어, 회로가 갖는 기능을 충분히 발휘할 수 있다.
제1 회로 전극 (32) 또는 제2 회로 전극 (42)의 두께는 50 nm 이상인 것이 바람직하다. 두께가 50 nm 미만인 경우, 회로 접속 재료 중에 포함되는 도전 입자 표면의 돌기부 (14)가 회로 부재끼리의 압착 시에 회로 전극 (32), (42)를 관통하여 회로 기판 (31), (41)과 접촉하여 버릴 우려가 있어, 회로 전극 (32), (42)와 도전 입자 (12)의 접촉 면적이 감소하여 접속 저항이 상승하는 경향이 있다.
회로 전극 (32), (42)의 재질로서는, Au, Ag, Sn, Pt 족의 금속 또는 인듐-주석 산화물(ITO), 인듐-아연 산화물(IZO), Al, Cr을 들 수 있는데, ITO 또는 IZO가 바람직하다. 회로 전극 (32), (42)가 ITO 또는 IZO로 이루어지는 경우, 회로 전극 사이의 전기적 접속 및 전기 특성의 장기간 신뢰성을 향상시키는 효과가 현저해진다. 또한, 회로 전극 (32), (42)는 그 전체가 상기 물질로 구성되어 있지만, 회로 전극 표면만이 상기 물질로 구성되어 있을 수도 있다.
회로 기판 (31), (41)의 재질은 특별히 제한되지 않지만, 통상은 유기 절연성 물질, 유리 또는 실리콘이다.
제1 회로 부재 (30) 및 제2 회로 부재 (40)의 구체예로서는, 반도체칩, 저항체칩, 컨덴서칩 등의 칩 부품, 인쇄 기판 등의 기판을 들 수 있다. 이들 회로 부재에는 회로 전극(회로 단자)이 통상은 다수 설치되어 있다. 또한, 경우에 따라서는, 회로 부재에 회로 전극이 단수 설치되어 있을 수도 있다.
회로 부재의 접속 구조 (1)의 형태로서는, IC 칩과 칩탑재 기판과의 접속 구조, 전기 회로 상호의 접속 구조의 형태도 있다.
제1 회로 전극 (32) 또는 제2 회로 전극 (42)의 적어도 한쪽의 표면적은 15000 ㎛2 이하이고, 또한 제1 회로 전극 (32)와 제2 회로 전극 (42) 사이에서의 평균 도전 입자수가 3개 이상인 것이 바람직하다. 여기서, 평균 도전 입자수란 회로 전극 1개당의 도전 입자 (12)의 수의 평균치를 말한다. 이 경우, 대향하는 회로 전극 (32), (42) 사이의 접속 저항을 보다 충분히 감소할 수 있다. 또한, 평균 도전 입자수가 6개 이상인 경우에는, 더욱 양호한 접속 저항을 달성할 수 있다. 이것은, 대향하는 회로 전극 (32), (42) 사이의 접속 저항이 충분히 낮아지기 때문이다. 또한 회로 전극 (32), (42) 사이에서의 평균 도전 입자수가 2개 이하인 경우에는 접속 저항이 높아져서 전자 회로가 정상적으로 동작하지 않게 되는 경향이 있다.
[회로 부재의 접속 구조의 제조 방법]
다음으로, 상술한 회로 부재의 접속 구조 (1)의 제조 방법에 대해서 설명한다. 우선, 제1 회로 부재 (30)과, 제2 회로 부재 (40)과, 회로 접속 재료를 준비한다.
회로 접속 재료로서 필름상 회로 접속 재료를 준비한다. 필름상 회로 접속 재료의 두께는 10 내지 50 ㎛인 것이 바람직하다.
다음으로, 제1 회로 부재 (30)의 위에 필름상 회로 접속 재료를 싣는다. 그리고, 제1 회로 부재 (30)의 회로 전극 (32)와, 제2 회로 부재 (40)의 회로 전극 (42)가 중첩되도록 제2 회로 부재 (40)을 필름상 회로 접속 재료의 위에 싣는다. 이와 같이 하여, 제1 회로 부재 (30)과 제2 회로 부재 (40) 사이에 필름상 회로 접속 재료를 개재시킨다. 이 때, 필름상 회로 접속 재료는 필름상으로, 취급이 용이하기 때문에, 제1 회로 부재 (30)과 제2 회로 부재 (40)을 접속할 때에, 이들의 사이에 용이하게 개재시킬 수 있어, 제1 회로 부재 (30)과 제2 회로 부재 (40)의 접속 작업을 용이하게 행할 수 있다.
다음으로, 제1 회로 부재 (30) 및 제2 회로 부재 (40)을 통해 필름상 회로 접속 재료를 가열하면서 가압하여 경화 처리를 실시하여, 제1 회로 부재 (30)과 제2 회로 부재 (40) 사이에 회로 접속 부재 (10)을 형성한다. 경화 처리는 일반적인 방법에 의해 행하는 것이 가능하고, 그 방법은 접착제 조성물에 의해 적절하게 선택된다.
본 실시 형태에서는, 필름상 회로 접속 재료 중의 도전 입자 (12)의 최외층(금속층 (22))는 비커스 경도가 300 Hv 이상인 금속으로 구성되어 있기 때문에, 종래의 도전 입자의 최외층을 구성하는 Au보다도 딱딱하다. 그 때문에, 필름상 회로 접속 재료의 경화 처리에 있어서, 도전 입자 (12)의 금속층 (22)로부터 돌출한 돌기부 (14)는 종래의 도전 입자의 경우에 비하여 제1 또는 제2 회로 전극 (32), (42)의 최외층(전극 표면)에 보다 깊게 파고들어, 도전 입자 (12)와 회로 전극 (32), (42)의 접촉 면적이 증가한다. 또한, 도전 입자 (12)의 직경에 따라서 도전 입자 (12)의 경도가 최적화되어 있기 때문에, 도전 입자 (12)가 적절히 편평하여, 회로 전극 (32), (42)와 도전 입자 (12)의 접촉 면적이 커져, 제1 및 제2 회로 전극 (32), (42) 사이의 접속 저항이 작아진다. 이와 같이, 도전 입자 (12)와 제1 및 제2 회로 전극 (32), (42)가 확실하게 접촉한 상태에서 필름상 회로 접속 재료 중의 접착제 조성물을 경화하면, 제1 회로 부재 (30)과 제2 회로 부재 (40)의 높은 접착 강도가 실현됨과 동시에, 회로 전극 (32), (42) 사이의 접속 저항이 작은 상태가 장기간에 걸쳐 유지된다.
즉, 본 실시 형태에서는, 도전 입자 (12)의 직경에 대응하여 도전 입자 (12)의 경도를 최적화하고, 또한 비커스 경도가 300 Hv 이상인 금속으로 이루어지는 최외층의 일부를 외측으로 돌출시켜서 돌기부를 형성시키는 것에 의해 비로소, 제1 또는 제2 회로 전극 (32), (42)의 표면에서의 요철의 유무에 상관없이, 대향하는 회로 전극 (32), (42) 사이의 접속 저항을 충분히 감소하여, 회로 전극 (32), (42) 사이의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 (32), (42) 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있다.
이상, 본 발명에 따른 필름상 회로 접속 재료의 바람직한 실시 형태에 대해서 설명했지만, 본 발명은 반드시 상술한 실시 형태에 한정되는 것은 아니다.
예를 들면, 상기 실시 형태에서는, 필름상 회로 접속 재료를 이용하여 회로 부재의 접속 구조를 제조하고 있지만, 필름상이 아닌 회로 접속 재료를 이용할 수도 있다. 예를 들면, 회로 접속 재료를 용매에 용해시킨 용액을 제1 회로 부재 (30) 또는 제2 회로 부재 (40)의 한쪽에 도포하여 건조시키고, 건조 후의 도포물 상에 다른쪽의 회로 부재를 싣는 것에 의해, 제1 및 제2 회로 부재 (30), (40) 사이에 회로 접속 재료를 개재시킬 수 있다.
또한, 회로 부재의 접속 구조 (1)에는 절연층이 설치되어 있지 않지만, 제1 회로 부재 (30)에 있어서, 제1 회로 전극 (32)에 인접하여 제1 절연층이 형성될 수도 있고, 제2 회로 부재 (40)에 있어서, 제2 회로 전극 (42)에 인접하여 제2 절연층이 형성되어 있을 수도 있다. 절연층은 절연 재료로 구성되어 있으면 특별히 제한되지 않지만, 통상은 유기 절연성 물질, 이산화규소 또는 질화규소로 구성된다.
[실시예]
(도전 입자의 제조)
테트라메틸올메탄테트라아크릴레이트, 디비닐벤젠 및 스티렌 단량체의 혼합비를 바꾸고, 중합 개시제로서 벤조일퍼옥시드를 이용하여 현탁 중합하고, 분급함으로써, 입경 및 경도가 서로 다른 26 종류의 핵체를 얻었다. 얻어진 각 핵체를 무전해 Ni 도금 처리함으로써 표 1에 나타내는 도전 입자 No.1 내지 26을 얻었다. 또한, Ni 도금 처리 시에, 도금액의 투입량, 처리 온도 및 처리 시간을 적절하게 조정하여 도금 두께를 변경함으로써 도전 입자 No.1 내지 25의 표면(최외층)에 Ni로 이루어지는 돌기부를 형성하였다. 도전 입자 No.26에는 돌기부를 형성하지 않았다.
또한, 돌기부를 갖는 Ni 입자 상에 Au를 치환 도금함으로써, Au로 이루어지는 복수의 돌기부를 갖는 Au 층을 형성하여 도전 입자 No.27을 얻었다.
또한, 도전 입자 No.1 내지 26의 경우와 같이 핵체에 Ni 도금을 행하여 얻은 도전 입자의 표면에 대하여 추가로 Au를 25 nm 두께로 치환 도금함으로써, 균일한 두께를 갖고, Au로 이루어지는 최외층을 갖는 도전 입자 No.28을 얻었다.
도전 입자의 경도는 미소 압축 시험기(가부시끼가이샤 시마즈 세이사꾸쇼 제조)를 이용하여 도전 입자의 직경으로부터 도전 입자를 10％ 변형시켰을 때의 가중 P(단위: MPa 또는 Kgf), 도전 입자의 반경 r(단위: mm), 및 압축 시의 변위 Δ(단위: mm)로부터 하기 수학식 1에 의해 구하였다.
Figure pct00002
또한, 복수의 도전 입자 No.1을 카본 양면 테이프를 붙인 시료대에 균일하게 싣고, 전자현미경(히따찌 세이사꾸쇼 제조, S-800)을 이용하여 시야에 10개 이상 50개 이하의 도전 입자가 들어가도록 배율을 조정하고, 도전 입자 No.1의 입경, 돌기부의 높이, 인접하는 돌기 사이 거리를 측정하였다. 여기서, 입경에 대해서는, 임의로 골라낸 10개의 도전 입자의 직경의 평균치로 하였다. 돌기부의 높이 및 인접하는 돌기 사이의 거리에 대해서는, 임의로 골라낸 3개의 도전 입자의 돌기 높이 및 돌기 사이 거리를 임의로 각각 5점 측정하고, 얻어진 15개의 데이터의 평균치로 하였다. 또한, 도전 입자 No.2 내지 28의 입경, 돌기부의 높이, 인접하는 돌기 사이 거리도 도전 입자 No.1과 동일한 방법으로 측정하였다.
Figure pct00003
(회로 접속 재료 1의 제조)
비스페놀 A형 에폭시 수지와, 분자 내에 플루오렌환 구조를 갖는 페놀 화합물(4,4'-(9-플루오레닐리덴)-디페닐)로부터 페녹시 수지를 합성하고, 이 수지를 질량비로 톨루엔/아세트산에틸=50/50의 혼합 용제에 용해하여, 고형분 40 질량％의 용액으로 하였다. 다음으로, 고무 성분으로서 아크릴 고무(부틸아크릴레이트 40 중량부-에틸아크릴레이트 30 중량부-아크릴로니트릴 30 중량부-글리시딜메타크릴레이트 3 중량부의 공중합체, 중량 평균 분자량 80만)를 준비하고, 이 아크릴 고무를 질량비로 톨루엔/아세트산에틸=50/50의 혼합 용제에 용해하여, 고형분 15 질량％의 용액으로 하였다. 또한, 마이크로캡슐형 잠재성 경화제(마이크로캡슐화된 아민계 경화제)와, 비스페놀 F형 에폭시 수지와, 나프탈렌형 에폭시 수지를, 질량비34:49:17로 함유하는 액상의 경화제 함유 에폭시 수지(에폭시 당량: 202)를 준비하였다.
상기 재료를 고형분 질량으로 페녹시 수지/아크릴 고무/경화제 함유 에폭시 수지=20 g/30 g/50 g의 비율로 배합하여 접착제 조성물 함유액을 제조하였다. 이 접착제 조성물 함유액 100 질량부에 대하여 도전 입자 No.1을 5 질량부 분산시켜 회로 접속 재료 함유액을 제조하였다. 이 회로 접속 재료 함유액을, 한쪽면을 표면 처리한 두께 50 ㎛의 폴리에틸렌테레프탈레이트(PET) 필름에 도공 장치를 이용하여 도포하고, 70℃에서 3분의 열풍 건조에 의해, PET 필름 상에 두께가 20 ㎛인 필름상의 회로 접속 재료 1을 얻었다.
(회로 접속 재료 2의 제조)
페녹시 수지(유니온 카바이드 가부시끼가이샤 제조, 상품명 PKHC, 평균 중량 분자량 5000) 50 g을, 톨루엔/아세트산에틸=50/50(질량비)의 혼합 용제에 용해하여 고형분 40 질량％의 페녹시 수지 용액으로 하였다. 평균 중량 분자량 800의 폴리카프로락톤디올 400 질량부, 2-히드록시프로필아크릴레이트 131 질량부, 촉매로서의 디부틸주석디라우레이트 0.5 질량부 및 중합 금지제로서의 히드로퀴논모노메틸에테르 1.0 질량부를 교반하면서 50℃로 가열하여 혼합하였다. 이어서, 이 혼합액에 이소포론디이소시아네이트 222 질량부를 적하하고 다시 교반하면서 80℃로 승온하여 우레탄화 반응을 행하였다. 이소시아네이트기의 반응률이 99％ 이상으로 된 것을 확인한 후, 반응 온도를 낮추어서 우레탄아크릴레이트를 얻었다.
이어서, 상기 페녹시 수지 용액으로부터 고형분이 50 g 포함되도록 양을 달아 취한 페녹시 수지 용액과, 상기 우레탄아크릴레이트 49 g과, 인산에스테르형아크릴레이트 1 g과, 가열에 의해 유리 라디칼을 발생하는 경화제로서의 t-헥실퍼옥시-2-에틸헥사노에이트 5 g을 혼합하여 접착제 조성물 함유액을 얻었다. 그리고, 이 접착제 조성물 함유액 100 질량부에 대하여 도전 입자 No.1을 5 질량부 분산시켜 회로 접속 재료 함유액을 제조하였다. 그리고, 이 회로 접속 재료 함유액을, 한쪽면을 표면 처리한 두께 50 ㎛의 PET 필름에 도공 장치를 이용하여 도포하고, 70℃에서 3분의 열풍 건조에 의해, PET 필름 상에 두께가 20 ㎛인 필름상의 회로 접속 재료 2를 얻었다.
(회로 접속 재료 3 내지 29의 제조)
상기 회로 접속 재료 1에 있어서의 도전 입자 No.1 대신에 도전 입자 No.2 내지 28을 이용한 외에는 회로 접속 재료 1과 동일한 방법에 의해 필름상의 회로 접속 재료 3 내지 29를 각각 얻었다.
(실시예 1)
제1 회로 부재로서, 폴리이미드 필름(두께 38 ㎛)과, Sn 도금 Cu박(두께 8 ㎛)으로 이루어지는 2층 구조를 갖는 연성 회로판(이하, 「FPC」라고 함)을 준비하였다. 이 FPC의 회로에 대해서는 라인폭 18 ㎛, 피치 50 ㎛로 하였다.
제2 회로 부재로서, 표면 상에 ITO 회로 전극(전극 막두께: 50 nm, 표면 저항<20Ω)을 구비하는 유리 기판(두께 1.1 mm)을 준비하였다. 이 제2 회로 부재의 회로에 대해서는 라인폭 25 ㎛, 피치 50 ㎛로 하였다.
다음으로, 제2 회로 부재 상에 소정의 크기(1.5×30 mm)로 재단한 회로 접속 재료 1을 첩부하고, 70℃, 1.0 MPa에서 5초간 가열, 가압을 행하여 가접속하였다. 이어서, PET 필름을 박리한 후, FPC와 제2 회로 부재 사이에 회로 접속 재료 1을 끼우도록 FPC를 배치하고, FPC의 회로와 제2 회로 부재의 회로의 위치 정렬을 행하였다. 이어서, 180℃, 3 MPa, 15초의 조건으로, FPC 상측으로부터 가열, 가압을 행하여, FPC와 제2 회로 부재를 본접속하였다. 이렇게 해서, 실시예 1의 회로 부재의 접속 구조를 얻었다.
(실시예 2)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 표면 상에 IZO 회로 전극(전극 막두께: 50 nm, 표면 저항<20Ω)을 구비하는 유리 기판(두께 1.1 mm)을 준비하였다. 이 제2 회로 부재의 회로에 대해서는 라인폭 25 ㎛, 피치 50 ㎛로 하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 1에 의한 가접속, 본접속을 행하여 실시예 2의 회로 부재의 접속 구조를 얻었다.
(실시예 3)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 제2 회로 부재 상에 소정의 크기(1.5×30 mm)로 재단한 회로 접속 재료 2를 첩부하고, 70℃, 1.0 MPa에서 3초간 가열, 가압을 행하여 가접속하였다. 이어서, PET 필름을 박리한 후, FPC와 제2 회로 부재 사이에 회로 접속 재료 2를 끼우도록 FPC를 배치하고, FPC의 회로와 제2 회로 부재의 회로의 위치 정렬을 행하였다. 이어서, 170℃, 3 MPa, 10초의 조건으로 FPC 상측으로부터 가열, 가압을 행하여 FPC와 제2 회로 부재를 본접속하여 실시예 3의 회로 부재의 접속 구조를 얻었다.
(실시예 4)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 3의 접속 방법과 동일하게 회로 접속 재료 2에 의한 가접속, 본접속을 행하여 실시예 4의 회로 부재의 접속 구조를 얻었다.
(실시예 5)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 3에 의한 가접속, 본접속을 행하여 실시예 5의 회로 부재의 접속 구조를 얻었다.
(실시예 6)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 3에 의한 가접속, 본접속을 행하여 실시예 6의 회로 부재의 접속 구조를 얻었다.
(실시예 7)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 4에 의한 가접속, 본접속을 행하여 실시예 7의 회로 부재의 접속 구조를 얻었다.
(실시예 8)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 4에 의한 가접속, 본접속을 행하여 실시예 8의 회로 부재의 접속 구조를 얻었다.
(실시예 9)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 7에 의한 가접속, 본접속을 행하여 실시예 9의 회로 부재의 접속 구조를 얻었다.
(실시예 10)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 7에 의한 가접속, 본접속을 행하여 실시예 10의 회로 부재의 접속 구조를 얻었다.
(실시예 11)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 8에 의한 가접속, 본접속을 행하여 실시예 11의 회로 부재의 접속 구조를 얻었다.
(실시예 12)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 8에 의한 가접속, 본접속을 행하여 실시예 12의 회로 부재의 접속 구조를 얻었다.
(실시예 13)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 9에 의한 가접속, 본접속을 행하여 실시예 13의 회로 부재의 접속 구조를 얻었다.
(실시예 14)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 9에 의한 가접속, 본접속을 행하여 실시예 14의 회로 부재의 접속 구조를 얻었다.
(실시예 15)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 12에 의한 가접속, 본접속을 행하여 실시예 15의 회로 부재의 접속 구조를 얻었다.
(실시예 16)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 12에 의한 가접속, 본접속을 행하여 실시예 16의 회로 부재의 접속 구조를 얻었다.
(실시예 17)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 13에 의한 가접속, 본접속을 행하여 실시예 17의 회로 부재의 접속 구조를 얻었다.
(실시예 18)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 13에 의한 가접속, 본접속을 행하여 실시예 18의 회로 부재의 접속 구조를 얻었다.
(실시예 19)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 14에 의한 가접속, 본접속을 행하여 실시예 19의 회로 부재의 접속 구조를 얻었다.
(실시예 20)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 14에 의한 가접속, 본접속을 행하여 실시예 20의 회로 부재의 접속 구조를 얻었다.
(실시예 21)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 17에 의한 가접속, 본접속을 행하여 실시예 21의 회로 부재의 접속 구조를 얻었다.
(실시예 22)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 17에 의한 가접속, 본접속을 행하여 실시예 22의 회로 부재의 접속 구조를 얻었다.
(실시예 23)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 18에 의한 가접속, 본접속을 행하여 실시예 23의 회로 부재의 접속 구조를 얻었다.
(실시예 24)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 18에 의한 가접속, 본접속을 행하여 실시예 24의 회로 부재의 접속 구조를 얻었다.
(실시예 25)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 19에 의한 가접속, 본접속을 행하여 실시예 25의 회로 부재의 접속 구조를 얻었다.
(실시예 26)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 19에 의한 가접속, 본접속을 행하여 실시예 26의 회로 부재의 접속 구조를 얻었다.
(실시예 27)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 22에 의한 가접속, 본접속을 행하여 실시예 27의 회로 부재의 접속 구조를 얻었다.
(실시예 28)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 22에 의한 가접속, 본접속을 행하여 실시예 28의 회로 부재의 접속 구조를 얻었다.
(실시예 29)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 23에 의한 가접속, 본접속을 행하여 실시예 29의 회로 부재의 접속 구조를 얻었다.
(실시예 30)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 23에 의한 가접속, 본접속을 행하여 실시예 30의 회로 부재의 접속 구조를 얻었다.
(실시예 31)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 24에 의한 가접속, 본접속을 행하여 실시예 31의 회로 부재의 접속 구조를 얻었다.
(실시예 32)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 24에 의한 가접속, 본접속을 행하여 실시예 32의 회로 부재의 접속 구조를 얻었다.
(비교예 1)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 5에 의한 가접속, 본접속을 행하여 비교예 1의 회로 부재의 접속 구조를 얻었다.
(비교예 2)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 5에 의한 가접속, 본접속을 행하여 비교예 2의 회로 부재의 접속 구조를 얻었다.
(비교예 3)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 6에 의한 가접속, 본접속을 행하여 비교예 3의 회로 부재의 접속 구조를 얻었다.
(비교예 4)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 6에 의한 가접속, 본접속을 행하여 비교예 4의 회로 부재의 접속 구조를 얻었다.
(비교예 5)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 10에 의한 가접속, 본접속을 행하여 비교예 5의 회로 부재의 접속 구조를 얻었다.
(비교예 6)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 10에 의한 가접속, 본접속을 행하여 비교예 6의 회로 부재의 접속 구조를 얻었다.
(비교예 7)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 11에 의한 가접속, 본접속을 행하여 비교예 7의 회로 부재의 접속 구조를 얻었다.
(비교예 8)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 11에 의한 가접속, 본접속을 행하여 비교예 8의 회로 부재의 접속 구조를 얻었다.
(비교예 9)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 15에 의한 가접속, 본접속을 행하여 비교예 9의 회로 부재의 접속 구조를 얻었다.
(비교예 10)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 15에 의한 가접속, 본접속을 행하여 비교예 10의 회로 부재의 접속 구조를 얻었다.
(비교예 11)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 16에 의한 가접속, 본접속을 행하여 비교예 11의 회로 부재의 접속 구조를 얻었다.
(비교예 12)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 16에 의한 가접속, 본접속을 행하여 비교예 12의 회로 부재의 접속 구조를 얻었다.
(비교예 13)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 20에 의한 가접속, 본접속을 행하여 비교예 13의 회로 부재의 접속 구조를 얻었다.
(비교예 14)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 20에 의한 가접속, 본접속을 행하여 비교예 14의 회로 부재의 접속 구조를 얻었다.
(비교예 15)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 21에 의한 가접속, 본접속을 행하여 비교예 15의 회로 부재의 접속 구조를 얻었다.
(비교예 16)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 21에 의한 가접속, 본접속을 행하여 비교예 16의 회로 부재의 접속 구조를 얻었다.
(비교예 17)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 25에 의한 가접속, 본접속을 행하여 비교예 17의 회로 부재의 접속 구조를 얻었다.
(비교예 18)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 25에 의한 가접속, 본접속을 행하여 비교예 18의 회로 부재의 접속 구조를 얻었다.
(비교예 19)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 26에 의한 가접속, 본접속을 행하여 비교예 19의 회로 부재의 접속 구조를 얻었다.
(비교예 20)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 26에 의한 가접속, 본접속을 행하여 비교예 20의 회로 부재의 접속 구조를 얻었다.
(비교예 21)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 27에 의한 가접속, 본접속을 행하여 비교예 21의 회로 부재의 접속 구조를 얻었다.
(비교예 22)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 27에 의한 가접속, 본접속을 행하여 비교예 22의 회로 부재의 접속 구조를 얻었다.
(비교예 23)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 28에 의한 가접속, 본접속을 행하여 비교예 23의 회로 부재의 접속 구조를 얻었다.
(비교예 24)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 28에 의한 가접속, 본접속을 행하여 비교예 24의 회로 부재의 접속 구조를 얻었다.
(비교예 25)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 1과 동일한 ITO 회로 전극(전극 막두께: 50 nm)을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 29에 의한 가접속, 본접속을 행하여 비교예 25의 회로 부재의 접속 구조를 얻었다.
(비교예 26)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 실시예 2와 동일한 IZO 회로 전극을 구비하는 유리 기판을 준비하였다. 그리고, 실시예 2의 접속 방법과 동일하게 회로 접속 재료 29에 의한 가접속, 본접속을 행하여 비교예 26의 회로 부재의 접속 구조를 얻었다.
(비교예 27)
제1 회로 부재로서 실시예 1과 동일한 FPC를 준비하였다. 다음으로, 제2 회로 부재로서 표면 상에 ITO 회로 전극(전극 막두께: 25 nm, 표면 저항<40Ω)을 구비하는 유리 기판(두께 1.1 mm)을 준비하였다. 이 제2 회로 부재의 회로에 대해서는 라인폭 25 ㎛, 피치 50 ㎛로 하였다. 그리고, 실시예 1의 접속 방법과 동일하게 회로 접속 재료 1에 의한 가접속, 본접속을 행하여 비교예 27의 회로 부재의 접속 구조를 얻었다.
(접속 저항의 측정)
실시예 1 내지 32, 비교예 1 내지 27의 회로 부재의 접속 구조에 대해서, FPC의 회로 전극과, 제2 회로 부재의 회로 전극 사이의 접속 저항치를 멀티미터로 측정하였다. 접속 저항치로서는, 접속 직후의 저항치(초기 저항치)와, 80℃, 95％ RH의 고온 고습조 중에 250 시간 유지한 후(고온 고습 처리 후)의 저항치(처리 후 저항치)를 각각 측정하였다. 또한, 접속 저항치는 인접 회로 사이의 저항 37점의 평균치와 표준 편차를 3배한 값과의 합(x+3σ)으로 하였다. 또한, 저항 증가율은 초기 저항치부터 처리 후 저항치까지의 증가량을 초기 저항치로 나눈 값을 백분율로 나타내고 있고, 식 (처리 후 저항치-초기 저항치)/초기 저항치×100로 산출하였다. 표 2, 표 3에 접속 저항치의 측정 결과 및 저항 증가율의 산출 결과를 나타낸다. 또한, 접속 저항치가 작을수록 대향하는 회로 전극끼리 간의 전기적 접속이 양호하고, 저항 증가율이 작을수록 회로 전극 사이의 전기 특성의 장기간 신뢰성이 높다.
Figure pct00004
Figure pct00005
도전 입자의 최외층을 구성하는 금속(최외층 금속)이 Ni이고, 또한 최외층에 돌기부가 형성된 도전 입자를 이용한 실시예 1, 2에서는, 저항 증가율이 5％ 이하로 매우 양호한 값을 나타내었다. 한편, 최외층 금속이 Ni인데, 최외층에 돌기부가 형성되어 있지 않은 도전 입자를 이용한 비교예 21, 22나, 최외층 금속이 Au인 도전 입자를 이용한 비교예 23 내지 26에서는, 저항 증가율이 실시예 1, 2를 포함하는 전체 실시예보다 높았다.
또한, 실시예 1 내지 32에 나타낸 바와 같이, 도전 입자의 직경(입자 직경)에 따라서 경도가 일정한 범위에 있는 경우에 저항 증가율이 5％ 이하로 매우 양호한 값을 나타내는 것을 알았다.
한편, 도전 입자의 경도가 너무 낮은 비교예 1, 2, 5, 6, 9, 10, 13, 14, 17, 18에서는 저항 증가율이 10％ 전후로 높았다. 이것은, 도전 입자가 너무 부드럽기 때문에, 고온 고습 처리에 수반하여, 대향하는 회로 전극 사이의 거리가 변동할 때에, 회로 전극 간 거리의 변동에 도전 입자의 형상이 추종하여 변화할 수 없어서, 도전 입자와 회로 전극이 충분히 접촉할 수 없었던 것에 기인한다고 생각된다.
또한, 도전 입자의 경도가 너무 높은 비교예 3, 4, 7, 8, 11, 12, 15, 16, 19, 20에서는 초기의 접속 저항이 높고, 저항 증가율도 10％ 이상으로 특히 높았다. 이것은, 도전 입자가 너무 딱딱하고, 도전 입자가 충분히 편평하게 되지 않기 때문에, 도전 입자와 회로 전극의 접촉 면적이 작아지는 것에 기인한다고 생각된다.
또한, 회로 전극이 두께 50 nm의 ITO로 구성되어 있는 회로 부재를 회로 접속 재료 1로 접속한 실시예 1과, 회로 전극이 두께 25 nm의 ITO로 구성되어 있는 회로 부재를 회로 접속 재료 1로 접속한 비교예 27을 비교한 경우, 비교예 27의 저항 증가율은 20％ 전후인 데 비하여, 실시예 1의 저항 증가율은 5％ 미만으로 작았다. 이것으로부터, Ni로 이루어지는 최외층에 돌기부가 형성되고, 또한 소정의 직경에 대응하는 경도를 갖는 도전 입자를 포함하는 회로 접속 재료와, ITO 또는 IZO로 이루어지는 회로 전극의 조합에 의한 저항 증가율의 억제 효과(접속 신뢰성의 개선 효과)는 회로 전극의 두께가 50 nm 이상인 경우에 현저한 것을 알 수 있었다.
이상 설명한 바와 같이, 상기 본 발명에 따르면, 회로 전극의 표면이 평탄하여도 대향하는 회로 전극끼리 간의 양호한 전기적 접속을 달성할 수 있음과 동시에 회로 전극 사이의 전기 특성의 장기간 신뢰성을 충분히 높일 수 있는 회로 접속 재료 및 회로 부재의 접속 구조를 제공할 수 있다.

Claims (8)

  1. 제1 회로 전극을 갖는 제1 회로 부재와, 상기 제1 회로 부재에 대향하고 제2 회로 전극을 갖는 제2 회로 부재와의 사이에 개재하여, 상기 제1 회로 전극과 상기 제2 회로 전극을 전기적으로 도통시키는 회로 접속 재료에 있어서,
    접착제 조성물과, 직경이 0.5 내지 7 ㎛인 도전 입자를 함유하며,
    상기 도전 입자의 최외층은 비커스 경도가 300 Hv 이상인 금속으로 이루어지고,
    상기 최외층의 일부가 외측으로 돌출하여 돌기부가 형성되어 있고,
    상기 도전 입자의 직경이 5 ㎛ 이상 7 ㎛ 이하일 때, 상기 도전 입자의 경도가 200 내지 1200 kgf/mm2이고,
    상기 도전 입자의 직경이 4 ㎛ 이상 5 ㎛ 미만일 때, 상기 도전 입자의 경도가 300 내지 1300 kgf/mm2이고,
    상기 도전 입자의 직경이 3 ㎛ 이상 4 ㎛ 미만일 때, 상기 도전 입자의 경도가 400 내지 1400 kgf/mm2이고,
    상기 도전 입자의 직경이 2 ㎛ 이상 3 ㎛ 미만일 때, 상기 도전 입자의 경도가 450 내지 1700 kgf/mm2이고,
    상기 도전 입자의 직경이 0.5 ㎛ 이상 2 ㎛ 미만일 때, 상기 도전 입자의 경도가 500 내지 2000 kgf/mm2인 것을 특징으로 하는 회로 접속 재료.
  2. 제1항에 있어서, 상기 돌기부의 높이가 50 내지 500 nm이고,
    상기 최외층의 일부가 외측으로 돌출하여 복수의 상기 돌기부가 형성되어 있고,
    인접하는 상기 돌기부 사이의 거리가 1000 nm 이하인 것을 특징으로 하는 회로 접속 재료.
  3. 제1항 또는 제2항에 있어서, 상기 최외층이 Ni로 이루어지는 회로 접속 재료.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 필름상인 회로 접속 재료.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 회로 접속 재료를 상기 제1 회로 부재와 상기 제2 회로 부재와의 사이에 개재시켜, 상기 제1 회로 전극과 상기 제2 회로 전극을 전기적으로 도통시키는 것을 특징으로 하는 회로 부재의 접속 구조.
  6. 제5항에 있어서, 상기 제1 또는 제2 회로 전극이 인듐-주석 산화물인 것을 특징으로 하는 회로 부재의 접속 구조.
  7. 제5항에 있어서, 상기 제1 또는 제2 회로 전극이 인듐-아연 산화물인 것을 특징으로 하는 회로 부재의 접속 구조.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 제1 또는 제2 회로 전극의 두께가 50 nm 이상인 것을 특징으로 하는 회로 부재의 접속 구조.
KR1020107012852A 2007-11-12 2008-11-10 회로 접속 재료, 및 회로 부재의 접속 구조 KR20100080628A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007293079 2007-11-12
JPJP-P-2007-293079 2007-11-12
JPJP-P-2008-144856 2008-06-02
JP2008144856 2008-06-02

Publications (1)

Publication Number Publication Date
KR20100080628A true KR20100080628A (ko) 2010-07-09

Family

ID=40638676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107012852A KR20100080628A (ko) 2007-11-12 2008-11-10 회로 접속 재료, 및 회로 부재의 접속 구조

Country Status (5)

Country Link
JP (2) JPWO2009063827A1 (ko)
KR (1) KR20100080628A (ko)
CN (1) CN101849266A (ko)
TW (1) TWI395801B (ko)
WO (1) WO2009063827A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011002084A1 (ja) * 2009-07-02 2011-01-06 日立化成工業株式会社 導電粒子
JP4640531B2 (ja) * 2009-07-02 2011-03-02 日立化成工業株式会社 導電粒子
JP4640532B2 (ja) * 2009-07-02 2011-03-02 日立化成工業株式会社 被覆導電粒子
JP6061443B2 (ja) * 2010-12-24 2017-01-18 デクセリアルズ株式会社 異方性導電接着フィルム、接続構造体及びその製造方法
JP6085970B2 (ja) * 2011-07-08 2017-03-01 日立化成株式会社 接着テープ用リール、巻重体、梱包物、リールの接着テープを巻回するための接着テープ用リールとしての使用、及び接着テープ用リールの製造方法
KR101985581B1 (ko) * 2014-01-14 2019-06-03 도요 알루미늄 가부시키가이샤 복합 도전성 입자, 그것을 함유하는 도전성 수지 조성물 및 도전성 도포물
KR102608218B1 (ko) 2015-11-04 2023-11-30 가부시끼가이샤 레조낙 접착제 조성물 및 구조체
TWI718199B (zh) 2015-11-04 2021-02-11 日商昭和電工材料股份有限公司 接著劑組成物及結構體
CN108291114A (zh) 2015-11-25 2018-07-17 日立化成株式会社 电路连接用粘接剂组合物和结构体
WO2018181589A1 (ja) 2017-03-29 2018-10-04 日立化成株式会社 接着剤組成物及び構造体
KR102573777B1 (ko) * 2017-04-28 2023-08-31 가부시끼가이샤 레조낙 접착제 조성물 및 접속체의 제조 방법
JP7294145B2 (ja) 2018-01-17 2023-06-20 株式会社レゾナック 接着剤組成物、接続構造体及びその製造方法
JPWO2021206115A1 (ko) 2020-04-10 2021-10-14
KR20230135612A (ko) 2021-01-25 2023-09-25 가부시끼가이샤 레조낙 필름상 접착제 및 접속 구조체의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965064A (en) * 1997-10-28 1999-10-12 Sony Chemicals Corporation Anisotropically electroconductive adhesive and adhesive film
JP3379456B2 (ja) * 1998-12-25 2003-02-24 ソニーケミカル株式会社 異方導電性接着フィルム
JP2000309715A (ja) * 1999-04-26 2000-11-07 Sekisui Chem Co Ltd 重合体微粒子及び導電性微粒子
JP2003234020A (ja) * 2002-02-06 2003-08-22 Sekisui Chem Co Ltd 導電性微粒子
JP4154919B2 (ja) * 2002-02-28 2008-09-24 日立化成工業株式会社 回路接続材料及びそれを用いた回路端子の接続構造
JP5247968B2 (ja) * 2003-12-02 2013-07-24 日立化成株式会社 回路接続材料、及びこれを用いた回路部材の接続構造
JP2007012378A (ja) * 2005-06-29 2007-01-18 Fujikura Kasei Co Ltd 導電性微粒子

Also Published As

Publication number Publication date
WO2009063827A1 (ja) 2009-05-22
TW200946629A (en) 2009-11-16
JPWO2009063827A1 (ja) 2011-03-31
TWI395801B (zh) 2013-05-11
CN101849266A (zh) 2010-09-29
JP2013055058A (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
KR100732017B1 (ko) 회로접속재료, 이것을 이용한 필름상 회로접속재료,회로부재의 접속구조 및 그 제조방법
KR101180571B1 (ko) 회로 접속 재료 및 회로 부재의 접속 구조
KR20100080628A (ko) 회로 접속 재료, 및 회로 부재의 접속 구조
JP5247968B2 (ja) 回路接続材料、及びこれを用いた回路部材の接続構造
JP4737177B2 (ja) 回路接続構造体
KR101410108B1 (ko) 회로 접속 재료 및 회로 부재의 접속 구조
KR101223350B1 (ko) 회로 접속용 접착 필름 및 회로 접속 구조체
KR101929073B1 (ko) 필름상 회로 접속 재료 및 회로 접속 구조체
KR20100039419A (ko) 회로 부재의 접속 구조
KR20140019380A (ko) 회로 접속 재료, 회로 부재의 접속 구조 및 회로 부재의 접속 구조의 제조 방법
JP2011100605A (ja) 回路接続材料及び、これを用いた回路部材の接続構造
JP2019065062A (ja) 導電性接着フィルム
JP2003323813A (ja) 回路接続材料及びそれを用いた回路端子の接続構造
JP2007305583A (ja) 回路接続材料及びそれを用いた回路端子の接続構造
JP4325379B2 (ja) 回路接続材料、これを用いたフィルム状回路接続材料、回路部材の接続構造及びその製造方法
JP4945881B2 (ja) 回路接続用支持体付接着剤、及びそれを用いた回路接続構造体
KR20190133023A (ko) 도전 입자의 선별 방법, 회로 접속 재료, 접속 구조체 및 그의 제조 방법, 그리고 도전 입자
JP2011054988A (ja) 回路接続材料
JP2011119154A (ja) 接続方法及び接続構造体
JP4400674B2 (ja) 回路接続材料及びそれを用いた回路端子の接続構造
JP5387592B2 (ja) 回路接続材料、及び回路部材の接続構造の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application