KR20090068166A

KR20090068166A - 헤드 소자 기판, 기록 헤드 및 기록 장치

Info

Publication number: KR20090068166A
Application number: KR1020080130326A
Authority: KR
Inventors: 기미유끼 하야사끼
Original assignee: 캐논 가부시끼가이샤
Priority date: 2007-12-21
Filing date: 2008-12-19
Publication date: 2009-06-25
Also published as: CN101462402B; CN101462402A; EP2072260B1; EP2072260A3; JP2009149036A; EP2072260A2; JP5072578B2; TWI395140B; KR101033764B1; RU2394689C1; US7914095B2; TW200947310A; US20090160892A1

Abstract

헤드 소자 기판은 기록 데이터와 구동 펄스폭 데이터가 다중화된 데이터를 수신하기 위한 수신 수단, 다중화된 데이터로부터 기록 데이터를 분리하는 시프트 레지스터 및 구동 펄스폭 데이터를 다중화된 데이터로부터 분리하여 구동 펄스폭 신호를 발생시키는 구동 펄스폭 신호 발생 회로를 포함한다.

헤드 소자 기판, 기록 데이터, 구동 펄스폭 신호, 기록 헤드, 잉크젯 기록 장치

Description

헤드 소자 기판, 기록 헤드 및 기록 장치{HEAD ELEMENT SUBSTRATE, RECORDING HEAD, AND RECORDING APPARATUS}

본 발명은, 헤드 소자 기판, 기록 헤드 및 기록 장치에 관한 것이다. 보다 구체적으로는, 본 발명은 화상을 기록하는 데에 필요한 열 에너지를 발생시키기 위한 전기열 변환 소자 및 이 전기열 변환 소자(electrothermal transducer)를 구동하기 위한 구동 회로를 동일한 기판 상에 형성하고 있는 헤드 소자 기판, 이 헤드 소자 기판이 배치된 기록 헤드, 및 이 기록 헤드를 이용한 인쇄 장치에 관한 것이다.

잉크젯 기록 장치에 있어서, 토출구 및 토출구로부터 잉크를 토출하기 위한 토출 에너지를 발생시키는 전기열 변환 소자를 기록 소자로서 구비하는 기록 헤드가 공지되어 있다. 이러한 기록 장치는 원하는 기록 정보에 기초하여 잉크를 토출하여 화상을 기록한다.

잉크젯 기록 장치의 기록 헤드의 구성으로서, 일렬 또는 복수열로 복수의 기록 소자가 구비된 기록 헤드가 종래에 알려져 있다. 일반적으로, 이런 기록 헤드의 기록 소자와 이의 구동 회로는 반도체 제조 공정 기술을 이용하여 동일한 기판 상에 형성된다.

기록 헤드를 구동하기 위한 방법으로서, 시분할 구동이 실제로 이용된다. 기록 소자들을 동시에 구동할 수 있는 최대 소모 전력에는 상한이 있기 때문에, 복수의 기록 소자를 N개의 기록 소자로부터 형성된 M개의 블럭으로 분할하고, 블럭마다 N개의 기록 소자를 동시에 구동시키는 시분할 구동을 이용하고 있다. 이런 구동 방법을 시분할 구동에 이용되는 특정 회로 구성으로 이하 설명한다.

도 16은 종래의 헤드 소자 기판의 등가의 회로도이다. 헤드 소자 기판(100)은 데이터 단자, 클럭 단자, 래치 단자 및 히트 신호 단자를 포함한다. 또한, 다음의 구성들이 구동 회로(103)으로서 헤드 소자 기판(100) 내에 구축된다: 기록 데이터와 블럭 제어 데이터를 유지하기 위한 시프트 레지스터(21); 유지된 데이터를 래치하는 래치 회로(22); 래치 회로로부터의 출력 신호와 히트 신호 단자로부터의 신호의 논리곱을 연산하는 AND 회로(23); 블럭을 선택하기 위한 신호를 출력하는 디코더(24); 구동되는 기록 소자(27)를 선택하는 AND 회로(25); 기록 소자 등을 구동하기 위한 스위칭 소자(26). 기록 소자 배열(102) 시에는, 기록 소자들이 일렬 배치되어, 전원 VH 및 GND를 서로 공유한다.

기록 데이터와 블럭 제어 데이터가 직렬 조합되는 데이터가 데이터 단자로부터 입력되고, 데이터를 전송하기 위한 클럭이 클럭 단자로부터 구동 회로(103)로 각각 입력된다. 또한, 래치 단자로부터, 시프트 레지스터(21)에 유지된 데이터를 래치하는 래치 신호가 입력되고, 히트 신호 단자로부터 기록 소자의 통전 기간(power-on period)을 정의하는 구동 펄스폭 신호로서의 히트 신호가 구동 회 로(103)로 입력된다.

도 17은 구동 회로(103)의 통신 상태를 나타내는 타이밍차트를 도시한다. 도 17에 도시된 바와 같이, 본 명세서에서는, 제1 블럭의 데이터 전송 개시부터 다음 제1 블럭의 데이터 전송 개시까지의 기간을 "구동 주기"라 한다. 또한, 동일한 구동 주기에서 제1 블럭의 데이터 전송 개시부터 제2 블럭의 데이터 전송 개시까지의 주기를 "블럭 주기"라 한다. 기록 소자들의 일 블럭에 대응하는 데이터는 블럭 주기마다 전송되고, 기록 소자들의 일 배열에 대응하는 데이터는 일 구동 주기에 전송된다.

제1 블럭의 데이터(DATA)는 클럭(CLK)에 의해 시프트 레지스터(21)에 입력된다. 다음에, 래치 신호(LAT)에 기초하여, 시프트 레지스터(21)에 유지된 기록 데이터와 블럭 제어 데이터는 래치 회로(22)로부터 출력된다. 래치 회로(22)로부터 출력된 제1 블럭의 기록 데이터와 제2 블럭의 데이터가 전송되고 있는 동안에 입력되는 히트 신호(HEAT)의 논리곱이 AND 회로(23)에 의해 연산된다. 한편, 제1 블럭의 블럭 제어 데이터는 디코더(24)에 입력되고, 이 입력에 기초하여 블럭 선택 신호 BLE가 디코더로부터 출력된다. 이 블럭 선택 신호 BLE와 AND 회로(23)의 출력 신호의 논리곱이 AND 회로(25)에 의해 연산된다. 이 출력 신호가 액티브일 때, MOS 트랜지스터 등인 스위칭 소자(26)가 선택 및 구동된다. 따라서 기록 동작은 기록 데이터와 블럭 제어 데이터에 대응하는 기록 소자를 선택하고, 노즐로부터 잉크를 토출하도록 기록 소자를 통전하여(energiging) 실행된다. 이 동작은 기록 소자의 일 배열을 기록하기 위해 제1 블럭으로부터 M번째 블럭까지 반복된다.

또한, 헤드 소자 기판이 장착된 기록 헤드와 관련하여, 일 배열의 기록 소자 또는 복수의 배열의 기록 소자가 배치된 기록 헤드가 종래에 공지되어 있다. 일 블럭으로 N개의 기록 소자를 갖는 이러한 기록 헤드에서는, 동시에 구동될 수 있는 복수개 또는 수십개의 구동 회로가 동일 헤드 소자 기판 상에 장착된다. 각 기록 소자에 대응하도록 기록 데이터를 정렬시키고, 기록 데이터를 기록 헤드에 입력하고, 기록 소자를 구동함으로써, 기록지 등의 기록 매체에 임의의 기록을 행할 수 있다.

근래에 정밀도가 증가되고 화질이 개선되면서 기록 헤드의 성능은 급격하게 향상되고 있다. 한편, 이런 증가된 정밀도와 개선된 화질과 함께, 기록 소자의 개수가 증가하거나, 기록 속도의 향상을 위해서 기록 소자의 동시 구동 개수가 증가한다. 그 결과, 기록 헤드와 기록 장치 본체 간의 접속 단자의 수가 증가하게 되고, 이는 기록 헤드와 기록 장치의 본체 간의 커넥터부의 비용 증가 및 접속 부분의 접점 불량 등과 같은 여러 문제를 수반한다.

접속 단자의 수를 감소시키는 방법으로서, 미국특허번호 제6,830,301호에서는, 복수의 블럭의 기록 데이터와 구동 펄스폭 신호를 기록 장치 본체로부터 기록 헤드로 공통으로 입력함으로써 접속 단자의 수를 감소시킨다.

또한, 복수의 입력 펄스를 다종류의 펄스로 이용하는 방법으로, 미국특허번호 제6,116,714호는 복수의 히트 펄스를 형성하기 위해 복수의 입력 펄스를 선택하기 위한 방법을 개시한다.

또한, 기록 소자의 수가 증가된 정밀도와 개선된 화질로 인해 증가하고 있기 때문에, 상술된 시분할 구동시의 블럭 분할수도 증가하는 경향이 있다. 블럭 주기가 고정되면, 구동 주기는 블럭 분할수의 증가로 인해 더 길어지게 된다.

미래에는, 속도 향상의 더욱 필요하게 될 것이다. 따라서, 특히 기록 장치에서는, 기록 소자의 개수의 증가와 함께, 증가하는 기록 정보의 양을 소수의 단자를 통해 고속으로 전송하는 것이 중요한 도전 과제가 될 것이다.

미국특허번호 제7,029,084호의 도 5는 기록 장치로부터 기록 헤드의 구동 회로로 배선된 클럭과 데이터의 데이터 저전압 차동 신호(LVDS) 전송 라인을 도시한다. 보다 구체적으로는, 이 구성에서, 직렬 데이터열과 이에 대응하는 클럭이 LVDS 라인에 의해 수신된다. LVDS 기술은 고속 전송이나 노이즈 대책으로 효율적이므로, 기록 헤드에 효율적이다.

미국특허번호 제6,830,301호는 다음 데이터 전송 방법을 개시한다. 도 18에 도시된 바와 같이, 복수 블럭의 기록 데이터와 블럭 제어 데이터(DATA), 및 구동 펄스폭 신호(ENB 신호, HEAT에 대응)는 공통 신호선을 이용하여 캐리지의 게이트 배열로 직렬 전송된다. 그 결과, 블럭 주기는 더 길어지고 더 긴 구동 주기의 문제가 나타난다. 이런 구성에서는, 미래에 더욱 더 요구되는 속도의 증가를 어떻게 다룰지가 도전 과제가 된다.

본 발명은 공통 신호선과 단자를 이용하여 기록 장치로부터 전송되는 기록 데이터와 구동 펄스폭 신호를 수신하여 종래의 것에 비해 데이터 수신 주기를 단축할 수 있는 헤드 소자 기판에 관한 것이다.

또한, 본 발명은 종래의 것에 비해 데이터 전송 주기를 단축할 수 있으며 기록 데이터와 구동 펄스폭 신호를 멀티플렉스할 수 있는 기록 장치에 관한 것이다.

본 발명의 형태에 따르면, 복수의 기록 소자를 포함하는 헤드 소자 기판은, 구동 펄스폭 데이터의 비트가 기록 데이터의 비트들 사이에 개재되어 있는 데이터를 수신하기 위한 수신 수단; 상기 수신 수단에 의해 수신된 상기 데이터로부터 상기 기록 데이터를 분리하기 위한 분리 수단; 및 상기 수신 수단에 의해 수신된 상기 데이터로부터 상기 구동 펄스폭 데이터를 분리함으로써 상기 복수의 기록 소자의 통전 기간을 정의하는 구동 펄스폭 신호를 발생시키기 위한 신호 발생 수단을 포함하고, 상기 복수의 기록 소자는 상기 분리 수단에 의해 분리된 상기 기록 데이터 및 상기 신호 발생 수단에 의해 발생된 상기 구동 펄스폭 신호에 기초하여 구동된다.

본 발명의 실시예에 따르면, 헤드 소자 기판은 기록 데이터의 비트 사이에 개재된 구동 펄스폭 데이터의 비트를 갖는 데이터를 수신한다. 기록 데이터와 구동 펄스폭 데이터는 헤드 소자 기판 내의 수신 데이터로부터 분리되고, 기록 소자 는 구동 펄스폭 신호를 발생시킴으로써 구동된다.

본 발명의 다른 특성들 및 양태들은 첨부한 도면을 참조하여 예시적인 실시예에 대한 다음 상세한 설명으로부터 명확하게 될 것이다.

본 발명의 여러 예시적인 실시예들, 특성들 및 양태들을 도면을 참조하여 이하 상세히 설명한다.

본 발명의 실시예는 첨부한 도면을 참조하여 이하 더욱 상세히 설명된다. 본 명세서에서, "소자 기판 상"은 단순히 소자 기판 상의 의미일 뿐 아니라, 또한 소자 기판의 표면과 표면 근처의 소자 기판의 내부 측면도 의미하는 것이다. 또한, "구축된"은 각각의 개별 소자들을 단순히 소자 기판 상에 배치하는 것을 의미할 뿐 아니라, 반도체 회로 제조 단계 등에 의해 소자 기판 상에 각 소자를 일체로 형성 및 제조하는 것도 의미하는 것이다.

명세서의 일부에 통합되어 그 일부를 구성하는 첨부한 도면은 본 발명의 예시적인 실시예, 특성 및 형태를 설명하며, 상세 설명과 함께 본 발명의 원리를 설명하고자 하는 것이다.

<제1 예시적인 실시예>

도 14는 본 발명이 적용될 수 있는 잉크젯 기록 장치의 사시도이다. 도 14에서, 캐리지 HC는 리드 스크류(3)의 나선형 홈(4)과 맞물리는 핀(도시되지 않음)을 가지므로, 캐리지 HC는 리드 스크류(3)의 회전으로 화살표 a 및 b의 방향으로 전후방으로 이동하게 된다. 잉크젯 카트리지 IJC는 이 캐리지 HC에 장착된다. 잉 크젯 카트리지 IJC는 잉크젯 헤드(이하, "기록 헤드 IJH") 및 기록용 잉크를 저장하는 잉크 탱크 IT를 포함한다. 헤드 소자 기판(100)은 기록 헤드 IJH 상에 장착된다. 헤드 소자 기판은 기록 헤드를 통해 기록 장치 IJRA와 전기적으로 접속된다.

용지 압판(2)은 캐리지의 이동 방향을 따라 용지 시트를 플레이튼(1)에 대해 누른다. 플레이튼(1)은 반송 모터(도시되지 않음)에 의해 회전되어 기록 용지 P를 반송한다. 부재(5)는 기록 헤드의 앞면을 캐핑하는 캡 부재(6)를 지지한다.

도 15는 도 14에 도시된 기록 장치 IJRA의 제어 구성을 나타내는 블럭도이다.

도 15에서 나타낸 바와 같이, 제어 회로(106)는 다음의 특징부들로 구성된다: MPU(11); 제어 순서에 대응하는 프로그램, 필요한 테이블 및 그 외 고정 데이터가 저장되는 ROM(12); 캐리지 모터 M1 제어, 반송 모터 M2 제어 및 기록 헤드 IJH 제어를 위한 제어 신호를 발생시키는 특수 용도 집적 회로(ASIC)(13); 기록 데이터 전개 영역, 프로그램 실행을 위한 작업 영역 등이 구비된 RAM(14); 및 MPU(11), ASIC(13) 및 RAM(14)를 상호 접속하며 이들 간에 데이터를 교환하는 시스템 버스(15).

또한, 도 15에서, 기록 데이터, 명령, 상태 신호 등은 기록 데이터의 공급원으로 작용하는 컴퓨터(또는, 화상 판독용 판독기 또는 디지털 카메라 등)인 총칭되는 호스트 장치(17)와 기록 장치 IJRA 사이에서 인터페이스(I/F)(16)를 통해 송수신된다.

또한, 캐리지 모터 드라이버(20)는 화살표 a 및 b의 방향으로 캐리지 HC를 전후방으로 주사하기 위한 캐리지 모터 M1를 구동하고, 반송 모터 드라이버(19)는 기록 매체 P를 반송하기 위한 반송 모터 M2를 구동한다.

ASIC(13)는 기록 헤드 IJH에 의한 주사 및 기록 동안 RAM(14)의 기록 영역을 직접 액세스하면서 기록 헤드에 보내져야 하는 논리 신호를 공급한다. 이들 논리 신호는 기록 데이터, 블럭 제어 데이터, 클럭 및 구동 펄스폭 신호를 포함한다. 이들 신호는 다중화 회로(107)에 공급된다. 다중화 회로(107)에 의해 다중화된 데이터는 헤드 소자 기판이 장착된 기록 헤드에 공급된다.

다음에, 도 15에 도시된 제어 특성들 중에서, 헤드 소자 기판(100)의 구성과 기록 장치 IJRA 내의 다중화 회로(107)의 구성을 도 1을 참조하여 간략하게 설명한다.

도 1은 본 발명이 적용될 수 있는 기록 장치와 헤드 소자 기판 간의 접속을 설명하는 블럭도이다. 데이터(DATA), 클럭(CLK) 및 래치 신호(LAT)를 보내기 위한 3개의 신호선(101)이 기록 장치 IJRA로부터 헤드 소자 기판(100)으로 제공된다. 기록 데이터와 블럭 제어 데이터가 기록 장치의 다중화 회로에 의해 직렬 결합된 구동 펄스를 개재한 데이터(DATA)가 데이터 단자를 이용하여 헤드 소자 기판(100)에 전송된다. 따라서, 구동 펄스폭 신호(HEAT)를 헤드 소자 기판(100)에 전송하기 위해 종래 이용되었던 신호선과 히트 신호 단자는 필요치 않다. 이 때 "구동 펄스폭 데이터"는 아날로그 신호(즉, "구동 펄스폭 신호(HEAT)")가 후술되는 다중화 회로의 트리거 신호(TRG)의 주파수의 분해능에서 디지털화된 신호이다.

단자수를 줄이기 위해서, 미국특허번호 제6,830,301호에 기술된 바와 같이, 데이터가 단일의 단자를 통해 전송되도록 기록 데이터에 부가적으로 직렬 결합될 수 있는 블럭 제어 데이터가 공지되어 있다. 이 구성이 본 발명에서 이용되지만, 블럭 제어 데이터가 기록 데이터에 직렬 결합되어 있는지의 여부는 데이터를 다중화한다는 점에서 필수적인 것이 아니다. 따라서, 간단하게 하기 위해 블럭 제어 데이터와 구동 펄스폭 데이터를 다중화하고 분리하는 것에 대한 설명은 이하 생략한다.

도 1의 기록 장치 IJRA는 제어 회로(106), 다중화 회로(107) 및 송신부(108)를 포함한다. 기록 데이터 및 구동 펄스폭 신호는 제어 회로(106)으로부터 다중화 회로(107)로 보내진다. 기록 데이터 및 구동 펄스폭 신호로 생성된 다중화 데이터(DATA)는 다중화 회로(107)에 의해 생성된다. 클럭(CLK), 래치 신호(LAT), 및 다중화된 데이터(DATA)는 기록 장치 IJRA에 포함된 송신부(108)로부터 헤드 소자 기판(100)으로 보내진다.

도 1의 헤드 소자 기판(100)은 기록 소자(예를 들어, 전기열 변환 소자)로 구성된 기록 소자 배열(102) 및 구동 회로(103)를 포함한다. 헤드 소자 기판(100)은 또한 논리 신호를 수신하기 위한 버퍼 회로로 구성된 수신부(104) 및 및 구동 펄스폭 신호 발생 회로(105)를 포함한다. 구동 회로(103)는 도 16에 설명된 구동 회로와 동일한 구성을 가지므로, 도 1의 구동 회로(103)에 대한 설명은 생략한다.

도 2를 이용하여 헤드 소자 기판의 신호의 흐름에 대하여 이하에 간략히 설명한다.

도 2는 제1 예시적인 실시예에 따른 헤드 소자 기판(100A) 상에 제공된 회로의 등가 회로도이다. 구동 회로(103)는 데이터(DATA), 래치 신호(LAT), 클럭(CLK), 및 헤드 기판에서 발생된 히트 신호로 구동된다. 본 명세서에서, 헤드 기판에서 발생된 히트 신호는 (HEAT-IN)으로 참조된다.

도 3에 도시된 바와 같이, 다중화된 데이터가 헤드 소자 기판(기록 장치)으로부터 외부로 보내지는 경우에 대해 이하 설명한다. 이 경우, 각 데이터는 기록 데이터 비트마다 그리고 구동 펄스폭 데이터(이하, "히트 데이터") 비트마다 주기적으로 배열된다. 데이터가 이런 방식으로 구성되면, 데이터(DATA)의 샘플링은 한쪽의 데이터를 클럭의 전단 에지와 동기시키고, 다른 데이터를 클럭의 후단 에지와 동기시켜 실행될 수 있다.

기록 데이터가 헤드 소자 기판에서 분리되는 흐름을 도 2 및 도 3을 이용하여 이하 설명한다.

도 3에서 설명한 바와 같이, 다중화된 데이터(DATA) 중에서, 기록 데이터는 클럭의 전단 에지와 동기된다. 도 2의 등가 회로도에 대해 설명한 바와 같이, 기록 데이터 비트의 배열 주기와 동기하는 다중화된 데이터(DATA) 및 클럭(CLK)은 시프트 레지스터(21)에 입력된다. 시프트 레지스터에서는, 다중화된 데이터 중에 기록 데이터에 대응하는 비트만이 클럭에 의해 시프트된다. 그 결과, 시프트 레지스터에서는, 기록 데이터(PRINT DATA)만이 도 3에 도시된 바와 같이 분리 및 유지된다. 후속하는 신호 흐름은 도 16을 참조하여 설명된 것과 동일하다. 따라서, 본 실시예의 회로 구성에서, 기록 데이터는 분리 수단으로서 시프트 레지스터(21)를 이용하여 다중화된 데이터로부터 분리될 수 있다.

헤드 소자 기판에서의 구동 펄스폭 데이터(히트 데이터)를 분리하고 구동 펄스폭 신호(히트 신호)를 발생시키는 흐름을 도 2, 도 4a, 도 4b, 도 5a 및 도 5b를 이용하여 이하 설명한다.

도 2에 도시된 헤드 소자 기판 상의 구동 펄스폭 신호(히트 신호) 발생 회로(105)의 예를 이하 상세히 설명한다.

D 플립-플롭 회로로 구성된 히트 신호 발생 회로(105A)가 도 4a에 도시된다. 다중화된 데이터(DATA) 및 반전 클럭이 히트 신호 발생 회로(105A)에 입력된다.

도 4b에 도시된 바와 같이, 일 비트의 데이터가 다중화된 데이터(DATA)가 반전 클럭으로 샘플링된 논리치 "1"을 갖는 기간 동안, 히트 신호(HEAT-IN)인 D 플립-플롭 출력 Q은 액티브이다. 이 구성에서, 임의의 히트 신호(HEAT-IN)는 다중화된 데이터로 발생될 수 있다.

다른 예로, T-플립 플롭 회로로 구성된 히트 신호 발생 회로(105B)를 도 5a에 도시한다.

일 비트의 데이터가 다중화된 데이터(DATA)가 반전 클럭으로 샘플링되는 논리값 "1"을 가질 때, 히트 신호(HEAT-IN)인 T 플립-플롭 출력 Q의 액티브 주기가 시작된다. 이 상태를 도 5b에 도시한다. 액티브 주기는 다음에 샘플링된 일 비트의 데이터의 논리 값이 "1"이 될 때 까지 유지된다. 이 구성에서, 임의의 히트 신호(HEAT-IN)는 다중화된 데이터로 발생될 수 있다. 종래, 복수의 주기 동안 기록 소자에 통전시킴으로써 더욱 복잡한 방식으로 방전 특성의 제어를 실행하는 것이 알려져 있다. 이런 제어를 원하는 경우, 도 5b에 도시된 바와 같이 히트 데이터를 구성함으로써, 복수의 액티브 주기를 갖는 히트 신호가 발생될 수 있다.

따라서, 다중화된 데이터(DATA)와 클럭(CLK)에 기초하여, 히트 데이터가 분리 수단으로서 헤드 기판의 히트 신호 발생 회로에 의해 분리되므로, 히트 신호(HEAT-IN)가 발생될 수 있다.

상술된 바와 같이, 구동 회로(103)는 헤드 소자 기판 상의 회로에 의해 분리된 기록 데이터, 및 분리 및 형성된 히트 신호(HEAT-IN) 및 래치(LAT)에 의해 구동될 수 있다.

다음에, 구동 회로의 동작을 도 2 및 도 6을 이용하여 더욱 상세히 설명한다. 도 6은 각 신호의 타이밍을 설명하기 위한 타이밍차트이다. 래치(LAT), 클럭(CLK), 및 데이터(DATA)는 도 2에 도시된 헤드 소자 기판(100A)의 데이터 단자, 클럭 단자, 및 래치 단자로부터 입력된 신호이다. 제1 블럭의 데이터(DATA)는 도 2의 시프트 레지스터(21)로 클럭(CLK)과 함께 입력되어 기록 데이터와 블럭 제어 데이터가 상술된 바와 같이 유지된다. 제1 블럭의 데이터(DATA)의 입력이 완료된 후, 시프트 레지스터(21)에 유지된 기록 데이터와 블럭 제어 데이터는 래치 신호(LAT)에 따라 래치 회로(22)에 래치된다. 래치 회로(22)로부터 출력된 블럭 제어 데이터는 디코더(24)에 입력되고, 구동되는 기록 소자의 블럭을 선택하기 위한 블럭 선택 신호는 디코더로부터 출력된다. 한편, 다음 제2 블럭 이후의 블럭에서는, 히트 신호가 다중화되는 데이터(DATA)가 전송된다. 제2 블럭의 데이터(DATA)는 시프트 레지스터(21)에 전송 및 입력되는 한편, 데이터(DATA)와 반전 클럭은 히 트 신호 발생 회로(105A)에 또한 입력되어, 히트 신호(HEAT-IN)가 발생된다. 이 제2 블럭으로부터 유도된 히트 신호(HEAT-IN)와 래치 회로에 유지된 출력 제1 블럭으로부터 유도된 기록 데이터의 논리곱이 AND 회로(23)에 의해 연산된다. AND 회로(23)로부터의 출력 신호와 디코더(24)로부터 나온 제1 블럭으로부터 유도된 블럭 선택 신호의 논리곱이 AND 회로(25)에 의해 연산된다. 이 출력 신호에 기초하여, 스위칭 소자(26)가 구동되고 기록 소자(27)가 구동된다. 기록 동작은 이들 단계를 반복하여 실행된다.

본 실시예에서, 데이터(DATA)는 블럭마다 전송된다. 헤드 소자 기판에서 분리된 기록 데이터와 블럭 제어 데이터가 전송되고, 히트 신호는 기록 데이터와 블럭 제어 데이터가 전송되는 다음 블럭에서 전송된다.

제1 실시예에서 설명된 헤드 소자 기판에 보내진 데이터를 생성하기 위한 방법은 다음의 병렬-직렬 변환 방법을 포함한다. 기록 데이터와 히트 신호는 도 1의 기록 장치 IJRA의 제어 회로(106)로부터 다중화 회로(107)로 병렬 입력되고, 다중화된 직렬 데이터는 다중화 회로(107)로부터 출력된다. 다중화 회로(107)의 일 예를 도 7을 이용하여 이하 상세히 설명한다.

<제2 예시적인 실시예>

제2 실시예에서는, 제1 실시예의 도 3에 도시된 바와 같이, 일 비트의 기록 데이터와 일 비트의 히트 데이터가 주기적으로 배열되어 있는 데이터를 발생시키는 다중화 회로의 일 예를 설명한다.

도 7a에 도시된 다중화 회로(107A)에는, 다음의 신호가 도 7b에 도시된 바와 같이 제어 회로(106)로부터 입력 신호로 입력된다: 트리거 신호(TRG); 기록 데이터(PRINT DATA); 아날로그 신호인 히트 신호(HEAT 1 또는 HEAT 2); 및 내부 클럭(INT_CLK). 도 7a에서, 참조번호 111는 풀업(pull-up) 단자이다.

다중화 회로(107A) 내에 이용되는 내부 클럭(INT_CLK)의 클럭 주파수는 히트 신호(HEAT)를 제어하는데 충분한 펄스폭 조정 분해능을 가지도록 설정될 수 있다.

기록된 화상에 기초하여 제어 회로(106)에 의해 생성된 기록 데이터(PRINT DATA)는 내부 클럭(INT_CLK)에 동기화된 트리거 신호(TRG)와 함께 다중화 회로(107A)에 보내진다. 다중화 회로(107A)에서, 기록 데이터(PRINT DATA) 및 히트 신호(HEAT)는 PRINT DATA 및 HEAT를 트리거 신호(TRG)와 동기하는 타이밍에 플립-플롭 회로에서 미리 설정된다. 이 상태에서, 내부 클럭(INT_CLK)에 동기화된 기록 데이터(PRINT DATA)의 비트와 히트 신호(HEAT)가 디지털화된 히트 데이터(액티브 주기 정보를 가짐)의 비트가 교대로 배열된다. 그 결과, 병렬-직렬 전환을 달성한다. 이런 방법으로, 다중화된 데이터(DATA) 및 이에 동기화된 클럭(CLK)이 다중화 회로(107A)로부터 출력된다.

본 실시예의 구성에서, 기록 데이터와 히트 데이터는 교대로 줄지어져 다중화된다. 따라서, 데이터가 예를 들어 50MHz의 주파수에서 전송되면, 히트 신호의 액티브 주기(기록 소자의 통전 시간)는 20나노초 분해능으로 설정될 수 있다. 따라서, 데이터 전송의 주파수가 클수록, 기록 소자에 인가되는 에너지는 더욱 정밀하게 제어될 수 있다.

또한, 히트 데이터의 상세 사항(데이터 설정 방법)은 제1 예시적인 실시예에 서 설명된 구동 펄스폭 신호(히트 신호) 발생 회로의 구성에 따라 임의로 변경될 수 있다.

먼저, 히트 신호 발생 회로가 D 플립-플롭에 의해 구성되는 경우를 설명한다. 다중화 회로(107A)로 보내지는 히트 신호(HEAT) 신호로서, 도 7b의 HEAT 1과 같은 신호를 설명한다. 히트 데이터는 다중화 회로에 의해 기록 데이터와 다중화되어 액티브 주기에 대응하는 비트가 "1"이 되고 비액티브(inactive) 주기에 대응하는 비트는 "0"이 된다.

다음에, 히트 신호 발생 회로가 T 플립-플롭에 의해 구성되는 경우를 설명한다. 이 경우, 다중화 회로(107A)에 보내지는 히트 신호(HEAT)는 도 7b의 HEAT 2와 같은 신호이다. 히트 데이터는 다중화 회로(107A)에 의해 기록 데이터와 다중화되어 액티브 주기의 시작과 종료에 대응하는 비트는 "1"이 되고 다른 비트는 "0"이 된다.

또한, 일 블럭 주기 중에 복수의 액티브 기간을 갖도록 임의의 펄스를 설정하므로, 데이터의 다중화를 효율적으로 수행할 수 있다.

따라서, 본 실시예에서의 기록 장치는 다중화 회로에서 기록 데이터와 히트 신호를 디지털화한 히트 데이터를 다중화하여 데이터를 생성하여, 그 생성된 데이터를 공통 단자를 통해 전송할 수 있다.

<제3 예시적인 실시예>

제3 실시예에서, 본 발명은 종래 공지된 복수의 기록 소자 배열을 갖는 기록 헤드에 적용될 수 있다.

헤드 소자 기판(100B)이 3개의 기록 소자 배열(102)을 갖는 예를 도 8을 이용하여 이하 설명한다.

도 8은 헤드 소자 기판(100B)의 등가 회로도이다. 도 8에 도시된 바와 같이, DATA, HEAT-IN, 및 LAT 신호는 각 기록 소자 배열(102)에 대응하는 구동 회로(103)에 공통으로 입력된다. 헤드 소자 기판(100B)은, 헤드 소자 기판 상에 제1 예시적인 실시예에 따른 도 2의 기록 소자 배열(102) 및 구동 회로(103)를 3개 포함하는 구성이다. 헤드 소자 기판(100B)은 제1 실시예에서와 동일한 히트 신호 발생 회로를 갖는다. 제1 실시예의 헤드 소자 기판(100A)과 다른 점은 기판이 클럭 발생 회로를 갖는다는 것이다. 이 클럭 발생 회로는 이하 더욱 상세히 설명한다.

도 9의 클럭 발생 회로(901)를 일 예로 설명한다. 클럭 발생 회로(901)에서, 클럭(CLK)은 T 플립-플롭, D 플립-플롭 등을 이용하여 분할된다. 이런 식으로 클럭을 분할하여, 데이터(DATA)를 샘플링하기 위한 CLK_P0, CLK_P1, CLK_P2 및 CLK_H가 생성될 수 있다. 도 9의 T 플립-플롭의 T 단자는 풀-업 접속되어 있다.

헤드 소자 기판의 기록 데이터를 분리하기 위한 흐름을 도 8 및 도 10a를 이용하여 이하 설명한다. 먼저, 도 10a를 참조하면, 클럭 발생 회로(901)로부터 출력된 CLK_P0 내지 CLK_P2는 각각 다중화된 데이터(DATA) 사이에서 PRINT DATA0 내지 PRINT DATA2의 비트의 배열 주기와 동기된다. 도 8에 도시된 바와 같이, 생성된 CLK_P0, CLK_P1 및 CLK_P2와 다중화된 데이터(DATA)는 각 기록 소자 배열(102)에 대응하는 구동 회로(103) 내의 시프트 레지스터(21)에 입력된다.

시프트 레지스터에서는, 다중화된 데이터 중에, 각각의 기록 데이터 PRINT DATA0 내지 PRINT DATA2에 대응하는 비트만이 동기화하는 CLK_P0 내지 CLK_P2에 의해 시프트된다. 따라서, 각 시프트 레지스터에서, 기록 데이터 PRINT DATA0 내지 PRINT DATA2 (도 10a)만이 분리 및 유지된다. 각 구동 회로(103)에서의 후속 신호 흐름은 제1 예시적인 실시예에서와 동일하므로, 이에 대한 설명은 생략한다.

헤드 소자 기판의 구동 펄스폭 데이터(히트 데이터)를 분리하고 구동 펄스폭 신호(히트 신호)를 발생시키기 위한 흐름을 도 8 및 도 10b를 참조하여 이하 설명한다.

클럭 발생 회로(901)로부터 출력된 CLK_H는 도 10b에 도시된 바와 같이, 다중화된 데이터(DATA) 중에서 히트 데이터 비트의 배열 주기와 동기되어 있다. 도 4a 및 도 5a에서 설명된 바와 같이, CLK_H와 동기하는 히트 데이터는 히트 신호 발생 회로(105)에 의해 다중화된 데이터(DATA)로부터 샘플링된다. 그 결과, 도 10b에 도시된 히트 신호(HEAT-IN)가 발생될 수 있다. 도 8에 도시된 바와 같이, 발생된 히트 신호(HEAT-IN)는 각 구동 회로(103)의 AND 회로(23)에 공통으로 입력된다.

제1 실시예에서와 동일한 방법으로, 히트 신호(HEAT-IN)는 히트 데이터를 히트 신호 발생 회로에 의해 다중화된 데이터(DATA)로부터 분리하여 헤드 소자 기판 내에 발생될 수 있다.

상기 구성을 이용하여, 각 기록 소자 배열(102)에 대응하는 복수의 기록 데이터를 단일의 단자를 통해 전송할 수 있어, 단자의 수를 급격히 감소시킬 수 있다. 복수의 기록 데이터의 예는 시안, 마젠타 및 옐로 등의 3가지 색상에 대응하는 기록 데이터, 또는 대형, 중형 및 소형의 다른 크기를 갖는 노즐에 대한 기록 데이터를 포함한다.

<제4 예시적인 실시예>

제3 실시예에 기재된 헤드 소자 기판에 보내지는 데이터를 생성하기 위한 방법을 설명할 목적으로, 제2 실시예에서 설명한 다중화 회로와 유사한 병렬-직렬 전환 회로를 설명한다.

제4 실시예에서, 다중화 회로의 예를 도 11a 및 도 11b를 참조하여 구체적으로 설명한다. 다중화 회로는 3비트의 기록 데이터마다 그리고 1비트의 히트 데이터마다 각 데이터가 주기적으로 배열되는 구성의 데이터를 형성한다. 도 7a 및 도 7b에 도시된 것과 동일한 구성의 설명은 생략한다.

도 11a에 도시된 다중화 회로(107B)에서, 다음 신호가 도 11b에 도시된 바와 같은 제어 회로(106)로부터의 입력 신호로 입력된다: 트리거 신호(TRG); 각각의 기록 데이터(PRINT DATA0 내지 PRINT DATA2); 아날로그 신호인 히트 신호(HEAT); 및 내부 클럭(INT_CLK).

도 7a 및 도 7b의 설명에서와 같이, 다중화 회로에 이용되는 내부 클럭(INT_CLK)의 클럭 주파수는 히트 신호(HEAT)를 제어하는 데에 충분한 펄스폭 조정 분해능을 갖도록 설정될 수 있다.

제어 회로(106)에 의해 기록된 화상에 기초하여 생성된 기록 데이터(PRINT DATA0 내지 2)는 내부 클럭(INT_CLK)과 동기화된 트리거 신호(TRG)와 함께 다중화 회로(107B)에 보내진다. 다중화 회로 내에서, 기록 데이터(PRINT DATA0 내지 2) 및 히트 신호(HEAT)는 이들을 트리거 신호(TRG)와 동기화하는 타이밍에서 플립-플 롭 회로에 미리 설정되어 있다. 이 상태에서, 내부 클럭(INT_CLK)에 동기화된 기록 데이터(PRINT DATA0 내지 2) 및 히트 신호(HEAT)를 디지털화한 히트 데이터(액티브 주기 정보를 가짐)의 비트가 순차적으로 제공된다. 이런 식으로, 병렬-직렬 변환을 달성하고, 다중화된 데이터(DATA) 및 이와 동기화된 클럭(CLK)을 다중화 회로(107B)로부터 출력한다.

히트 데이터는 제2 실시예에서와 동일한 방식으로 설정될 수 있다.

따라서, 본 실시예의 기록 장치는 복수의 기록 데이터와 히트 신호를 디지털화한 히트 데이터를 다중화하는 다중화 회로로 데이터를 생성하여 그 생성된 데이터를 공통 단자를 통해 전송할 수 있다.

<제5 예시적인 실시예>

저전압 차동 신호(LVDS) 라인을 통해 실행되는 전송을 본 발명에 적용한 예를 이하 설명한다. 도 1에서 나타낸 바와 같이, 신호마다 하나의 신호선(단일의 엔드 신호선)을 이용하는 대신에, 신호마다(1 계통) 두개의 신호선을 이용하는 저전압 차동 신호(LVDS) 라인이 제공된다.

도 12에 도시된 헤드 소자 기판(100)은 가요성 케이블 등으로 형성된 신호선(101)에 의해 기록 장치 IJRA에 접속된다. 저전압 차동 입력 신호는 약 100mV이다. 기록 장치 IJRA는 논리 신호 송신부(108)를 포함하고, 헤드 소자 기판(100)은 수신부(104)를 포함한다. 이들 송수신부는 LVDS 라인에 부합하고 있는 차동 수신부 또는 차동 송신부이므로, 버퍼 회로(104a 및 108a)의 크기를 줄일 수 있다. 또한, 저전압 신호는 회로의 전력 소모를 억제하고, 또한 전자기 간섭(EMI) 대처에도 기여한다. 고주파수 데이터가 구동 회로에 입력될 때, 구동 회로의 내부 회로를 작게 구성하여, 고주파수 특성에 적합한 기능을 실현할 수 있다. 나머지 부분은 도 1의 구성과 동일하다.

도 12는 LVDS가 도 1 및 도 8에 도시된 구성에 적용되는 예를 도시한다. 도 1 및 도 8과 유일한 차이점은 논리 신호 송수신부이다.

다중화된 데이터(DATA), 클럭(CLK), 및 래치 신호(LAT)를 전송하기 위한 세 개의 저전압 차동 신호(LVDS) 라인 시스템(6 라인)이 제공된다. 이들 내역은 데이터(DATA+ 및 DATA-), 클럭 신호(CLK+ 및 CLK-1), 및 래치 신호(LAT+ 및 LAT-)이다.

도 1 및 도 8에 도시된 구성과 비교하여, 단자의 수는 두 배가 된다. 그러나, 기록 데이터 및 구동 펄스폭 신호(히트 신호)는 기록 장치 내의 다중화 회로에 의해 다중화되고 하나의 신호선에 의해 전송된다. 또한, 기록 데이터 및 구동 펄스폭 신호(히트 신호)는 헤드 소자 기판 내에서 분리된다.

따라서, 기록 데이터와 히트 신호를 다중화하는 효과는 또한 고주파수 신호를 전송할 수 있는 LVDS 라인을 통해 데이터를 전송하여 달성될 수도 있다. 대량의 데이터가 제3 실시예에서 기재된 바와 같이 전송되더라도, 데이터 전송 주기가 히트 신호(HEAT) 주기와 비교하여 단축될 수 있기 때문에 특히 블럭 주기가 단축될 수 있다. 또한, 신호가 고주파수이기 때문에, 히트 신호의 액티브 주기 (기록 소자에서의 통전 시간)는 보다 높은 분해능으로 설정될 수 있으며, 기록 소자에 인가된 에너지는 정밀하게 제어될 수 있다.

도 1의 구성과 비교하여, 도 12의 구성과 같이, 데이터(DATA), 클럭(CLK) 및 래치 신호(LAT)를 전송하기 위한 세개의 저전압 차동 신호(LVDS) 라인 시스템(6 라인)이 제공될 수 있지만, 단자의 수는 두 배가 된다. 또한, 클럭의 송신측에서의 지터(클럭 타이밍의 미소한 오정렬)는 높은 주파수일수록 더 쉽게 발생하며, 이는 고주파수 데이터와의 동기화를 불가능하게 할 수 있다.

<제6 예시적인 실시예>

기록 데이터와 구동 펄스폭 신호(히트 신호)가 기록 장치에서 다중화되고, 그 밖의 논리 신호(클럭, 래치)가 또한 송신부에 의해 다중화되는 기록 장치의 구성을 도 13을 참조하여 이하 설명한다. 이 구성을 이용하여, 데이터는 하나의 LVDS 라인 계통(2 라인)에 의해 전송될 수 있다. 또한, 기록 장치로부터 전송된 데이터를 수신하여 헤드 소자 기판에서 다중화된 데이터를 분리할 수 있는 헤드 소자 기판의 구성을 일 예로 설명한다.

종래에, 다음의 기술은 LVDS에 관하여 공지되어 있다. LVDS 전송기(108) 및 LVDS 수신기(104)에 제공된 PLL 회로 등(108a 및 104a에 포함됨)을 이용하여, 데이터 및 클럭이 LVDS 전송기(108)에서 다중화되고, 클럭은 LVDS 수신기(104) 내에서 데이터로부터 재생된다. 래치 신호(LAT)는 데이터(DATA)의 송신 타이밍과 동기화될 수 있다. 따라서, 데이터(DATA) 및 클럭(CLK)의 재생과 래치(LAT) 신호의 생성은 헤드 소자 기판(100) 내에서 또한 수행될 수 있다. 이런 구성을 이용하여, 단자의 수가 더욱 감소될 수 있다.

다중화된 데이터는 헤드 소자 기판 내의 히트 신호 발생 회로(105) 및 구동 회로(103)에 입력된다. 다음에, 기록 소자를 구동하는 데에 필요한 정보는 클럭 발생 회로(901)에 의해 취득된 CLK_P 및 CLK_H에 의해 다중화된 데이터(DATA)로부터 추출된다. 이 단계에서, 히트 신호(HEAT-IN)는 도 10a 및 도 10b의 타이밍차트에 도시된 바와 같이, 기록 데이터(PRINT DATA)를 분리하기 위해 히트 데이터를 다중화된 데이터로부터 분리함으로써 발생될 수 있다. 각 신호와 관련하여, 기록 소자는 도 16을 참조하여 기술된 바와 같이, 종래의 기록 헤드와 유사한 구동 회로에 의해 기록 데이터에 따라 임의로 구동될 수 있다.

따라서, 본 발명에 인가된 LVDS는 신호선의 수가 적고, LVDS 전송 시스템이 공통 모드 노이즈에 강하고, 방사 노이즈가 쉽게 방출되지 않기 때문에, EMI 대책으로서도 효과적이다. "EMI"는 발생된 방사 노이즈로 인해 다른 근처의 장치들 또는 소자의 오작동을 초래할 수 있는 전자기 간섭 또는 방사 노이즈이다.

본 발명의 예시적인 실시예에서 상술된 바와 같이, 기록 데이터와 구동 펄스폭 신호는 미국특허번호 제6,830,301호에 개시된 바와 같이 직렬 데이터로서 전송되는 것이 아니라, 다중화된 데이터로 전송된다. 따라서, 기록 데이터는 구동 펄스폭 신호를 동시에 전송하면서 전송될 수 있다. 또한, 임의의 블럭에 대해 전송된 기록 데이터에 대응하는 구동 펄스폭 신호는 다음 블럭의 기록 데이터로 다중화되어, 전송될 수 있다.

상술된 실시예의 구성은 복수의 헤드 소자 기판이나 기록 폭에 대응하는 풀 라인 기록 헤드(full line recording head)가 배치된 구성에 적용될 수 있다. 본 발명의 예시적인 실시예에 따른 신호 전송 라인은 일 방향으로 구성된 송신 장치와 수신 장치에 대하여 설명했다. 그러나, 송신 장치와 수신 장치는 또한 양방향으로 구성될 수도 있다. 본 발명의 효과가 달성될 수 있는 한, 본 발명은 전기적 또는 기계적 구성의 차이나 소프트웨어 순서 등의 차이에 상관 없이 가능하다.

본 발명이 예시적인 실시예를 참조하여 기술되었지만, 본 발명은 기재된 예시적인 실시예에만 제한되는 것이 아님을 이해해야 한다. 다음 특허청구범위는 모든 변경들, 등가 구조물들, 및 기능들을 포괄하도록 최광의로 해석되어야 한다.

도 1은 본 발명이 적용될 수 있는 기록 장치와 헤드 소자 기판 간의 접속 구성을 설명하는 블럭도이다.

도 2는 본 발명의 제1 예시적인 실시예에 따른 헤드 소자 기판의 회로 구성을 나타내는 등가의 회로도이다.

도 3은 본 발명의 제1 예시적인 실시예에 따른 도 2의 블럭도 내의 통신 상태를 설명하는 기록 데이터에 관한 타이밍차트이다.

도 4a 및 도 4b는 본 발명의 제1 예시적인 실시예에 따른 구동 펄스폭 신호(히트 신호) 발생 회로의 구성예 및 히트 신호에 관한 타이밍차트이다.

도 5a 및 도 5b는 본 발명의 제1 예시적인 실시예에 따른 구동 펄스폭 신호(히트 신호) 발생 회로의 다른 구성예 및 히트 신호에 관한 타이밍차트이다.

도 6은 본 발명의 제1 예시적인 실시예에 따른 헤드 소자 기판의 구동 회로의 통신 상태를 설명하는 구동 타이밍차트이다.

도 7a 및 도 7b는 본 발명의 제2 예시적인 실시예에 따른 다중화 회로를 설명하는 도면이다.

도 8은 본 발명의 제3 예시적인 실시예에 따른 헤드 소자 기판의 회로 구성을 나타내는 등가의 회로도이다.

도 9는 본 발명의 제3 예시적인 실시예에 따른 클럭 발생 회로의 구성예를 나타내는 도면이다.

도 10a 및 도 10b는 본 발명의 제3 예시적인 실시예에 따른 헤드 소자 기판 의 구동 회로 내의 통신 상태를 설명하는 구동 타이밍차트이다.

도 11a 및 도 11b는 본 발명의 제4 예시적인 실시예에 따른 다중화 회로를 설명하기 위한 도면이다.

도 12는 본 발명에 LVDS를 적용한 제5 예시적인 실시예에 따른 기록 장치와 헤드 소자 기판 간의 접속 구성을 나타내는 블럭도이다.

도 13은 본 발명에 LVDS를 적용한 제6 예시적인 실시예에 따른 기록 장치와 헤드 소자 기판 간의 접속 구성을 나타내는 블럭도이다.

도 14는 본 발명이 적용될 수 있는 기록 장치의 일 예를 나타내는 설명도이다.

도 15는 기록 장치의 제어 회로의 구성을 나타내는 블럭도이다.

도 16은 종래의 헤드 소자 기판의 회로 구성을 나타내는 등가 회로도이다.

도 17은 종래의 헤드 소자 기판의 구동 회로 내의 통신 상태를 나타내는 구동 타이밍차트이다.

도 18은 종래 기술에서와 같이 기록 데이터와 구동 펄스폭 신호가 직렬 전송되는 경우를 설명하기 위한 타이밍차트이다.

<도면의 주요 부분에 대한 부호의 설명>

100: 헤드 소자 기판

102: 기록 소자 배열

103: 구동 회로

104: 수신부

106: 제어 회로

107: 다중화 회로

108: 송신부

Claims

복수의 기록 소자를 포함하는 헤드 소자 기판으로서,

구동 펄스폭 데이터의 비트들이 기록 데이터의 비트들 사이에 개재되어 있는 데이터를 수신하기 위한 수신 수단;

상기 수신 수단에 의해 수신된 상기 데이터로부터 상기 기록 데이터를 분리하기 위한 분리 수단; 및

상기 수신 수단에 의해 수신된 상기 데이터로부터 상기 구동 펄스폭 데이터를 분리함으로써 상기 복수의 기록 소자의 통전 기간을 정의하는 구동 펄스폭 신호를 발생시키기 위한 신호 발생 수단

을 포함하고,

상기 복수의 기록 소자는 상기 분리 수단에 의해 분리된 상기 기록 데이터 및 상기 신호 발생 수단에 의해 발생된 상기 구동 펄스폭 신호에 기초하여 구동되는 헤드 소자 기판.
제1항에 있어서,

상기 데이터는 각각의 기록 데이터와 구동 펄스폭 데이터가 주기적으로 배열되도록 구성되고,

상기 분리 수단은 상기 수신 수단에 의해 수신된 상기 데이터와 상기 기록 데이터의 배열 주기와 동기하는 클럭을 이용하여 상기 기록 데이터를 분리하는 헤 드 소자 기판.
제2항에 있어서,

상기 분리 수단은 시프트 레지스터를 이용하여 형성되는 헤드 소자 기판.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 수신 수단에 의해 수신된 상기 데이터는 각각의 기록 데이터와 구동 펄스폭 데이터가 주기적으로 배열되도록 구성되고,

상기 신호 발생 수단은 상기 수신 수단에 의해 수신된 상기 데이터와 상기 구동 펄스폭 데이터의 배열 주기와 동기하는 클럭을 이용하여 상기 구동 펄스폭 데이터를 분리함으로써 상기 구동 펄스폭 신호를 발생시키는 헤드 소자 기판.
제1항에 있어서,

상기 신호 발생 수단은 플립-플롭 회로를 이용하여 형성되는 헤드 소자 기판.
제1항에 있어서,

상기 수신 수단은 클럭을 수신하고,

상기 헤드 소자 기판은,

상기 수신 수단에 의해 수신된 상기 클럭에 기초하여 상기 기록 데이터와 상 기 구동 펄스폭 데이터의 각각의 배열 주기와 동기하는 복수의 클럭을 발생시키도록 구성된 클럭 발생 회로를 더 포함하는 헤드 소자 기판.
제6항에 있어서,

상기 클럭 발생 회로는 플립-플롭 회로를 이용하여 형성되는 헤드 소자 기판.
제1항에 있어서,

상기 수신 수단은 저전압 차동 신호를 상기 데이터로서 수신하도록 구성된 차동 신호 수신부를 포함하는 헤드 소자 기판.
제1항 내지 제3항 또는 제5항 내지 제8항 중 어느 한 항에 따른 헤드 소자 기판이 설치된 기록 헤드.
복수의 기록 소자를 포함하는 기록 헤드를 이용하여 기록을 수행하기 위한 기록 장치로서,

상기 복수의 기록 소자의 통전 기간을 정의하는 구동 펄스폭 데이터와 기록 데이터를 생성하기 위한 생성 수단;

구동 펄스폭 신호가 디지털화된 구동 펄스폭 데이터의 비트들 및 상기 기록 데이터의 비트들을 생성하기 위한 다중화 수단; 및

상기 다중화 수단에 의해 생성된 상기 데이터를 상기 기록 헤드에 송신하기 위한 송신 수단

을 포함하는 기록 장치.
제10항에 있어서,

상기 기록 헤드는 제1항 내지 제3항 또는 제5항 내지 제8항 중 어느 한 항에 따른 헤드 소자 기판이 설치된 기록 헤드인 기록 장치.
복수의 기록 소자를 포함하는 헤드 소자 기판으로서,

구동 펄스폭 데이터의 비트들이 기록 데이터의 비트들 사이에 개재되어 있는 데이터를 수신하도록 구성된 수신부;

상기 수신부에 의해 수신된 상기 데이터로부터 상기 기록 데이터를 분리하도록 구성된 분리부; 및

상기 수신부에 의해 수신된 상기 데이터로부터 상기 구동 펄스폭 데이터를 분리함으로써 상기 복수의 기록 소자의 통전 기간을 정의하는 구동 펄스폭 신호를 발생시키도록 구성된 신호 발생부

를 포함하고,

상기 복수의 기록 소자는 상기 분리부에 의해 분리된 상기 기록 데이터 및 상기 신호 발생부에 의해 발생된 상기 구동 펄스폭 신호에 기초하여 구동되는 헤드 소자 기판.
복수의 기록 소자를 포함하는 기록 헤드를 이용하여 기록을 수행하기 위한 기록 장치로서,

상기 복수의 기록 소자의 통전 기간을 정의하는 구동 펄스폭 데이터와 기록 데이터를 생성하도록 구성된 생성부;

구동 펄스폭 신호가 디지털화된 구동 펄스폭 데이터의 비트들 및 상기 기록 데이터의 비트들을 생성하도록 구성된 다중화부; 및

상기 다중화부에 의해 생성된 상기 데이터를 상기 기록 헤드에 보내도록 구성된 송신부

를 포함하는 기록 장치.