JP6417129B2

JP6417129B2 - インクジェットヘッドユニット、及びインクジェットヘッドの制御方法

Info

Publication number: JP6417129B2
Application number: JP2014136856A
Authority: JP
Inventors: 学秋元
Original assignee: Toshiba Corp; Toshiba TEC Corp
Current assignee: Toshiba Corp; Toshiba TEC Corp
Priority date: 2014-07-02
Filing date: 2014-07-02
Publication date: 2018-10-31
Anticipated expiration: 2034-07-02
Also published as: JP2016013649A

Description

本発明の実施形態は、インクジェットヘッドユニット、及びインクジェットヘッドの制御方法に関する。

インクジェット記録装置を構成する機器の制御は、クロック信号を基準として行われるのが一般的である。このため、インクジェットヘッドの制御回路などには、常時クロック信号が供給されている。したがって、インクジェット記録装置が長期間にわたって待機中になると、クロック信号の供給が継続し、待機時間に消費される電力量が増加してしまう。

装置の待機時間中に消費する電力を抑えて、省電力化を図るためには、例えば、クロック信号の周波数を分周することが考えられる（例えば、特許文献１参照）。しかしながら、クロック信号の周波数を分周するには、ソフトウエアによる制御が必要になる。また、クロック信号の周波数が低くなると、インクジェット記録装置を構成する各機器の動作タイミングの調整が困難になることも考えられる。

特開２０１４−７６５５３号公報

本発明は、クロック信号の周波数を一定に維持しつつ、装置の省電力化を図ることを目的とする。

上記課題を解決するため、本実施形態に係るインクジェットヘッドユニットは、インクジェットヘッドを駆動する駆動ＩＣへ、駆動ＩＣのレジスタを設定するための設定データと、インクジェットヘッドによって形成される画像の画像データと、を出力する駆動情報出力回路と、駆動情報出力回路から設定データ又は画像データが出力されたときに、駆動ＩＣへ、クロック信号を出力するクロック制御回路と、を備える。

第１の実施形態に係るインクジェット記録装置のブロック図である。制御装置のブロック図である。駆動制御回路のブロック図である。駆動制御回路のタイミングチャートである。駆動制御回路のタイミングチャートである。第２の実施形態に係るインクジェット記録装置を構成する駆動制御回路のブロック図である。駆動制御回路のタイミングチャートである。

《第１の実施形態》
以下、第１の実施形態を、図面を用いて説明する。図１は、本実施形態に係るインクジェット記録装置１のブロック図である。

図１に示されるように、インクジェット記録装置１は、制御装置１０、ヘッドユニット５０、制御装置１０に接続されるコンピュータ１００を備えている。このコンピュータ１００は、例えば、パーソナルコンピュータである。インクジェット記録装置１によって、印刷される画像の画像データＤＰ１は、コンピュータ１００を介して、外部から取り込まれる。

図２は、制御装置１０のブロック図である。制御装置１０は例えばマイクロコンピュータであり、ＣＰＵ（Central Processing Unit）１０ａ、主記憶部１０ｂ、補助記憶部１０ｃ、インタフェース部１０ｄ、及び上記各部を相互に接続するシステムバス１０ｅを有している。

ＣＰＵ１０ａは、補助記憶部１０ｃに記憶されているプログラムに従って、所定の処理を実行する。本実施形態では、設定データＤＲ１、画像データＤＰ１を補助記憶部１０ｃから読みだして、ヘッドユニット５０へ出力する。また、ＣＰＵ１０ａは、図４及び図５に示されるように、クロック信号ＣＬＫ１を、ヘッドユニット５０へ出力する。

なお、クロック信号ＣＬＫ１は、駆動制御回路７０及びインクジェットヘッド６０の動作タイミングを規定するための基準信号である。また、設定データＤＲ１は、インクジェットヘッド６０を構成する駆動ＩＣのレジスタの設定に必要なデータである。

主記憶部１０ｂは、ＲＡＭ（Random Access Memory）等を含んで構成されている。この主記憶部１０ｂは、ＣＰＵ１０ａの作業領域として用いられる。

補助記憶部１０ｃは、ＲＯＭ（Read Only Memory）、半導体メモリ等の不揮発性メモリを含んで構成されている。この補助記憶部１０ｃには、ＣＰＵ１０ａに実行されるプログラムや、印刷の準備をするための設定データＤＲ１が記憶されている。また、コンピュータ１００から出力される画像データＤＰ１が一時的に記憶される。

インタフェース部１０ｄは、例えば、シリアルインタフェース、及びＬＡＮインタフェースなどを有している。コンピュータ１００、及びヘッドユニット５０は、インタフェース部１０ｄを介して、ＣＰＵ１０ａに接続される。

図１に示されるように、ヘッドユニット５０は、インクジェットヘッド６０、及び駆動制御回路７０を有している。

図３は、駆動制御回路７０のブロック図である。駆動制御回路７０は、制御装置１０から出力される設定データＤＲ１、画像データＤＰ１、クロック信号ＣＬＫ１などに基づいて、インクジェットヘッド６０を駆動する。図３に示されるように、駆動制御回路７０は、転送クロック生成回路８１、タイミング信号生成回路８２、設定データ転送回路８３、画像データ転送回路８４、設定データ転送制御回路８５、画像データ転送制御回路８６、マルチプレクサ８７、クロック制御回路８８、交直変換回路８９、及び電源制御回路９０を有している。なお、設定データ転送制御回路８５及び画像データ転送制御回路８６を合わせて駆動情報出力回路と定義する。

転送クロック生成回路８１は、制御装置１０から出力されるクロック信号ＣＬＫ１を受信する。そして、受信したクロック信号ＣＬＫ１を、設定データ転送回路８３、画像データ転送回路８４、設定データ転送制御回路８５、画像データ転送制御回路８６、及びクロック制御回路８８へ出力する。なお、転送クロック生成回路８１は、受信したクロック信号ＣＬＫ１を分周或いは逓倍して、上記各回路へ転送することとしてもよい。

タイミング信号生成回路８２は、例えば、図４及び図５に示されるように、周期的にハイレベルとなるパルス信号を、タイミング信号ＳＴとして設定データ転送制御回路８５、及び画像データ転送制御回路８６へ出力する。

図３に戻り、設定データ転送回路８３は、受信したデータを順次出力するＦＩＦＯ（First-In First-Out）回路である。この設定データ転送回路８３は、制御装置１０から出力される設定データＤＲ１を順次受信する。そして、受信した設定データＤＲ１を、クロック信号ＣＬＫ１に同期させて、順次設定データ転送制御回路８５へ出力する。

画像データ転送回路８４も、設定データ転送回路８３と同様に、受信したデータを順次出力するＦＩＦＯ（First-In First-Out）回路である。この画像データ転送回路８４は、制御装置１０から出力される画像データＤＰ１を順次受信する。そして、受信した画像データＤＰ１を、クロック信号ＣＬＫ１に同期させて、順次画像データ転送制御回路８６へ出力する。

設定データ転送制御回路８５は、設定データＤＲ１を受信する。そして、設定データ転送制御回路８５は、図４に示されるように、タイミング信号ＳＴが立ち上がると、設定データＤＲ１を予め設定された大きさに分割し、クロック信号ＣＬＫ１に同期させて、設定データＤＲ２として出力する。また、設定データ転送制御回路８５は、設定データＤＲ２を出力しているときにハイレベルになるトリガ信号ＳＴ１を出力する。

画像データ転送制御回路８６は、画像データＤＰ１を受信する。そして、画像データ転送制御回路８６は、図５に示されるように、タイミング信号ＳＴが立ち上がると、画像データＤＰ１を予め設定された大きさに分割し、クロック信号ＣＬＫ１に同期させて、画像データＤＰ２として出力する。また、画像データ転送制御回路８６は、画像データＤＰ２を出力しているときにハイレベルになるトリガ信号ＳＴ２を出力する。

マルチプレクサ８７は、設定データ転送制御回路８５から出力される設定データＤＲ２と、画像データ転送制御回路８６から出力される画像データＤＰ２を、選択的にインクジェットヘッド６０へ出力する。これにより、予め設定されたタイミングで、インクジェットヘッド６０へ、設定データＤＲ２、及び画像データＤＰ２が出力される。

クロック制御回路８８は、設定データ転送制御回路８５から出力されるトリガ信号ＳＴ１と、画像データ転送制御回路８６から出力されるトリガ信号ＳＴ２をモニタし、図４及び図５に示されるように、トリガ信号ＳＴ１、又はトリガ信号ＳＴ２がハイレベルになったときに、クロック信号ＣＬＫ１と周期が等しいクロック信号ＣＬＫ２を、インクジェットヘッド６０へ出力する。

これにより、インクジェットヘッド６０へ、設定データＤＲ２、及び画像データＤＰ２が出力されるときに限り、クロック信号ＣＬＫ２が出力される。

交直変換回路８９は、商用電源に接続されている。そして、商用電源からの電力を直流に変換して、電源制御回路９０へ出力する。電源制御回路９０は、インクジェットヘッド６０で印刷が行われる際に、図４及び図５に示されるように、当該インクジェットヘッド６０へ電力Ｐｄｃを供給する。

インクジェットヘッド６０は、ピエゾ素子が用いられるピエゾ方式のインクジェットヘッドである。インクジェットヘッド６０は、ピエゾ素子を駆動する駆動ＩＣからなる制御回路と、複数のノズルと、それぞれのノズルにインクを循環させるための流路を有している。インクジェットヘッド６０については、特開２００９−２０２４７５号公報に、構造や製造方法が詳細に開示されている。

次に、上述したインクジェット記録装置１の動作について説明する。前提として、コンピュータ１００には、インクジェット記録装置１のユーザによって、画像データＤＰ１がダウロードされているものとする。この画像データＤＰ１としては、文書作成ソフトなどのテキスト情報や、画像作成ソフトなどの画像情報が考えられる。

ユーザによって、コンピュータ１００に印刷開始指令が入力されると、画像データＤＰ１が、制御装置１０に出力される。

制御装置１０は、画像データＤＰ１を受信すると、ヘッドユニット５０を構成する駆動制御回路７０に、設定データＤＲ１、及び画像データＤＰ１を、クロック信号ＣＬＫ１に同期させて出力する。

設定データＤＲ１は、設定データ転送回路８３を経由して、設定データ転送制御回路８５へ出力される。設定データＤＲ１は、設定データ転送制御回路８５によって、所定の大きさに分割される。そして、設定データＤＲ１は、図４に示されるように、設定データＤＲ２として、タイミング信号ＳＴの立ち上がりに同期して出力される。設定データ転送制御回路８５から出力された設定データＤＲ２は、マルチプレクサ８７を介して、インクジェットヘッド６０へ出力される。

設定データＤＲ２が出力されているときには、トリガ信号ＳＴ１がハイレベルとなり、クロック制御回路８８からは、クロック信号ＣＬＫ２が、インクジェットヘッド６０へ出力される。

インクジェットヘッド６０では、クロック信号ＣＬＫ２を基準信号として、設定データＤＲ２が受信される。そして、インクジェットヘッド６０を構成する駆動ＩＣのレジスタの設定が行われる。

設定データＤＲ２が出力されていない場合には、トリガ信号ＳＴ１がローレベルとなるため、クロック制御回路８８からのクロック信号ＣＬＫ２の出力が停止する。

一方、画像データＤＰ１は、画像データ転送回路８４を経由して、画像データ転送制御回路８６へ出力される。画像データＤＰ１は、画像データ転送制御回路８６によって、所定の大きさに分割される。そして、画像データＤＰ１は、図５に示されるように、画像データＤＰ２として、タイミング信号ＳＴの立ち上がりに同期して出力される。画像データ転送制御回路８６から出力された画像データＤＰ２は、マルチプレクサ８７を介して、インクジェットヘッド６０へ出力される。

画像データＤＰ２が出力されているときには、トリガ信号ＳＴ２がハイレベルとなり、クロック制御回路８８からは、クロック信号ＣＬＫ２が、インクジェットヘッド６０へ出力される。

インクジェットヘッド６０では、クロック信号ＣＬＫ２を基準信号として、画像データＤＰ２が受信される。そして、この画像データＤＰ２に基づいた印刷が実行される。

画像データＤＰ２が出力されていない場合には、トリガ信号ＳＴ２がローレベルとなるため、クロック制御回路８８からのクロック信号ＣＬＫ２の出力が停止する。

以上説明したように、本実施形態では、図４に示されるように、インクジェットヘッド６０へ、設定データＤＲ２が出力されるとき、或いは、図５に示されるように、インクジェットヘッド６０へ、画像データＤＰ２が出力されるときに限り、インクジェットヘッド６０へクロック信号ＣＬＫ２が供給される。

このため、インクジェット記録装置１の待機中に、インクジェットヘッド６０へ、クロック信号が供給されることがなくなる。したがって、インクジェット記録装置１の待機中に消費される電力を削減することが可能となる。

《第２の実施形態》
次に、第２の実施形態について説明する。第１の実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略する。

図６は、第２の実施形態に係る駆動制御回路７０のブロック図である。図６に示されるように、第２の実施形態に係る駆動制御回路７０は、電源制御回路９０が、電力Ｐｄｃの監視結果を示すステータス信号ＳＳを出力する点で、第１の実施形態に係る駆動制御回路７０と相違している。

本実施形態に係る電源制御回路９０は、電源制御回路９０の出力端の電圧を監視する。そして、電源制御回路９０は、出力端の電圧が閾値Ｔｈより大きい場合にハイレベルとなり、出力端の電圧が閾値以下の場合にローレベルとなるステータス信号ＳＳを、マルチプレクサ８７、及びクロック制御回路８０へ出力する。

図７に示されるように、マルチプレクサ８７は、ステータス信号ＳＳがローレベルになると、設定データＤＲ２、及び画像データＤＰ２の出力を停止する。また、クロック制御回路８８は、クロック信号ＣＬＫ２の出力を停止する。

以上説明したように、本実施形態では、図７に示されるように、インクジェットヘッド６０へ供給される電力に異常が生じたときには、設定データＤＲ２、及び画像データＤＰ２の出力と、クロック信号ＣＬＫ２の出力が停止する。これにより、不安点な電源事情の下で、インクジェットヘッド６０が稼働することを回避させることができる。

したがって、インクジェット記録装置１の待機中に消費される電力を削減するとともに、インクジェットヘッド６０を安定して制御することが可能となる。

以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。例えば、上記実施形態では、設定データＤＲ１が分割されることにより生成された設定データＤＲ２が、インクジェットヘッド６０へ出力されることとした。これに限らず、インクジェットヘッド６０の仕様によっては、設定データＤＲ１を分割することなく、インクジェットヘッド６０へ出力することとしてもよい。

同様に、上記実施形態では、画像データＤＰ１が分割されることにより生成された画像データＤＰ２が、インクジェットヘッド６０へ出力されることとした。これに限らず、画像データＤＰ１を分割することなく、インクジェットヘッド６０へ出力することとしてもよい。

上記実施形態では、電源制御回路９０が、ステータス信号ＳＳを出力する場合について説明した。これに限らず、交直変換回路８９などの回路が、ステータス信号を出力することとしてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施しうるものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

５０ヘッドユニット
６０インクジェットヘッド
７０駆動制御回路
８０クロック制御回路
８５設定データ転送制御回路
８６画像データ転送制御回路
８８クロック制御回路

Claims

インクジェットヘッドを駆動する駆動ＩＣへ、前記駆動ＩＣのレジスタを設定するための設定データと、前記インクジェットヘッドによって形成される画像の画像データと、を出力する駆動情報出力回路と、
前記駆動情報出力回路から前記設定データ又は前記画像データが出力されたときに、前記駆動ＩＣへ、クロック信号を出力するクロック制御回路と、
を備えるインクジェットヘッドユニット。
前記駆動情報出力回路は、
前記画像データを出力する画像データ出力回路を有する請求項１に記載のインクジェットヘッドユニット。
前記駆動情報出力回路は、
前記駆動ＩＣのレジスタに記憶される前記設定データを出力する設定データ出力回路を有する請求項１又は２に記載のインクジェットヘッドユニット。
前記インクジェットヘッドへ電力を供給する電源制御回路を備え、
前記クロック制御回路は、前記電源制御回路から供給される電力が閾値以下になったときに、前記クロック信号の出力を停止する請求項１乃至３のいずれか一項に記載のインクジェットヘッドユニット。
インクジェットヘッドを駆動する駆動ＩＣへ、前記駆動ＩＣのレジスタを設定するための設定データと、前記インクジェットヘッドによって形成される画像の画像データと、を出力する工程と、
前記駆動ＩＣへ前記設定データ又は前記画像データが出力されたときに、前記駆動ＩＣへ、クロック信号を出力する工程と、
を含むインクジェットヘッドの制御方法。