JP2016127347A - スイッチ装置 - Google Patents

Abstract

【課題】突入電流の増大を抑制しつつ、スイッチング素子のオン及びオフの期間を一定にする場合と比べて、スイッチング素子からの出力電圧の立ち上がり時間を短くする。【解決手段】電源１０と負荷１４とは、スイッチング素子１２を介して接続されている。これにより、スイッチング素子１２を介して電源１０から負荷１４に電圧が供給される。制御部１６は、スイッチング素子１２のオン及びオフを繰り返す。これにより、スイッチング素子１２からの出力電圧が制御される。制御部１６は、スイッチング素子１２のオン期間の長さを時間軸に沿って変える。【選択図】図１

Description

本発明はスイッチ装置に関する。

省エネの要求に対応するために、ユーザの操作状況や装置の動作状況に応じて、装置内のモジュールやインターフェース等の電源を個別的にオフする場合がある。例えば、装置に設置されている無線ＬＡＮモジュールが使用されていない場合、その電源をオフにすることにより、省エネ効果を高めている。

一方で、電源をオンにした時、接続されている負荷に応じて突入電流が発生する。負荷が大きい場合には突入電流が大きくなる。この場合、電力供給側の電圧が降下してしまい、他のモジュールや部品の動作に不具合が発生することがある。例えば、ＵＳＢ（Universal Serial Bus）等のようにホットプラグ（活線挿抜）に対応したインターフェースを備える機器においては、比較的大容量のコンデンサが実装されている。電源をオンにした時には、そのコンデンサに電流が流れ込み、電力供給側の電圧が低下するという問題が生じ得る。これに対処するために、負荷や電源の供給能力に応じて電源スイッチ（例えばＦＥＴスイッチ）に抵抗が追加されることがある。または、ホットプラグに非対応のインターフェースが用いられる場合がある。この場合、大容量のコンデンサを機器に実装せずに済むため、突入電流が大きくなることが回避される。

なお、特許文献１には、電源回路において、ＦＥＴスイッチを一定時間断続的にスイッチングする方法が開示されている。この方法によると、電源から負荷に対して電流が徐々に供給されるので、突入電流が減少する。

特開平７−３０３９４号公報

上記のように、スイッチのオン及びオフを繰り返した場合、スイッチからの出力電圧が基準値に達するまでに要する時間が増大するという問題が生じ得る。

本発明の目的は、突入電流の増大を抑制しつつ、スイッチング素子のオン及びオフの期間を一定にする場合と比べて、スイッチング素子からの出力電圧の立ち上がり時間を短くすることである。

請求項１に係る発明は、電源と負荷とを接続し、前記電源から供給される電圧を前記負荷に供給するスイッチング素子と、前記スイッチング素子のオン及びオフを繰り返すことにより前記スイッチング素子からの出力電圧を制御し、前記スイッチング素子のオン期間の長さを時間軸に沿って変える制御手段と、を含むスイッチ装置である。

請求項２に係る発明は、前記スイッチング素子のオン期間は複数のオン期間を有し、前記複数のオン期間のうちの１つである第１オン期間の長さは、前記第１オン期間よりも後の第２オン期間の長さよりも長い、ことを特徴とする請求項１に記載のスイッチ装置である。

請求項３に係る発明は、前記第１オン期間は最初のオン期間である、ことを特徴とする請求項２に記載のスイッチ装置である。

請求項４に係る発明は、前記第１オン期間は、前記スイッチング素子のオン抵抗と、前記負荷の静電容量と、前記負荷に発生する突入電流の許容値と、に基づいて決定される、ことを特徴とする請求項２又は請求項３に記載のスイッチ装置である。

請求項５に係る発明は、前記出力電圧が基準電圧値になった場合、前記制御手段は、前記スイッチング素子のオン状態を維持する、ことを特徴とする請求項１から請求項４のいずれか一項に記載のスイッチ装置である。

請求項６に係る発明は、オン及びオフの繰り返し数が基準数になった場合、前記制御手段は、前記スイッチング素子のオン状態を維持する、ことを特徴とする請求項１から請求項４のいずれか一項に記載のスイッチ装置である。

請求項１−４に係る発明によると、突入電流の増大を抑制しつつ、スイッチング素子のオン及びオフの期間を一定にする場合と比べて、スイッチング素子からの出力電圧の立ち上がり時間が短くなる。

請求項５，６に係る発明によると、無駄なスイッチング動作の発生が防止される。

本発明の実施形態に係るスイッチ装置の一例を示す図である。 本実施形態に係る制御信号、出力電圧及び突入電流の一例を示すグラフである。 スイッチ装置の等価回路を示す図である。 実施例に係る制御信号、出力電圧及び突入電流の一例を示すグラフである。 図４に示されているグラフの拡大図である。 変形例１に係る制御信号を示すグラフである。 変形例２に係る制御信号を示すグラフである。 変形例３に係る制御信号を示すグラフである。 比較例１に係る制御信号、出力電圧及び突入電流の一例を示すグラフである。 比較例１に係る制御信号、出力電圧及び突入電流の一例を示すグラフである。 比較例２に係る出力電圧及び突入電流の一例を示すグラフである。

図１には、本実施形態に係るスイッチ装置の一例が示されている。電源１０と負荷１４とは、スイッチング素子１２を介して接続されている。これにより、スイッチング素子１２を介して電源１０から負荷１４に電圧が供給される。スイッチング素子１２は、例えば、ＦＥＴ（Field effect transistor）等の半導体スイッチが用いられる。もちろん、その他のスイッチング素子が用いられてもよい。負荷１４は機器内に設置されているモジュール等である。機器は、例えばプリンタやスキャナ等の画像形成装置であってもよし、その他の装置であってもよい。

制御部１６は、スイッチング素子１２のスイッチング動作（オン及びオフ）を制御する。これにより、スイッチング素子１２からの出力電圧（負荷１４に供給される電圧）が制御される。

制御部１６は波形生成部１８を含む。波形生成部１８は、スイッチング素子１２のスイッチング動作を制御するための制御信号を生成する。制御信号がスイッチング素子１２に供給され、制御信号に従ってスイッチング素子１２のスイッチング動作が制御される。この制御信号は、一例としてパルス列を含む信号である。パルス列は、複数のパルスを含む信号である。このパルス列に従ってスイッチング動作を制御することにより、スイッチング素子１２のオン及びオフが繰り返される。本実施形態では、負荷１４に対して電圧を供給する場合、制御部１６は、パルス列に従ってスイッチング素子１２のスイッチング動作を制御し、その後、スイッチング素子１２のオン状態を維持する。これにより、電源１０から負荷１４に対して電圧が徐々に供給され、その後、電源１０から負荷１４に対して電圧が継続的に供給される。

電圧検出部２０は、スイッチング素子１２からの出力電圧を検出する。検出値は制御部１６に出力される。なお、電圧検出部２０は用いられなくてもよい。

図２には、本実施形態に係る制御信号、出力電圧及び突入電流の一例が示されている。各グラフの横軸は時間である。時点ｔ_０は、負荷１４への電圧供給開始時点である。

制御信号Ｐは、波形生成部１８によって生成された信号である。この制御信号Ｐに従ってスイッチング素子１２のスイッチング動作が制御される。出力電圧Ｖは、スイッチング素子１２から出力される電圧を示している。突入電流Ｉは、負荷１４に発生する突入電流を示している。以下、各グラフの詳細について説明する。

制御信号Ｐはパルス列を含む。パルス列は、一例としてパルスＰ１及び複数のパルスＰ２を含む。パルスＰ１は、電圧供給開始時点ｔ_０後における最初のオン期間を示す信号（初期パルス）である。パルスＰ１のパルス幅（オン期間）は期間τ_１である。パルスＰ２は、パルスＰ１によるオン期間の後のオン期間を示す信号である。パルスＰ２のパルス幅（オン期間）は期間τ_２である。本実施形態では、期間τ_１は期間τ_２よりも長い。すなわち、最初のオン期間（期間τ_１）は相対的に長く、その後のオン期間（期間τ_２）は相対的に短い。

期間τ_１は、パルスＰ１に従ってスイッチング素子１２がオンされた場合に、突入電流Ｉが許容電流Ｉ_０以下となるように決定される。例えば、期間τ_１は、突入電流Ｉが許容電流Ｉ_０と等しくなるように、又は、突入電流Ｉが許容電流Ｉ_０よりも僅かに小さくなるように決定される。許容電流Ｉ_０は予め決定された値であり、例えば、負荷１４に応じて決定される。具体的には、期間τ_１は、スイッチング素子１２のオン抵抗（抵抗値Ｒ）と出力負荷（静電容量Ｃ）と負荷１４の許容電流Ｉ_０とによって決定される。もちろん、期間τ_１は、他の値が用いられてもよい。

制御信号Ｐによってスイッチング動作が制御されることにより、電圧供給開始時点ｔ_０後においては、まず、パルスＰ１に従ってスイッチング素子１２がオンされる。期間τ_１が経過すると、スイッチング素子１２がオフされる。予め決定されたオフ期間が経過した後、パルスＰ２に従ってスイッチング素子１２がオンされる。期間τ_２が経過すると、スイッチング素子１２がオフされる。その後、パルスＰ２に従って、スイッチング素子１２のオン及びオフが繰り返される。

パルスＰ１に従ってスイッチング素子１２がオンされると、出力電圧Ｖは、時点ｔ_１から徐々に増大していく。時点ｔ_１は、電圧供給開始時点ｔ_０から僅かに時間が経過した時点である。さらに、複数のパルスＰ２に従ってスイッチング素子１２のオン及びオフが繰り返されると、出力電圧Ｖは、時点ｔ_２で基準電圧Ｖ_０に到達する。時点ｔ_２以降においては、出力電圧Ｖは基準電圧Ｖ_０に維持される。これにより、負荷１４に対して基準電圧Ｖ_０が供給されることになる。

本実施形態においては、電圧供給開始時点ｔ_０から予め決定されたパルス制御期間中、制御部１６は、パルスＰ１，Ｐ２を含むパルス列に従ってスイッチング素子１２のスイッチング動作を制御する。つまり、パルス制御期間中においては、パルスＰ１に従ってスイッチング動作が制御された後は、パルスＰ２に従った制御が継続される。これにより、パルス制御期間中においては、スイッチング素子１２のオン及びオフが繰り返される。その結果、電源１０から負荷１４に対して電圧が徐々に供給される。パルス制御期間が経過した後は、制御部１６は、スイッチング素子１２のオン状態を維持する。これにより、電源１０から負荷１４に対して基準電圧Ｖ_０が継続的に供給される。パルス制御期間は、例えば、突入電流Ｉが許容電流Ｉ_０を超えないことを前提として、その期間中に出力電圧Ｖが基準電圧Ｖ_０に到達するように決定される。例えば、負荷１４に応じてパルス制御期間が決定されてもよい。

別の例として、パルス列に含まれるパルスの数は、予め決定された数であってもよい。この場合、制御部１６は、電圧供給開始時点ｔ_０以降においては、予め決定された数のパルスを含むパルス列に従ってスイッチング素子１２のスイッチング動作を制御する。つまり、パルスＰ１に従ってスイッチング動作が制御された後は、予め決定された数のパルスＰ２に従ってスイッチング動作が制御される。そのパルス列による制御が終了した後、制御部１６は、スイッチング素子１２のオン状態を維持する。パルス数は、例えば、突入電流Ｉが許容電流Ｉ_０を超えないことを前提として、出力電圧Ｖが基準電圧Ｖ_０に到達するように決定される。例えば、負荷１４に応じてパルス数が決定されてもよい。

さらに別の例として、制御部１６は、電圧検出部２０の検出値に基づいて、パルス列による制御を停止し、スイッチング素子１２のオン状態を維持してもよい。具体的には、制御部１６は、電圧供給開始時点ｔ_０以降において、パルス列に従ってスイッチング素子１２のスイッチング動作を制御する。そして、電圧検出部２０の検出値（出力電圧Ｖ）が予め決定された閾値（例えば基準電圧Ｖ_０）になった場合、制御部１６は、パルス列によるスイッチング動作を停止し、スイッチング素子１２のオン状態を維持する。

次に、パルスＰ１の期間τ_１の算出方法について説明する。図３には、スイッチ装置の等価回路が示されている。符号２２は、スイッチング素子１２のオン抵抗Ｒを示している。符号２４は、出力負荷（静電容量Ｃ）を示している。スイッチ装置をＲＣの等価回路として評価した場合、期間τ_１は、その等価回路の微分方程式によって算出される。

例えば、突入電流Ｉは、以下の式（１）によって表現される。

これにより、期間τ_１は、以下の式（２）によって表現される。

上記の式（２）中の突入電流Ｉとして許容電流Ｉ_０を用いることにより、突入電流Ｉが許容電流Ｉ_０以下になる期間τ_１（例えば最大の期間τ_１）が求められる。

例えば、Ｃ＝４５μＦ、Ｒ＝４４ｍΩ、Ｖ＝３．３Ｖとし、突入電流Ｉを０．５Ａ以下に抑えようとした場合、期間τ_１は１０μｓとなる。

図４には、実施例に係るグラフ（制御信号Ｐ、出力電圧Ｖ及び突入電流Ｉ）が示されている。このグラフは実験結果を示すグラフである。なお、このグラフは模式的に表現されている。横軸は時間である。この実施例では、パルスＰ１に従ってスイッチング動作が制御され、その後、パルスＰ２（図４中、線で示されているパルス）に従ってスイッチング動作が制御されている。

図５には、これらのグラフの拡大図が示されている。パルスＰ１に従ってスイッチング動作の制御が開始されると、出力電圧Ｖが増加し始める。例えば、期間τ_１が経過した時点で、つまり、電圧供給開始時点ｔ_０から１０μｓが経過した時点で、出力電圧Ｖが増加し始める。また、突入電流Ｉの最大値は約０．４７Ａであり、許容電流Ｉ_０（０．５Ａ）以下となった。

以上のように、本実施形態においては、最初のパルスＰ１の期間τ_１が、他のパルスＰ２の期間τ_２よりも長い。これにより、その長い期間τ_１において、電源１０から負荷１４に対して電圧が供給し続けられることになる。その結果、パルスＰ２（パルス幅が短いパルス）のみによってスイッチング動作を制御する場合と比べて、出力電圧Ｖの立ち上がり時点（出力電圧Ｖが増加し始める時点）が早まり、出力電圧Ｖが基準電圧Ｖ_０に到達するまでに要する時間が短縮される。パルスＰ１を用いることにより、パルスＰ１を用いない場合と比べて出力電圧Ｖの立ち上がりが早まるため、パルスＰ１は、出力電圧Ｖの立ち上がり（増加開始）に寄与するパルスであるともいえる。

また、期間τ_１は、突入電流Ｉが許容電流Ｉ_０よりも大きくならないように決定される。これにより、突入電流Ｉが許容電流Ｉ_０以下に抑制されつつ、出力電圧Ｖの立ち上がり時点が早くなり、出力電圧Ｖが基準電圧Ｖ_０に到達するまでに要する時間が短縮される。

なお、パルスＰ１の期間τ_１を長くするほど、出力電圧Ｖの立ち上がり時点は早くなる。しかし、時間τ_１を長くするほど、突入電流Ｉが大きくなって許容電流Ｉ_０よりも大きくなりやすくなる。これに対処するために、期間τ_１を短くすると、出力電圧Ｖの立ち上がり時点が遅くなり、出力電圧Ｖが基準電圧Ｖ_０に到達するまでに要する時間が長くなる。本実施形態によると、これらの問題が回避される。

次に、変形例１について説明する。図６には、変形例１に係る制御信号Ｐが示されている。上記の実施形態に係るパルス列（図２に示されているパルス列）は、パルスＰ１，Ｐ２によって構成されている。変形例１に係るパルス列は、例えば、パルスＰ１，Ｐ２，Ｐ３によって構成されている。パルスＰ３のパルス幅（オン期間）は期間τ_３である。期間τ_３は、期間τ_１よりも短く、期間τ_２よりも長い（τ_１＞τ_３＞τ_２）。

変形例１においては、パルス幅が徐々に狭くなるように、複数のパルスが配列されている。具体的には、パルスＰ１，Ｐ３，Ｐ２の順番で、各パルスが配列されている。これにより、電圧供給開始時点ｔ_０後において、パルスＰ１に従ってスイッチング素子１２がオンされる。期間τ_１が経過すると、スイッチング素子１２がオフされる。オフ期間後、パルスＰ３に従ってスイッチング素子１２がオンされる、期間τ_３が経過した後、スイッチング素子１２がオフされる。その後、パルスＰ２に従って、スイッチング素子１２のオン及びオフが繰り返される。その後、上記の実施形態による処理と同様に、スイッチング素子１２のオン状態が維持される。

変形例１においても、パルスＰ２のみによってスイッチング動作を制御する場合と比べて、出力電圧Ｖの立ち上がり時点が早くなり、出力電圧Ｖが基準電圧Ｖ_０に到達するまでに要する時間が短縮される。また、突入電流Ｉが許容電流Ｉ_０以下に抑制される。なお、パルスＰ３は、２つのパルスＰ２の間に配置されてもよいし、パルスＰ２の後に配置されてもよい。

次に、変形例２について説明する。図７には、変形例２に係る制御信号Ｐが示されている。上記の実施形態においては、パルスＰ１が最初のパルスとして用いられている。変形例２では、最初のパルスとしてパルスＰ２が用いられ、２番目のパルスとしてパルスＰ１が用いられている。

パルスＰ１が最初のパルスとして用いられない場合であっても、パルスＰ２のみによってスイッチング動作を制御する場合と比べて、出力電圧Ｖの立ち上がり時点が早くなり、出力電圧Ｖが基準電圧Ｖ_０に到達するまでに要する時間が短縮される。また、突入電流Ｉが許容電流Ｉ_０以下に抑制される。

なお、パルス列において、パルスＰ１の前に複数のパルスＰ２が配置されてもよい。パルスＰ１の前に配置されたパルスＰ２の数が増えるほど、パルスＰ１に従った制御の開始時点が遅くなるため、出力電圧Ｖの立ち上がり時点が遅くなる。この場合において、変形例２に係るパルス列（パルスＰ１の前に複数のパルスＰ２が配置されたパルス列）を用いた場合における立ち上がり時点が、パルスＰ２のみのパルス列を用いた場合における立ち上がり時点よりも早くなるように、パルスＰ１，Ｐ２の配置位置を決定する。これにより、パルスＰ１の前に複数のパルスＰ２が配置された場合であっても、出力電圧Ｖが基準電圧Ｖ_０に到達するまでの時間が短縮される。

次に、変形例３について説明する。図８には、変形例３に係る制御信号Ｐが示されている。変形例３においては、パルスＰ１は用いられず、パルスＰ４が用いられる。パルスＰ４のパルス幅（オン期間）は期間τ_４である。期間τ_４は、一例として、パルスＰ１の期間τ_１の半分の期間である。期間τ_４は、期間τ_２よりも長い期間である。

変形例３においては、２つのパルスＰ４の後に複数のパルスＰ２が配置されている。これにより、電圧供給開始時点ｔ_０後において、パルスＰ４に従ってスイッチング素子１２がオンされる。期間τ_４（期間τ_１の半分の期間）が経過すると、スイッチング素子１２がオフされる。オフ期間後、パルスＰ４に従ってスイッチング素子１２がオンされる。期間τ_４が経過した後、スイッチング素子１２がオフされる。その後、パルスＰ２に従って、スイッチング素子１２のオン及びオフが繰り返される。その後、上記の実施形態による処理と同様に、スイッチング素子１２のオン状態が維持される。

変形例３においては、パルスＰ１が２つのパルスＰ４に分割されたことになる。この場合、期間τ_２よりも長い期間τ_４において、電源１０から負荷１４に対して電圧が供給し続けられ、オフ期間を間にして、さらに期間τ_４において、電源１０から負荷１４に対して電圧が供給し続けられる。このようにスイッチング動作を制御した場合であっても、パルスＰ２のみによってスイッチング動作を制御する場合と比べて、出力電圧Ｖの立ち上がり時点が早くなり、出力電圧Ｖが基準電圧Ｖ_０に到達するまでに要する時間が短縮される。また、突入電流Ｉが許容電流Ｉ_０以下に抑制される。なお、２つのパルスＰ４の間に、１又は複数のパルスＰ２が配置されていてもよい。

次に、比較例１について説明する。図９には、比較例１に係る制御信号、出力電圧及び突入電流の一例が示されている。各グラフの横軸は時間である。

比較例１に係る制御信号Ｐは、複数のパルスＰａを含む。各パルスＰａのパルス幅（オン期間）は一定であり、その幅は期間τ_ａである。期間τ_ａは、例えば、突入電流Ｉが許容電流Ｉ_０よりも大きくならないように決定されている。ここでは、期間τ_ａは、パルスＰ２の期間τ_２と等しいものとする。

比較例１に係る制御信号Ｐによってスイッチング動作が制御されることにより、スイッチング素子１２は一定の時間間隔でオン及びオフを繰り返す。これにより、電源１０から負荷１４に電圧が徐々に供給されるので、突入電流Ｉは許容電流Ｉ_０以下となる。しかし、その分、出力電圧Ｖの立ち当り時点は遅くなり、出力電圧Ｖが基準電圧Ｖ_０に到達するまでに要する時間が長くなる。比較例１においては、時点ｔ_ａで出力電圧Ｖの増加が始まり、時点ｔ_ｂで出力電圧が基準電圧Ｖ_０に到達する。これに対して、本実施形態では、出力電圧Ｖの立ち上がり段階において、他のパルスよりもパルス幅が長いパルスＰ１が用いられている。すなわち、パルスＰ１の期間τ_１は、比較例１に係るパルスＰａの期間τ_ａよりも長い。従って、本実施形態によると、比較例１と比べて、出力電圧Ｖの立ち上がり時点ｔ_１が早くなり、出力電圧Ｖが基準電圧Ｖ_０に到達するまでに要する時間（時点ｔ_１，ｔ_２の間）が短縮される。つまり、本実施形態の方が、比較例１よりも、出力電圧Ｖの増大の傾きが大きくなる。

図１０には、比較例１に係るグラフ（制御信号Ｐ、出力電圧Ｖ及び突入電流Ｉ）が示されている。このグラフは実験結果を示すグラフである。なお、このグラフは模式的に表現されている。横軸は時間である。この比較例１では、パルスＰａに従ってスイッチング動作が制御されている。

電圧供給開始時点ｔ_０にてスイッチング動作が開始しているが、開始直後においては、出力電圧Ｖは立ち上がらない（出力電圧Ｖの増加が開始しない）。ある程度、スイッチング動作が行われた後になって、出力電圧Ｖが増加し始める。この増加開始時点は、本実施形態における増加開始時点よりも遅い。本実施形態では、パルスＰ１に従った制御が実行されているため、増加開始時点が早くなる。なお、比較例１においては、突入電流Ｉは許容電流Ｉ_０以下となる。

次に、比較例２について説明する。比較例２では、スイッチング素子１２のオン及びオフは繰り返されない。電圧供給開始時点ｔ_０にてスイッチング素子１２がオンされ、そのオン状態が維持される。

図１１には、比較例２に係るグラフ（出力電圧Ｖ及び突入電流Ｉ）が示されている。このグラフは実験結果を示すグラフである。なお、このグラフは模式的に表現されている。横軸は時間である。

比較例２では、スイッチング素子１２がオンされると、突入電流Ｉが急激に増大する。過大な突入電流Ｉが発生し、その突入電流Ｉは許容電流Ｉ_０以上になることがある。

本実施形態及び変形例によると、比較例１と比べて、出力電圧Ｖの立ち上がり時点が早くなり、出力電圧Ｖが基準電圧Ｖ_０に到達するまでに要する時間が短縮される。また、突入電流Ｉの急激な増大が防止され、突入電流Ｉが許容電流Ｉ_０以下となる。このように、比較例２の問題も回避される。

また、本実施形態及び変形例によると、比較例１と比べて、出力電圧Ｖが基準電圧Ｖ_０に到達するまでに要する時間が短縮されるので、制御部１６がパルス列を出力する期間が短縮される。つまり、制御部１６がスイッチング動作を制御する期間が短縮される。これにより、制御部１６の負荷が軽減される。例えば、負荷１４を含む機器のモードが節電モードから通常モードに復帰する場合、機器の初期化が制御部１６によって実行されることがある。この場合、制御部１６の負荷が増大すると想定される。本実施形態によれば、比較例１と比べて、スイッチング素子１２の制御期間が短縮されるので、節電モードからの復帰時における制御部１６の負荷が軽減される。

本実施形態に係る制御部１６は、一例としてハードウェア資源とソフトウェアとの協働により実現される。具体的には、制御部１６は、図示しないＣＰＵ等のプロセッサを備えている。当該プロセッサが、図示しない記憶装置に記憶されたプログラムを読み出して実行することにより、制御部１６の機能が実現される。上記プログラムは、ＣＤやＤＶＤ等の記録媒体を経由して、又は、ネットワーク等の通信経路を経由して、記憶装置に記憶される。または、制御部１６は、例えばプロセッサや電子回路等のハードウェア資源により実現されてもよい。その実現においてメモリ等のデバイスが利用されてもよい。別の例として、制御部１６は、ＤＳＰ（Digital Signal Processor）やＦＰＧＡ（Field Programmable Gate Array）等によって実現されてもよい。

１０ 電源、１２ スイッチング素子、１４ 負荷、１６ 制御部、１８ 波形生成部、２０ 電源検出部。

Claims (6)

1. 電源と負荷とを接続し、前記電源から供給される電圧を前記負荷に供給するスイッチング素子と、
   前記スイッチング素子のオン及びオフを繰り返すことにより前記スイッチング素子からの出力電圧を制御し、前記スイッチング素子のオン期間の長さを時間軸に沿って変える制御手段と、
   を含むスイッチ装置。
2. 前記スイッチング素子のオン期間は複数のオン期間を有し、前記複数のオン期間のうちの１つである第１オン期間の長さは、前記第１オン期間よりも後の第２オン期間の長さよりも長い、
   ことを特徴とする請求項１に記載のスイッチ装置。
3. 前記第１オン期間は最初のオン期間である、
   ことを特徴とする請求項２に記載のスイッチ装置。
4. 前記第１オン期間は、前記スイッチング素子のオン抵抗と、前記負荷の静電容量と、前記負荷に発生する突入電流の許容値と、に基づいて決定される、
   ことを特徴とする請求項２又は請求項３に記載のスイッチ装置。
5. 前記出力電圧が基準電圧値になった場合、前記制御手段は、前記スイッチング素子のオン状態を維持する、
   ことを特徴とする請求項１から請求項４のいずれか一項に記載のスイッチ装置。
6. オン及びオフの繰り返し数が基準数になった場合、前記制御手段は、前記スイッチング素子のオン状態を維持する、
   ことを特徴とする請求項１から請求項４のいずれか一項に記載のスイッチ装置。
   

Images