JP2012196050A - ソフトスタート回路 - Google Patents

Abstract

【課題】スイッチング電源装置の出力が立ち上がった後は、消費電流を削減することができるソフトスタート回路を提供する。
【解決手段】接続された外部コンデンサＣｓｓを充電することで０Ｖから徐々に上昇するソフトスタート電圧Ｖｓｓを生成するソフトスタート生成部３０と、ソフトスタート生成部３０に電源を供給する電源供給部２０と、ソフトスタートの終了を検出して、電源供給部２０からソフトスタート生成部３０への電源の供給をシャットダウンさせる電源供給判定部４０とを設ける。電源供給判定部４０によって、ソフトスタート電圧Ｖｓｓが基準電圧Ｖｒｅｆに到達した後に、電源供給部２０からソフトスタート生成部３０への電源の供給をシャットダウンさせる。
【選択図】図１

Description

本発明は、ＤＣ−ＤＣコンバータ等のスイッチング電源装置に設けられるソフトスタート回路に関する。

ＤＣ−ＤＣコンバータなどのスイッチング電源装置は、一般的に出力電圧を基準電圧と比較するエラーアンプを備え、当該エラーアンプの出力に応じてスイッチング動作の制御を行うように構成され、出力電圧と比較する基準電圧を電源投入時に徐々に上昇させるソフトスタート回路が設けられている（例えば、特許文献１）。ソフトスタート回路を設けることで、電源投入時の負荷への突入電流によりＤＣ−ＤＣコンバータの出力のオーバシュート防止や、ソフトスタート時間を調整することで電源基板に搭載されている他のＩＣとの起動順番を決めることが可能になる。

特開平０９−１５４２７５号公報

しかしながら、上述の従来のソフトスタート回路は、スイッチング電源装置の出力が立ち上がった後は使用されることがなく不要であるにも拘わらず、ただ回路で電流が消費され、消費電流が無駄になってしまうという問題があった。

本発明の目的は、上記問題点に鑑みて従来技術の上記問題を解決し、スイッチング電源装置の出力が立ち上がった後は、消費電流を削減することができるソフトスタート回路を提供することにある。

本発明のソフトスタート回路は、スイッチング電源装置の制御回路に設けられたソフトスタート回路であって、接続されたコンデンサを充電することで０Ｖから徐々に上昇するソフトスタート電圧を生成するソフトスタート生成手段と、該ソフトスタート生成手段に電源を供給する電源供給手段と、ソフトスタートの終了を検出して、前記電源供給手段から前記ソフトスタート生成手段への電源の供給をシャットダウンさせる電源供給判定手段とを具備することを特徴とする。
また、本発明のソフトスタート回路において、前記電源供給判定手段は、前記ソフトスタート電圧が基準電圧に到達した後に、前記電源供給手段から前記ソフトスタート生成手段への電源の供給をシャットダウンさせることを特徴とする。
また、本発明のソフトスタート回路において、前記電源供給手段から前記ソフトスタート生成手段への電源の供給がシャットダウンされた後は、前記電源供給手段によって前記ソフトスタート電圧が前記基準電圧以上に維持されることを特徴とする。

本発明によれば、スイッチング電源装置の出力が立ち上がった後は、消費電流を削減することができ、省エネ化に対して寄与することができるという効果を奏する。

本発明に係るソフトスタート回路の実施の形態の構成を示すブロック図である。 図１に示すソフトスタート回路の具体的な回路構成を示す回路構成図である。 図２の各部の信号波形及び動作波形を示す波形図である。 図１に示すソフトスタート回路を実装した降圧形ＤＣ−ＤＣコンバータ回路構成を示す回路構成図である。

本実施の形態のソフトスタート回路１０は、ＤＣ／ＤＣコンバータ等のスイッチング電源装置において、スイッチング動作を制御するコントロールＩＣの出力パルス幅をゼロから徐々に広げていくための回路であり、図１を参照すると、電源供給部２０と、ソフトスタート生成部３０と、電源供給判定部４０とを備えている。ソフトスタート回路１０は、ソフトスタートが終了したことを示す判定信号がソフトスタート生成部３０から電源供給判定部４０に入力されると、電源供給判定部４０から電源供給部２０およびソフトスタート生成部３０にシャットダウン信号を出力して、電源供給部２０からソフトスタート生成部３０への電源の供給をシャットダウンし、ソフトスタート生成部３０を内部電源から切り離すように構成されている。

ソフトスタート回路１０には、端子Ｔ１〜Ｔ４の４つの端子が設けられている。端子Ｔ１は、スイッチング動作を制御するコントロールＩＣの内部電源に接続され、内部電源電圧が電源供給部２０に供給される。端子Ｔ２は外部コンデンサに接続されるコントロールＩＣの外部端子に接続され、ソフトスタート生成部３０によって外部コンデンサを充電することでソフトスタート時間が生成される。端子Ｔ３はコントロールＩＣの図示しない初期化回路に接続され、内部電源が所定電圧に達したことを知らせるパワーオン信号が初期化回路から電源供給部２０、ソフトスタート生成部３０及び電源供給判定部４０にそれぞれ入力される。端子Ｔ４はソフトスタート電圧Ｖｓｓが出力される端子であり、スイッチング電源装置において、出力電圧のフィードバック制御を行うためのエラーアンプの入力端子に接続される。

図２を参照すると、電源供給部２０は、ノット（ＮＯＴ）回路２１と、オア（ＯＲ）回路２２、ノット回路２３、ＰチャネルＭＯＳＦＥＴで構成されるスイッチ２４及び２５とを備えている。また、ソフトスタート生成部３０は、定電流回路３１と、比較器３２と、ソフトスタート終了判定電圧に設定されている基準電圧３３と、バッファアンプ３４と、ＮチヤネルＭＯＳＦＥＴで構成されているスイッチ３５と、ノット回路３６と、ナンド（ＮＡＮＤ）回路３７とを備えている。さらに、電源供給判定部４０は、リセット優先のラッチ回路４１と、ノット回路４２とを備えている。

パワーオン信号が入力される端子Ｔ３は、電源供給部２０において、ノット回路２１を介してオア回路２２の一方の入力端子に接続されている。また、端子Ｔ３は、ソフトスタート生成部３０において、ナンド回路３７の一方の入力端子に接続されている。さらに端子Ｔ３は、電源供給判定部４０において、ノット回路４２を介してラッチ回路４１のリセット入力端子Ｒに接続されている。

シャットダウン信号が出力されるラッチ回路４１の出力端子Ｑは、電源供給部２０において、オア回路２２の他方の入力端子に接続されていると共に、ノット回路２３を介してスイッチ２５のゲート端子に接続されている。また、ラッチ回路４１の出力端子Ｑは、ソフトスタート生成部３０において、ノット回路３６を介してナンド回路３７の他方の入力端子に接続されている。

オア回路２２の出力端子は、スイッチ２４のゲート端子に接続され、スイッチ２４のソース端子は端子Ｔ１に接続されていると共に、スイッチ２４のドレイン端子は、ソフトスタート生成部３０において、定電流回路３１、比較器３２およびバッファアンプ３４の電源入力端子にそれぞれ接続されている。従って、スイッチ２４がオンすると、電源供給部２０からソフトスタート生成部３０に電源が供給され、スイッチ２４がオフすると、電源供給部２０からソフトスタート生成部３０への電源の供給がシャットダウンされる。また、スイッチ２４のオンオフ制御は、端子Ｔ３に入力されるパワーオン信号と、ラッチ回路４１の出力端子Ｑから出力されるシャットダウン信号とに基づいて行われる。パワーオン信号がＨ（ＨＩＧＨ）レベル且つシャットダウン信号がＬ（ＬＯＷ）レベルである場合に、スイッチ２４がオンされ、パワーオン信号がＬレベルもしくはシャットダウン信号がＨレベルである場合に、スイッチ２４がオフされる。

スイッチ２５のソース端子はスイッチ２４のソース端子と端子Ｔ１との接続点に接続されていると共に、スイッチ２５のドレイン端子は、端子Ｔ４に接続されている。従って、スイッチ２５がオンすると、端子Ｔ４から出力される基準電圧は、内部電源電圧となる。また、スイッチ２５のオンオフ制御は、ラッチ回路４１の出力端子Ｑから出力されるシャットダウン信号に基づいて行われる。シャットダウン信号がＬレベルである場合に、スイッチ２５がオフされ、シャットダウン信号がＨレベルである場合に、スイッチ２５がオンされる。

外部コンデンサが接続される端子Ｔ２は、ソフトスタート生成部３０において、定電流回路３１の出力端子に接続されていると共に、比較器３２及びバッファアンプ３４の非反転入力端子にそれぞれ接続されている。また、バッファアンプ３４の出力端子は、端子Ｔ４に接続されていると共に、自身の反転入力端子に接続されている。従って、電源供給部２０のスイッチ２４がオンされた状態では、定電流回路３１によって端子Ｔ２に接続された外部コンデンサが充電され、外部コンデンサの電圧、すなわち端子Ｔ２の電圧Ｖ０がバッファアンプ３４によって増幅され、ソフトスタート電圧Ｖｓｓとして端子Ｔ４から出力される。

また、比較器３２の反転入力端子には、ソフトスタート終了判定電圧に設定されている基準電圧３３が接続され、比較器３２の出力端子は、電源供給判定部４０において、ラッチ回路４１のセット入力端子Ｓに接続されている。従って、比較器３２によって、外部コンデンサの電圧、すなわち端子Ｔ２の電圧Ｖ０と、ソフトスタート終了判定電圧との比較結果が判定信号としてソフトスタート生成部３０から電源供給判定部４０に出力される。

また、シャットダウン信号が出力されるラッチ回路４１の出力端子Ｑは、ソフトスタート生成部３０において、ノット回路３６を介してナンド回路３７に接続されている。また、ナンド回路３７の出力端子は、スイッチ３５のゲート端子に接続されていると共に、スイッチ３５のドレイン端子が端子Ｔ２に接続され、スイッチ３５のソース端子が接地されている。従って、スイッチ３５がオンすると、端子Ｔ２が接地され、端子Ｔ２に接続されている外部コンデンサに蓄積された電荷が放電される。また、スイッチ３５のオンオフ制御は、端子Ｔ３に入力されるパワーオン信号と、ラッチ回路４１の出力端子Ｑから出力されるシャットダウン信号とに基づいて行われる。パワーオン信号がＨレベル且つシャットダウン信号がＬレベルである場合に、スイッチ２４がオフされ、パワーオン信号がＬレベルもしくはシャットダウン信号がＨレベルである場合に、スイッチ２４がオンされる。

図３は、図２の各部の信号波形、及び動作波形を示したもので、上から、（ａ）内部電源電圧の電圧信号、（ｂ）端子Ｔ３に入力されるパワーオン信号、（ｃ）端子Ｔ２の電圧Ｖ０、（ｄ）ソフトスタート生成部３０から出力される判定信号、（ｅ）電源供給判定部４０から出力されるシャットダウン信号、（ｆ）端子Ｔ４のソフトスタート電圧Ｖｓｓ、（ｇ）電源供給部２０からソフトスタート生成部３０に供給される電流（Ｉ１＋Ｉ２＋Ｉ３）をそれぞれ示している。

時刻ｔ１で電源が投入されると、図３（ａ）に示すように、コントロールＩＣの内部電源電圧が上昇する。時刻ｔ２で内部電源電圧が起動電圧に到達すると、初期化回路５３は、コントロールＩＣの内部電源電圧が起動したことを検知し、図３（ｂ）に示すように、パワーオン信号をＬレベルからＨレベルに切り換える。

内部電源電圧が起動電圧に到達するまでの時刻ｔ１〜ｔ２の初期化の状態では、初期化回路から出力されるパワーオン信号は、Ｌレベルとなっている。従って、ノット回路４２を介してＨレベルになった信号が電源供給判定部４０のラッチ回路４１のリセット入力端子Ｒに入カされて、ラッチ回路４１がリセットされる。これにより、図３（ｅ）に示すように、ラッチ回路４１の出力端子Ｑから出力されるシャットダウン信号はＬレベルとなり、ラッチ回路４１がセットされるまで、シャットダウン信号はＬレベルに維持される。また、パワーオン信号は、電源供給部２０において、ノット回路２１を介してＨレベルとなり、Ｈレベルになった信号がオア回路２２の一方の入力端子に入力され、オア回路２２の出力はＨレベルとなる。これにより、スイッチ２４のゲート端子には、Ｈレベルの信号が入力され、スイッチ２４はオフ状態となり、ソフトスタート生成部３０には、電源供給部２０から電源が供給されない状態となっている。さらに、シャットダウン信号がＬレベルであるため、電源供給部２０において、スイッチ２５のゲート端子には、ノット回路２３を介してＨレベルの信号が入力され、スイッチ２５はオフ状態となっている。さらにまた、シャットダウン信号がＬレベルであり、パワーオン信号がＬレベルであるため、ソフトスタート生成部３０において、ナンド回路３７の出力は、Ｈレベルとなる。これにより、スイッチ３５のゲート端子には、Ｈレベルの信号が入力され、スイッチ２５はオン状態となり、端子Ｔ２が接地されてＧＮＤレベルとなる。

時刻ｔ２でパワーオン信号がＬレベルからＨレベルに切り換わると、ノット回路４２を介してＬレベルになった信号が電源供給判定部４０のラッチ回路４１のリセット入力端子Ｒに入カされて、ラッチ回路４１はセット入力端子Ｓの信号を受け付ける状態となる。なお、この時点では、ソフトスタート生成部３０（比較器３２）からラッチ回路４１のセット入力端子Ｓに入力される判定信号はＬレベルであり、ラッチ回路４１の出力端子Ｑから出力されるシャットダウン信号はＬレベルの状態である。また、パワーオン信号は、電源供給部２０において、ノット回路２１を介してＬレベルとなると共に、シャットダウン信号もＬレベルであるため、オア回路２２の出力はＬレベルとなる。これにより、スイッチ２４のゲート端子には、Ｌレベルの信号が入力され、スイッチ２４はオン状態となる。さらに、シャットダウン信号がＬレベルであるため、電源供給部２０において、スイッチ２５のゲート端子には、ノット回路２３を介してＨレベルの信号が入力され、スイッチ２５はオフ状態のままである。さらにまた、シャットダウン信号がＬレベルであり、パワーオン信号がＨレベルであるため、ソフトスタート生成部３０において、ナンド回路３７の出力は、Ｌレベルとなる。これにより、スイッチ３５のゲート端子には、Ｌレベルの信号が入力され、スイッチ３５はオフ状態となる。

このように、時刻ｔ２でパワーオン信号がＬレベルからＨレベルに切り換わると、電源供給部２０のスイッチ２４がオン状態、電源供給部２０のスイッチ２５がオフ状態、且つソフトスタート生成部３０のスイッチ３５がオフ状態となる。電源供給部２０のスイッチ２４がオン状態となるため、図３（ｇ）に示すように、電源供給部２０からソフトスタート生成部３０に電源の供給が開始されて、ソフトスタート生成部３０の定電流回路３１、比較器３２及びバッファアンプ３４にそれぞれ電流Ｉ１、Ｉ２及びＩ３が供給され、ソフトスタート生成部３０が動作開始する。また、ソフトスタート生成部３０のスイッチ３５がオフ状態であるため、ソフトスタート生成部３０の定電流回路３１の定電流Ｉ１によって端子Ｔ２に接続された外部コンデンサが充電され、図３（ｃ）に示すように、外部コンデンサの充電量に応じて端子Ｔ２の電圧Ｖ０が徐々に上昇していく。さらに、電源供給部２０のスイッチ２５がオフ状態であるため、端子Ｔ２の電圧Ｖ０がバッファアンプ３４によって増幅されたソフトスタート電圧Ｖｓｓとして端子Ｔ４から出力され、ソフトスタート電圧Ｖｓｓも、図３（ｆ）に示すように、徐々に上昇していく。

端子Ｔ２の電圧Ｖ０は、ソフトスタート生成部３０の比較器３２によってソフトスタート終了判定電圧と比較されており、図３（ｃ）に示すように、時刻ｔ４で端子Ｔ２の電圧Ｖ０がソフトスタート終了判定電圧に達すると、図３（ｄ）に示すように、比較器３２から出力される判定信号が、ＬレベルからＨレベルに切り換えられる。Ｈレベルの判定信号は、電源供給判定部４０のラッチ回路４１のセット入力端子Ｓに入カされ、図３（ｅ）に示すように、ラッチ回路４１の出力端子Ｑから出力されるシャットダウン信号は、ＬレベルからＨレベルに切り換えられる。

時刻ｔ４でシャットダウン信号がＬレベルからＨレベルに切り換わると、電源供給部２０において、オア回路２２の他方の入力端子への入力がＨレベルになるため、オア回路２２の出力はＨレベルとなる。これにより、スイッチ２４のゲート端子には、Ｈレベルの信号が入力され、スイッチ２４はオフ状態となる。さらに、シャットダウン信号がＨレベルになるため、電源供給部２０において、スイッチ２５のゲート端子には、ノット回路２３を介してＬレベルの信号が入力され、スイッチ２５はオン状態になる。さらにまた、シャットダウン信号がＨレベルになるため、ソフトスタート生成部３０において、ナンド回路３７の一方の入力端子には、ノット回路３６を介してＬレベルの信号が入力され、ナンド回路３７の出力は、Ｈレベルとなる。これにより、スイッチ３５のゲート端子には、Ｈレベルの信号が入力され、スイッチ３５はオン状態となる。

このように、時刻ｔ４でシャットダウン信号がＬレベルからＨレベルに切り換わると、電源供給部２０のスイッチ２４がオフ状態、電源供給部２０のスイッチ２５がオン状態、且つソフトスタート生成部３０のスイッチ３５がオン状態となる。電源供給部２０のスイッチ２４がオフ状態となるため、電源供給部２０からソフトスタート生成部３０への電源の供給がシャットダウンされ、ソフトスタート生成部３０が内部電源電圧から切り離される。これにより、図３（ｇ）に示すように、ソフトスタート生成部３０の定電流回路３１、比較器３２及びバッファアンプ３４にそれぞれ供給される電流Ｉ１、Ｉ２及びＩ３が遮断され、消費電流が削減されるという効果を奏する。また、ソフトスタート生成部３０のスイッチ３５がオン状態になるため、端子Ｔ２に接続された外部コンデンサに蓄積された電荷が放電され、図３（ｃ）に示すように、端子Ｔ２の電圧Ｖ０が０Ｖとなり、図３（ｄ）に示すように、ソフトスタート生成部３０の比較器３２から出力される判定信号もＬレベルになる。さらに、電源供給部２０のスイッチ２５がオン状態なるため、図３（ｆ）に示すように、バッファアンプ３４の出力に接続されている端子Ｔ４のソフトスタート電圧Ｖｓｓが内部電源電圧まで持ち上げられる。このときバッファアンプ３４の出力はハイインピーダンスであり、内部電源電圧からバッファアンプ３４の出力及び反転入力端子に電流は回り込まない。

次に、時刻ｔ５で電源が切断されると、図３（ａ）に示すように、コントロールＩＣの内部電源電圧が下降する。時刻ｔ６で内部電源電圧が起動電圧を下回ると、初期化回路は、コントロールＩＣの内部電源電圧がダウンしたことを検知し、図３（ｂ）に示すように、パワーオン信号をＨレベルからＬレベルに切り換える。パワーオン信号をＨレベルからＬレベルに切り換わり、時刻ｔ１〜ｔ２の初期化の状態に戻る。

図４には、本実施の形態のソフトスタート回路１０を実装した降圧形ＤＣ−ＤＣコンバータが示されている。
図４を参照すると、ソフトスタート回路１０が内蔵されたコントロールＩＣ５０は、スイッチング素子としてのパワーＭＯＳＦＥＴＱ１と、電流検出用のセンスＭＯＳＦＥＴＱ２と、端子Ｐ１〜Ｐ４の４つの端子を備えている。パワーＭＯＳＦＥＴＱ１のドレイン端子は端子Ｐ１に直接、センスＭＯＳＦＥＴＱ２のドレイン端子は端子Ｐ１に電流検出回路５１を介してそれぞれ接続されていると共に、パワーＭＯＳＦＥＴＱ１とセンスＭＯＳＦＥＴＱ２のソース端子は端子Ｐ２に接続されている。端子Ｐ１には、直流入力電圧である電源電圧Ｖｃｃが入力され、端子Ｐ１に入力された電源電圧Ｖｃｃは、ＭＯＳＦＥＴＱ１によってオンオフされ、端子Ｐ２から出力される。端子Ｐ２からの出力は、エネルギー蓄積用コイルＬ、平滑用コンデンサＣ、ショットキーバリアダイオードＤにより平滑され、出力電圧および出力電流を負荷ＲＬに供給する。出力電圧は、分圧抵抗Ｒ１、Ｒ２で分圧されて端子Ｐ３に入力される。また、ソフトスタート回路１０の端子Ｔ２に接続された端子Ｐ４にはソフトスタート時間を生成する外部コンデンサＣｓｓが接続されている。

また、コントロールＩＣ５０は、ソフトスタート回路１０の端子Ｔ１に接続された内部電源５２と、ソフトスタート回路１０の端子Ｔ３に接続された初期化回路５３と、エラーアンプ５４と、基準電圧Ｖｒｅｆと、比較器５５と、発振器５６と、フリップフロップ５７と、駆動回路５８とを備えている。エラーアンプ５４の出力は、比較器５５によってパワーＭＯＳＦＥＴＱ１を流れる電流と比較され、パワーＭＯＳＦＥＴＱ１を流れる電流がエラーアンプ５４の出力を上回ると、発振器５６から所定周期で出力されるパルス信号によってセットされたフリップフロップ５７がリセットされる。フリップフロップ５７の出力は、駆動回路５８に入力され、駆動回路５８によってパワーＭＯＳＦＥＴＱ１及びセンスＭＯＳＦＥＴＱ２がオンオフ制御されることになる。

エラーアンプ５４の非反転入カ端子には、基準電圧Ｖｒｅｆとソフトスタート回路１０で生成されたソフトスタート電圧Ｖｓｓが入カされる。エラーアンプ５４では、非反転入カのどちらか低い方の電圧が優先して基準電圧として有効となり、低い方の電圧と端子Ｐ３に入力される電圧（出力電圧）との差が増幅されて出力される。従って、ＤＣ−ＤＣコンバータの起動時には、ソフトスタート電圧Ｖｓｓが０Ｖから徐々に上昇していくため、まずソフトスタート電圧Ｖｓｓが有効Ｖｓｓとなり、ソフトスタート電圧Ｖｓｓが基準電圧Ｖｒｅｆを追い越すと、基準電圧Ｖｒｅｆが有効になる。図３（ｆ）に示すように、ソフトスタート電圧Ｖｓｓが上昇開始し、基準電圧Ｖｒｅｆと交差するまでの時間（時刻ｔ２〜ｔ３）をソフトスタート時間Ｔｓｓと定義し、ソフトスタート回路１０の端子Ｔ２に接続された外部コンデンサＣｓｓの静電容量をＣｓｓ、定電流回路３１の定電流をＩ１とすると、Ｔｓｓ＝（Ｃｓｓ＊Ｖｒｅｆ）／Ｉ１となる。

本実施の形態において、電源供給部２０からソフトスタート生成部３０への電源の供給をシャットダウンするタイミングは、ソフトスタート電圧Ｖｓｓが基準電圧Ｖｒｅｆに到達した後が望ましい。すなわち、ソフトスタート電圧Ｖｓｓが基準電圧Ｖｒｅｆに到達すると、端子Ｐ３に入力される電圧（出力電圧）と比較する電圧が、ソフトスタート電圧Ｖｓｓから基準電圧Ｖｒｅｆにスムーズに切り換えられ、端子Ｐ３に入力される電圧（出力電圧）と比較する電圧が急激に変化することがないため、電源投入時の負荷への突入電流を有効に防止することができる。

以上のように、本実施の形態のソフトスタート回路１０であっては、接続された外部コンデンサＣｓｓを充電することで０Ｖから徐々に上昇するソフトスタート電圧Ｖｓｓを生成するソフトスタート生成部３０と、ソフトスタート生成部３０に電源を供給する電源供給部２０と、ソフトスタートの終了を検出して、電源供給部２０からソフトスタート生成部３０への電源の供給をシャットダウンさせる電源供給判定部４０とを設けることにより、スイッチング電源装置の出力が立ち上がった後は、ソフトスタート生成部３０で電流が消費されないため、消費電流を削減することができ、省エネ化に対して寄与することができるという効果を奏する。

さらに、本実施の形態のソフトスタート回路１０であっては、電源供給判定部４０によって、ソフトスタート電圧Ｖｓｓが基準電圧Ｖｒｅｆに到達した後に、電源供給部２０からソフトスタート生成部３０への電源の供給をシャットダウンさせることにより、ソフトスタート電圧Ｖｓｓから基準電圧Ｖｒｅｆにスムーズに切り換えられ、端子Ｐ３に入力される電圧（出力電圧）と比較する電圧が急激に変化することがないため、電源投入時の負荷への突入電流を有効に防止することができる。

さらに、本実施の形態のソフトスタート回路１０であっては、電源供給部２０から前記ソフトスタート生成部３０への電源の供給がシャットダウンされた後は、電源供給部によってソフトスタート電圧Ｖｓｓが基準電圧Ｖｒｅｆ以上に維持されるように構成することにより、ソフトスタート電圧Ｖｓｓを生成するソフトスタート生成部３０への電源の供給をシャットダウンしても、エラーアンプ５４において基準電圧Ｖｒｅｆが有効になる。

以上、本発明を具体的な実施の形態で説明したが、上記実施の形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。

１０ ソフトスタート回路
２０ 電源供給部
２１ ノット（ＮＯＴ）回路
２２ オア（ＯＲ）回路
２３ ノット回路
２４、２５ スイッチ
３０ ソフトスタート生成部
３１ 定電流回路
３２ 比較器
３３ 基準電圧
３４ バッファアンプ
３５ スイッチ
３６ ノット回路
３７ ナンド（ＮＡＮＤ）回路
４０ 電源供給判定部
４１ ラッチ回路
４２ ノット回路
５０ コントロールＩＣ
５１ 電流検出回路
５２ 内部電源
５３ 初期化回路
５４ エラーアンプ
５５ 比較器
５６ 発振器
５７ フリップフロップ
５８ 駆動回路
Ｑ１ パワーＭＯＳＦＥＴ
Ｑ２ センスＭＯＳＦＥＴ
Ｌ エネルギー蓄積用コイル
Ｃ 平滑用コンデンサ
Ｄ ショットキーバリアダイオード
ＲＬ 負荷
Ｒ１、Ｒ２ 分圧抵抗
Ｃｓｓ 外部コンデンサ

Claims (3)

1. スイッチング電源装置の制御回路に設けられたソフトスタート回路であって、
   接続されたコンデンサを充電することで０Ｖから徐々に上昇するソフトスタート電圧を生成するソフトスタート生成手段と、
   該ソフトスタート生成手段に電源を供給する電源供給手段と、
   ソフトスタートの終了を検出して、前記電源供給手段から前記ソフトスタート生成手段への電源の供給をシャットダウンさせる電源供給判定手段とを具備することを特徴とするソフトスタート回路。
2. 前記電源供給判定手段は、前記ソフトスタート電圧が基準電圧に到達した後に、前記電源供給手段から前記ソフトスタート生成手段への電源の供給をシャットダウンさせることを特徴とする請求項１記載のソフトスタート回路。
3. 前記電源供給手段から前記ソフトスタート生成手段への電源の供給がシャットダウンされた後は、前記電源供給手段によって前記ソフトスタート電圧が前記基準電圧以上に維持されることを特徴とする請求項１又は２記載のソフトスタート回路。

Images