JP7339544B2

JP7339544B2 - クランプ回路

Info

Publication number: JP7339544B2
Application number: JP2020034658A
Authority: JP
Inventors: 実麻植; 知宏高野
Original assignee: Nissin Electric Co Ltd
Current assignee: Nissin Electric Co Ltd
Priority date: 2020-03-02
Filing date: 2020-03-02
Publication date: 2023-09-06
Anticipated expiration: 2040-03-02
Also published as: JP2021141632A

Description

本発明はクランプ回路に関するものである。

ＤＣ－ＤＣコンバータ等の電源装置等では、スイッチング素子のスイッチング時や短絡事故時に生じるサージ電圧からスイッチング素子自身や他の回路素子を保護するために、クランプ回路が設けられている。

従来のクランプ回路として、例えば図５に示すように、第１の抵抗素子と、第２の抵抗素子及びコンデンサが並列に接続された並列回路部と、副スイッチング素子と、が互いに直列に接続された直列回路部を、主回路に設けられた主スイッチング素子に複数並列に設けたものが知られている。このクランプ回路は、主スイッチング素子の両端電圧が上昇して所定値以上になると、いずれか一方の副スイッチング素子をオンにしてサージ電圧を吸収し、主スイッチング素子の両端電圧が低下して所定値以下になると当該一方の副スイッチング素子をオフにする。その後、主スイッチング素子の両端電圧が上昇して再び所定値以上になると、他方の副スイッチング素子をオンにしてサージ電圧を吸収し、主スイッチング素子の両端電圧が低下して所定値以下になると当該他方の副スイッチング素子をオフにする。

特開２０２０－１０５３２号公報

しかしながら上記した従来のクランプ回路は、スイッチング時に副スイッチング素子に過大な電流が急激に流れるため、副スイッチング素子へのストレスが大きい。またスイッチングの際に大きな電流が流れることで大きなノイズが発生し、制御が不安定になる恐れがある。

本発明は、上記問題に鑑みてなされたものであり、スイッチング時に過度のエネルギーがスイッチング素子に印加されるのを防止できるクランプ回路を提供することを主たる課題とするものである。

すなわち本発明に係るクランプ回路は、電源から負荷への電流の供給を制御する主スイッチング素子に並列接続され、当該主スイッチング素子のターンオフ時に生じるサージ電圧を吸収するためのものであって、抵抗素子と副スイッチング素子とが直列接続された直列回路部が、複数互いに並列接続され、前記複数の副スイッチング素子の各々のスイッチング周期のデューティ比が徐々に小さくなり、かつ少なくとも前記サージ電圧の吸収初期において、前記複数の副スイッチング素子のオン期間が重なるようにそれらのスイッチングタイミングがずれていることを特徴とする。

このような構成であれば、サージ電圧が発生した際に各副スイッチング素子をチョッパ動作させて、クランプ回路に流れ込む電流を動的に吸収するようにしているので、各副スイッチング素子に流れる電流量を小さくできる。また、少なくともサージ電圧の吸収初期において複数の副スイッチング素子のオン期間が重なるようにしているので、流れ込む電流を常に吸収することができる。これにより、スイッチング時に副スイッチング素子に大きな電流が急激に流れ込むのを防ぐことができ、スイッチング時に生じるノイズを低減して、制御の安定性を高めることができる。

前記クランプ回路は、前記複数の副スイッチング素子の各々のスイッチング周期が互いに等しいことが好ましい。この場合、前記クランプ回路は、互いに並列接続されている前記直列回路部の個数をｎとして、前記複数の副スイッチング素子の前記スイッチタイミングのずれが３６０°／ｎであることが好ましい。
このようにすれば、クランプ回路の等価スイッチング周波数をｎ倍にすることができ、より高精度な制御が可能となる。

前記クランプ回路は前記複数の抵抗素子は、抵抗値が互いに等しいものであることが好ましい。
このようにすれば、同一の周波数で位相をずらして制御している各副スイッチング素子のスイッチングタイミングの計算を軽減することができる。

本発明の効果を顕著に奏する態様として、前記副スイッチング素子が半導体スイッチであるものを挙げることができる。

このように構成した本発明によれば、スイッチング時に過度のエネルギーがスイッチング素子に印加されるのを防止できるクランプ回路を提供することができる。

本実施形態のクランプ回路の構成を示す模式図である。同実施形態のクランプ回路のサージ電圧吸収動作を説明するタイミングチャートである。同実施形態のクランプ回路の制御装置の回路ブロック図である。他の実施形態のクランプ回路のサージ電圧吸収動作を説明するタイミングチャートである。従来のクランプ回路の構成を示す模式図である。

以下に本発明に係るクランプ回路の一実施形態について、図面を参照して説明する。

本実施形態のクランプ回路１００は、図１に示すように、図示しない電力変換回路等の主回路に設けられた主スイッチング素子２００に並列接続されて、例えば主スイッチング素子２００のターンオフ時等に生じるサージ電圧から主スイッチング素子２００や周辺の回路素子を保護するためのものである。なお図示しない主回路には、コイル及び抵抗素子が直列接続されており、主スイッチング素子２００のターンオフ前には、主回路のコイル及び抵抗素子にはそれぞれ電流が流れている。

具体的にこのクランプ回路１００は、主スイッチング素子２００に並列接続され、抵抗素子１１と副スイッチング素子１２とが互いに直列接続された直列回路部１を備えている。抵抗素子１１は、サージ電流のエネルギーを消費するためのものである。副スイッチング素子１２は、抵抗素子１１に流れる電流のオン・オフを切り替えるものである。本実施形態の副スイッチング素子１２は、例えばＭＯＳＦＥＴ等の半導体スイッチである。

クランプ回路１００は、このような直列回路部１を複数備えており、各直列回路部１が備える抵抗素子１１は抵抗値が互いに等しくなっている。ここでは、クランプ回路１００は、構成が同一である第１直列回路部１Ａと第２直列回路部１Ｂとを備えている。

クランプ回路１００はまた、各副スイッチング素子１２Ａ、１２Ｂのオン・オフを制御するための制御装置（図示しない）を備えている。制御装置は、主スイッチング素子２００に流れ込む電流の電流値ｉ_Ｃと、主スイッチング素子２００の両端電圧Ｖ_ｉＯを検出するとともに、この検出した電流値ｉ_Ｃと電圧Ｖ_ｉＯとに基づいて各副スイッチング素子１２Ａ、１２Ｂに制御信号を送信し、これらのオン・オフを切り替えるように構成されている。

しかして本実施形態のクランプ回路１００は、図２に示すように、例えば主スイッチング素子２００のターンオフ時にサージ電圧が生じた場合に、制御装置が各副スイッチング素子１２Ａ、１２Ｂのオン・オフを切り替えることにより、複数の副スイッチング素子１２Ａ、１２Ｂが同時にチョッパ動作するように構成されている。そしてこのチョッパ動作時において、複数の副スイッチング素子１２Ａ、１２Ｂの各々のスイッチング周期のデューティ比が時間の経過とともに徐々に小さくなり、かつ少なくともサージ電圧の吸収初期において、複数の副スイッチング素子１２Ａ、１２Ｂのオン期間が重なるように、それらのスイッチングタイミングがずれるように構成されている。

複数の副スイッチング素子１２Ａ、１２Ｂは、そのスイッチング周期が互いに等しくなるようにチョッパ制御される。本実施形態では、図２に示すように、第１副スイッチング素子１２Ａのスイッチング周期Ｔ_１と、第２副スイッチング素子１２Ｂのスイッチング周期Ｔ_２が等しくなるようにチョッパ制御される。

複数の副スイッチング素子１２Ａ、１２Ｂは、互いに並列接続されている直列回路部１の個数をｎとして、その互いの位相が３６０°／ｎずれるようにしてチョッパ制御される。ここでは、第１副スイッチング素子１２Ａと第２副スイッチング素子１２Ｂは、その位相が互いに１８０°ずれるようにチョッパ制御される。

複数の副スイッチング素子１２Ａ、１２Ｂの各々のデューティ比は、サージ電圧の吸収初期において５０％以上になるようにしている。これにより、サージ電圧の吸収初期において、各副スイッチング素子１２Ａ、１２Ｂのオン期間が重なるようにしている。そして各副スイッチング素子１２Ａ、１２Ｂは、時間が経過するにつれて、各々のデューティ比が同一の変化率で小さくなり、最終的に各副スイッチング素子１２Ａ、１２Ｂのオン期間が重ならなくなるようにしている。各々のデューティ比は、クランプ回路１００全体の最大電圧をＶ_Ｃとしたとき、クランプ回路１００全体の等価抵抗がＶ_Ｃ／Ｉ_Ｃとなるように制御される。

制御装置は、主回路を流れる電流と予め設定された閾値とを比較し、その比較結果に基づいて、各副スイッチング素子１２Ａ、１２Ｂのオン・オフを制御するように構成されている。具体的にこの制御装置は、図２に示すように、主回路を流れる電流の電流値ｉ_Ｃが上昇して所定の閾値ｉ_１を超えると、複数の副スイッチング素子１２Ａ、１２Ｂをチョッパ動作させるように構成されている。この閾値ｉ_１は、クランプ対象（主スイッチング素子２００）の周波数応答、クランプ回路１００の周波数応答、クランプ対象（主スイッチング素子２００）の絶縁耐圧及びクランプ回路１００の絶縁耐圧に基づき設定されるものであり、クランプ動作中にクランプ対象（主スイッチング素子２００）に印加される電圧が絶縁耐圧を超えない値となるように設定されている。この制御装置は、図３に示すように、各副スイッチング素子１２Ａ、１２Ｂの制御情報として、主スイッチング素子２００に流れ込む電流ｉ_Ｃと主スイッチング素子２００の両端電圧Ｖ_ｉＯとを用いて、第１副スイッチング素子１２Ａ及び第２副スイッチング素子１２Ｂのそれぞれをチョッパ制御している。

＜本実施形態の効果＞
このように構成した本実施形態のクランプ回路１００によれば、サージ電圧が発生した際に第１副スイッチング素子１２Ａと第２副スイッチング素子１２Ｂをチョッパ動作させて、クランプ回路１００に流れ込む電流を動的に吸収するようにしているので、各副スイッチング素子１２Ａ、１２Ｂに流れる電流量を小さくできる。また、少なくともサージ電圧の吸収初期において複数の副スイッチング素子１２Ａ、１２Ｂのオン期間が重なるようにしているので、流れ込む電流を常に吸収することができる。これにより、スイッチング時に各副スイッチング素子１２Ａ、１２Ｂに大きな電流が急激に流れ込むのを防ぐことができ、スイッチング時に生じるノイズを低減して、制御の安定性を高めることができる。

なお、本発明は前記実施形態に限られるものではない。

前記実施形態のクランプ回路１００は、互いに並列接続された２つの直列回路部１Ａ、１Ｂを備えるものであったが、これに限らない。他の実施形態のクランプ回路１００は、互いに並列接続された３つ以上の直列回路部１を備えるものであってもよい。例えば３つの直列回路部１を備える場合、図４に示すように、各副スイッチング素子はその位相が互いに１２０°ずれるようにチョッパ制御されるのが好ましい。

その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。

１００・・・クランプ回路
１・・・直列回路部
１１・・・抵抗素子
１２・・・副スイッチング素子
２００・・・主スイッチング素子

Claims

電源から負荷への電流の供給を制御する主スイッチング素子に並列接続され、当該主スイッチング素子のターンオフ時に生じるサージ電圧を吸収するためのクランプ回路であって、
抵抗素子と副スイッチング素子とが直列接続された直列回路部が、複数互いに並列接続され、
前記複数の副スイッチング素子の各々のスイッチング周期のデューティ比が徐々に小さくなり、かつ少なくとも前記サージ電圧の吸収初期において、前記複数の副スイッチング素子のオン期間が重なるようにそれらのスイッチングタイミングがずれているクランプ回路。
前記複数の副スイッチング素子の各々のスイッチング周期が互いに等しい請求項１に記載のクランプ回路。
互いに並列接続されている前記直列回路部の個数をｎとして、前記複数の副スイッチング素子の前記スイッチタイミングのずれが３６０°／ｎである、請求項２に記載のクランプ回路。
前記複数の抵抗素子は、抵抗値が互いに等しいものである請求項１～３のいずれか一項に記載のクランプ回路。
前記副スイッチング素子が半導体スイッチである請求項１～４のいずれか一項に記載のクランプ回路。