KR20130032059A - 디스플레이장치 - Google Patents

Abstract

본 발명은 디스플레이장치에 관한 것으로서, 특히, 두 개의 집적회로(IC) 간에 송수신되는 데이터와 파라미터를 LVDS 인터페이스를 통해 전송할 수 있는, 디스플레이장치를 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 디스플레이장치는, 영상을 출력하기 위해, 데이터 라인들과 게이트 라인들이 교차되게 형성되어 있는 패널; 상기 데이터 라인들을 구동하는 데이터 구동부; 상기 게이트 라인들을 구동하는 게이트 구동부; 및 상기 데이터 구동부와 상기 게이트 구동부와 상기 패널 중 적어도 어느 하나를 구동시키기 위한 복수의 집적회로들을 포함하며, 상기 집적회로들은, 데이터를 전송할 것인지 또는 파라미터를 전송할 것인지의 여부를 선택하는 선택신호에 따라, 데이터 또는 파라미터를 LVDS신호에 포함시킨 후, 상기 LVDS신호를 LVDS라인을 통해 전송하기 위한 메인집적회로; 및 상기 선택신호를 이용하여, 상기 메인집적회로로부터 전송되어온 상기 LVDS신호에서 상기 데이터 또는 상기 파라미터를 추출하기 위한 서브집적회로를 포함한다.

Description

디스플레이장치{DISPLAY APPARATUS}

본 발명은 디스플레이장치에 관한 것으로서, 특히, 복수의 집적회로(IC)로 구성되어 있는 디스플레이장치에 관한 것이다.

정보기술(IT)의 발달에 따라 디스플레이장치는 시각정보 전달매체로서 그 중요성이 한층 강조되고 있으며, 향후 보다 향상된 경쟁력을 확보하기 위해 저소비전력화, 박형화, 경량화, 고화질화 등이 요구되고 있다.

이러한 디스플레이장치로는 액정 표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기발광다이오드 표시장치(ORGANIC LIGHT EMITTING DIODE DISPLAY : OLED) 등이 있다.

한편, 상기한 바와 같은 디스플레이장치는 타이밍컨트롤러, 소스드라이브 IC, 데이터 드라이브 IC, 파워IC 등과 같은 다양한 종류의 집적회로(INTEGRATED CIRCUIT : IC)(이하, 간단히 "IC"라 함)들로 구성되어 있다.

도 1은 종래의 디스플레이장치에 적용되는 두 개의 집적회로 간의 통신 방법을 나타낸 예시도로서, 메인IC와 서브IC를 나타낸 것이다.

종래의 디스플레이장치에서 두 개의 IC간에 데이터와 파라미터가 전송되기 위해서는, 도 1에 도시된 바와 같이, 데이터를 전송하기 위한 데이터 인터페이스(LVDS 인터페이스)(11, 21) 이외에, 파라미터를 전송하기 위한 파라미터 인터페이스(12C or SIP)(12, 22)가 독립적으로 구비되어 있어야 한다.

즉, 메인IC(Main IC)(10)는 LVDS 송신부(LVDS Tx)(11)와 데이터 전송라인으로 구성된 LVDS 인터페이스를 통해 서브IC(20)로 데이터를 전송하고 있으며, 서브IC(20)로 파라미터(Parameter)를 전송하기 위하여, 별도의 파라미터 인터페이스를 이용하고 있다. 이러한 파라미터 인터페이스로는 I2C 또는 SPI가 이용되고 있으며, 이러한 파라미터 인터페이스는 데이터 전송을 위한 데이터 클럭과는 다른 클럭을 이용하고 있다.

또한, 서브IC(Sub IC)(20)는 LVDS 수신부(LVDS Rx)(21)와 데이터 전송라인으로 구성된 LVDS 인터페이스를 통해 메인IC(10)로부터 데이터를 수신하고 있으며, 메인IC(10)로부터 파라미터(Parameter)를 수신하기 위하여 별도의 파라미터 인터페이스를 이용하고 있다. 이러한 파라미터 인터페이스로는 메인IC(10)에서와 마찬가지로 I2C 또는 SPI가 이용되고 있다. 이하에서는 설명의 편의상 I2C가 파라미터 인터페이스의 일예로 설명된다.

여기서, LVDS 인터페이스(LVDS Interface)는 상기한 바와 같이 데이터(Data)를 전송하기 위한 인터페이스(Interface)로서, 데이터(Data)와 동기신호(Sync Signal)를 전송할 수 있다. 따라서, 데이터 및 동기신호(Sync Signal : DE, Hsync, Vsync) 이외의 신호(Signal) 및 파라미터(Parameter)의 전송은 불가능하다.

한편, 파라미터 인터페이스로 이용되는 I2C 인터페이스는 두 개의 라인(SDA, SCL)을 사용하는 인터페이스로서, 특히, SCL은 대략적으로 100KHz(10㎲)의 주파수를 이용하고 있다.

또한, I2C 인터페이스는 디바이스 주소 체크(Device Address Check), 버스 체크(Bus Check), 레지스터 체크(Register Check) 등과 같은 복수의 체크 과정이 수행된 후에야 비로소, 파라미터를 전송하는 기능을 수행하고 있다.

I2C 인터페이스의 동작 순서(Opreation Sequence)와 각 단계에서 소비되는 시간을 구체적으로 살펴보면 다음과 같다.

우선, SCL 토글링(SCL Toggling)을 위해 140㎲가 소비되고, 소프트 리셋(Soft Reset)을 위해 250㎲가 소비되며, 디바이스 주소 쓰기(Device Address Write)를 위해 250㎲가 소비된다. 이후, 레지스터 주소 쓰기 및 디바이스 주소 읽기(Register Address Write & Device Address Read(Write))를 위해 250㎲가 소비된 후에, 최종적으로 데이터 읽기(쓰기)(Data Read(Write)) 동작(Data Read(Write) Operation)(100㎲)이 수행된다.

상기한 바와 같이 I2C 인터페이스에서는, 8비트의 데이터를 읽거나 쓰기 위한 전단계에서 약 890㎲가 소요되고 있으며, 데이터를 쓰거나 읽기 위한 데이터 동작(Data Opreation)에서 1Cycle 에 약 100㎲가 소요되고 있다.

따라서, 상기한 바와 같은 종래의 디스플레이장치에서는 두 개의 IC 간에 16비트의 파라미터 전송을 위해서는 1,000㎲(1.0㎳) 이상의 타이밍(Timing)이 소요된다.

이러한 타이밍은 고선명(HD : High-Definition) 디스플레이장치의 구동 주파수가 60Hz(1-Line time ≒ 20㎲) 임을 감안할 때, 상당히 긴 시간임을 알 수 있다.

즉, 상기한 바와 같은 종래의 디스플레이장치는 두 개의 IC 간에 데이터와 파라미터를 전송하기 위해, 고속의 LVDS 인터페이스와 저속의 파라미터 인터페이스(I2C)를 이용하고 있다.

따라서, 종래의 평판표시장치는 메인IC에서의 알고리즘 구동결과를 서브IC에서 즉각적으로 반영시킬 수 없다. 또한, 종래의 평판표시장치의 메인IC와 서브IC의의 인터페이스가 복잡한 프로토콜(Protocol)을 위해 큰 사이즈로 형성되고 있기 때문에, 종래의 디스플레이장치의 제조 단가는 높게 형성되고 있다.

한편, 출원번호가 10-2009-0126902호인 선행기술에는, LVDS 인터페이스를 이용하여 외부 시스템으로부터 타이밍컨트롤러로 전송되는 영상 데이터의 유휴 비트에 데이터 포맷 정보를 할당하는 방법이 기재되어 있다. 그러나, 선행기술은 단순히 영상 데이터의 유휴 비트에 특정 정보를 할당하는 것으로서, LVDS 인터페이스를 통해 각종 파라미터를 전송하지는 못하고 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 두 개의 집적회로(IC) 간에 송수신되는 데이터와 파라미터를 LVDS 인터페이스를 통해 전송할 수 있는, 디스플레이장치를 제공하는 것을 기술적 과제로 한다.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 디스플레이장치는, 영상을 출력하기 위해, 데이터 라인들과 게이트 라인들이 교차되게 형성되어 있는 패널; 상기 데이터 라인들을 구동하는 데이터 구동부; 상기 게이트 라인들을 구동하는 게이트 구동부; 및 상기 데이터 구동부와 상기 게이트 구동부와 상기 패널 중 적어도 어느 하나를 구동시키기 위한 복수의 집적회로들을 포함하며, 상기 집적회로들은, 데이터를 전송할 것인지 또는 파라미터를 전송할 것인지의 여부를 선택하는 선택신호에 따라, 데이터 또는 파라미터를 LVDS신호에 포함시킨 후, 상기 LVDS신호를 LVDS라인을 통해 전송하기 위한 메인집적회로; 및 상기 선택신호를 이용하여, 상기 메인집적회로로부터 전송되어온 상기 LVDS신호에서 상기 데이터 또는 상기 파라미터를 추출하기 위한 서브집적회로를 포함한다.

상술한 해결 수단에 따라 본 발명은 다음과 같은 효과를 제공한다.

즉, 두 개의 집적회로(IC) 간에 송수신되는 데이터와 파라미터를 LVDS 인터페이스를 통해 전송함으로써, 많은 파라미터(Parameter)를 짧은 시간에 송수신할 수 있다는 효과를 제공한다.

또한, 본 발명은 LVDS 인터페이스를 통해 데이터와 파라미터를 모두 송수신할 수 있기 때문에, 파라미터(Parameter) 송수신을 위한 집적회로(IC) 내부의 별도의 블럭(Block) 및 핀(Pin)을 삭제할 수 있다는 효과를 제공한다.

도 1은 종래의 디스플레이장치에 적용되는 두 개의 집적회로 간의 통신 방법을 나타낸 예시도.
도 2는 본 발명에 따른 디스플레이장치의 구성을 나타낸 예시도.
도 3은 본 발명에 따른 디스플레이장치에 적용되는 두 개의 집적회로 간에 송수신되는 LVDS신호의 포멧을 나타낸 예시도.
도 4는 도 3에 도시된 LVDS신호를 통해 두 개의 집적회로가 데이터와 파라미터를 송수신하는 상태를 설명하기 위한 구성도.
도 5는 도 3에 도시된 LVDS신호를 통해 파라미터가 송수신되는 상태를 설명하기 위한 타이밍도.
도 6은 도 5의 (a)와 (b)에 도시된 상태를 연속적으로 나타낸 타이밍도.
도 7은 본 발명에 따른 디스플레이장치에 적용되는 두 개의 집적회로 간에 송수신되는 LVDS신호의 포멧을 클럭펄스의 1주기 동안 나타낸 또 다른 예시도.
도 8은 도 7에 도시된 LVDS신호의 클럭펄스의 2주기 동안에 전송되는 파라미터를 대략적으로 나타낸 예시도.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.

도 2는 본 발명에 따른 디스플레이장치의 구성을 나타낸 예시도이다.

본 발명에 따른 디스플레이장치는 도 2에 도시된 바와 같이, 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 구동부(300), 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 구동부(200), 데이터 구동부와 게이트 구동부에 의해 구동되는 패널(100), 데이터 구동부(300)와 게이트 구동부(200)를 제어하는 타이밍 컨트롤러(400), 타이밍 컨트롤러에서 요구되는 정보들을 저장하기 위한 저장부(500) 및 파워IC(600)를 포함하고 있다.

우선, 패널(100)은 본 발명이 어떠한 종류의 디스플레이장치로 구성되는지에 따라 다양한 형태로 형성될 수 있다. 즉, 패널(100)은 본 발명이 액정 표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 또는 유기발광다이오드 표시장치(ORGANIC LIGHT EMITTING DIODE DISPLAY : OLED) 등과 같은 다양한 종류의 평판표시장치 중 어떤 종류의 평판표시장치로 구성되느냐에 따라 다양한 형태로 구성될 수 있다.

예를 들어, 본 발명이 액정표시장치(LCD)로 구성되는 경우, 패널(100)은 두 장의 유리기판 사이에 액정층이 형성되는 형태로 구성될 수 있다. 또한, 본 발명이 유기발광다이오드 표시장치(OLED)로 구성되는 경우, 패널(100)은 두 장의 유리기판 상이에 유기발광다이오드, 데이터라인 및 게이트라인이 형성되는 형태로 구성될 수 있다.

다음, 게이트 구동부(200)는 타이밍 컨트롤러(400)로부터 전송되어온 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜, 순차적으로 게이트 라인(GL1 내지 GLn)에 게이트 온 전압(Von)을 갖는 스캔 펄스를 공급한다. 그리고, 게이트 구동부(200)는 게이트 온 전압(Von)의 스캔 펄스가 공급되지 않는 나머지 기간 동안에는 게이트 라인(GL1 내지 GLn)에 게이트 오프 전압(Voff)을 공급하게 된다.

한편, 본 발명에 적용되는 게이트 구동부(200)는, 패널과 독립되게 형성되어, 다양한 방식으로 패널과 전기적으로 연결될 수 있는 형태로 구성될 수 있으나, 패널 내에 실장되어 있는 게이트 인 패널(Gate In Panel : GIP)방식으로 구성될 수도 있다. 이 경우, 게이트 구동부(200)를 제어하기 위한 게이트 제어신호로는 스타트신호(VST) 및 게이트클럭(GCLK)이 될 수 있다.

다음, 데이터 구동부(300)는 타이밍 컨트롤러로부터 입력된 영상데이터를 아날로그 화소신호(영상데이터신호)로 변환하여 게이트라인에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 영상데이터신호를 데이터라인들에 공급한다. 즉, 데이터 구동부(300)는 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 영상데이터를 영상데이터신호로 변환시킨 후 데이터라인으로 출력시킨다.

즉, 데이터 구동부(300)는 타이밍 컨트롤러(400)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 구동부(300)는 소스 쉬프트 클럭(SSC)에 따라 입력되는 화소 데이터(RGB)(영상 데이터)를 샘플링 신호에 따라 래치한 후 소스 출력 인에이블(Source Output Enable; SOE) 신호에 응답하여 수평 라인 단위로 공급한다.

이를 위해 데이터 구동부(300)는 데이터 샘플링부, 래치부, 디지털 아날로그 변환부 및 출력버퍼 등을 포함하여 구성될 수 있다.

다음, 타이밍 컨트롤러(400)는 외부 시스템으로부터 입력되는 수직 및 수평 동기신호(Vsync,Hsync), 데이터 인에이블(DE) 및 도트 클럭(DCLK)과 같은 동기신호들을 이용하여 데이터 구동부(300)를 제어하기 위한 데이터 제어신호(DCS)와, 게이트 구동부(200)를 제어하기 위한 게이트 제어신호(GCS)를 생성한다. 또한, 타이밍 컨트롤러(400)는 외부 시스템으로부터 입력된 영상데이터를 재정렬하여 데이터 구동부(300)로 출력하는 기능을 수행한다.

여기서, 데이터 제어신호(DCS)는 소스 쉬프트 클럭(SSC), 소스 스타트 펄스(SSP), 극성 제어신호(POL) 및 소스 출력 인에이블 신호(SOE) 등을 포함한다.

또한, 게이트 제어신호(GCS)는 상기한 바와 같이 게이트 구동부의 구성 형태에 따라 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE) 등을 포함하거나, 또는 스타트신호(VST) 및 게이트클럭(GCLK) 등을 포함할 수 있다.

다음, 저장부(EEPROM)(500)는 타이밍 컨트롤러의 구동에 필요한 데이터 및 각종 파라미터를 저장하고 있다가, 본 발명에 따른 디스플레이장치에 전원이 인가되어 본 발명에 따른 디스플레이장치가 구동되는 경우에, 타이밍 컨트롤러(400)로 상기한 바와 같은 데이터 및 각종 파라미터를 전송하는 기능을 수행한다.

또한, 저장부(500)는 외부 시스템으로부터 전송되어온 영상데이터를 저장하고 있다가, 각종 파라미터와 함께 타이밍 컨트롤러(400)로 전송하는 기능을 수행할 수도 있다.

또한, 저장부(500)는 타이미 컨트롤러(400)로부터 전송되어온 각종 데이터 및 파라미터를 저장하는 기능을 수행할 수도 있다.

즉, 저장부(500)는 타이밍 컨트롤러(400)와의 통신을 통해 각종 데이터 및 파라미터를 송수신할 수 있다.

이를 위해 저장부는 EEPROM(Electrically Erasable Programmable ROM)으로 구성될 수 있다.

마지막으로, 파워IC(Power IC)(600)는 패널(100)의 구동에 필요한 다양한 구동전압을 공급하는 기능을 수행한다.

즉, 파워IC(600)는 미도시된 시스템 전원부로부터 입력되는 0 ~ 3.3V의 저전위 공급전압(Vcc)을 이용하여, 상기한 바와 같은 구성요소들의 구동을 위해 필요한 다양한 레벨의 전원전압을 생성하는 기능을 수행한다.

예를 들어, 파워IC(600)는 타이밍 컨트롤러(400)로부터 전송되어온 타이밍 신호들을 이용하여 게이트 구동부로 전송되는 구동전압의 레벨을 변경시킬 수도 있으며, 데이터 구동부로 전송되는 감마전압의 레벨을 변경시킬 수도 있다.

또한, 파워IC(600)는 상기한 바와 같은 구성요소들에 최적의 전원전압을 공급하기 위해 타이밍 컨트롤러와 통신을 수행할 수도 있다.

예를 들어, 본 발명에 따른 디스플레이장치는 주변 온도를 감지하여 감지된 온도에 따라 각 구성요소들의 구동전압 레벨을 변경시킬 수도 있으며, 이 경우, 파워IC(600)는 타이밍 컨트롤러로부터 전송되어온 데이터와 파라미터에 따라 상기한 바와 같은 구동전압 변경 기능을 수행할 수 있다. 이러한 기능은 특히 유기발광다이오드 표시장치에서 효과적으로 실행될 수 있다. 즉, 유기발광다이오드 표시장치에 적용되는 유기발광다이오드들의 유기물 특성은 외부 온도에 따라 민감하게 가변될 수 있기 때문에, 유기발광다이오드 표시장치에서는 외부 온도에 따라 패널의 구동전압의 레벨을 변경하는 방법이 이용되고 있다. 그러나, 액정표시장치 또는 플라즈마 디스플레이장치에서도 상기한 바와 같은 기능이 수행될 수 있으며, 이 외에도, 디스플레이장치는 각종 알고리즘을 적용하여 구동전압 레벨을 다양하게 변경시킬 수도 있다.

따라서, 파워IC(600)는 타이밍 컨트롤러(400)와 통신을 수행하여 각종 데이터 및 파라미터들을 송수신하고 있다. 즉, 상기한 바와 같은 알고리즘은 일반적으로 타이밍 컨트롤러에서 수행되고 있기 때문에, 파워IC(600)는 타이밍 컨트롤러(400)에서 수행된 각종 알고리즘에 따라 생성된 데이터 및 파라미터를 전송받아, 각종 구동전압 레벨을 변경하여 출력하는 기능을 수행할 수 있다. 그러나, 파워IC는 타이밍 컨트롤러 이외에도, 데이터 구동부(300) 또는 게이트 구동부(200)와도 각종 데이터 및 파라미터들을 송수신할 수 있으며, 그 외의 구성요소들과도 각종 데이터 및 파라미터들을 송수신할 수도 있다.

본 발명에 따른 디스플레이장치는 상기한 바와 같이 타이밍 컨트롤러(400), 저장부(500) 및 파워IC(600) 등을 포함하고 있으며, 이러한 구성요소들은 집적회로(INTEGRATED CIRCUIT : IC)로 구성되어 있다. 또한, 본 발명에 따른 디스플레이장치는 상기한 바와 같은 구성요소(400, 500, 600)들 이외에도 다양한 종류의 집적회로들을 포함하여 구성되어 있다.

한편, 본 발명에 따른 디스플레이장치는, 상기한 바와 같은 다양한 종류의 집적회로들 중 데이터와 파라미터를 모두 주고받는 두 개의 집적회로들이, LVDS 인터페이스만을 이용하여 데이터와 파라미터를 모두 송수신하도록 하는 것을 특징으로 하고 있다.

즉, 본 발명에 적용되는 집적회로들 중 데이터와 파라미터를 모두 주고받는 두 개의 집적회로들은, 데이터를 송수신하기 위한 인터페이스와 파라미터를 송수신하기 위한 인터페이스를 개별적으로 모두 구비하고 있는 것이 아니라, 데이터를 송수신하기 위한 LVDS 인터페이스만을 이용하여 데이터와 파라미터를 전송하고 있다는 특징을 가지고 있다.

여기서, 파라미터라 함은, 예를 들어, 두 개의 IC가 각각 타이밍 컨트롤러(400)와 저장부(500)라고 할 때, 파워온(Power On) 시 타이밍 컨트롤러가 EEPROM으로부터 액세스(Access) 해야 할 해상도 정보(수직, 수평), 제어(Control) 신호들의 라이징 및 폴링타임(Rising & Falling Time), 룩업테이블(Look up Talbe) 등이 될 수 있다. 또한, 예를 들어, 두 개의 IC가 각각 타이밍 컨트롤러(400)와 파워IC(감마IC 등)라고 할 때, 파라미터는 각종 어드레스의 셋팅값이 될 수 있다.

또한, 데이터라 함은 두 개의 IC간에 전송되는 다양한 정보가 될 수 있다. 예를 들어, 데이터는, 두 개의 IC가 타이밍 컨트롤러(400)와 스케일러IC인 경우, R, G, B 영상데이터이고, 두 개의 IC가 타이밍 컨트롤러(400)와 저장부(500)인 경우에는 어드레스정보가 될 수 있으며, 두 개의 IC가 타이밍 컨트롤러(400)와 파워IC(특히, 감마IC)인 경우, VDD와 그라운드 전압 사이의 분할 정보 등이 될 수 있다.

그러나, 본 발명은 두 개의 IC간에 파라미터만이 전송되는 경우에도 적용될 수 있다. 즉, 본 발명은 종래의 디스플레이장치에서 데이터만을 전송하기 위해 이용되던 LVDS인터페이스를 이하에서 설명될 도 3에 도시된 송신부(913)로 그대로 이용하는 한편, 제어부(914)와 선택부(912)를 메인IC에 구성함으로써, 종래의 LVDS인터페이스를 이용하여 파라미터를 전송할 수도 있다.

부연하여 설명하면 본 발명은, 데이터와 파라미터를 모두 송수신하거나 또는 파라미터만을 송수신하는 두 개의 집적회로들을, 데이터를 전송하기 위한 LVDS인터페이스를 이용하여 구성함으로써, 종래에는 데이터만을 전송하기 위해 이용되던 LVDS인터페이스를 파라미터를 전송하는 용도로도 이용할 수 있다는 특징을 가지고 있다.

따라서, 본 발명은 두 개의 집적회로 간에 파라미터만이 전송될 수도 있으나, 이하에서는 설명의 편의상 파라미터와 데이터가 모두 전송되는 것으로 하여 본 발명이 설명된다. 또한, 상기한 바와 같이 파라미터가 전송되는 두 개의 집적회로 간에 전송되는 데이터는 각 집적회로의 기능에 따라 상이함으로, 이하에서는, 설명의 편의상, 데이터를 간단히 영상데이터(R,G,B)로 표현하여 본 발명이 설명된다. 즉, 두 개의 IC 사이에 전송되는 데이터로는 상기한 바와 같이, 영상데이터(R,G,B), 어드레스 정보 또는 VDD와 그라운드 전압 사이의 분할 정보 등과 같은 다양한 형태의 정보들이 될 수 있으나, 이하의 설명에서는 이러한 다양한 형태의 데이터들을 R, G, B 형태의 영상데이터로 가정하여 본 발명이 설명된다. 그러나, 상기한 바와 같이, 본 발명에 적용되는 데이터가 반드시 R, G, B로 구성된 영상데이터에 한정되는 것은 아니다.

또한, 데이터와 파라미터를 송신하는 집적회로를 메인IC라 하고, 데이터와 파라미터를 수신하는 집적회로를 서브IC라 하여 본 발명이 설명된다.

도 3은 본 발명에 따른 디스플레이장치에 적용되는 두 개의 집적회로 간에 송수신되는 LVDS신호의 포멧을 나타낸 예시도로서, (a)는 데이터를 전송하고 있는 LVDS신호의 포멧을 나타낸 예시도이고, (b)는 파라미터를 전송하고 있는 LVDS신호의 포멧을 나타낸 예시도이다.

우선, 도 3의 (a) 및 (b)에 도시된 LVDS신호는 두 개의 집적회로 간에 송수신되는 LVDS신호의 포멧을 나타낸 것으로서, 특히, (a)는 8비트의 적색, 녹색 및 청색 데이터를 포함하는 LVDS신호의 포멧을 나타낸 것이며, (b)는 8비트의 어드레스, 8비트의 제1파라미터 및 8비트의 제2파라미터를 포함하는 LVDS신호의 포멧을 나타낸 것이다.

즉, 도 3의 (a)에 도시된 바와 같이 데이터(R,G,B 각각이 8비트로 구성된 영상데이터)를 전송하기 위한 LVDS신호의 1주기(A)는, 1비트의 데이터 인에이블신호(DE), 1비트의 수직동기신호(Vsync), 1비트의 수평동기신호(Hsync), 8비트의 적색 데이터(R10 내지 R17), 8비트의 녹색 데이터(G10 내지 G17) 및 8비트의 청색 데이터(B10 내지 B17) 및 1비트의 유휴비트(선택신호(EN)가 포함됨)를 포함하여 총 28비트로 구성되어 있다.

따라서, 각 차동신호 전송라인(LVDS_TA, LVDS_TB, LVDS_TC, LVDS_TD)은, 클럭펄스 전송라인(LVDS_TCLK)을 통해 전송되는 클럭펄스(TCLK)의 한 주기(A) 동안 7비트씩 데이터들을 전송한다.

예를 들어, 제1차동신호 전송라인(LVDS_TA)은 클럭펄스(CLK)의 한 주기 동안 6비트의 적색 데이터(R10 내지 R15) 및 1비트의 녹색 데이터(G10)를 차례로 전송하고, 제2차동신호 전송라인(LVDS_TB)은 클럭펄스(CLK)의 한 주기 동안 5비트의 녹색 데이터(G11 내지 G15) 및 2비트의 청색 데이터(B10, B11)를 차례로 전송하고, 제3차동신호 전송라인(LVDS_TC)은 클럭펄스(CLK)의 한 주기 동안 4비트의 청색 데이터(B12 내지 B15), 1비트의 수평동기신호(Hsync), 1비트의 수직동기신호(Vsync), 및 1비트의 데이터 인에이블신호(DE)를 차례로 전송하며, 제4차동신호 전송라인(LVDS_TD)은 클럭펄스(CLK)의 한 주기 동안 2비트의 적색 데이터(R16, R17), 2비트의 녹색 데이터(G16, G17), 2비트의 청색 데이터(B16, B17) 및 선택신호(EN)가 '0'의 값으로 설정되어 있는 1비트의 유휴비트(사용되지 않는 비트를 말함)(이하, 간단히 '유휴비트'라 함)를 전송한다.

상기한 바와 같이, R, G, B로 구성된 영상데이터를 전송하고 있는 LVDS신호에는 8비트의 R, 8비트의 G, 8비트의 B, 1비트의 데이터 인에이블신호(DE), 1비트의 수직동기신호(Vsync), 1비트의 수평동기신호(Hsync), 1비트의 유휴비트를 포함하여 총 28개의 비트로 구성되어 있다.

즉, 8비트로 구성된 영상데이터를 전송하고 있는 LVDS신호의 한 주기(A) 동안에는 1비트의 유휴비트가 존재하게 되며, 본 발명은 LVDS라인을 통해 데이터를 전송하는 경우에는 유휴비트에 포함되는 선택신호(EN)를 '0'으로 셋팅하고 있다.

부연하여 설명하면, 도 3의 (a)에 도시된 LVDS신호의 한 주기(A)의 최하위 비트인 유휴비트에는 선택신호(EN)로 '0'이 할당되어 있으므로, 이러한 LVDS신호는 데이터를 전송하고 있음을 알 수 있다.

반면에, 도 3의 (b)에 도시된 바와 같이 파라미터를 전송하기 위한 LVDS신호는 8비트의 어드레스신호, 8비트의 제1파라미터 및 8비트의 제2파라미터를 포함한다.

예를 들어, 제1차동신호 전송라인(LVDS_TA)은 클럭펄스(CLK)의 한 주기 동안 6비트의 어드레스신호(A10 내지 R15) 및 1비트의 제1파라미터(P10)를 차례로 전송하고, 제2차동신호 전송라인(LVDS_TB)은 클럭펄스(CLK)의 한 주기 동안 5비트의 제1파라미터(P11 내지 P15) 및 2비트의 제2파라미터(P20, P11)를 차례로 전송하고, 제3차동신호 전송라인(LVDS_TC)은 클럭펄스(CLK)의 한 주기 동안 4비트의 제2파라미터(P22 내지 P25), 1비트의 수평동기신호(Hsync), 1비트의 수직동기신호(Vsync), 및 1비트의 데이터 인에이블신호(DE)를 차례로 전송하며, 제4차동신호 전송라인(LVDS_TD)은 클럭펄스(CLK)의 한 주기 동안 2비트의 어드레스신호(A16, A17), 2비트의 제1파라미터(P16, G17), 2비트의 제2파라미터(P26, P27) 및 1의 값으로 설정되어 있는 1비트의 유휴비트를 전송한다.

즉, 8비트로 구성된 두 개의 파라미터를 전송하고 있는 LVDS신호의 한 주기(A) 동안에는 1비트의 유휴비트가 존재하게 되며, 본 발명은 LVDS라인을 통해 파라미터를 전송하는 경우에는 유휴비트에 선택신호(EN)로 '1'을 셋팅하고 있다.

부연하여 설명하면, 도 3의 (b)에 도시된 LVDS신호의 한 주기(A)의 최하위 비트인 유휴비트가 '1'로 할당되어 있으므로, 이러한 LVDS신호는 파라미터를 전송하고 있음을 알 수 있다.

도 4는 도 3에 도시된 LVDS신호를 통해 두 개의 집적회로가 데이터와 파라미터를 송수신하는 상태를 설명하기 위한 구성도로서, 두 개의 집적회로의 내부에 구성되어 있는 LVDS 송신 인터페이스(911)와 LVDS 수신 인터페이스(921)의 구성이 도시되어 있다.

상기한 바와 같이 LVDS신호의 유휴비트에 선택신호(EN)로 '0' 또는 '1'을 셋팅하여, 데이터와 파라미터를 전송하기 위한 두 개의 집적회로의 구성은 도 4에 도시되어 있다.

이하에서, 데이터와 파라미터를 전송하고자 하는 집적회로는 메인IC(910)라 하고, 메인IC(900)로부터 데이터와 파라미터를 수신하고자 하는 집적회로는 서브IC(920)라 한다.

우선, 메인IC(910)는 도 4에 도시된 바와 같이, 선택신호(EN)를 생성하기 위한 제어부(914) 및 제어부로부터 전송되어온 선택신호(EN)에 따라 데이터 또는 파라미터를 LVDS라인을 통해 서브IC(920)로 전송하기 위한 LVDS 송신 인터페이스(911)를 포함하고 있다.

제어부(914)는 메인IC(910)에서 실행되는 알고리즘에 의해 선택신호(EN)를 '0' 또는 '1'로 설정하는 기능을 수행한다.

예를 들어, 메인IC(910)가 저장부(500)이고, 서브IC(920)가 타이밍 컨트롤러(400)인 경우, 디스플레이장치에 전원이 인가되면, 메인IC(910)는 서브IC(타이밍 컨트롤러)(920)를 구동시키기 위해 필요한 데이터와 파라미터를 서브IC(920)에 전송해야 한다. 이 경우, 제어부는 디스플레이장치에 전원이 인가되었는지의 여부를 판단하는 알고리즘을 수행하여, 선택신호를 '0' 또는 '1'로 설정할 수 있다.

또 다른 예로서, 메인IC(910)가 타이밍 컨트롤러(400)이고, 서브IC(920)가 저장부(500)인 경우, 메인IC(타이밍 컨트롤러)(910)가 하나의 프레임 단위 또는 하나의 수평라인 단위로 영상데이터를 비교하는 알고리즘을 실행하고 있다면, 메인IC(910)는 하나의 프레임의 영상데이터 또는 하나의 수평라인의 영상데이터를 저장부(500)에 전송하여 저장시킬 필요가 있으며, 영상데이터의 저장과 관련된 파라미터를 저장부(500)로 전송할 필요가 있다. 이 경우, 제어부는 상기한 바와 같은 알고리즘에 따라 선택신호를 '0' 또는 '1'로 설정할 수 있다.

상기한 바와 같은 예 이외에도, 메인IC(910)는 다양한 알고리즘에 의해 데이터와 파라미터를 서브IC로 전송할 필요가 있으며, 이 경우, 제어부(914)는 상기한 바와 같은 알고리즘에 따라 선택신호를 '0' 또는 '1'로 설정할 수 있다.

즉, 메인IC(910)의 제어부(914)는 상기한 바와 같은 알고리즘의 실행에 의해 데이터를 서브IC(920)로 전송해야할 필요가 있다고 판단되는 경우에는, 선택신호(EN)를 '0'으로 설정하여 LVDS 송신 인터페이스(911)로 전송할 수 있으며, 파라미터를 서브IC(920)로 전송해야할 필요가 있다고 판단되는 경우에는, 선택신호(EN)를 '1'로 설정하여 LVDS 송신 인터페이스(911)로 전송할 수 있다.

이때, 제어부(914)는 데이터 인에이블(DE) 신호가 '0'인 경우에 한해, 선택신호(EN)를 '1'로 설정할 수 있다. 즉, 데이터 인에이블(DE) 신호가 '1'인 경우는, 현재 이용되고 있는 데이터가 유용한 경우이므로, 이러한 경우에는 반드시 데이터만이 전송되어야 한다. 따라서, 제어부는 데이터 인에이블(DE) 신호가 '0'인 상태에서, 필요한 경우 선택신호(EN)를 '1'로 설정함으로써, 파라미터가 서브IC로 전송되도록 할 수 있다.

LVDS 송신 인터페이스(911)는 제어부를 통해 전송되어온 선택신호(EN)에 따라 LVDS신호에 영상데이터를 포함시켜 전송하거나 또는 파라미터를 포함시켜 전송하는 기능을 수행한다.

이를 위해 LVDS 송신 인터페이스(911)는 도 3에 도시된 바와 같이, 선택신호에 따라 데이터와 파라미터를 선택하는 선택부(912) 및 선택부를 통해 선택된 데이터 또는 파라미터를 LVDS신호에 포함시켜 서브IC로 전송하기 위한 송신부(913)를 포함하고 있다.

선택부(912)는 예를 들어, 선택신호(EN)로 '0'이 입력되는 경우에는 데이터를 송신부(913)로 전송하며, 선택신호(EN)로 '1'이 입력되는 경우에는 파라미터를 송신부(913)로 전송할 수 있다.

송신부(913)는 선택부를 통해 선택된 데이터 또는 파라미터와, 제어부에서 전송되어온 선택신호(EN)를, 도 3을 통해 설명된 바와 같은 LVDS신호 포멧으로 변경하여 LVDS라인을 통해 서브IC(920)로 전송하는 기능을 수행한다.

본 발명에 적용되고 있는 저전압 차등 시그널링(LVDS : low voltage differential signaling) 인터페이스(913)란 고속의 디지털 인터페이스를 말하는 것으로서, LVDS인터페이스에서는 상반된 극성의 두 개의 신호를 생성하고, 두 개의 신호를 서로 참조하여 데이터를 전송한다. 따라서, LVDS인터페이스는 저전압으로 데이터 전송을 실현할 수 있어, 소비 전력이 낮고, 전송속도가 빠르며, 노이즈에 대해 우수한 내성을 가진다는 특징을 가지고 있다.

상기한 바와 같은 특징을 가지고 있는 LVDS 송신 인터페이스(911)의 송신부(913)는, 도 4에 도시된 바와 같이, 다수의 송신기들(Tx0 내지 Tx4)을 포함한다. 이 송신기들(Tx0 내지 Tx4)은 자신에게 공급된 데이터 또는 파라미터를 LVDS신호 형태로 변경하고, 이 LVDS신호를 다수의 차동신호 전송라인(LVDS_TCLK, LVDS_TA, LVDS_TB, LVDS_TC, LVDS_TD)을 통해 서브IC로 전송한다. 여기서, 각 차동신호 전송라인은 두 개의 차동라인으로 구성되어 있으며, 이러한 차동신호 전송라인을 통칭하여 LVDS라인이라 한다.

한편, 도 4에 도시된 LVDS 송신 인터페이스(911)는 도 3에서 설명된 바와 같이, 8비트로 구성된 데이터 또는 파라미터를 전송하기 위한 것으로서, 데이터와 파라미터를 전송하기 위한 제1 내지 제4차동신호 전송라인(LVDS_TCLK, LVDS_TA, LVDS_TB, LVDS_TC, LVDS_TD)을 포함하고 있으며, LVDS신호의 기준이 되는 클럭을 전송하기 위해 제0차동신호 전송라인(LVDS_TCLK)을 포함하고 있다.

즉, 8비트로 구성된 데이터 또는 파라미터를 전송하기 위한 LVDS 송신 인터페이스(911)의 송신부(913)는 총 5개의 송신기와, 총 5개의 차동신호 전송라인(10개의 차동라인)을 포함하고 있다.

따라서, 도 4에 도시된 LVDS 송신 인터페이스(911)는 5개의 차동신호 전송라인이 하나의 포트를 형성하여, 한 주기 동안 도 3에 도시된 LVDS신호 포멧을 통해 8비트 R, G, B로 구성된 영상데이터 또는 8비트로 구성된 파라미터 두 개를 전송할 수 있다.

여기서 차동신호 전송라인의 숫자는 전송하고자 하는 데이터 또는 파라미터의 비트수의 변경에 따라 달라질 수 있다.

또한, 도 4에는 상기한 바와 같이 클럭펄스의 1주기 동안 8비트로 구성된 데이터 또는 파라미터를 전송하기 위한 1개의 포트를 형성하는 하나의 송신부(913)가 도시되어 있으나, 본 발명은 1주기 동안 18비트 이상의 데이터 또는 파라미터를 전송하기 위해, 2개 이상의 포트를 포함할 수도 있다.

다음으로, 서브IC(920)는 도 4에 도시된 바와 같이, LVDS라인을 통해 송신부(913)로부터 전송되어온 LVDS신호를 수신하여 LVDS신호로부터 데이터 또는 파라미터를 추출해 내기 위한 LVDS 수신 인터페이스(921)를 포함하고 있다.

LVDS 수신 인터페이스(921)는 LVDS라인을 통해 송신부(913)로부터 전송되어온 LVDS신호를 수신하기 위한 수신부(922) 및 수신부(922)를 통해 수신된 LVDS신호에서 데이터 또는 파라미터(이하, 간단히 '수신정보'라 함)를 추출하여 정렬시키기 위한 데이터 정렬부(923)를 포함하고 있다.

여기서 수신부(922)는 도 4에 도시된 바와 같이, 다수의 수신기들(Rx0 내지 Rx4)을 포함한다. 이 수신기들(Rx0 내지 Rx4)은 다수의 차동신호 전송라인(LVDS_TCLK, LVDS_TA, LVDS_TB, LVDS_TC, LVDS_TD)을 통해 메인IC(910)로부터 전송되어온 LVDS신호를 수신정보로 복원하여 데이터 정렬부로 전송하는 기능을 수행한다.

따라서, 수신부(922)는 LVDS 송신 인터페이스(911)의 송신부(913)와 동일한 숫자의 수신기들을 포함하고 있으며, 송신부(913)가 수행하는 기능과 반대의 기능을 수행하고 있다.

한편, 데이터 정렬부(923)는 수신부로부터 전송되어온 수신 선택신호를 이용하여, 수신부(922)로부터 전송되어온 수신정보에서 데이터 또는 파라미터와 주소를 추출하여 정렬시키는 기능을 수행한다.

즉, 데이터 정렬부(923)는 수신 선택신호(EN)가 '0'인 경우에는 LVDS신호에 포함되어 있는 정보를 데이터로 판단하여 서브IC의 구성요소 중 LVDS 수신 인터페이스(921)의 다음 단의 구성요소로 데이터를 전송하며, 수신 선택신호(EN)가 '1'인 경우에는 LVDS신호에 포함되어 있는 정보를 파라미터로 판단하여 LVDS 수신 인터페이스(921)의 다음 단의 구성요소로 파라미터를 전송한다.

한편, 데이터 정렬부(923)는 수신 선택신호(EN)가 '1'인 경우, LVDS신호에 포함되어 있는 두 개의 파라미터를 서로 비교하여 두 개의 파라미터가 일치되는 경우에만 수신된 파라미터를 다음 단의 구성요소로 전송할 수도 있다.

예를 들어, 도 3의 (b)에 도시된 LVDS신호에는 상기한 바와 같이 두 개의 파라미터를 구성하는 비트들(P10 내지 P15 및 P20 내지 P25)이 포함되어 있으며, 두 개의 파라미터는 서로 다른 것일 수도 있으나, 동일한 것일 수도 있다.

즉, 도 3의 (b)에서 1주기(A) 동안 두 개의 파라미터가 메인IC(910)로부터 서브IC(920)로 전송될 수도 있으나, 본 발명은 전송된 파라미터의 신뢰성을 높이기 위해 하나의 파라미터를 1주기(A)에 두 번 전송시킨 후, 데이터 정렬부가 두 번에 걸쳐 전송된 파라미터들을 비교하도록 할 수 있다. 비교 결과 동일하다면, 하나의 파라미터가 정상적으로 수신된 것으로 볼 수 있으며, 동일하지 않다면 전송과정에서 에러가 발생된 것으로 판단될 수 있다.

부연하여 설명하면, 본 발명은 도 3의 (b)에 도시된 바와 같은 LVDS신호에 서로 다른 두 개의 파라미터를 제1파라미터와 제2파라미터로 하여 서브IC(920)로 전송할 수 있으며, 또는, 하나의 파라미터를 제1파라미터와 제2파라미터로 하여 서브IC(920)로 두 번 전송할 수도 있다.

전자의 경우, LVDS 수신 인터페이스(921)의 데이터 정렬부(923)는 별도의 검증 절차 없이 두 개의 서로 다른 파라미터를 다음 단의 구성요소로 전송한다.

그러나, 후자의 경우, 정렬부(923)는 제1파라미터와 제2파라미터를 비교하여, 두 개의 파라미터가 일치되는 경우에만 하나의 정상적인 파라미터가 수신된 것으로 판단하여 검증된 하나의 파라미터만을 다음 단의 구성요소로 전송한다.

도 5는 도 3에 도시된 LVDS신호를 통해 파라미터가 송수신되는 상태를 설명하기 위한 타이밍도로서, (a)는 LVDS신호에 파라미터가 포함되어 있는 상태를 나타낸 타이밍도이며, (b)는 LVDS신호에 파라미터가 포함되어 있지 않은 상태를 나타낸 타이밍도이다. 또한, 도 6은 도 5의 (a)와 (b)에 도시된 상태를 연속적으로 나타낸 타이밍도이다.

상기한 바와 같이 본 발명은 LVDS신호의 유휴비트에 선택신호(EN)를 추가하여 전송하는 것으로서, 유휴비트에 선택신호(EN)로 '0'이 입력되어 있는 경우에는, 해당 선택신호(EN)가 포함되어 있는 한 주기의 LVDS신호에 포함되어 있는 정보를 데이터로 판단하여 정렬시키며, 유휴비트에 선택신호(EN)로 '1'이 입력되어 있는 경우에는, 해당 선택신호(EN)가 포함되어 있는 한 주기의 LVDS신호에 포함되어 있는 정보를 파라미터로 판단하여 정렬시키고 있다.

예를 들어, 도 5의 (a)는 파라미터가 LVDS신호에 파라미터가 포함되어 있는 경우의 각종 신호의 타이밍도를 나타낸 것으로서, 도 3에서 데이터 인에이블(DE) 신호에 대한 정보를 가지고 있는 비트가 '1'의 값을 갖는 경우에는 LVDS신호가 데이터를 전송하고 있음을 나타내고 있으며, 따라서, 데이터 인에이블(DE) 신호가 '1'인 경우에는 파라미터가 전송되지 않는다.

그러나, 데이터 인에이블(DE) 신호가 '0'의 값을 갖는 상태에서 선택신호(EN)의 비트가 '1'을 갖게 되면, 이것은 도 5의 (a)에 도시된 바와 같이, LVDS신호가 파라미터를 전송하고 있는 상태임을 의미한다.

한편, 데이터 인에이블(DE) 신호가 '0'의 값을 갖더라도 선택신호(EN)의 비트값이 '0'을 가지고 있다면, 이것은 도 5의 (b)에 도시된 바와 같이, LVDS신호에 데이터와 파라미터 중 어떠한 정보도 포함되어 있지 않음을 의미한다.

따라서, LVDS 수신 인터페이스(921)의 데이터 정렬부(923)는 상기한 바와 같이, 데이터 인에이블(DE) 신호와 선택신호(EN) 모두를 참조하여, 현재 전송되고 있는 LVDS신호가 데이터를 전송하고 있는 것인지 또는 파라미터를 전송하고 있는 것인지를 판단할 수 있다.

한편, 도 6은 상기한 바와 같이 LVDS라인을 통해 복수의 주기 동안 두 개의 IC 간에 송수신되는 LVDS신호를 나타낸 것으로서, LVDS신호에 포함되어 있는 데이터 인에이블(DE) 신호가 '1'인 경우에는 데이터가 송수신되고 있음을 알 수 있으며, 데이터 인에이블(DE) 신호가 '0'인 상태에서 선택신호(EN)가 '1'인 경우에만 파라미터가 송수신되고 있음을 알 수 있다. 또한, 데이터 인에이블(DE) 신호가 '0'인 상태라도, 선택신호(EN)가 '0'인 경우에는 데이터 및 파라미터가 모두 송수신되지 않고 있음을 알 수 있다.

도 7은 본 발명에 따른 디스플레이장치에 적용되는 두 개의 집적회로 간에 송수신되는 LVDS신호의 포멧을 클럭펄스의 1주기 동안 나타낸 또 다른 예시도로서, 특히, 두 개의 포트를 통해 LVDS신호가 전송되고 있는 상태를 나타낸 것이다. 또한, 도 8은 도 7에 도시된 LVDS신호의 클럭펄스의 2주기 동안에 전송되는 파라미터를 대략적으로 나타낸 예시도이다.

상기에서 도 3 내지 도 6을 참조하여 설명된 본 발명에서는, LVDS신호에 포함된 데이터 또는 파라미터가 8비트로 구성되어 있으며, 8비트의 데이터 또는 파라미터를 송수신하기 위한 5개의 차동신호 전송라인이 하나의 포트를 형성하고 있다. 즉, 도 3 내지 도 6을 참조하여 설명된 본 발명에서는 한 개의 포트를 통해 LVDS신호가 전송되고 있다.

따라서, 이 경우, 클럭펄스의 1주기 동안에 전송될 수 있는 총 파라미터의 숫자는 두 개가 된다.

이에 반하여, 도 7 및 도 8은 두 개의 포트를 통해 LVDS신호가 전송되고 있는 상태를 나타내고 있으며, 이하의 설명에서, 제1포트(Port#1)를 통해 전송되고 있는 LVDS신호를 제1LVDS신호라 하고, 제2포트(Port#2)를 통해 전송되고 있는 LVDS신호를 제2LVDS신호라 한다.

한편, 도 7에 도시된 제1포트를 통해 전송되고 있는 제1LVDS신호에는 8비트의 제1주소(A10 내지 A17)와 함께, 8비트의 제1파라미터(P110 내지 P117)와 8비트의 제2파라미터(P120 내지 127)이 포함되어 있다.

또한, 도 7에 도시된 제2포트를 통해 전송되고 있는 제2LVDS신호에는 8비트의 제2주소(A20 내지A27)와 함께, 8비트의 제3파라미터(P210 내지 P217)와 8비트의 제4파라미터(P220 내지 P227)이 포함되어 있다.

즉, 도 3 내지 도 6을 참조하여 설명된 본 발명의 제1실시예에서는 클럭펄스의 1주기 동안에 두 개의 파라미터가 전송될 수 있으나, 도 7 및 도 8을 참조하여 설명된 본 발명의 제2실시예에서는 클럭펄스의 1주기 동안에 네 개의 파라미터가 전송될 수 있다.

한편, 도 3 내지 도 6을 참조하여 설명된 본 발명의 제1실시예에서 언급된 바와 같이, 본 발명은 전송된 파라미터의 신뢰도를 높이기 위하여, LVDS 송신 인터페이스(911)가 하나의 파라미터를 제1파라미터와 제2파라미터로 두 번 전송시킨 후, LVDS 수신 인터페이스(921)가 제1파라미터와 제2파라미터를 비교하여 두 개가 일치되는 경우에만 하나의 파라미터가 정상적으로 수신된 것으로 판단할 수 있다.

따라서, 도 7 및 도 8에 도시된 본 발명의 제2실시예에서도 상기한 바와 같은 검증 과정이 동일하게 수행될 수 있다.

예를 들어, 도 8은 파라미터가 클럭펄스의 2주기(B) 동안에 제1LVDS신호와 제2LVDS신호를 통해 전송되고 있는 상태를 나타낸 것으로서, 특히, 제1LVDS신호는 제1포트(Port#1)를 통해 전송되고 있고, 제2LVDS신호는 제2포트를 통해 전송되고 있다.

또한, 제1LVDS신호의 클럭펄스의 1주기(A) 동안에는 제1주소(ADDR1_1)와 함께 제1파라미터(Param1_1_1)와 제2파라미터(Param1_1_2)가 전송되고 있고, 제1LVDS신호의 클럭펄스의 또 다른 1주기(A') 동안에는 제2주소(ADDR1_2)와 함께 제3파라미터(Param1_2_1)와 제4파라미터(Param1_2_2)가 전송되고 있다.

또한, 제2LVDS신호의 클럭펄스의 1주기(A) 동안에는 제3주소(ADDR2_1)와 함께 제5파라미터(Param2_1_1)와 제6파라미터(Param2_1_2)가 전송되고 있고, 제2LVDS신호의 클럭펄스의 또 다른 1주기(A') 동안에는 제4주소(ADDR2_2)와 함께 제7파라미터(Param2_2_1)와 제8파라미터(Param2_2_2)가 전송되고 있다.

이때, 본 발명은 첫 번째 방법으로서, 클럭펄스의 2주기 동안 총 8개의 파라미터를 전송할 수 있다.

두 번째 방법으로서, 본 발명은 제1파라미터와 제2파라미터에 A파라미터를 전송하고, 제3파라미터와 제4파라미터에 B파라미터를 전송하고, 제5파라미터와 제6파라미터에 C파라미터를 전송하고, 제7파라미터와 제8파라미터에 D파라미터를 전송할 수 있다. 이 경우, 본 발명은 클럭펄스의 2주기 동안 총 4개의 파라미터를 전송할 수 있다.

세 번째 방법으로서, 본 발명은 제1LVDS신호의 제1파라미터(Param1_1_1) 및 제2파라미터(Param1_1_2)와 제2LVDS신호의 제5파라미터(Param2_1_1) 및 제6파라미터(Param2_1_2)에 A파라미터를 전송하고, 제1LVDS신호의 제3파라미터(Param1_2_1) 및 제4파라미터(Param1_2_2)와 제2LVDS신호의 제7파라미터(Param2_2_1) 및 제8파라미터(Param2_2_2)에 B파라미터를 전송할 수 있다. 이 경우, 본 발명은 클럭펄스의 2주기 동안 총 2개의 파라미터를 전송할 수 있다.

네 번째 방법으로서, 본 발명은 제1파라미터 및 제3파라미터에 A파라미터를 전송하고, 제2파라미터 및 제4파라미터에 B파라미터를 전송하고, 제5파라미터와 제7파라미터에 C파라미터를 전송하고, 제6파라미터와 제8파라미터에 D파라미터를 전송할 수 있다. 이 경우, 본 발명은 클럭펄스의 2주기 동안 총 4개의 파라미터를 전송할 수 있다.

다섯 번째 방법으로서, 본 발명은 제1파라미터 및 제5파라미터에 A파라미터를 전송하고, 제2파라미터 및 제6파라미터에 B파라미터를 전송하고, 제3파라미터 및 제7파라미터에 C파라미터를 전송하고, 제4파라미터 및 제8파라미터에 D파라미터를 전송할 수 있다. 이 경우, 본 발명은 클럭펄스의 2주기 동안 총 4개의 파라미터를 전송할 수 있다.

한편, 본 발명은 상기 방법들 중 두 번째, 네 번째 및 다섯 번째 방법을 적용할 경우, 총 16비트로 구성된 데이터 또는 파라미터를 4개 전송할 수 있다.

또한, 두 번째 방법, 네 번째 방법 및 다섯 번째 방법에서 클럭펄스의 2주기 동안(B)에 전송되는 파라미터의 총 개수는 동일하지만, 하나의 파라미터를 검증하기 위해 적용되는 파라미터들의 전송 순서는 상이하다. 즉, 두 번째 방법 및 다섯 번째 방법에서는 동일한 주기에 전송되는 두 개의 파라미터를 비교하여 하나의 파라미터에 대한 검증과정이 수행되고 있으나, 네 번째 방법에서는 서로 다른 주기에 전송되는 두 개의 파라미터를 비교하여 하나의 파라미터에 대한 검증과정이 수행되고 있다.

즉, 본 발명이 하나의 파라미터에 대한 검증 과정을 수행하는 방법은 상기한 방법들 이외에도 다양한 방법이 적용될 수 있다.

상기한 바와 같은 본 발명을 정리하면 다음과 같다.

본 발명은 두 개의 IC(910, 920) 간에 파라미터(Parameter) 전송시, 데이터(Data) 전송을 위한 LVDS라인을 공용으로 사용하고 있는 것을 특징으로 한다.

즉, 본 발명은 종래의 디스플레이장치에서 데이터 전송에만 사용되던 LVDS 인터페이스를 통해 파라미터도 함께 전송하고 있다. 부연하여 설명하면 본 발명은, 데이터가 전송되지 않는 구간(Invalid Data 구간)을 파라미터(Parameter)를 전송하는 구간으로 사용하고 있다.

따라서, 본 발명은 범용으로 사용되는 LVDS 인터페이스의 구조를 변경시키지 않아도 되며, 종래에 파라미터 전송을 위해 요구되던 복잡하고 큰 사이즈(Size)를 갖는 I2C 또는 SPI 블럭을 삭제시킬 수 있다는 특징을 가지고 있다.

이를 위해 본 발명은 데이터 인에이블(DE) 신호가 로우(Low)('0')인 구간에서, 선택신호(EN)가 하이(High)('1')일 때, LVDS신호에 파라미터들을 실어서 전송하고 있으며, 데이터 인에이블(DE) 신호가 하이(High)('1')인 구간에서는 LVDS신호에 데이터를 실어서 전송하고 있다.

한편, 본 발명은 8비트의 데이터 또는 파라미터를 전송하기 위해 다섯 개의 차동신호 전송라인을 포함하고 있는 LVDS 인터페이스에서, 제4차동신호 전송라인을 통해 전송되고 있는 LVDS신호 중 사용되지 않는 유휴비트(bit)에는 선택신호(EN)를 할당하고 있고, 데이터 중 R10 내지 R17 값이 입력되는 비트들에는 파라미터의 주소를 할당하고 있고, 데이터 중 G10 내지 G17 값이 입력되는 비트들에는 8비트의 제1파라미터(Parameter 1)를 할당하고 있으며, 데이터 중 B10 내지 B17 값이 입력되는 비트들에는 8비트의 제2파라미터(Parameter 2)를 할당하고 있다.

즉, 본 발명은 LVDS신호의 각 비트들 중, 데이터(R,G,B) 값이 입력되는 비트의 위치에 상기한 바와 같이 주소(Address)와 파라미터(Parameter)를 대응시키고 있으며, 종래의 디스플레이장치에서 사용되지 않고 있던 유휴비트에 선택신호(EN)를 할당하여, 현재의 LVDS신호가 데이터를 전송하고 있는지 또는 파라미터를 전송하고 있는지의 여부를 식별하고 있다.

또한, 본 발명은 8비트의 제1파라미터(Parameter 1)와 제2파라미터(Parameter 2)를 이용하여, 16비트의 파라미터를 전송할 수도 있다.

또한, 본 발명은 노이즈(Noise) 등에 기인한 파라미터 전송의 에러(Error)를 방지하기 위하여, A파라미터를 제1파라미터 및 제2파라미터 등으로 중복하여 전송한 후, 전송된 제1파라미터와 제2파라미터가 동일한 경우에만, A파라미터가 정상적으로 전송된 것으로 판단할 수도 있다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

910 : 메인IC 911 : LVDS 송신 인터페이스
912 : 선택부 913 : 송신부
914 : 제어부 920 ; 서브IC
921 : LVDS 수신 인터페이스 922 : 수신부

Claims (14)

1. 영상을 출력하기 위해, 데이터 라인들과 게이트 라인들이 교차되게 형성되어 있는 패널;
   상기 데이터 라인들을 구동하는 데이터 구동부;
   상기 게이트 라인들을 구동하는 게이트 구동부; 및
   상기 데이터 구동부와 상기 게이트 구동부와 상기 패널 중 적어도 어느 하나를 구동시키기 위한 복수의 집적회로들을 포함하며,
   상기 집적회로들은,
   데이터를 전송할 것인지 또는 파라미터를 전송할 것인지의 여부를 선택하는 선택신호에 따라, 데이터 또는 파라미터를 LVDS신호에 포함시킨 후, 상기 LVDS신호를 LVDS라인을 통해 전송하기 위한 메인집적회로; 및
   상기 선택신호를 이용하여, 상기 메인집적회로로부터 전송되어온 상기 LVDS신호에서 상기 데이터 또는 상기 파라미터를 추출하기 위한 서브집적회로를 포함하는 디스플레이장치.
2. 제 1 항에 있어서,
   상기 메인집적회로는,
   상기 선택신호를 생성하기 위한 제어부;
   상기 선택신호에 따라 상기 데이터 또는 상기 파라미터를 선택하는 선택부; 및
   상기 제어부로부터 전송되어온 상기 선택신호에 따라, 상기 데이터 또는 상기 파라미터를 상기 LVDS라인을 통해 상기 서브집적회로로 전송하기 위한 LVDS 송신 인터페이스를 포함하는 디스플레이장치.
3. 제 2 항에 있어서,
   상기 제어부는,
   데이터 인에이블(DE) 신호가 '1'이며, 상기 메인집적회로에서 실행되는 알고리즘에 의해 상기 데이터를 전송하고자 하는 경우에는 상기 선택신호를 '0'으로 설정하고,
   상기 데이터 인에이블(DE) 신호가 '0'이며, 상기 메인집적회로에서 실행되는 알고리즘에 의해 상기 파라미터를 전송하고자 하는 경우에는 상기 선택신호를 '1'로 설정하는 것을 특징으로 하는 디스플레이장치.
4. 제 3 항에 있어서,
   상기 LVDS 송신 인터페이스는,
   상기 선택신호에 따라 상기 데이터 또는 상기 파라미터를 선택하는 선택부; 및
   상기 선택부를 통해 선택된 상기 데이터 또는 상기 파라미터를 상기 LVDS신호에 포함시켜 상기 서브집적회로로 전송하기 위한 송신부를 포함하는 디스플레이장치.
5. 제 4 항에 있어서,
   상기 선택부는,
   상기 선택신호로 '0'이 입력되는 경우에는 상기 데이터를 상기 송신부로 전송하며,
   상기 선택신호로 '1'이 입력되는 경우에는 상기 파라미터를 상기 송신부로 전송하는 것을 특징으로 하는 디스플레이장치.
6. 제 5 항에 있어서,
   상기 송신부는,
   상기 선택신호 및 상기 데이터 또는 파라미터를 상기 LVDS신호로 변경시키기 위한 복수의 송신기들; 및
   상기 복수의 송신기들 각각과 두 개의 차동라인으로 연결되어 있는 복수의 차동신호 전송라인들을 포함하며,
   상기 차동신호 전송라인들을 포함하는 제1포트가 상기 LVDS라인을 형성하는 것을 특징으로 하는 디스플레이장치.
7. 제 6 항에 있어서,
   상기 송신부를 형성하는 상기 제1포트는,
   클럭펄스를 전송하기 위한 제0차동신호 전송라인; 및
   상기 클럭펄스의 1주기 동안, 각각 7비트를 전송하기 복수의 차동신호 전송라인들을 포함하고,
   상기 차동신호 전송라인들 중 어느 하나의 차동신호 전송라인에는 상기 선택신호가 포함되어 있는 것을 특징으로 하는 디스플레이장치.
8. 제 7 항에 있어서,
   상기 송신부는,
   상기 제1포트를 통해 상기 LVDS라인으로 전송되는 상기 클럭펄스의 1주기 동안, 상기 LVDS라인으로,
   각각 8비트로 구성된 R, G, B를 포함하는 데이터와 상기 데이터를 전송하도록 설정되어 있는 상기 선택신호를 전송하거나, 또는,
   각각 8비트로 구성된 주소, 제1파라미터 및 제2파라미터와 상기 파라미터들을 전송하도록 설정되어 있는 상기 선택신호를 전송하는 것을 특징으로 하는 디스플레이장치.
9. 제 8 항에 있어서,
   상기 송신부는,
   A파라미터를 상기 제1파라미터와 상기 제2파라미터로 두 번 전송하며,
   상기 서브집적회로는,
   상기 제1파라미터와 상기 제2파라미터가 동일한 것으로 판단된 경우, 상기 A파라미터가 정상적으로 전송된 것으로 판단하는 것을 특징으로 하는 디스플레이장치.
10. 제 8 항에 있어서,
    상기 송신부는,
    상기 1주기 후에 연속되는 또 다른 1주기 동안 상기 LVDS라인을 통해, 제3파라미터 및 제4파라미터와 상기 파라미터들을 전송하도록 설정되어 있는 상기 선택신호를 전송하며,
    상기 서브집적회로는,
    상기 제1파라미터와 상기 제3파라미터가 동일한 것으로 판단된 경우, A파라미터가 정상적으로 전송된 것으로 판단하며, 상기 제2파라미터와 상기 제4파라미터가 동일한 것으로 판단된 경우, B파라미터가 정상적으로 전송된 것으로 판단하는 것을 특징으로 하는 디스플레이장치.
11. 제 8 항에 있어서,
    상기 송신부는,
    또 다른 클럭펄스를 전송하기 위한 제0차동신호 전송라인; 및 상기 또 다른 클럭펄스의 1주기 동안, 각각 7비트를 전송하기 복수의 차동신호 전송라인들을 포함하는 제2포트를 포함하며,
    상기 제2포트의 상기 복수의 차동신호 전송라인들을 통해, 각각 8비트로 구성된 R, G, B를 포함하는 또 다른 데이터와 상기 또 다른 데이터를 전송하도록 설정되어 있는 상기 선택신호를 전송하거나, 또는,
    각각 8비트로 구성된 주소, 제3파라미터 및 제4파라미터와 상기 파라미터들을 전송하도록 설정되어 있는 상기 선택신호를 전송하는 것을 특징으로 하는 디스플레이장치.
12. 제 11 항에 있어서,
    상기 송신부는,
    A파라미터를 상기 제1파라미터와 상기 제3파라미터로 두 번 전송하고, B파라미터를 상기 제2파라미터와 상기 제4파라미터로 두 번 전송하며,
    상기 서브집적회로는,
    상기 제1파라미터와 상기 제3파라미터가 동일한 것으로 판단된 경우, 상기 A파라미터가 정상적으로 전송된 것으로 판단하고, 상기 제2파라미터와 상기 제4파라미터가 동일한 것으로 판단된 경우, 상기 B파라미터가 정상적으로 전송된 것으로 판단하는 것을 특징으로 하는 디스플레이장치.
13. 제 1 항에 있어서,
    상기 서브집적회로는,
    상기 선택신호를 이용하여, 상기 메인집적회로로부터 전송되어온 상기 LVDS신호에서 상기 데이터 또는 상기 파라미터를 추출하기 위한 서브집적회로를 포함하는 디스플레이장치.
    상기 LVDS라인을 통해 상기 메인집적회로로부터 전송되어온 상기 LVDS신호를 수신하기 위한 수신부; 및
    상기 LVDS신호에 포함되어 있는 데이터 인에이블(DE) 신호가 '1'이고, 상기 선택신호가 '0'인 경우, 상기 LVDS신호에 포함되어 있는 상기 데이터를 추출하여 정렬시키며, 상기 데이터 인에이블(DE) 신호가 '0'이고, 상기 선택신호가 '1'인 경우, 상기 LVDS신호에 포함되어 있는 상기 파라미터를 추출하여 정렬기시키기 위한 데이터 정렬부를 포함하는 디스플레이장치.
14. 제 1 항에 있어서,
    상기 LVDS신호의 각 비트들에는, 상기 데이터를 구성하는 R, G, B값이 입력되거나, 또는, 상기 파라미터를 구성하는 어드레스와 파라미터값이 입력되는 것을 특징으로 하는 디스플레이장치.

Images