JP2013193280A - 記録装置 - Google Patents

Abstract

【課題】本体側と記録ヘッドとの間の信号の転送を効率的に行う。
【解決手段】本体制御回路は、複数の信号転送ライン毎に、記録ヘッド側へ転送する記録制御信号を多重化するか否かを判定する判定回路４１と、多重化に用いる信号転送ラインの数に基づいて記録制御信号のフォーマットを切り替えて記録制御信号をシリアル転送する切替送信回路４２と、信号転送ラインとは別に設けられた通信ラインを介して信号転送ライン毎の多重化状態やフォーマットを含む設定信号を記録ヘッドにシリアル転送する設定信号転送回路２７とを具備し、記録ヘッドは、信号転送ラインを介して記録制御信号をシリアル受信する信号受信回路３４と、通信ライン４０を介して設定信号をシリアル受信する通信回路３３と、設定信号に基づいて記録制御信号を多重化前の状態に戻し、記録素子の駆動を制御するヘッド制御回路３５とを具備する。
【選択図】図３

Description

本発明は、記録装置に関する。

インクジェット記録方式を採用した記録装置が知られている。このタイプの記録装置においては、インク滴を吐出するノズル（記憶素子）の集積密度を上げながら、１ドットあたりのインク吐出量を小さくすることで、高解像度画像の記録が実現されている。

このように多数の記録素子を含む記録ヘッドでは、駆動周波数の向上に伴って、単位時間あたりに本体側から転送されてくる信号量が増加している。そのため、信号転送用の信号ラインを追加したり、また、転送速度そのものを早めたりすることによって、信号量の増加に対応している。近年では、シリアライズ技術と低電圧差動伝送とを組み合わせることによって、信号線の増加を抑え、且つ高速な信号転送を行なう技術などが数多く提案されている。

特開２００８−１００４８３号公報

ここで、特許文献１には、同期信号及び記録信号を多重化して記録ヘッド側へ転送する技術が開示されている。しかし、この技術を採用するにあたっては、いくつかの課題がある。

その一つとして、まず、信号を転送するために設けられる複数本の信号転送ラインについて、多重化に用いる信号線を選択する手段がない点が挙げられる。そのため、特許文献１に開示された構成では、転送信号のフォーマットや信号長等に応じて多重化構成を変更することができず、例えば、信号量が少ない場合であっても信号の多重化が行なわれてしまう。

また、特許文献１の構成では、多重化された信号の誤りをチェックする手段についても考慮されていないため、例えば、同期信号に誤りがあり、記録タイミングそのものが間違っていた場合には対応できない。

そこで、本発明は、上記課題に鑑みてなされたものであり、記録制御信号の多重化に用いる信号ラインの数に基づいてフォーマットを切り替えて信号をシリアル転送するようにした技術を提供することを目的とする。

上記課題を解決するため、本発明の一態様は、複数の記録素子が配される記録ヘッドと、複数の信号転送ラインを介して記録処理に係わる記録制御信号を前記記録ヘッドにシリアル転送する制御回路とを有する記録装置であって、前記制御回路は、前記複数の信号転送ライン毎に、前記記録ヘッド側へ転送する記録制御信号を多重化するか否かを判定する判定回路と、前記記録制御信号の多重化に用いる信号転送ラインの数に基づいて当該多重化する信号のフォーマットを切り替えて前記記録ヘッド側へ前記記録制御信号をシリアル転送する転送回路と、前記信号転送ラインとは別に設けられた通信ラインを介して前記信号転送ライン毎の多重化状態やフォーマットを含む設定信号を前記記録ヘッドにシリアル転送する設定信号転送回路とを具備し、前記記録ヘッドは、前記転送回路から前記信号転送ラインを介して前記記録制御信号をシリアル受信する受信回路と、前記通信ラインを介して前記設定信号をシリアル受信する設定信号受信回路と、前記設定信号に基づいて前記記録制御信号を前記多重化前の状態に戻し、該処理後の信号に基づいて前記記録素子の駆動を制御するヘッド制御回路とを具備する。

本発明によれば、本体側と記録ヘッドとの間の信号の転送を効率的に行なえる。

本発明の一実施の形態に係わる記録装置５０の斜視図。 図１に示す記録装置５０の制御系の構成の一例を示す図。 コントロール基板１７と記録ヘッド１との間の信号処理の概要を示す図。 信号の構成の一例を示す図。 信号のフォーマットの一例を示す図。 信号の構成の一例を示す図。 信号のフォーマットの一例を示す図。

以下、本発明の一実施の形態について添付図面を参照して詳細に説明する。なお、以下の説明では、インクジェット記録方式を用いた記録装置を例に挙げて説明する。記録装置としては、例えば、記録機能のみを有するシングルファンクションプリンタであってもよいし、また、例えば、記録機能、ＦＡＸ機能、スキャナ機能等の複数の機能を有するマルチファンクションプリンタであっても良い。また、例えば、カラーフィルタ、電子デバイス、光学デバイス、微小構造物等を所定の記録方式で製造するための製造装置であっても良い。

なお、以下の説明において、「記録」とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。更に人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン、構造物等を形成する、又は媒体の加工を行なう場合も表す。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、布、プラスチック・フィルム、金属板、ガラス、セラミックス、樹脂、木材、皮革等、インクを受容可能なものも表す。

更に、「インク」とは、上記「記録」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理（例えば、記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表す。

また更に、「記録素子」（「ノズル」という場合もある）とは、特に断らない限りインク吐出口乃至これに連通する液路及びインク吐出に利用されるエネルギーを発生する素子を総括していうものとする。

図１は、本発明の一実施の形態に係わるインクジェット記録装置（以下、記録装置と呼ぶ）１０の斜視図である。

記録装置５０は、インクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド（以下、記録ヘッドと呼ぶ）１をキャリッジ２に搭載する。

キャリッジ２は、ベルト１３を介してキャリッジモータ１４から供給される駆動力によってシャフト１２上を往復移動する。これにより、キャリッジ２は、記録媒体に対して相対的に移動する。より具体的には、キャリッジ２は、矢印Ａ方向（記録媒体の搬送方向と交差する方向）に沿って往復移動する。

記録ヘッド１は、例えば、熱エネルギーを利用してインクを吐出するインクジェット方式により構成される。そのため、記録ヘッド１には、発熱素子（以下、ヒータと呼ぶ）等から構成される記録素子や、ヒータの駆動制御を行なう制御回路が設けられる。ヒータは、各ノズル（吐出口）に対応して設けられ、記録信号に応じて駆動パルスが印加される。

ここで、図１に示す記録装置５０の記録動作の概要について簡単に説明する。

記録装置５０は、給紙機構を介して記録媒体Ｐを給紙する。そして、搬送モータ８によって（搬送ギア７及び搬送モータギア９を介して）搬送ローラ６を駆動させ、矢印Ｂ方向（記録媒体の搬送方向）に沿って記録媒体Ｐを搬送する。このとき、記録媒体Ｐは、ローラ５によって記録媒体を押さえられた状態で搬送される。

記録装置５０は、エンコーダセンサ１１を用いて、搬送モータ８に同期して回転されるエンコーダフィルム１０に形成されたスリットを検知して、搬送モータ８の位置の検出と記録タイミングの調整とを行なう。

これにより、記録媒体が記録位置（プラテン４）に搬送されたことを検知すると、記録装置５０は、その記録位置において記録ヘッド１からインクを吐出させ、記録媒体Ｐ上に画像の記録を行なう。このようにして画像が記録された記録媒体は、排紙ローラ３によって記録装置５０の外部へ排出される。

次に、図２を用いて、図１に示す記録装置５０の制御系の構成の一例について説明する。

まず、記録装置５０の説明に先立って、ホスト装置１６について説明する。ホスト装置１６は、画像データの供給源となるコンピュータ（或いは、画像読取用のリーダやデジタルカメラなど）で実現される。ホスト装置１６と記録装置５０との間では、インタフェース（不図示）を介して画像データやコマンド等の授受が行なわれる。

ここで、記録装置５０は、コントロール基板１７と、記録ヘッド１とに大きく分けられる。

コントロール基板１７は、いわゆる、制御回路であり、ＣＰＵ１９と、ＲＯＭ２０と、ＲＡＭ２１と、ＡＳＩＣ１８とを具備して構成される。

ＣＰＵ１９は、ＲＡＭ２１をワーク領域として、ＲＯＭ２０に格納されたプログラムを読み取り実行することによって記録装置５０における動作を統括制御する。ＣＰＵ１９では、例えば、ホスト装置１６から送られてきた制御コマンドを解析し、当該解析結果に従って記録装置５０の制御を行なう。なお、ＲＯＭ２０には、例えば、ＣＰＵ１９が動作するためのプログラムや、記録ヘッド１の制御に必要な各種テーブルなどが格納されている。

ＡＳＩＣ（Application Specific Integrated Circuit）１８には、Ｉ／Ｆ（Interface）処理回路２２と、画像処理回路２３と、ＳＲＡＭ２６と、信号生成回路２４と、信号送信回路２５と、通信回路２７とが具備される。

Ｉ／Ｆ処理回路２２は、ホスト装置１６と記録装置５０との間の通信を制御する。画像処理回路２３は、ホスト装置１６から送られてきた画像データに対して各種画像処理を行なった後、当該画像処理により得られた記録信号をＳＲＡＭ（Static Random Access Memory）２６に格納する。

信号生成回路２４は、（記録を行なう）所定のタイミングでＳＲＡＭ２６に格納された記録信号を読み出し、それを記録タイミング信号とともに多重化した転送信号（記録処理に係わる記録制御信号）を生成する。なお、記録タイミング信号は、同期信号とも呼ばれ、記録ヘッド１を駆動するタイミングを決める信号である。

信号送信回路２５は、信号生成回路２４により生成された転送信号を記録ヘッド側にシリアル転送する。通信回路２７は、設定信号転送回路又は設定信号受信回路として機能し、記録ヘッド１との間で設定情報に係わる通信を行なう。例えば、記録ヘッド１側のＡＳＩＣ３１の設定や状態を取得するための通信を行なう。

続いて、記録ヘッド１について説明する。記録ヘッド１は、第１のヘッド基板２８と、第２のヘッド基板２９とを具備して構成される。

第１のヘッド基板２８には、記録ヘッド１内の記録素子を駆動する駆動素子３６と、その駆動制御を行なう駆動回路３７とが設けられる。

第２のヘッド基板２９には、メモリ３０とＡＳＩＣ３１とが設けられている。メモリ３０には、例えば、記録ヘッド１の使用履歴や、駆動素子３６の特性等の情報が保持されている。このメモリ３０に保持された情報の確認や更新は、通信回路３３を用いてコントロール基板側に配置されたＡＳＩＣ１８内の通信回路２７と通信を行なうことによって行なわれる。

ＡＳＩＣ３１には、信号チェック回路３２と、通信回路３３と、信号受信回路３４と、ヘッド制御回路３５とが具備される。

信号受信回路３４は、コントロール基板１７側から転送されてくる多重化された転送信号を受信し、それを多重化前の状態に戻す。信号チェック回路３２は、信号受信回路３４による処理後の信号の内容に誤りがないか否かのチェックを行なう。ヘッド制御回路３５は、信号チェック回路３２によるチェック済みの信号を駆動回路３７に合わせた形式に変換し、当該変換後の信号に基づいて駆動回路３７を介して駆動素子３６を駆動させる。通信回路３３は、設定信号転送回路又は設定信号受信回路として機能し、記録ヘッド１との間で設定情報に係わる通信を行なう。

次に、図３を用いて、コントロール基板１７と記録ヘッド１との間の信号処理について説明する。図３には、図２で説明したコントロール基板１７のＡＳＩＣ１８と、第２のヘッド基板２９のＡＳＩＣ３１とにおける一部の構成が示されている。

ここで、コントロール基板１７上のＡＳＩＣ１８と、記録ヘッド１内の第２のヘッド基板２９上のＡＳＩＣ３１との間には、大きく３種類の信号線が存在する。

信号転送ライン３８は、記録制御信号の転送を行なうための信号線である。なお、信号転送ライン３８は、シリアル転送に必要なクロック信号（ＣＬＫ）と記録制御信号（ＤＴ１、ＤＴ２）とを記録ヘッド１側に転送する役割を果たす。なお、シリアル転送に用いるクロック信号（ＣＬＫ）は、信号転送の同期をとるための目的のみならず、第２のヘッド基板２９上のＡＳＩＣ３１の基本動作クロック（ＣＬＫ）として使用されても良い。このような構成にすれば、記録ヘッド側の基板上にクロックを生成する発信子や発信器を設ける必要がなくなり、放射ノイズの低減や、装置のコストダウンを図れる。

リセット信号ライン３９は、第２のヘッド基板上のＡＳＩＣ３１のリセット制御を行なうための信号線である。リセット信号ライン３９を介して転送されるリセット信号は、本体制御の動作状況に応じてコントロール基板１７内のＡＳＩＣ１８によってその出力が制御される。

通信ライン４０は、コントロール基板１７上のＡＳＩＣ１８と、記録ヘッド１内の第２のヘッド基板２９上のＡＳＩＣ３１との間で設定情報（設定信号）の授受を行なうための信号線である。設定情報としては、例えば、レジスタの設定、転送フォーマットや多重化状態を示す情報等が挙げられる。なお、通信ライン４０を介した信号の授受では、送信側信号ＴＸと受信側信号ＲＸとの２種類の信号が存在する。

ここで、コントロール基板１７上のＡＳＩＣ１８内で生成された記録制御信号は、信号生成回路２４において、多重化され、信号送信回路２５において、信号転送ライン３８を介して第２のヘッド基板２９上のＡＳＩＣ３１にシリアル転送される。

このとき、信号送信回路２５は、判定回路４１において、複数の信号転送ライン毎に、記録ヘッド側へ転送する転送信号（記録制御信号）を多重化するか否かの判定を行なう。そして、切替送信回路４２において、多重化に用いる信号転送ラインの数に基づいて転送信号のフォーマットを切り替えて記録ヘッド側へ信号の転送を行なう。なお、フォーマット等の設定に関する情報は、通信回路２７から通信ライン４０を介して記録ヘッド１側に転送される。

また、記録ヘッド１側では、信号受信回路３４において、当該多重化された転送信号をシリアル受信し、それを多重化される前の状態に戻す。この処理は、通信回路３３により受信された設定情報に基づいて行なわれる。

ここで、図４は、２本の信号転送ライン（ＤＴ１、ＤＴ２）を用いて、記録制御信号を多重化して転送する場合を示している。また、図５は、図４に示す多重化を行なった場合の各信号転送ラインの信号のフォーマットを示している。

図５に示すように、２本の信号転送ラインに対して記録制御信号を多重化した場合は、各ノズル列の記録信号及びブロック番号、ヒートパルス時間を信号転送ライン毎に格納するフォーマットとなる。すなわち、２本の信号転送ラインを用いて記録制御信号を多重化する場合には、記録信号及び記録タイミング信号が多重化される。そして、信号転送ラインの各フォーマット内には、有効記録データＤｖと、トリガビットＤｔと、Ｎｕｌｌビット（信号値＝Ｌｏｗ）を示すＬＤｎとが含まれる。ここで、有効記録データＤｖは記録に用いられる情報（記録信号）であり、トリガビットＤｔは記録タイミングを示す情報（記録タイミング信号）である。また、ＮｕｌｌビットＬＤｎは、信号チェック回路３２による誤りチェックに使用されるチェック情報（チェック信号）である。

トリガビットＤｔは、信号値が連続してＨｉｇｈになることで実現される。そのため、有効記録データＤｖの内容によっては、トリガビットと同じ条件が発生してしまう可能性がある。それに対処するため、本実施形態においては、各フォーマット内にＮｕｌｌビットＬＤｎを一定間隔毎に挿入する。

ここで、トリガビットＤｔを含んで並列に信号の転送を行なう場合に、全ての信号転送ラインの信号のデータ内に含まれるＮｕｌｌビットの合計をＬＤｎとする。このときのＬＤｎの合計ビット数は、下記式により得られる。
ＬＤｎ≧（Ｄｍ−（Ｄｔ＋１））／Ｄｔ＋１

この式によれば、上記図４で示す条件の場合には、ＬＤｎ≧１６個以上（すなわち、１６ビット以上）にすれば良いことが分かる。

また、各信号転送ラインのフォーマット内の有効ビット数Ｄｖは、下記式により得られる。
Ｄｖ＝Ｄｍ−Ｄｔ−ＬＤｎ／２

図４に示すような２本の信号転送ラインについて記録制御信号を多重化した場合に、Ｄｖを最大とするには、Ｄｎを選択可能な範囲の最小にする必要がある。そのため、２本の信号転送ラインの各フォーマット内にＬＤｎが１６ビット分含まれている場合が最適といえる。つまり、各信号転送ラインにおいて、Ｄｖ＝６７ビットの有効データを有した信号の転送を行なうことができる。

また、記録ヘッド１側に信号が転送された後、信号チェック回路３２において、記録タイミング信号を受け取った段階からそれまでに受信している信号内の該当する箇所にＮｕｌｌビット（チェック信号）が格納されているか否かのチェックが行なわれる。すなわち、受信した信号に誤りがないか否かの判定が行なわれる。これにより、本体側（コントロール基板１７）と記録ヘッド１側（第２のヘッド基板２９）との間を転送される信号の正確性も保証できることになる。

なお、本実施形態では、２本の信号転送ライン（ＤＴ１、ＤＴ２）を有し、各信号転送ラインの記録制御信号の総ビット数Ｄｍを８０ビットとし、記録タイミングを示すトリガビットＤｔを５ビットとした場合の信号構成を例示しているが、勿論、これに限られない。すなわち、装置設計等に合わせて、これらの構成は適宜変更すれば良い。

ここで、その一例として、図６を用いて、２本の信号転送ラインのうちの１本についてのみ記録制御信号を多重化した場合について説明する。また、図７には、図６に示す多重化を行なった場合の信号転送ラインの信号のフォーマットを示す。

ここでは、１本の信号転送ラインに対してのみ記録制御信号を多重化するケースとして、各ノズル列について記録ヘッドの温度調整を行うためなどに使用する短パルス用の信号を多重化する場合について説明する（図７参照）。

このような構成の場合、信号転送ラインＤＴ１の信号には、各ノズル列の記録データ及びブロック番号が保持され、信号転送ラインＤＴ２の信号には、短パルス時間、繰り返し回数、Ｏｎ時間及び記録タイミング信号が保持される。この場合にも、上述した式を用いることにより、信号転送ラインＤＴ２の信号内にＬＤｎ＝１６ビット分含まれている場合が最適な信号形態といえる。

以上説明したように本実施形態によれば、記録制御信号の多重化に用いる信号ラインの数に基づいてフォーマットを切り替えて記録ヘッド側へ信号をシリアル転送する。そのため、転送対象となるデータに応じて最適なフォーマットで信号を転送できるため、転送される信号のデータ量、記録信号や記録タイミング信号のデータ量、及び信号転送ラインの本数に応じて最適化して信号の転送を行なえる。これにより、本体側と記録ヘッドとの間で効率的な信号の転送が行なえる。

また、本実施形態によれば、記録ヘッド側に信号チェック回路を設け、本体側からシリアル転送されてくる信号（記録信号、記録タイミング信号）の誤りをチェックする。そのため、信号の転送時における信頼性を向上させられる他、信号の誤りに起因した意図しない記録タイミングでの誤動作を防ぐこともできる。

以上が本発明の代表的な実施形態の一例であるが、本発明は、上記及び図面に示す実施形態に限定することなく、その要旨を変更しない範囲内で適宜変形して実施できるものである。

例えば、上述した実施形態においては、ＮｕｌｌビットがＬｏｗで構成される場合を例に挙げて説明したが、勿論、ＮｕｌlビットがＨｉｇｈで実現されても良い。また、信号転送ラインがＬＶＤＳで構成される場合も同様である。

また、例えば、上述した本実施形態においては、信号転送ラインが２本の場合を例に挙げて説明したが、勿論、それ以上の数（３本以上）が設けられていても良い。

また、例えば、上述した実施形態においては、ヒータを用いてインクを吐出する場合を例に挙げて説明したが、インクの吐出方式は、どのような方式としては採用しても良い。すなわち、ピエゾ素子を用いた方式、静電素子を用いた方式、ＭＥＭＳ素子を用いた方式など、どのようなインクジェット記録方式を採用しても良い。

また、例えば、上述した実施形態においては、シリアルタイプの記録ヘッドを搭載する記録装置を例に挙げて説明したが、これに限られない。例えば、記録媒体の幅に相当する記録幅を持つ記録ヘッドを、記録媒体に対して１回相対移動させることにより記録媒体のほぼ全面に画像を記録するフルタインタイプの記録装置に対しても同様に適用できる。

Claims (4)

1. 複数の記録素子が配される記録ヘッドと、複数の信号転送ラインを介して記録処理に係わる記録制御信号を前記記録ヘッドにシリアル転送する制御回路とを有する記録装置であって、
   前記制御回路は、
   前記複数の信号転送ライン毎に、前記記録ヘッド側へ転送する記録制御信号を多重化するか否かを判定する判定回路と、
   前記記録制御信号の多重化に用いる信号転送ラインの数に基づいて当該多重化する信号のフォーマットを切り替えて前記記録ヘッド側へ前記記録制御信号をシリアル転送する転送回路と、
   前記信号転送ラインとは別に設けられた通信ラインを介して前記信号転送ライン毎の多重化状態やフォーマットを含む設定信号を前記記録ヘッドにシリアル転送する設定信号転送回路と
   を具備し、
   前記記録ヘッドは、
   前記転送回路から前記信号転送ラインを介して前記記録制御信号をシリアル受信する受信回路と、
   前記通信ラインを介して前記設定信号をシリアル受信する設定信号受信回路と、
   前記設定信号に基づいて前記記録制御信号を前記多重化前の状態に戻し、該処理後の信号に基づいて前記記録素子の駆動を制御するヘッド制御回路と
   を具備することを特徴とする記録装置。
2. 前記記録ヘッドは、
   前記受信回路によりシリアル受信された前記記録制御信号のフォーマット内に一定間隔毎に含まれるチェック信号に基づいて、当該記録制御信号に誤りがないか否かのチェックを行なうチェック回路
   を更に具備することを特徴とする請求項１記載の記録装置。
3. 前記多重化された記録制御信号のフォーマットには、
   記録信号と記録タイミング信号と前記チェック信号とが含まれており、
   多重化される全ての記録制御信号に含まれる前記チェック信号の合計ビット数は、
   前記記録制御信号の総ビット数をＤｍとし、前記記録タイミング信号のビット数をＤｔとし、前記記録信号のビット数をＤｖとし、多重化される全ての記録制御信号に含まれるチェック信号の合計ビット数をＬＤｎとした場合、
   ＬＤｎ≧（Ｄｍ−（Ｄｔ＋１））／Ｄｔ＋１
   の条件を満たすことを特徴とする請求項２記載の記録装置。
4. 前記記録ヘッドは、
   前記複数の記録素子と前記複数の記録素子を駆動する駆動回路とを有する第１のヘッド基板と、
   前記受信回路と前記設定信号受信回路と前記ヘッド制御回路とを有する第２のヘッド基板と
   を具備することを特徴とする請求項１から３のいずれか１項に記載の記録装置。

Images