JP2013226765A - 画像記録装置 - Google Patents

Abstract

【課題】低電圧差動シグナリング技術を用いて、制御装置からシリアルデータを記録ヘッドに伝送する画像記録装置において、伝送によりシリアルクロックとシリアルデータとに時間ずれ（スキュー）が生じることを解消する。
【解決手段】、制御装置の逓倍回路２１は、シリアルクロックＳＣＬＫを駆動データ（ＳＤＡＴＡ１〜ｉを含む）のビット数ｎと同数の逓倍数で逓倍した逓倍クロックＭＣＬＫを生成し、パラレル／シリアル変換部２２は駆動データを逓倍クロックの１周期に相当する時間を１ビットとして当該逓倍クロックに同期するシリアルデータＬＳＤＡＴＡにして低電圧差動信号により伝送し、記録ヘッドのシリアル／パラレル変換部１１は、受信したシリアルデータの１ビットに相当する時間を１周期として当該シリアルデータに同期する復元クロックを生成し、分周回路１２は復元クロックをｎ分周してシリアルクロックＳＣＬＫを生成する。
【選択図】図１

Description

本発明は、画像記録装置に関する。

インクジェットプリンターなどの画像記録装置においては、画像データに基づき記録ヘッドを制御する制御装置からシリアルクロック、シリアルデータ、ラッチ信号などを記録ヘッドに伝送し、記録ヘッドに、シリアルデータに従った記録動作をシリアルクロックに同期したタイミングで実行させている。
従来のインクジェットプリンターにおいては、ＣＭＯＳレベルあるいはＴＴＬレベルでシリアルクロック、シリアルデータ、ラッチ信号などの駆動データをインクジェットヘッドに対して送信していたが、近年のヘッドの高速駆動化や画像記録装置の大型化に伴ったシリアルクロックの高周波化、伝送ケーブルの長距離化により、シリアルクロックとの同期が困難化した。
そのため、低電圧差動シグナリング（ＬＶＤＳ）技術を用いて、シリアルクロック、シリアルデータ、ラッチ信号などの駆動データを記録ヘッドに伝送する制御系が利用されている（例えば特許文献１）。
このような従来技術にあっては、シリアルクロックとシリアルデータとは別線で送信されていた。

特開２００２−３２６３４８号公報

しかし、以上の従来技術にあっては、以下に説明する問題があった。
シリアルクロックとシリアルデータは別線であるため、記録ヘッドにおける受信時点においてシリアルクロックとシリアルデータとに時間ずれ、いわゆるスキューが生じる。
そのため、クロックとデータの同期が取りづらく、正しく同期が取られない場合は画像記録が正しく行われないという問題が生じる。特に、送信する低電圧差動信号が高周波になればなるほど、スキューに対してのマージンが少なくなる、すなわち、より少ない時間ずれの発生によって正しく同期が取られない事態となる。さらに伝送ケーブルが長距離になればなるほど、マージンは少なくなる。

そこで本発明は、低電圧差動シグナリング（ＬＶＤＳ）技術を用いて、画像データに基づき記録ヘッドを制御する制御装置からシリアルデータを記録ヘッドに伝送する画像記録装置において、伝送によりシリアルクロックとシリアルデータとに時間ずれ（スキュー）が生じることを解消することを課題とする。

以上の課題を解決するための請求項１記載の発明は、記録ヘッド駆動手段と、駆動データ転送手段とを備え、前記駆動データ転送手段は、前記記録ヘッドを駆動するための駆動データを伝送し、任意のタイミングで前記記録ヘッドを駆動させることが可能な画像記録装置において、
前記駆動データ転送手段は、
シリアルクロックを前記駆動データのビット数と同数の逓倍数で逓倍化した逓倍クロックを生成し、
前記駆動データを、前記逓倍クロックの１周期に相当する時間を１ビットとして当該逓倍クロックに同期するシリアルデータにして低電圧差動信号により伝送し、
前記記録ヘッド駆動手段は、
受信した前記シリアルデータの１ビットに相当する時間を１周期として当該シリアルデータに同期する前記逓倍クロックの復元クロックを生成し、
前記復元クロックを前記駆動データのビット数と同数の分周数で分周化した前記シリアルクロックを生成することを特徴とする画像記録装置である。

請求項２記載の発明は、前記駆動データ転送手段は、パラレルで入力された前記駆動データを前記シリアルデータに変換して出力するパラレル／シリアル変換部を備える請求項１に記載の画像記録装置である。

請求項３記載の発明は、前記記録ヘッド駆動手段は、入力された前記シリアルデータを前記駆動データに変換してパラレルで出力するシリアル／パラレル変換部を備える請求項１又は請求項２に記載の画像記録装置である。

請求項４記載の発明は、前記駆動データには、少なくとも吐出データ信号、データラッチ信号、吐出タイミング信号、吐出データ有効信号が含まれることを特徴とする請求項１、請求項２又は請求項３に記載の画像記録装置である。

請求項５記載の発明は、前記駆動データのビット数ｎは、ｎ≧４（ｎは自然数）であることを特徴とする請求項１から請求項４のうちいずれか一に記載の画像記録装置である。

本発明によれば、低電圧差動シグナリング（ＬＶＤＳ）技術を用いて、制御装置の駆動データ転送手段から駆動データを記録ヘッドの記録ヘッド駆動手段に伝送する画像記録装置において、記録ヘッドの記録動作のタイミング制御に用いられるシリアルクロックは、逓倍クロックとしてその１周期がシリアルデータの１ビットに相当する時間で同期が取られてシリアルデータによって記録ヘッド駆動手段に伝達され、記録ヘッド駆動手段にて分周化することで生成されるから、シリアルデータを伝送する差動信号線以外に、シリアルクロックを伝送する信号線が別線で必要になることはなく、駆動データ転送手段から記録ヘッド駆動手段までの伝送によりシリアルクロックとシリアルデータとに時間ずれ（スキュー）が生じることを解消することができる。

本発明の一実施形態に係る画像記録装置における記録ヘッド及びその制御装置の信号処理に係る回路ブロック図である。 本発明の一実施形態に係る画像記録装置で駆動データのビット数が１の場合の各信号波形図である。 本発明の一実施形態に係る画像記録装置で駆動データのビット数が２の場合の各信号波形図である。 本発明の一実施形態に係る画像記録装置で駆動データのビット数が３の場合の各信号波形図である。 本発明の他の一実施形態に係る画像記録装置における記録ヘッド及びその制御装置の信号処理に係る回路ブロック図である。 本発明の他の一実施形態に係る画像記録装置で駆動データのビット数が４の場合の各信号波形図であり、ラッチ信号（ＬＡＴ）と吐出タイミング信号（ＦＩＲＥ）が含まれる。 本発明の他の一実施形態に係る画像記録装置で駆動データのビット数が４の場合の各信号波形図であり、ラッチ信号（ＬＡＴ）と吐出タイミング信号（ＦＩＲＥ）と吐出データ有効信号（ＤＥ）とが含まれる。 インクジェットヘッドへの入力インターフェースのハードウエア形態を示すインクジェットヘッドの外観模式図である。

以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。

本実施形態は、インクジェット記録方式の画像記録装置を例として説明する。すなわち、記録ヘッドとしては、記録媒体に向けてインクを吐出するインクジェットヘッドを例とする。したがって、本実施形態においては記録ヘッドの記録動作としてはインク吐出動作である。記録媒体にインク以外の記録材のほか、熱、光などのエネルギーを与えて記録媒体における画像の形成を実現する記録方式を適用してもよい。いずれの記録方式でも、記録ヘッドと記録媒体との相対的移動に同期して記録ヘッドの記録動作を制御する必要があるからである。
図１に示すように本画像記録装置は、インクジェットヘッド１０と、これを制御する制御装置２０とを備える。
インクジェットヘッド１０には、記録ヘッド駆動手段（１１，１２，１３，１４）が構成される。図示しないがインクジェットヘッド１０は、インクと吐出するノズルを複数有し、複数のノズルの吐出口が、記録紙などの記録媒体に対向する面に配列している。
シングルパス方式の画像記録装置では、記録媒体が搬送されることで記録ヘッドに対して記録媒体が移動する。スキャン方式の画像記録装置では、記録ヘッドがキャリッジに搭載されて主走査方向に往復動するとともに、記録媒体が副走査方向に搬送される。
本実施形態の画像記録装置は、シングルパス方式又はスキャン方式のものであって、記録ヘッドと記録媒体との相対的移動を行いつつこれに同期して記録ヘッドの記録動作を制御して記録媒体上に画像データに基づく画像を記録する。

制御装置２０は、画像データに基づきインクジェットヘッド１０を制御して記録媒体上の画像の形成を実現する。そのために制御装置２０は、駆動データ転送手段（２１，２２）を備え、駆動データとシリアルクロックをインクジェットヘッド１０に伝送する。
駆動データには、画像データにおける各画素の階調数に対応して各ノズルから吐出するインクの吐出量を指定する吐出データ信号ＳＤＡＴＡ１〜ＳＤＡＴＡｉが含まれる。インクジェットヘッド１０のヘッドＩＣ１４は、吐出データ信号に従って各ノズルのインク吐出量を設定し、シリアルクロックに同期したタイミングで記録媒体上にインクを吐出し、順次インクジェットヘッド１０が記録媒体に対して移動してインクの吐出を繰り返し、画像を記録していく。

図１に示すように制御装置２０は、駆動データ転送手段として逓倍回路２１と、パラレル／シリアル変換部２２とを備え、インクジェットヘッド１０は、記録ヘッド駆動手段としてシリアル／パラレル変換部１１と、分周回路１２と、バッファ１３と、ヘッドＩＣ１４とを備える。
シリアルクロックＳＣＬＫが逓倍回路２１に入力される。駆動データはビット数ｎのパラレル／シリアル変換部２２に入力される。この入力データには各シリアルデータＳＤＡＴＡ１〜ＳＤＡＴＡｉが含まれる。ビット幅信号ＷＩＤＴＨはビット数ｎを示す信号であり、逓倍回路２１と、分周回路１２とに入力される。

逓倍回路２１は、シリアルクロックＳＣＬＫを駆動データのビット数ｎと同数の逓倍数で逓倍化した逓倍クロックＭＣＬＫを生成し、パラレル／シリアル変換部２２に出力する。
パラレル／シリアル変換部２２は、逓倍クロックＭＣＬＫの１周期に相当する時間を１ビットとして逓倍クロックＭＣＬＫに同期するシリアルデータＬＳＤＡＴＡにして低電圧差動信号によりインクジェットヘッド１０に伝送する。理解を容易にするために、ｎ＝ｉ＝１の場合の信号波形図を図２に、ｎ＝ｉ＝２の場合の信号波形図を図３に、ｎ＝ｉ＝３の場合の信号波形図を図４に示した。

まず、図２を参照してｎ＝ｉ＝１の場合につき説明する。図２(d)に示すように、入力データが１つのシリアルデータＳＤＡＴＡ１で構成される場合である。
図２(a)にシリアルクロックＳＣＬＫが示される。図２(b)に、ビット幅信号ＷＩＤＴＨが示される。ｎ＝１の場合であるので、ビット幅信号ＷＩＤＴＨは１を示す。図２(c)に逓倍クロックＭＣＬＫが示される。ｎ＝１であるので、逓倍数が１であり、逓倍クロックＭＣＬＫはシリアルクロックＳＣＬＫを同じである。図２(e)に示すように、パラレル／シリアル変換部２２は逓倍クロックＭＣＬＫの１周期に相当する時間を１ビットとして当該逓倍クロックＭＣＬＫに同期するシリアルデータＬＳＤＡＴＡを生成する。その結果、図上においてシリアルデータＬＳＤＡＴＡにおける１ビットの時間は、シリアルデータＳＤＡＴＡ１における１ビットの時間と同じである。なお、図２(d)(e)に示す番号はデータビットの配列番号を示すものである（図３、図４、図６及び図７において同じ。）。

次に、図３を参照してｎ＝２の場合につき説明する。図３(d)に示すように、入力データが２つのシリアルデータＳＤＡＴＡ１〜ＳＤＡＴＡ２で構成される場合である。
図３(a)にシリアルクロックＳＣＬＫが示される。図３(b)に、ビット幅信号ＷＩＤＴＨが示される。ｎ＝２の場合であるので、ビット幅信号ＷＩＤＴＨは２を示す。図３(c)に逓倍クロックＭＣＬＫが示される。ｎ＝２であるので、逓倍数が２であり、逓倍クロックＭＣＬＫはシリアルクロックＳＣＬＫに対して周波数が２倍となっている。図３(e)に示すように、パラレル／シリアル変換部２２は逓倍クロックＭＣＬＫの１周期に相当する時間を１ビットとして逓倍クロックＭＣＬＫに同期するシリアルデータＬＳＤＡＴＡを生成する。その結果、図上においてシリアルデータＬＳＤＡＴＡにおける１ビットの時間は、シリアルデータＳＤＡＴＡ１〜ＳＤＡＴＡ２における１ビットの時間の２分の１である。

次に、図４を参照してｎ＝３の場合につき説明する。図４(d)に示すように、入力データが３つのシリアルデータＳＤＡＴＡ１〜ＳＤＡＴＡ３で構成される場合である。
図４(a)にシリアルクロックＳＣＬＫが示される。図４(b)に、ビット幅信号ＷＩＤＴＨが示される。ｎ＝３の場合であるので、ビット幅信号ＷＩＤＴＨは３を示す。図４(c)に逓倍クロックＭＣＬＫが示される。ｎ＝３であるので、逓倍数が３であり、逓倍クロックＭＣＬＫはシリアルクロックＳＣＬＫに対して周波数が３倍となっている。図４(e)に示すように、パラレル／シリアル変換部２２は逓倍クロックＭＣＬＫの１周期に相当する時間を１ビットとして逓倍クロックＭＣＬＫに同期するシリアルデータＬＳＤＡＴＡを生成する。その結果、図上においてシリアルデータＬＳＤＡＴＡにおける１ビットの時間は、シリアルデータＳＤＡＴＡ１〜ＳＤＡＴＡ３における１ビットの時間の３分の１である。
以上からわるように一般化すると、逓倍回路２１における逓倍数はｎとされ、シリアルクロックＳＣＬＫの１周期に相当する時間にシリアルデータＬＳＤＡＴＡのｎビット長の１データが配列される。

一方、インクジェットヘッド１０のシリアル／パラレル変換部１１は、シリアルデータＬＳＤＡＴＡを受信する。
図１に示すようにシリアル／パラレル変換部１１は、シリアルデータＬＳＤＡＴＡをパラレルに変換して出力する。この出力データは各シリアルデータＳＤＡＴＡ１〜ＳＤＡＴＡｉで構成される。すなわち、パラレル／シリアル変換部２２への入力データの形式に戻されたこととなる。
また、シリアル／パラレル変換部１１は、受信したシリアルデータＬＳＤＡＴＡの１ビットに相当する時間を１周期として当該シリアルデータＬＳＤＡＴＡに同期する逓倍クロックの復元クロックＭＣＬＫを生成する（逓倍クロックと同じものなので同符号で示す。）。これにより、インクジェットヘッド１０においても、制御装置２０でのものと同じ逓倍クロックＭＣＬＫが得られる。
インクジェットヘッド１０において、逓倍クロックＭＣＬＫが得られたので、上述の逓倍数ｎに等しい分周数で分周すれば、シリアルクロックＳＣＬＫは得られる。そのため、分周回路１２は、入力されたビット幅信号ＷＩＤＴＨに基づき、復元クロックＭＣＬＫをデータのビット数ｎと同数の分周数ｎで分周化してシリアルクロックＳＣＬＫを生成する。
シリアル／パラレル変換部１１から出力された各シリアルデータＳＤＡＴＡ１〜ＳＤＡＴＡｉは、バッファ１３を介してヘッドＩＣ１４に入力され、分周回路１２から出力されたシリアルクロックＳＣＬＫはヘッドＩＣ１４に入力され、ヘッドＩＣ１４の駆動制御による上述した画像記録が行われる。

以上説明したように、シリアルクロックＳＣＬＫは、ｎ逓倍された逓倍クロックＭＣＬＫとしてその１周期がシリアルデータＬＳＤＡＴＡの１ビットに相当する時間で同期が取られてシリアルデータＬＳＤＡＴＡによってインクジェットヘッド１０に伝達され、インクジェットヘッド１０にてｎ分周することで生成される。制御装置２０においてシリアルクロックＳＣＬＫに変化があれば、インクジェットヘッド１０において生成されるシリアルクロックＳＣＬＫに反映され、制御装置２０がインクジェットヘッド１０におけるクロックを制御することができる。
このような構成によれば、シリアルデータＬＳＤＡＴＡを伝送する差動信号線以外に、シリアルクロックを伝送する信号線が別線で必要になることはなく、制御装置２０からインクジェットヘッド１０までの伝送によりシリアルクロックＳＣＬＫとシリアルデータＳＤＡＴＡ１〜ＳＤＡＴＡｉを含む駆動データとに時間ずれ（スキュー）が生じることを解消することができる。そのため、制御装置２０とインクジェットヘッド１０との間を長距離にした長距離伝送が可能である。
また、駆動データのビット数が変わっても、１対の差動信号線で伝送が可能であり、制御装置２０とインクジェットヘッド１０とを繋ぐケーブルが省スペース、低コストで構成できる。
なお、ビット数ｎを示す値を逓倍回路２１及び分周回路１２のそれぞれに書き込んでおけば、ビット幅信号ＷＩＤＴＨを常時入力する必要はなく、ビット幅信号ＷＩＤＴＨは、初期設定や変更設定のために入力すれば足りる。

〔他の付加的実施形態〕
次に、以上の実施形態の構成、機能をそのまま有し、付加的な構成、機能を有した他の実施形態につき図５を参照して説明する。
図５に示すように本実施形態にあっては、シリアルデータＬＳＤＡＴＡに含まれる信号としてラッチ信号ＬＡＴと吐出タイミング信号ＦＩＲＥとが付加されている。インクジェットヘッド１０のインクの吐出は、シリアルクロックＳＣＬＫに同期して行われるが、ラッチ信号ＬＡＴはインクジェットヘッド１０のノズルのラッチタイミングを示す信号であり、吐出タイミング信号ＦＩＲＥは、ノズルのインク吐出タイミングを示す信号である。ラッチ信号ＬＡＴ及び吐出タイミング信号ＦＩＲＥは、それぞれシリアルクロックＳＣＬＫに同期している。ヘッドＩＣ１４は、ラッチ信号ＬＡＴにより示されるノズルのラッチタイミング及び吐出タイミング信号ＦＩＲＥにより示されるインク吐出タイミングに従って記録動作を駆動する。

ラッチ信号ＬＡＴ及び吐出タイミング信号ＦＩＲＥは、シリアルデータＬＳＤＡＴＡに含まれて低電圧差動信号によりインクジェットヘッド１０に伝送される。この場合、駆動データのビット数ｎは、ｎ＝（ｉ＋２）であり、図１に示した上記実施形態と同様にｎを逓倍回路２１に置ける逓倍数、分周回路１２における分周数とすれば、インクジェットヘッド１０においてシリアルクロックＳＣＬＫを生成できる。その場合の各信号波形図を図６に示した。なお、簡単のためｉ＝２とした。ｉは吐出データ信号のビット数である。

さらに、ラッチ信号ＬＡＴや吐出タイミング信号ＦＩＲＥに並列して吐出データ有効信号ＤＥがパラレル／シリアル変換部２２に入力される場合にあっては、シリアルデータＬＳＤＡＴＡに含まれる信号として吐出データ有効信号ＤＥが付加される。この場合、駆動データのビット数ｎは、ｎ＝（ｉ＋３）であり、図１に示した上記実施形態と同様にｎを逓倍回路２１に置ける逓倍数、分周回路１２における分周数とすれば、インクジェットヘッド１０においてシリアルクロックＳＣＬＫを生成できる。その場合の各信号波形図を図７に示した。なお、簡単のためｉ＝１とした。
吐出データ有効信号ＤＥは、シリアルクロックＳＣＬＫに同期した信号であり、Ｈｉｇｈの期間で有効な吐出データを示す。図７の場合にあっては、吐出データ信号ＳＤＡＴＡのうち２番目と３番目のデータが有効であることを示す。

また、本実施形態においては、イネーブル信号（ＥＮＡＢＬＥ）がインクジェットヘッド１０のバッファ１３に入力可能とされている。バッファ１３においては、並走する信号線に対応したバッファが並列的に設けられている。このイネーブル信号（ＥＮＡＢＬＥ）によってバッファを選択的に有効にすることで、シリアルデータＳＤＡＴＡ１〜ＳＤＡＴＡｉのうちから、使用するデータを選択する。使用するデータとして選択されたシリアルデータがバッファ１３からヘッドＩＣ１４へ出力され、選択されなかったシリアルデータはヘッドＩＣ１４へ出力されない。
この機能のみを図１に示した上記実施形態に付加してもよい。

なお、図８に示すようにインクジェットヘッド１０に設けられたインターフェースコネクタ１５を介してシリアルデータＬＳＤＡＴＡ及びビット幅信号ＷＩＤＴＨがインクジェットヘッド１０に入力される形態がとられる。すなわち、通信ケーブルがインターフェースコネクタ１５に接続され、シリアルデータＬＳＤＡＴＡ及びビット幅信号ＷＩＤＴＨが通信ケーブル及びインターフェースコネクタ１５を介してインクジェットヘッド１０により受信され、上述したように受信したシリアルデータＬＳＤＡＴＡはインクジェットヘッド１０内部のシリアル／パラレル変換部１１によりパラレルに変換され、受信したビット幅信号ＷＩＤＴＨはインクジェットヘッド１０内部の分周回路１２に入力される。

１０ インクジェットヘッド
１１ シリアル／パラレル変換部
１２ 分周回路
１３ バッファ
１４ ヘッドＩＣ
２０ 制御装置
２１ 逓倍回路
２２ パラレル／シリアル変換部

Claims (5)

1. 記録ヘッド駆動手段と、駆動データ転送手段とを備え、前記駆動データ転送手段は、前記記録ヘッドを駆動するための駆動データを伝送し、任意のタイミングで前記記録ヘッドを駆動させることが可能な画像記録装置において、
   前記駆動データ転送手段は、
   シリアルクロックを前記駆動データのビット数と同数の逓倍数で逓倍化した逓倍クロックを生成し、
   前記駆動データを、前記逓倍クロックの１周期に相当する時間を１ビットとして当該逓倍クロックに同期するシリアルデータにして低電圧差動信号により伝送し、
   前記記録ヘッド駆動手段は、
   受信した前記シリアルデータの１ビットに相当する時間を１周期として当該シリアルデータに同期する前記逓倍クロックの復元クロックを生成し、
   前記復元クロックを前記駆動データのビット数と同数の分周数で分周化した前記シリアルクロックを生成することを特徴とする画像記録装置。
2. 前記駆動データ転送手段は、パラレルで入力された前記駆動データを前記シリアルデータに変換して出力するパラレル／シリアル変換部を備える請求項１に記載の画像記録装置。
3. 前記記録ヘッド駆動手段は、入力された前記シリアルデータを前記駆動データに変換してパラレルで出力するシリアル／パラレル変換部を備える請求項１又は請求項２に記載の画像記録装置。
4. 前記駆動データには、少なくとも吐出データ信号、データラッチ信号、吐出タイミング信号、吐出データ有効信号が含まれることを特徴とする請求項１、請求項２又は請求項３に記載の画像記録装置。
5. 前記駆動データのビット数ｎは、ｎ≧４（ｎは自然数）であることを特徴とする請求項１から請求項４のうちいずれかに記載の画像記録装置。

Images