JPH069255U - 記録ヘッドの駆動制御回路 - Google Patents

Abstract

(57)【要約】 【目的】非線形の記録特性を有する記録装置において、
パルス幅変調を行った際に得られる階調数が低下しない
ようにする。 【構成】ｎビットの階調記録データｄ₁ ，ｄ₂ ，…，ｄ
_n によってｍ個の記録素子を通電し、階調印字を行う。
そして、それぞれｍ個のシフトレジスタ回路をｎ段分備
えてマトリクスを構成するシフトレジスタ回路群１１が
設けられ、該シフトレジスタ回路群１１の１段目〜ｎ段
目のシフトレジスタ回路に、ｎビットの階調記録データ
ｄ₁ ，ｄ₂ ，…，ｄ_n が入力される。また、各ｎ段目の
シフトレジスタ回路の出力を受け、前記記録素子をｎ回
駆動するドライバ回路群Ｄが設けられ、該ドライバ回路
群Ｄのｎ回の駆動に対応して、印加パルス発生部１４
が、あらかじめパルス幅が設定されたｎ個のパルスから
成るパルス出力Ｔ_P を発生するとともに、あらかじめパ
ルス幅が設定されたバイアス補正用のパルス出力を発生
する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、階調記録を行うための記録ヘッドの駆動制御回路に関するものであ る。

【０００２】

【従来の技術】

従来、電子写真プリンタなどの記録装置においては、帯電させた感光体ドラム を光源によって照射してその表面に静電潜像を形成し、該静電潜像にトナーを付 着させて現像を行った後にトナー像を記録媒体に転写させるようにしている。 しかも、文字出力による印字だけでなく、階調表現を用いた画像出力による階 調印字を行うことができるようにした記録装置が提供されている。階調印字を行 う場合、面積階調法が多く用いられる（第２回電子写真学会ＮＩＰ技術講習会予 稿集、ｐ．７１−８２ １９９１年参照）。この面積階調法としては主に二つの 方法が提供されており、一つはｍドット×ｍドットのディザマトリクスを用いて ｍ² 個の階調を得る組織的ディザ法であり、一つは感光体ドラム上において各ド ットの露光量をパルス幅変調又は電圧変調によって変えるパルス強度変調法であ る。

【０００３】

【考案が解決しようとする課題】

しかしながら、前記従来の記録ヘッドの駆動制御回路においては、組織的ディ ザ法の場合、階調数を多くするためにはｍの値を大きくする必要があり、その分 ディザマトリクスが大きくなって出力画像の解像度が低下してしまう。一方、パ ルス強度変調法の場合、出力画像の解像度の低下はないが、階調数を多くするた めにはパルス幅又は電圧を制御する必要があり、階調数には限界がある。

【０００４】 ここで、電子写真プリンタの記録特性について説明する。 図２は電子写真プリンタにおける記録特性図である。 図において、横軸は出力濃度データを、縦軸は印刷用紙に再現される印刷濃度 を示す。前記出力濃度データは、例えば０〜２５５の階調レベルを再現するため の光源の露光時間に相当する。該露光時間と印刷濃度は線形の関係にならず、図 の実線ａで示すような非線形の関係になる。すなわち、０〜３２の階調レベルま では印刷濃度が全く変化せず、それ以降急激に立ち上がる。

【０００５】 したがって、光源の露光時間を０〜２５５まで均等に可変制御したとしても、 それに対応して印字濃度を変化させることができず、階調数には限界がある。 本考案は、前記従来の記録ヘッドの駆動制御回路の問題点を解決して、非線形 の記録特性を有する記録装置において、パルス幅変調を行った際に得られる階調 数が低下することのない記録ヘッドの駆動制御回路を提供することを目的とする 。

【０００６】

【課題を解決するための手段】

そのために、本考案の記録ヘッドの駆動制御回路においては、ｎビットの階調 記録データによってｍ個の記録素子を通電し、階調印字を行うようになっている 。 そして、それぞれｍ個のシフトレジスタ回路をｎ段分備えてマトリクスを構成 するシフトレジスタ回路群が設けられ、該シフトレジスタ回路群の１段目〜ｎ段 目のシフトレジスタ回路に、ｎビットの階調記録データが入力されるようになっ ている。

【０００７】 また、各ｎ段目のシフトレジスタ回路の出力を受け、前記記録素子をｎ回駆動 するドライバ回路群が設けられ、該ドライバ回路群のｎ回の駆動に対応して、印 加パルス発生部が、あらかじめパルス幅が設定されたｎ個のパルスから成るパル ス出力を発生するとともに、あらかじめパルス幅が設定されたバイアス補正用の パルス出力を発生する。

【０００８】

【作用】

本考案によれば、前記のようにシフトレジスタ回路群が、ｍ個のシフトレジス タ回路をｎ段分備えてマトリクスを構成しており、該シフトレジスタ回路群の１ 段目〜ｎ段目のシフトレジスタ回路に、ｎビットの階調記録データが入力される ようになっている。したがって、各記録素子に対応する１段目〜ｎ段目のシフト レジスタ回路に階調記録データが入力され、該階調記録データに対応してｎ回の 印字が行われる。

【０００９】 そのため、各ｎ段目のシフトレジスタ回路の出力を受け、前記記録素子をｎ回 駆動するドライバ回路群が設けられ、該ドライバ回路群は、階調記録データによ って各記録素子をオン・オフするｎ個の駆動モードを設定し、各記録素子をｎ回 駆動する。 そして、該ドライバ回路群のｎ回の駆動に対応して、印加パルス発生部が、あ らかじめパルス幅が設定されたｎ個のパルスから成るパルス出力を発生するとと もに、あらかじめパルス幅が設定されたバイアス補正用のパルス出力を発生する 。したがって、ｎ個のパルスによってパルス幅変調による階調印字が行われ、し かも、階調印字が行われる場合にバイアス補正用のパルス出力による印字が行わ れ、通電時間が長くなる。

【００１０】

【実施例】

以下、本考案の実施例について図面を参照しながら詳細に説明する。 図１は本考案の実施例を示す記録ヘッドの駆動制御回路のブロック図、図３は 本考案の実施例を示す記録ヘッドの駆動制御回路のタイムチャート、図４はシフ トレジスタ回路群の詳細図である。

【００１１】 図において、１１は階調データを格納するためのシフトレジスタ回路群であり 、ｎ×ｍのシフトレジスタ回路ＳＨ_ij（ｉ＝１，２，…，ｎ、ｊ＝１，２，…， ｍ）のマトリクスから成る。すなわち、シフトレジスタ回路ＳＨ₁₁，ＳＨ₁₂，… ，ＳＨ_1m，ＳＨ₂₁，ＳＨ₂₂，…，ＳＨ_2m，…，ＳＨ_n1，ＳＨ_n2，…，ＳＨ_nmがマ トリクス状に配列されている。そして、１段目のシフトレジスタ回路ＳＨ_1jはＳ Ｈ₁₁，ＳＨ₁₂，…，ＳＨ_1mから成り、２段目のシフトレジスタ回路ＳＨ_2jはＳＨ ₂₁ ，ＳＨ₂₂，…，ＳＨ_2mから成り、ｎ段目のシフトレジスタ回路ＳＨ_njはＳＨ_n1 ，ＳＨ_n2，…，ＳＨ_nmから成っていて、各シフトレジスタ回路ＳＨ_ijのクロック 入力端子Ｐ_CKにクロック入力ＰＣＫがあると、データ入力端子Ｐ_I に入力された 階調記録データｄ_i （ｉ＝１，２，…，ｎ）が格納され、データ出力端子Ｐ_O に その時格納された階調記録データｄ_i が出力される。

【００１２】 このようなシフトレジスタ回路群１１において、転送期間ＴＤ中に入力される 階調記録データｄ_i は、クロック入力ＰＣＫに同期してそれぞれ該当する１〜ｎ 段のシフトレジスタ回路ＳＨ_1j，ＳＨ_2j，…，ＳＨ_njにデータ転送される。 また、１段目のシフトレジスタ回路ＳＨ_1jの各シフトレジスタ回路ＳＨ₁₁，Ｓ Ｈ₁₂，…，ＳＨ_1mの出力は、２段目のシフトレジスタ回路ＳＨ_2jの各シフトレジ スタ回路ＳＨ₂₁，ＳＨ₂₂，…，ＳＨ_2mのシリアル入力端子Ｓ_I にそれぞれ入力さ れる。そして、クロック入力ＰＣＫに同期して、１段目のシフトレジスタ回路Ｓ Ｈ_1jの各シフトレジスタ回路ＳＨ₁₁，ＳＨ₁₂，…，ＳＨ_1mの出力が２段目のシフ トレジスタ回路ＳＨ_2jの各シフトレジスタ回路ＳＨ₂₁，ＳＨ₂₂，…，ＳＨ_2mにデ ータシフトされる。同様に２段目のシフトレジスタ回路ＳＨ_2jの出力は３段目の シフトレジスタ回路ＳＨ_3jに、…、ｎ−１段目のシフトレジスタ回路ＳＨ_(n-1)j の出力はｎ段目のシフトレジスタ回路ＳＨ_njにデータシフトされる。

【００１３】 Ｇはゲート回路群であり、ゲート回路Ｇ_j （ｊ＝１，２，…，ｍ）が前記シフ トレジスタ回路群１１内の各段のシフトレジスタ回路ＳＨ_i1，ＳＨ_i2，ＳＨ_imの それぞれに対応してワイヤードオア回路を構成している。Ｄはドライバ回路群で あり、ドライバＤ_j （ｊ＝１，２，…，ｍ）から成る。また、１２は一列に配設 された複数の記録素子、１４は印加パルス発生部である。

【００１４】 前記構成の記録ヘッドの駆動制御回路において、記録素子１２に対応するｎビ ットの階調記録データｄ_i が、転送期間ＴＤ中にクロック入力ＰＣＫに同期して シフトレジスタ回路群１１に格納される。 そして、該シフトレジスタ回路群１１の各ｎ段目のシフトレジスタ回路ＳＨ_n1 ，ＳＨ_n2，…，ＳＨ_njの出力は、ドライバ回路群Ｄに入力され、各ドライバＤ_j のオン・オフ、すなわちドライバ回路群Ｄの駆動モードが設定される。一方、印 加パルス発生部１４からのパルス出力Ｔ_P は、ドライバ回路群Ｄの制御端子Ｓ_j （ｊ＝１，２，…，ｍ）に入力され、ドライバＤ_j の通電時間Ｔ_i （ｉ＝１，２ ，…，ｎ）を制御するように動作する。

【００１５】 次に、シフトレジスタ回路群１１の中で、クロックパルスＳＣＫの入力に対応 して１段目からｎ段目に向けて階調記録データｄ_i のシフトラッチ動作が行われ 、この時、１段目のシフトレジスタ回路ＳＨ_1jには各ゲート回路Ｇ_j の出力がパ ラレルに入力されていて、１段目からｎ段目までのいずれかのシフトレジスタ回 路ＳＨ_1j，ＳＨ_2j，…，ＳＨ_njに階調印字情報すなわち階調記録データｄ_i の“ １”が格納されている場合には、“１”がセットされ、階調記録データｄ_i が更 新される。

【００１６】 この時、シフトレジスタ回路群１１のｎ段目のシフトレジスタ回路ＳＨ_njには 更新された階調記録データｄ_i が格納され、この更新された階調記録データｄ_i に基づいてドライバ回路群Ｄの駆動モードが再び設定される。その後、前記印加 パルス発生部１４からのパルス出力Ｔ_P によって通電時間Ｔ_i だけ記録素子１２ の通電制御が行われる。以上の動作をｎ回繰り返すことによって記録素子１２が パルス幅変調されることになる。

【００１７】 ここで、印加パルス発生部１４から出力されるパルス出力Ｔ_P のｎ種類のパル ス幅すなわち通電時間Ｔ_i にそれぞれ重みが付与され、最大２ⁿ とおりのパルス 幅変調が行われる。 一方、前述のｎ回の動作が終了すると、ｎ段目のシフトレジスタ回路ＳＨ_njに 前記階調記録データｄ_i が格納されている場合には“１”が、格納されていない 場合には“０”が設定され、ドライバ回路群Ｄに出力されている。そこで、この 時点で印加パルス発生部１４からバイアス補正用のパルス出力Ｔ_P を出力し、一 定の通電時間Ｔ_B だけドライバ回路Ｄ_i を介して該当する記録素子１２の通電制 御を行う。この通電時間Ｔ_B のパルス幅を、例えば図２の記録特性における印字 濃度が立ち上がるまでのバイアス補正時間に相当する時間に設定し、前記通電時 間Ｔ_i を印字濃度が立ち上がった後の実効的階調再現領域に相当する時間に設定 すれば、印字濃度曲線の全体が左に移動させられることになり、階調レベルの低 い部分でも印字濃度を立ち上げることができる。したがって、階調再現性を大幅 に向上させることができる。

【００１８】 なお、本考案は前記実施例に限定されるものではなく、本考案の趣旨に基づい て種々変形することが可能であり、それらを本考案の範囲から排除するものでは ない。

【００１９】

【考案の効果】

以上詳細に説明したように、本考案によれば、ｍ個のシフトレジスタ回路をｎ 段分備えてマトリクスを構成するシフトレジスタ回路群が設けられ、該シフトレ ジスタ回路群の１段目〜ｎ段目のシフトレジスタ回路に、ｎビットの階調記録デ ータが入力されるようになっている。

【００２０】 また、各ｎ段目のシフトレジスタ回路の出力を受け、前記記録素子をｎ回駆動 するドライバ回路群が設けられ、該ドライバ回路群のｎ回の駆動に対応して、印 加パルス発生部が、あらかじめパルス幅が設定されたｎ個のパルスから成るパル ス出力を発生するとともに、あらかじめパルス幅が設定されたバイアス補正用の パルス出力を発生する。したがって、ｎ個のパルスによってパルス幅変調による 階調印字を行うことができる。また、バイアス補正用のパルス出力が発生させら れるため、階調レベルの低い部分でも印字濃度を立ち上げることができる。した がって、階調再現性を大幅に向上させることができる。

【図面の簡単な説明】

【図１】本考案の実施例を示す記録ヘッドの駆動制御回
路のブロック図である。

【図２】電子写真プリンタにおける記録特性図である。

【図３】本考案の実施例を示す記録ヘッドの駆動制御回
路のタイムチャートである。

【図４】シフトレジスタ回路群の詳細図である。

【符号の説明】

１１ シフトレジスタ回路群 １４ 印加パルス発生部 Ｄ ドライバ回路群 ｄ_i 階調記録データ ＳＨ_ij シフトレジスタ回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４１Ｊ 2/45 2/455 Ｇ０６Ｆ 3/12 Ｌ (72)考案者 濱野 広 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ｎビットの階調記録データによってｍ個
   の記録素子を通電し、階調印字を行う記録ヘッドの駆動
   制御回路において、 （ａ）それぞれｍ個のシフトレジスタ回路をｎ段分備え
   てマトリクスを構成するシフトレジスタ回路群と、 （ｂ）該シフトレジスタ回路群の１段目〜ｎ段目のシフ
   トレジスタ回路に、ｎビットの階調記録データを入力す
   る手段と、 （ｃ）各ｎ段目のシフトレジスタ回路の出力を受け、前
   記記録素子をｎ回駆動するドライバ回路群と、 （ｄ）該ドライバ回路群のｎ回の駆動に対応して、あら
   かじめパルス幅が設定されたｎ個のパルスから成るパル
   ス出力を発生するとともに、あらかじめパルス幅が設定
   されたバイアス補正用のパルス出力を発生する印加パル
   ス発生部を有することを特徴とする記録ヘッドの駆動制
   御回路。