JPH05309862A - 階調記録装置 - Google Patents
階調記録装置Info
- Publication number
- JPH05309862A JPH05309862A JP12025292A JP12025292A JPH05309862A JP H05309862 A JPH05309862 A JP H05309862A JP 12025292 A JP12025292 A JP 12025292A JP 12025292 A JP12025292 A JP 12025292A JP H05309862 A JPH05309862 A JP H05309862A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- bit
- bit position
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】階調数を多くしても回路を高速化させる必要を
なくす。 【構成】ｍ個の発熱体でブロックが形成され、ｎ個のブ
ロックでサーマルヘッド１６が構成される。そして、前
記各ブロックごとにラッチ回路１８が設けられ、各ラッ
チ回路１８に対応して、ｍ個のビットデータから成るシ
フトレジスタ１７が設けられる。各ブロックごとに設け
られた通電時間発生回路１３で、パルス幅が変化するス
トローブ信号が発生させられ、それぞれのラッチ回路１
８に対して出力されて、発熱体１９が通電される。各シ
フトレジスタ１７のｍ個のビットデータのうち、第ｉ
（ｉ＝１，２，…，ｍ）番目のビット位置に対応するド
ットのみが記録され、第１番目のビット位置に対応する
ドットから第ｍ番目のビット位置に対応するドットまで
が記録されると、１ラインの記録が終了する。
なくす。 【構成】ｍ個の発熱体でブロックが形成され、ｎ個のブ
ロックでサーマルヘッド１６が構成される。そして、前
記各ブロックごとにラッチ回路１８が設けられ、各ラッ
チ回路１８に対応して、ｍ個のビットデータから成るシ
フトレジスタ１７が設けられる。各ブロックごとに設け
られた通電時間発生回路１３で、パルス幅が変化するス
トローブ信号が発生させられ、それぞれのラッチ回路１
８に対して出力されて、発熱体１９が通電される。各シ
フトレジスタ１７のｍ個のビットデータのうち、第ｉ
（ｉ＝１，２，…，ｍ）番目のビット位置に対応するド
ットのみが記録され、第１番目のビット位置に対応する
ドットから第ｍ番目のビット位置に対応するドットまで
が記録されると、１ラインの記録が終了する。
Description
【０００１】
【産業上の利用分野】本発明は、階調記録装置に関する
ものである。
ものである。
【０００２】
【従来の技術】従来、感熱記録装置を使用して階調記録
を行う場合、サーマルヘッドの通電時間を所定の階調数
の数倍に分割した中から選び出すための回路を設け、サ
ーマルヘッドに対して通電時間を分割した数と同じ回数
だけ階調データを送り込み、かつ、弱い発色を繰り返し
行わせ、滑らかで見た目に自然な階調記録を得るように
している。この場合、各ドットに着目すると、通電時間
を分割した数のうち所定の濃度に対応する数だけのビッ
トデータ「１」と、それ以外のビットデータ「０」が送
り込まれるようになっている。
を行う場合、サーマルヘッドの通電時間を所定の階調数
の数倍に分割した中から選び出すための回路を設け、サ
ーマルヘッドに対して通電時間を分割した数と同じ回数
だけ階調データを送り込み、かつ、弱い発色を繰り返し
行わせ、滑らかで見た目に自然な階調記録を得るように
している。この場合、各ドットに着目すると、通電時間
を分割した数のうち所定の濃度に対応する数だけのビッ
トデータ「１」と、それ以外のビットデータ「０」が送
り込まれるようになっている。
【０００３】一般に、ドット数の多いサーマルヘッドに
おいては、許容電流上の制約から同時に通電することが
可能なドット数に制限がある。そのため、サーマルヘッ
ドの全ドットを数個〜数十個のブロックごとに分割し、
各ブロックを駆動単位として各ドットを駆動するように
している。
おいては、許容電流上の制約から同時に通電することが
可能なドット数に制限がある。そのため、サーマルヘッ
ドの全ドットを数個〜数十個のブロックごとに分割し、
各ブロックを駆動単位として各ドットを駆動するように
している。
【０００４】
【発明が解決しようとする課題】しかしながら、前記従
来の階調記録装置においては、階調数を多くすると、通
電時間がより細かく分割され、分割の数と同じ回数だけ
階調データをサーマルヘッドに繰り返し送り込まなけれ
ばならず、その分回路を高速で動作させなければならな
い。そして、回路の動作速度を素子の特性上の制約から
高くすることができない場合には、階調記録装置全体の
動作を相対的に遅くしなければならず、記録時間が長く
なってしまう。
来の階調記録装置においては、階調数を多くすると、通
電時間がより細かく分割され、分割の数と同じ回数だけ
階調データをサーマルヘッドに繰り返し送り込まなけれ
ばならず、その分回路を高速で動作させなければならな
い。そして、回路の動作速度を素子の特性上の制約から
高くすることができない場合には、階調記録装置全体の
動作を相対的に遅くしなければならず、記録時間が長く
なってしまう。
【０００５】本発明は、前記従来の階調記録装置の問題
点を解決して、階調数を多くしても回路を高速化させる
必要がなく、記録時間が長くなることのない階調記録装
置を提供することを目的とする。
点を解決して、階調数を多くしても回路を高速化させる
必要がなく、記録時間が長くなることのない階調記録装
置を提供することを目的とする。
【０００６】
【課題を解決するための手段】そのために、本発明の階
調記録装置においては、２個以上のｍ個の発熱体でブロ
ックが形成され、２個以上のｎ個のブロックでサーマル
ヘッドが構成されるようになっている。そして、前記各
ブロックごとにラッチ回路が設けられ、各ラッチ回路に
対応して、ｍ個のビットデータから成るシフトレジスタ
が設けられる。
調記録装置においては、２個以上のｍ個の発熱体でブロ
ックが形成され、２個以上のｎ個のブロックでサーマル
ヘッドが構成されるようになっている。そして、前記各
ブロックごとにラッチ回路が設けられ、各ラッチ回路に
対応して、ｍ個のビットデータから成るシフトレジスタ
が設けられる。
【０００７】また、受信した階調データを格納するため
にデータメモリが設けられ、各ブロックごとに設けられ
た通電時間発生回路が、前記データメモリに格納された
階調データに対応してパルス幅が変化するストローブ信
号を発生し、該ストローブ信号をそれぞれのラッチ回路
に対して出力する。各シフトレジスタのｍ個のビットデ
ータのうち、第ｉ（ｉ＝１，２，…，ｍ）番目のビット
位置のオン・オフ状態を他のビットデータと異ならせる
ことができるようになっていて、第ｉ番目のビット位置
に対応する発熱体のみが前記ストローブ信号のパルス幅
だけ通電される。
にデータメモリが設けられ、各ブロックごとに設けられ
た通電時間発生回路が、前記データメモリに格納された
階調データに対応してパルス幅が変化するストローブ信
号を発生し、該ストローブ信号をそれぞれのラッチ回路
に対して出力する。各シフトレジスタのｍ個のビットデ
ータのうち、第ｉ（ｉ＝１，２，…，ｍ）番目のビット
位置のオン・オフ状態を他のビットデータと異ならせる
ことができるようになっていて、第ｉ番目のビット位置
に対応する発熱体のみが前記ストローブ信号のパルス幅
だけ通電される。
【０００８】そして、前記ビット位置のｉの値は、順次
更新される。
更新される。
【０００９】
【作用】本発明によれば、前記のように２個以上のｍ個
の発熱体でブロックが形成され、２個以上のｎ個のブロ
ックでサーマルヘッドが構成されるようになっている。
各発熱体は、通電された時間に対応して発熱する。そし
て、前記各ブロックごとにラッチ回路が設けられ、各ラ
ッチ回路に対応して、ｍ個のビットデータから成るシフ
トレジスタが設けられる。
の発熱体でブロックが形成され、２個以上のｎ個のブロ
ックでサーマルヘッドが構成されるようになっている。
各発熱体は、通電された時間に対応して発熱する。そし
て、前記各ブロックごとにラッチ回路が設けられ、各ラ
ッチ回路に対応して、ｍ個のビットデータから成るシフ
トレジスタが設けられる。
【００１０】また、受信した階調データを格納するため
にデータメモリが設けられ、各ブロックごとに設けられ
た通電時間発生回路が、前記データメモリに格納された
階調データに対応してパルス幅が変化するストローブ信
号を発生し、該ストローブ信号をそれぞれのラッチ回路
に対して出力する。該ラッチ回路は、シフトレジスタの
ビットデータとストローブ信号に基づいて、ストローブ
信号のパルス幅に対応する時間だけ発熱体を通電して発
熱させ、ストローブ信号のパルス幅に対応する濃度で記
録する。
にデータメモリが設けられ、各ブロックごとに設けられ
た通電時間発生回路が、前記データメモリに格納された
階調データに対応してパルス幅が変化するストローブ信
号を発生し、該ストローブ信号をそれぞれのラッチ回路
に対して出力する。該ラッチ回路は、シフトレジスタの
ビットデータとストローブ信号に基づいて、ストローブ
信号のパルス幅に対応する時間だけ発熱体を通電して発
熱させ、ストローブ信号のパルス幅に対応する濃度で記
録する。
【００１１】この場合、各シフトレジスタのｍ個のビッ
トデータのうち、第ｉ（ｉ＝１，２，…，ｍ）番目のビ
ット位置のオン・オフ状態を他のビットデータと異なら
せることができるようになっていて、第ｉ番目のビット
位置に対応する発熱体のみが通電される。そして、前記
ビット位置のｉの値は、順次更新され、第１番目のビッ
ト位置に対応するドットから第ｍ番目のビット位置に対
応するドットまでが記録されると、１ラインの記録が終
了する。
トデータのうち、第ｉ（ｉ＝１，２，…，ｍ）番目のビ
ット位置のオン・オフ状態を他のビットデータと異なら
せることができるようになっていて、第ｉ番目のビット
位置に対応する発熱体のみが通電される。そして、前記
ビット位置のｉの値は、順次更新され、第１番目のビッ
ト位置に対応するドットから第ｍ番目のビット位置に対
応するドットまでが記録されると、１ラインの記録が終
了する。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す階
調記録装置のブロック図、図２は本発明の実施例を示す
階調記録装置のタイムチャートである。なお、本実施例
ではブロック数をｎ個、１ブロック内のドット数をｍ個
としている。
ながら詳細に説明する。図１は本発明の実施例を示す階
調記録装置のブロック図、図２は本発明の実施例を示す
階調記録装置のタイムチャートである。なお、本実施例
ではブロック数をｎ個、１ブロック内のドット数をｍ個
としている。
【００１３】図において、１１は受信した階調データを
一時的に格納するデータメモリ、１２は該データメモリ
１１に格納された階調データを、各ブロックに割り付け
るため、所定数ごとに飛ばして読み出し、対応する通電
時間発生回路１３に送り込むデータ転送回路である。該
通電時間発生回路１３は感熱紙が所定の濃度で発色する
ように、サーマルヘッド１６に通電する時間を階調デー
タに応じて制御する。１４は（ｍ−１）個のビットデー
タ「０」と１個のビットデータ「１」を循環して発生さ
せる循環データ発生回路、１５は例えばマイクロコンピ
ュータなどで構成され、感熱記録装置全体の動作を制御
するＣＰＵである。また、１６はサーマルヘッドであ
り、該サーマルヘッド１６は全体がｎ個のブロックに分
割されており、各ブロックごとにｍ個のビットデータを
格納するシフトレジスタ１７、該シフトレジスタ１７に
格納されたビットデータを取り込むラッチ回路１８及び
発熱体１９を備えている。
一時的に格納するデータメモリ、１２は該データメモリ
１１に格納された階調データを、各ブロックに割り付け
るため、所定数ごとに飛ばして読み出し、対応する通電
時間発生回路１３に送り込むデータ転送回路である。該
通電時間発生回路１３は感熱紙が所定の濃度で発色する
ように、サーマルヘッド１６に通電する時間を階調デー
タに応じて制御する。１４は（ｍ−１）個のビットデー
タ「０」と１個のビットデータ「１」を循環して発生さ
せる循環データ発生回路、１５は例えばマイクロコンピ
ュータなどで構成され、感熱記録装置全体の動作を制御
するＣＰＵである。また、１６はサーマルヘッドであ
り、該サーマルヘッド１６は全体がｎ個のブロックに分
割されており、各ブロックごとにｍ個のビットデータを
格納するシフトレジスタ１７、該シフトレジスタ１７に
格納されたビットデータを取り込むラッチ回路１８及び
発熱体１９を備えている。
【００１４】次に、前記構成の感熱記録装置の動作につ
いて説明する。前記サーマルヘッド１６の各ブロックに
対応するシフトレジスタ１７に対して（ｍ−１）個のビ
ットデータ「０」を出力する。これは、電源投入時に不
定となったシフトレジスタ１７の内部をクリアするため
に行うものであって、一連の記録動作中で高々１回行え
ばよい（手順１）。
いて説明する。前記サーマルヘッド１６の各ブロックに
対応するシフトレジスタ１７に対して（ｍ−１）個のビ
ットデータ「０」を出力する。これは、電源投入時に不
定となったシフトレジスタ１７の内部をクリアするため
に行うものであって、一連の記録動作中で高々１回行え
ばよい（手順１）。
【００１５】そして、データ転送回路１２が各ブロック
の第１番目の階調データの内容をデータメモリ１１から
読み出し、対応する通電時間発生回路１３に転送する。
なお、図２において、符号「ｉ−ｊ」（ｉ＝１，２，
…，ｎ，ｊ＝１，２，…，ｍ）は第ｉ番目のブロックの
第ｊ番目のビットデータであることを示す（手順２）。
次に、ビットデータ「１」をサーマルヘッド１６に対し
て出力する。これによって各ブロックのシフトレジスタ
１７内では、第１ビット位置が「１」に設定される。こ
の時、第２〜第ｍビット位置は「０」に設定されている
（手順３）。
の第１番目の階調データの内容をデータメモリ１１から
読み出し、対応する通電時間発生回路１３に転送する。
なお、図２において、符号「ｉ−ｊ」（ｉ＝１，２，
…，ｎ，ｊ＝１，２，…，ｍ）は第ｉ番目のブロックの
第ｊ番目のビットデータであることを示す（手順２）。
次に、ビットデータ「１」をサーマルヘッド１６に対し
て出力する。これによって各ブロックのシフトレジスタ
１７内では、第１ビット位置が「１」に設定される。こ
の時、第２〜第ｍビット位置は「０」に設定されている
（手順３）。
【００１６】続いて、シフトレジスタ１７のビットデー
タをラッチ回路１８にロードし、次いで通電時間発生回
路１３を動作させ、各ブロックの発熱体１９を時間ｔ
i-j だけ駆動する。これによって各ブロックのシフトレ
ジスタ１７の第１ビット位置に対応するドットが所定の
濃度で記録される。この時、すべてのブロックが同時に
通電されるが、オンとなる発熱体１９の数は高々ｎ個で
あり、ｎ≪ｍであるから、電流許容値を超えることはな
い（手順４）。
タをラッチ回路１８にロードし、次いで通電時間発生回
路１３を動作させ、各ブロックの発熱体１９を時間ｔ
i-j だけ駆動する。これによって各ブロックのシフトレ
ジスタ１７の第１ビット位置に対応するドットが所定の
濃度で記録される。この時、すべてのブロックが同時に
通電されるが、オンとなる発熱体１９の数は高々ｎ個で
あり、ｎ≪ｍであるから、電流許容値を超えることはな
い（手順４）。
【００１７】このようにして、各ブロックの第１番目の
ビットデータに対応するドットが、階調データに対応す
る濃度で記録される。この時、各ブロックの第２番目以
降のビットデータに対応するドットは記録されない。次
に、各ブロックの第１番目のビットデータに対応するド
ットを記録するため、データ転送回路１２は各ブロック
の第２番目の階調データの内容をデータメモリ１１から
読み出し、対応する通電時間発生回路１３に転送する
（手順５）。
ビットデータに対応するドットが、階調データに対応す
る濃度で記録される。この時、各ブロックの第２番目以
降のビットデータに対応するドットは記録されない。次
に、各ブロックの第１番目のビットデータに対応するド
ットを記録するため、データ転送回路１２は各ブロック
の第２番目の階調データの内容をデータメモリ１１から
読み出し、対応する通電時間発生回路１３に転送する
（手順５）。
【００１８】そして、サーマルヘッド１６の各ブロック
のシフトレジスタ１７に対して１個のビットデータ
「０」を出力する。これによってシフトレジスタ１７内
における各ブロックの第２ビット位置が「１」に設定さ
れる（手順６）。続いて、シフトレジスタ１７内のビッ
トデータをラッチ回路１８にロードし、次いで、通電時
間発生回路１３を動作させ、各ブロックの発熱体１９を
駆動する。これによって各ブロックの第２ビット位置に
対応するドットが所定の濃度で記録される（手順７）。
のシフトレジスタ１７に対して１個のビットデータ
「０」を出力する。これによってシフトレジスタ１７内
における各ブロックの第２ビット位置が「１」に設定さ
れる（手順６）。続いて、シフトレジスタ１７内のビッ
トデータをラッチ回路１８にロードし、次いで、通電時
間発生回路１３を動作させ、各ブロックの発熱体１９を
駆動する。これによって各ブロックの第２ビット位置に
対応するドットが所定の濃度で記録される（手順７）。
【００１９】以下、データメモリ１１の読出しアドレス
を１ずつ更新しながら前記手順を繰り返し、第ｍビット
位置に対応するドットを記録すると、１ラインの記録が
終了する。なお、説明の便宜上制御手順を直線的に並べ
たが、実際には第ｋビット位置に対応するドットを記録
するための手順７と、第（ｋ＋１）ビット位置に対応す
るドットを記録するための手順５及び手順６を並行して
同時に行わせることができる。また、一般に感熱紙を発
色させるのに必要な時間は、ｎ個の階調データについて
の転送時間（手順５）及び１個のビットデータについて
のシフト時間（手順６）に比べて十分に長い。したがっ
て、１ライン当たりの記録時間は手順７における記録時
間のｍ倍となる。
を１ずつ更新しながら前記手順を繰り返し、第ｍビット
位置に対応するドットを記録すると、１ラインの記録が
終了する。なお、説明の便宜上制御手順を直線的に並べ
たが、実際には第ｋビット位置に対応するドットを記録
するための手順７と、第（ｋ＋１）ビット位置に対応す
るドットを記録するための手順５及び手順６を並行して
同時に行わせることができる。また、一般に感熱紙を発
色させるのに必要な時間は、ｎ個の階調データについて
の転送時間（手順５）及び１個のビットデータについて
のシフト時間（手順６）に比べて十分に長い。したがっ
て、１ライン当たりの記録時間は手順７における記録時
間のｍ倍となる。
【００２０】次に、感熱記録を行った場合の比較結果に
ついて説明する。図３は従来の階調記録装置と本発明の
階調記録装置の記録時間を示す図、図４は従来の階調記
録装置と本発明の階調記録装置の記録時間の関係図であ
る。この場合、サーマルヘッド１６（図１）のブロック
数を８個、一つのブロックごとのドット数を２５６個、
最高動作速度を１〔ＭＨｚ〕、従来の階調記録方法にお
ける時間分割数と階調数の比を２、最低黒時間（感熱紙
を全発色させるために必要な時間）を１〔ｍｓ〕として
いる。
ついて説明する。図３は従来の階調記録装置と本発明の
階調記録装置の記録時間を示す図、図４は従来の階調記
録装置と本発明の階調記録装置の記録時間の関係図であ
る。この場合、サーマルヘッド１６（図１）のブロック
数を８個、一つのブロックごとのドット数を２５６個、
最高動作速度を１〔ＭＨｚ〕、従来の階調記録方法にお
ける時間分割数と階調数の比を２、最低黒時間（感熱紙
を全発色させるために必要な時間）を１〔ｍｓ〕として
いる。
【００２１】図３に示すように、１ラインの記録を行う
ために、階調数が１６個の場合、従来の階調記録装置に
おいては６５．５〔ｍｓ〕を、本発明の階調記録装置に
おいては２５６〔ｍｓ〕を必要とする。また、階調数が
１０２４個の場合、従来の階調記録装置においては４．
２〔ｓ〕を必要とするのに対して、本発明の階調記録装
置においては２５６〔ｍｓ〕を必要とし、階調数が増加
しても記録時間は長くならない。
ために、階調数が１６個の場合、従来の階調記録装置に
おいては６５．５〔ｍｓ〕を、本発明の階調記録装置に
おいては２５６〔ｍｓ〕を必要とする。また、階調数が
１０２４個の場合、従来の階調記録装置においては４．
２〔ｓ〕を必要とするのに対して、本発明の階調記録装
置においては２５６〔ｍｓ〕を必要とし、階調数が増加
しても記録時間は長くならない。
【００２２】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々変形すること
が可能であり、それらを本発明の範囲から排除するもの
ではない。
のではなく、本発明の趣旨に基づいて種々変形すること
が可能であり、それらを本発明の範囲から排除するもの
ではない。
【００２３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、２個以上のｍ個の発熱体でブロックが形成され、
２個以上のｎ個のブロックでサーマルヘッドが構成され
るようになっている。そして、前記各ブロックごとにラ
ッチ回路が設けられ、各ラッチ回路に対応して、ｍ個の
ビットデータから成るシフトレジスタが設けられる。
れば、２個以上のｍ個の発熱体でブロックが形成され、
２個以上のｎ個のブロックでサーマルヘッドが構成され
るようになっている。そして、前記各ブロックごとにラ
ッチ回路が設けられ、各ラッチ回路に対応して、ｍ個の
ビットデータから成るシフトレジスタが設けられる。
【００２４】また、各ブロックごとに設けられた通電時
間発生回路が、前記データメモリに格納された階調デー
タに対応してパルス幅が変化するストローブ信号を発生
し、該ストローブ信号をそれぞれのラッチ回路に対して
出力し、該ストローブ信号と前記シフトレジスタのビッ
トデータに基づいて発熱体が通電されるようになってい
る。したがって、ストローブ信号のパルス幅に対応する
濃度で記録することができる。
間発生回路が、前記データメモリに格納された階調デー
タに対応してパルス幅が変化するストローブ信号を発生
し、該ストローブ信号をそれぞれのラッチ回路に対して
出力し、該ストローブ信号と前記シフトレジスタのビッ
トデータに基づいて発熱体が通電されるようになってい
る。したがって、ストローブ信号のパルス幅に対応する
濃度で記録することができる。
【００２５】この場合、各シフトレジスタのｍ個のビッ
トデータのうち、第ｉ（ｉ＝１，２，…，ｍ）番目のビ
ット位置に対応するドットのみが記録され、第１番目の
ビット位置に対応するドットから第ｍ番目のビット位置
に対応するドットまでが記録されると、１ラインの記録
が終了する。したがって、階調数が多くなっても、通電
時間発生回路が発生するストローブ信号のパルス幅が階
調数に対応して変化するだけであり、発熱体に通電する
回数を増加する必要はない。また、シフトレジスタのｍ
個のビットデータのオン・オフ状態を順次ｍ回変更する
だけで記録が終了するため、記録時間を階調数に関係す
ることなく一定にすることができる。
トデータのうち、第ｉ（ｉ＝１，２，…，ｍ）番目のビ
ット位置に対応するドットのみが記録され、第１番目の
ビット位置に対応するドットから第ｍ番目のビット位置
に対応するドットまでが記録されると、１ラインの記録
が終了する。したがって、階調数が多くなっても、通電
時間発生回路が発生するストローブ信号のパルス幅が階
調数に対応して変化するだけであり、発熱体に通電する
回数を増加する必要はない。また、シフトレジスタのｍ
個のビットデータのオン・オフ状態を順次ｍ回変更する
だけで記録が終了するため、記録時間を階調数に関係す
ることなく一定にすることができる。
【図１】本発明の実施例を示す階調記録装置のブロック
図である。
図である。
【図２】本発明の実施例を示す階調記録装置のタイムチ
ャートである。
ャートである。
【図３】従来の階調記録装置と本発明の階調記録装置の
記録時間を示す図である。
記録時間を示す図である。
【図４】従来の階調記録装置と本発明の階調記録装置の
記録時間の関係図である。
記録時間の関係図である。
１１ データメモリ １２ データ転送回路 １３ 通電時間発生回路 １４ 循環データ発生回路 １７ シフトレジスタ １８ ラッチ回路 １９ 発熱体
Claims (1)
- 【請求項１】 （ａ）それぞれ２個以上のｍ個の発熱体
から成る２個以上のｎ個のブロックと、（ｂ）該各ブロ
ックごとに設けられるラッチ回路と、（ｃ）各ラッチ回
路に対応して設けられ、ｍ個のビットデータから成るシ
フトレジスタと、（ｄ）受信した階調データを格納する
データメモリと、（ｅ）各ブロックごとに設けられ、前
記データメモリに格納された階調データに対応してパル
ス幅が変化するストローブ信号を発生し、該ストローブ
信号をそれぞれのラッチ回路に対して出力する通電時間
発生回路と、（ｆ）各シフトレジスタのｍ個のビットデ
ータのうち、第ｉ（ｉ＝１，２，…，ｍ）番目のビット
位置のオン・オフ状態を他のビットデータと異ならせ、
第ｉ番目のビット位置に対応する発熱体のみを前記スト
ローブ信号のパルス幅だけ通電する手段と、（ｇ）前記
ビット位置のｉの値を順次更新する手段を有することを
特徴とする階調記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025292A JPH05309862A (ja) | 1992-05-13 | 1992-05-13 | 階調記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025292A JPH05309862A (ja) | 1992-05-13 | 1992-05-13 | 階調記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05309862A true JPH05309862A (ja) | 1993-11-22 |
Family
ID=14781599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12025292A Withdrawn JPH05309862A (ja) | 1992-05-13 | 1992-05-13 | 階調記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05309862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7286148B2 (en) | 2004-02-10 | 2007-10-23 | Seiko Epson Corporation | Line head and image forming apparatus incorporating the same |
-
1992
- 1992-05-13 JP JP12025292A patent/JPH05309862A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7286148B2 (en) | 2004-02-10 | 2007-10-23 | Seiko Epson Corporation | Line head and image forming apparatus incorporating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4071849A (en) | System for printing images having a half tone | |
| JPS6371373A (ja) | ドライバｉｃ及び記録ヘツド | |
| JPS6036397B2 (ja) | 熱記録装置 | |
| KR920018608A (ko) | 화상처리장치 | |
| JPS5948169A (ja) | サ−マルヘツド駆動制御装置 | |
| US4663734A (en) | Print pulse controller for a termal printhead | |
| EP0211640B1 (en) | Thermal printing system | |
| JPS62164568A (ja) | サ−マルヘツドの温度補正方式 | |
| JPH05309862A (ja) | 階調記録装置 | |
| US5528275A (en) | Gradational printing method | |
| JP3357972B2 (ja) | 熱転写ラインプリンタ用データｄｍａ転送回路 | |
| JP2589858B2 (ja) | サーマルヘッドの発熱体制御方法 | |
| JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
| JPS61172479A (ja) | 感熱記録装置 | |
| JPS58201464A (ja) | フアクシミリ装置の感熱記録方式 | |
| JPS6313390B2 (ja) | ||
| US7224377B1 (en) | Thermal print head modulation using additive complements | |
| JP2721150B2 (ja) | 感熱記録装置 | |
| JPH09174892A (ja) | 記録媒体処理装置 | |
| JPH0717070A (ja) | 多階調記録装置 | |
| JPH0550643A (ja) | プリンタ装置 | |
| JPH0245174A (ja) | プリンタ | |
| KR100194034B1 (ko) | 열전사 기록방식에서의 계조제어 방법 및 회로 | |
| JPH0822603B2 (ja) | 感熱記録装置 | |
| JPS61117970A (ja) | 画像デ−タ記憶メモリの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |