JPH0717070A - 多階調記録装置 - Google Patents
多階調記録装置Info
- Publication number
- JPH0717070A JPH0717070A JP5238687A JP23868793A JPH0717070A JP H0717070 A JPH0717070 A JP H0717070A JP 5238687 A JP5238687 A JP 5238687A JP 23868793 A JP23868793 A JP 23868793A JP H0717070 A JPH0717070 A JP H0717070A
- Authority
- JP
- Japan
- Prior art keywords
- energization
- data
- thermal head
- time
- scale
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Color, Gradation (AREA)
Abstract
(57)【要約】
【目的】 多階調のプリントを行う場合の通電データの
転送回数を削減して、プリント時間を大幅に短縮する。 【構成】 通電量に応じた多階調の記録を行う記録手段
と、記録手段への通電時間を制御することで多階調記録
を行う階調記録制御回路とを具備し、階調記録制御回路
は、１／２単位の通電時間に継続して１単位の通電時間
を制御することで多階調記録を行う。
転送回数を削減して、プリント時間を大幅に短縮する。 【構成】 通電量に応じた多階調の記録を行う記録手段
と、記録手段への通電時間を制御することで多階調記録
を行う階調記録制御回路とを具備し、階調記録制御回路
は、１／２単位の通電時間に継続して１単位の通電時間
を制御することで多階調記録を行う。
Description
【０００１】
【産業上の利用分野】本発明は、サーマルヘッド等の通
電量に応じた多階調の記録を行う記録手段を有する多階
調記録装置に関する。
電量に応じた多階調の記録を行う記録手段を有する多階
調記録装置に関する。
【０００２】
【従来の技術】従来のライン型サーマルヘッドを用いた
画像記録装置、例えば階調を有する電気的画像信号から
ハードコピーを得るプリンタでは、ライン状に１列に並
んだ発熱抵抗体を持つライン型サーマルヘッドの上に熱
転写性記録材料を重ね、入力する画像信号に基づいて所
定の発熱抵抗体のみを選択的に通電発熱させ、この熱に
よって染料を記録材に転写して記録材上に１ライン分の
印字を行うようにしている。１ライン分の印字の後に、
サーマルヘッドまたは記録材を相対的に移動させること
により、各ラインの印字を順次行って２次元画像を形成
する。
画像記録装置、例えば階調を有する電気的画像信号から
ハードコピーを得るプリンタでは、ライン状に１列に並
んだ発熱抵抗体を持つライン型サーマルヘッドの上に熱
転写性記録材料を重ね、入力する画像信号に基づいて所
定の発熱抵抗体のみを選択的に通電発熱させ、この熱に
よって染料を記録材に転写して記録材上に１ライン分の
印字を行うようにしている。１ライン分の印字の後に、
サーマルヘッドまたは記録材を相対的に移動させること
により、各ラインの印字を順次行って２次元画像を形成
する。
【０００３】また、例えば昇華性染料を用いた昇華型プ
リンタにおいては、記録画素ごとの印字濃度、すなわち
転写される染料の量を制御することにより多階調記録が
行われる。転写される染料の量の制御は、通常発熱抵抗
体を通電する時間を制御することで達成される。
リンタにおいては、記録画素ごとの印字濃度、すなわち
転写される染料の量を制御することにより多階調記録が
行われる。転写される染料の量の制御は、通常発熱抵抗
体を通電する時間を制御することで達成される。
【０００４】以下、多階調記録をする場合の従来のサー
マルヘッド駆動方法を説明する。ここでは説明を明確に
するために、サーマルヘッド上に１列に並んだ発熱抵抗
体の数を４個とし、再現すべき階調数を全く印字しない
場合を含めて４段階とする。
マルヘッド駆動方法を説明する。ここでは説明を明確に
するために、サーマルヘッド上に１列に並んだ発熱抵抗
体の数を４個とし、再現すべき階調数を全く印字しない
場合を含めて４段階とする。
【０００５】図３にサーマルヘッドの構成例を示す。サ
ーマルヘッド１には発熱抵抗体Ｄ１〜Ｄ４が１列に設け
られており、これらの一方の端子はまとめて電源端子に
接続され、他方の端子はそれぞれ対応するＮＡＮＤゲー
ト回路Ｇ１〜Ｇ４の出力端子に接続されている。
ーマルヘッド１には発熱抵抗体Ｄ１〜Ｄ４が１列に設け
られており、これらの一方の端子はまとめて電源端子に
接続され、他方の端子はそれぞれ対応するＮＡＮＤゲー
ト回路Ｇ１〜Ｇ４の出力端子に接続されている。
【０００６】シフトレジスタ２は、データ入力とクロッ
ク入力を持つシリアル入力・パラレル出力の４段シフト
レジスタで、クロック信号の立ち上がりでデータを入力
する。ラッチ回路３は、４ピットのラッチでシフトレジ
スタ２の出力をラッチ信号の立ち上がりでラッチする。
ラッチ回路３のラッチ出力とストロープ入力が両方とも
「１」の時に、発熱抵抗体Ｄ１〜Ｄ４に通電され発熱抵
抗体Ｄ１〜Ｄ４が発熱する。
ク入力を持つシリアル入力・パラレル出力の４段シフト
レジスタで、クロック信号の立ち上がりでデータを入力
する。ラッチ回路３は、４ピットのラッチでシフトレジ
スタ２の出力をラッチ信号の立ち上がりでラッチする。
ラッチ回路３のラッチ出力とストロープ入力が両方とも
「１」の時に、発熱抵抗体Ｄ１〜Ｄ４に通電され発熱抵
抗体Ｄ１〜Ｄ４が発熱する。
【０００７】図４に、従来から知られている熱転写式プ
リンタの多階調記録装置の例をブロック結線図で示す。
リンタの多階調記録装置の例をブロック結線図で示す。
【０００８】図４において、サーマルヘッド１は図３に
示すサーマルヘッド１と同様に構成される。通電回数カ
ウンタ４はバイナリカウンタであり、現在の通電回数を
バイナリでコンパレータ７に出力する。ＲＡＭ５はラン
ダムアクセスメモリであり、サーマルヘッド１の発熱抵
抗体Ｄ１〜Ｄ４の各々を何回通電するかを決定する通電
回数データをバイナリで格納する。アドレスカウンタ６
はバイナリカウンタであり、ＲＡＭ５のアドレス信号を
バイナリで発生してＲＡＭ５に供給する。
示すサーマルヘッド１と同様に構成される。通電回数カ
ウンタ４はバイナリカウンタであり、現在の通電回数を
バイナリでコンパレータ７に出力する。ＲＡＭ５はラン
ダムアクセスメモリであり、サーマルヘッド１の発熱抵
抗体Ｄ１〜Ｄ４の各々を何回通電するかを決定する通電
回数データをバイナリで格納する。アドレスカウンタ６
はバイナリカウンタであり、ＲＡＭ５のアドレス信号を
バイナリで発生してＲＡＭ５に供給する。
【０００９】コンパレータ７は、ＲＡＭ５から供給され
る発熱抵抗体Ｄ１〜Ｄ４の通電回数データと通電回数カ
ウンタ４のカウント値とを比較し、通電回数データが通
電回数カウント値より大きければ「１」を出力し、それ
以外の時は「０」を通電データとしてサーマルヘッド１
に出力する。
る発熱抵抗体Ｄ１〜Ｄ４の通電回数データと通電回数カ
ウンタ４のカウント値とを比較し、通電回数データが通
電回数カウント値より大きければ「１」を出力し、それ
以外の時は「０」を通電データとしてサーマルヘッド１
に出力する。
【００１０】ストロープ信号発生器８は、例えばリトリ
ガ禁止のワンショットパルス発生器等で構成され、ラッ
チ信号の立ち上がりエッヂをトリガとしてストロープ信
号を発生する。
ガ禁止のワンショットパルス発生器等で構成され、ラッ
チ信号の立ち上がりエッヂをトリガとしてストロープ信
号を発生する。
【００１１】以下、図４に示す多階調記録装置の動作に
ついて、図５と共に説明する。図５は、表１に示す通電
回数データがＲＡＭ５に格納されている場合の、通電デ
ータ、クロック信号、ラッチ信号、ストローブ信号、発
熱抵抗体Ｄ１〜Ｄ４の動作タイミングを示すタイミング
チャートである。
ついて、図５と共に説明する。図５は、表１に示す通電
回数データがＲＡＭ５に格納されている場合の、通電デ
ータ、クロック信号、ラッチ信号、ストローブ信号、発
熱抵抗体Ｄ１〜Ｄ４の動作タイミングを示すタイミング
チャートである。
【００１２】図４において、ＲＡＭ５はサーマルヘッド
１の発熱抵抗体Ｄ１〜Ｄ４の通電回数データを０番地か
ら順に格納する。ＲＡＭ５にデータを格納後、アドレス
カウンタ６と通電回数カウンタ４を「０」にリセットす
る。ＲＡＭ５のアドレスは「０」となり、ＲＡＭ５から
は発熱抵抗体Ｄ１の通電回数データが出力される。出力
された通電回数データはコンパレータ７で通電回数カウ
ンタ４のカウント値、すなわち「０」と比較され、通電
回数データが通電回数カウント値「０」より大きければ
発熱抵抗体Ｄ１を通電するために「１」が出力され、そ
れ以外の時は「０」がサーマルヘッド１のシフトレジス
タ２に出力される。すなわちコンパレータ７からは、発
熱抵抗体Ｄ１の１回目の通電データが出力され、クロッ
ク信号の立ち上がりでサーマルヘッド１（シフトレジス
タ２）へ入力される。
１の発熱抵抗体Ｄ１〜Ｄ４の通電回数データを０番地か
ら順に格納する。ＲＡＭ５にデータを格納後、アドレス
カウンタ６と通電回数カウンタ４を「０」にリセットす
る。ＲＡＭ５のアドレスは「０」となり、ＲＡＭ５から
は発熱抵抗体Ｄ１の通電回数データが出力される。出力
された通電回数データはコンパレータ７で通電回数カウ
ンタ４のカウント値、すなわち「０」と比較され、通電
回数データが通電回数カウント値「０」より大きければ
発熱抵抗体Ｄ１を通電するために「１」が出力され、そ
れ以外の時は「０」がサーマルヘッド１のシフトレジス
タ２に出力される。すなわちコンパレータ７からは、発
熱抵抗体Ｄ１の１回目の通電データが出力され、クロッ
ク信号の立ち上がりでサーマルヘッド１（シフトレジス
タ２）へ入力される。
【００１３】次に、アドレスカウンタ６を１カウントア
ップする。ＲＡＭ５のアドレスは「１」となりＲＡＭ５
からは発熱抵抗体Ｄ２の通電回数データが出力される。
このとき、コンパレータ７からは発熱抵抗体Ｄ２の１回
目の通電データが出力され、クロック信号の立ち上がり
でサーマルヘッド１（シフトレジスタ２）へ入力され
る。同様な動作を発熱抵抗体の数、本例では４回繰り返
すことによりすべての発熱抵抗体Ｄ１〜Ｄ４に対する１
回目の通電データがサーマルヘッド１（シフトレジスタ
２）内に入力される。その後、ラッチ信号をサーマルヘ
ッド１に出力することにより、サーマルヘッド１内のシ
フトレジスタ２のデータをラッチ回路３でラッチし、同
時にストローブ信号発生器８からストローブ信号を出力
して、発熱抵抗体Ｄ１〜Ｄ４を通電させ、１回目の発熱
が開始される。ここで第１階調目の印字が始まる。
ップする。ＲＡＭ５のアドレスは「１」となりＲＡＭ５
からは発熱抵抗体Ｄ２の通電回数データが出力される。
このとき、コンパレータ７からは発熱抵抗体Ｄ２の１回
目の通電データが出力され、クロック信号の立ち上がり
でサーマルヘッド１（シフトレジスタ２）へ入力され
る。同様な動作を発熱抵抗体の数、本例では４回繰り返
すことによりすべての発熱抵抗体Ｄ１〜Ｄ４に対する１
回目の通電データがサーマルヘッド１（シフトレジスタ
２）内に入力される。その後、ラッチ信号をサーマルヘ
ッド１に出力することにより、サーマルヘッド１内のシ
フトレジスタ２のデータをラッチ回路３でラッチし、同
時にストローブ信号発生器８からストローブ信号を出力
して、発熱抵抗体Ｄ１〜Ｄ４を通電させ、１回目の発熱
が開始される。ここで第１階調目の印字が始まる。
【００１４】次に、通電回数カウンタ４を１カウントア
ップしてアドレスカウンタ６を「０」にリセットする。
ＲＡＭ５のアドレスは「０」となり、ＲＡＭ５からは発
熱抵抗体Ｄ１の通電回数データが出力され、コンパレー
タ７からは発熱抵抗体Ｄ１の２回目の通電データが出力
され、クロック信号の立ち上がりでサーマルヘッド１
（シフトレジスタ２）へ入力される。次に、アドレスカ
ウンタ６を１カウントアップする。ＲＡＭ５のアドレス
は「１」となり、ＲＡＭ５からは発熱抵抗体Ｄ２の通電
回数データが出力され、コンパレータ７からは発熱抵抗
体Ｄ２の２回目の通電データが出力され、クロック信号
の立ち上がりでサーマルヘッド１へ入力される。同様な
動作を本例では４回繰り返すことにより、すべての発熱
抵抗体Ｄ１〜Ｄ４に対する２回目の通電データがサーマ
ルヘッド１内に入力される。その後ラッチ信号を入力す
ることにより、サーマルヘッド１内のシフトレジスタ２
のデータをラッチ回路３でラッチし、発熱抵抗体Ｄ１〜
Ｄ４を通電させ２回目の通電をさせる。ここで第１階調
の印字が終わり、第２階調の印字が始まる。
ップしてアドレスカウンタ６を「０」にリセットする。
ＲＡＭ５のアドレスは「０」となり、ＲＡＭ５からは発
熱抵抗体Ｄ１の通電回数データが出力され、コンパレー
タ７からは発熱抵抗体Ｄ１の２回目の通電データが出力
され、クロック信号の立ち上がりでサーマルヘッド１
（シフトレジスタ２）へ入力される。次に、アドレスカ
ウンタ６を１カウントアップする。ＲＡＭ５のアドレス
は「１」となり、ＲＡＭ５からは発熱抵抗体Ｄ２の通電
回数データが出力され、コンパレータ７からは発熱抵抗
体Ｄ２の２回目の通電データが出力され、クロック信号
の立ち上がりでサーマルヘッド１へ入力される。同様な
動作を本例では４回繰り返すことにより、すべての発熱
抵抗体Ｄ１〜Ｄ４に対する２回目の通電データがサーマ
ルヘッド１内に入力される。その後ラッチ信号を入力す
ることにより、サーマルヘッド１内のシフトレジスタ２
のデータをラッチ回路３でラッチし、発熱抵抗体Ｄ１〜
Ｄ４を通電させ２回目の通電をさせる。ここで第１階調
の印字が終わり、第２階調の印字が始まる。
【００１５】同様な動作を（階調数−１）回、本例では
３回繰り返すことにより全ての発熱抵抗体Ｄ１〜Ｄ４に
は３回通電データが入力され通電され、結果として通電
回数データと等しい回数連続して通電する。すなわち各
発熱抵抗体Ｄ１〜Ｄ４は全く通電しない場合も含めると
４段階の通電時間制御が行われ、４階調の記録が得られ
る。
３回繰り返すことにより全ての発熱抵抗体Ｄ１〜Ｄ４に
は３回通電データが入力され通電され、結果として通電
回数データと等しい回数連続して通電する。すなわち各
発熱抵抗体Ｄ１〜Ｄ４は全く通電しない場合も含めると
４段階の通電時間制御が行われ、４階調の記録が得られ
る。
【００１６】
【発明が解決しようとする課題】高品質のプリント画像
を得るためには、階調数を多くする必要がある。例えば
写真並の階調を得るためには２５６階調程度必要であ
る。階調数の多いプリントを行うためには多段階の通電
時間制御を行う必通があり、通電回数が多くなり、サー
マルヘッドへの通電データの転送回数が多くなる。
を得るためには、階調数を多くする必要がある。例えば
写真並の階調を得るためには２５６階調程度必要であ
る。階調数の多いプリントを行うためには多段階の通電
時間制御を行う必通があり、通電回数が多くなり、サー
マルヘッドへの通電データの転送回数が多くなる。
【００１７】上述した従来の多階調記録装置では、１ラ
イン印字期間中に通電データをサーマルヘッドへ（階調
数−１）回転送しなければならなず、多階調のプリント
を行う場合にプリント時間が長くなるという問題点があ
る。
イン印字期間中に通電データをサーマルヘッドへ（階調
数−１）回転送しなければならなず、多階調のプリント
を行う場合にプリント時間が長くなるという問題点があ
る。
【００１８】本発明は、上記の問題点に鑑みてなされた
もので、多階調のプリントを行う場合の通電データの転
送回数を削減して、プリント時間を短くすることを目的
とする。
もので、多階調のプリントを行う場合の通電データの転
送回数を削減して、プリント時間を短くすることを目的
とする。
【００１９】
【課題を解決するための手段】この目的を達成するため
に、本発明による多階調記録装置は、通電量に応じた多
階調の記録を行う記録手段と、記録手段への通電時間を
制御することで多階調記録を行う階調記録制御回路とを
具備し、階調記録制御回路は、１／２単位の通電時間に
継続して１単位の通電時間を制御することで多階調記録
を行うように構成されている。
に、本発明による多階調記録装置は、通電量に応じた多
階調の記録を行う記録手段と、記録手段への通電時間を
制御することで多階調記録を行う階調記録制御回路とを
具備し、階調記録制御回路は、１／２単位の通電時間に
継続して１単位の通電時間を制御することで多階調記録
を行うように構成されている。
【００２０】
【作用】上記構成の多階調記録装置においては、階調記
録制御回路が、１／２単位の通電時間に継続して１単位
の通電時間を制御するようにしたので、転送回数を従来
の約１／２に削減してプリント時間を短くすることが可
能となる。
録制御回路が、１／２単位の通電時間に継続して１単位
の通電時間を制御するようにしたので、転送回数を従来
の約１／２に削減してプリント時間を短くすることが可
能となる。
【００２１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００２２】図１は、本発明による多階調記録装置の一
実施例を示すブロック結線図である。ここでは説明を明
確にするために、サーマルヘッド上に１列に並んだ発熱
抵抗体の数を４個とし、再現すベき階調数を４段階とし
て説明する。
実施例を示すブロック結線図である。ここでは説明を明
確にするために、サーマルヘッド上に１列に並んだ発熱
抵抗体の数を４個とし、再現すベき階調数を４段階とし
て説明する。
【００２３】図１において、サーマルヘッド１は図３と
同様のサーマルヘッド１で構成される。通電回数カウン
タ４はバイナリカウンタであり、現在の通電回数をバイ
ナリで出力する。ＲＡＭ５はランダムアクセスメモリで
あり、サーマルヘッド１の発熱抵抗体Ｄ１〜Ｄ４の各々
を何回通電するかを決定する通電回数データをバイナリ
で格納（書込み）する。アドレスカウンタ６はバイナリ
カウンタであり、ＲＡＭ５のアドレスをバイナリで発生
する。
同様のサーマルヘッド１で構成される。通電回数カウン
タ４はバイナリカウンタであり、現在の通電回数をバイ
ナリで出力する。ＲＡＭ５はランダムアクセスメモリで
あり、サーマルヘッド１の発熱抵抗体Ｄ１〜Ｄ４の各々
を何回通電するかを決定する通電回数データをバイナリ
で格納（書込み）する。アドレスカウンタ６はバイナリ
カウンタであり、ＲＡＭ５のアドレスをバイナリで発生
する。
【００２４】コンパレータ７は通電回数データの最下位
ビット（ＬＳＢ）以外の上位ビットと通電回数カウント
値を比較し通電回数データの最下位ビット（ＬＳＢ）以
外の上位ビットのデータが通電回数カウンタ４のカウン
ト値より大きければ「１」を出力し、それ以外の時は
「０」を出力する。ＯＲゲート９は通電回数カウンタ４
のカウント値が「０」の場合に「０」を出力し、それ以
外の場合に「１」を出力する。
ビット（ＬＳＢ）以外の上位ビットと通電回数カウント
値を比較し通電回数データの最下位ビット（ＬＳＢ）以
外の上位ビットのデータが通電回数カウンタ４のカウン
ト値より大きければ「１」を出力し、それ以外の時は
「０」を出力する。ＯＲゲート９は通電回数カウンタ４
のカウント値が「０」の場合に「０」を出力し、それ以
外の場合に「１」を出力する。
【００２５】セレクタ１０は、２入力１出力のセレクタ
であり、ＯＲゲート９の出力をセレクト信号として、Ｏ
Ｒゲート９の出力が「１」の場合にコンパレータ７の出
力を選択してサーマルヘッド１に出力し、「０」の場合
に通電回数データの最下位ビット（ＬＳＢ）を選択して
サーマルヘッド１の通電データＡとして出力する。遅延
パルス発生器１１は、例えばリトリガ禁止のワンショッ
トパルス発生器等で構成され、ラッチ信号Ｃの立ち上が
りエッヂをトリガとして、ラッチ信号Ｃの間隔ＴＬの約
１／２のパルス幅の論理「０」のパルス信号を発生する
（図２参照）。
であり、ＯＲゲート９の出力をセレクト信号として、Ｏ
Ｒゲート９の出力が「１」の場合にコンパレータ７の出
力を選択してサーマルヘッド１に出力し、「０」の場合
に通電回数データの最下位ビット（ＬＳＢ）を選択して
サーマルヘッド１の通電データＡとして出力する。遅延
パルス発生器１１は、例えばリトリガ禁止のワンショッ
トパルス発生器等で構成され、ラッチ信号Ｃの立ち上が
りエッヂをトリガとして、ラッチ信号Ｃの間隔ＴＬの約
１／２のパルス幅の論理「０」のパルス信号を発生する
（図２参照）。
【００２６】ストローブ信号発生器８は、例えばリトリ
ガ禁止のワンショットパルス発生器等で構成され、遅延
パルス発生器１１の出力パルスＤの立ち上がりエッヂを
トリガとしてストローブ信号Ｅを発生する。
ガ禁止のワンショットパルス発生器等で構成され、遅延
パルス発生器１１の出力パルスＤの立ち上がりエッヂを
トリガとしてストローブ信号Ｅを発生する。
【００２７】以下、本発明による多階調記録装置の動作
について、図２と共に説明する。図２は、表１に示す通
電回数データがＲＡＭ５に格納されている場合の、通電
データＡ、クロック信号Ｂ、ラッチ信号Ｃ、ストローブ
信号Ｅ、発熱抵抗体Ｄ１〜Ｄ４の動作タイミングを示す
タイミングチャートである。
について、図２と共に説明する。図２は、表１に示す通
電回数データがＲＡＭ５に格納されている場合の、通電
データＡ、クロック信号Ｂ、ラッチ信号Ｃ、ストローブ
信号Ｅ、発熱抵抗体Ｄ１〜Ｄ４の動作タイミングを示す
タイミングチャートである。
【００２８】ＲＡＭ５にデータを格納後、アドレスカウ
ンタ６と通電回数カウンタ４を「０」にリセットする。
ＲＡＭ５のアドレスは「０」となり、ＲＡＭ５からは発
熱抵抗体Ｄ１の通電回数データが出力（読出し）され
る。通電回数データの最下位ビット（ＬＳＢ）以外の上
位ビットはコンパレータ７に入力され、最下位ビット
（ＬＳＢ）はセレクタ１０の片方の入力に入力される。
またセレクタ１０のもう一方の入力には、発熱抵抗体Ｄ
１の通電回数データの最下位ビット（ＬＳＢ）が入力さ
れる。ここで、通電回数カウンタ４のカウント値が
「０」なので、ＯＲゲート９の出力が「０」になり、セ
レクタ１０で発熱抵抗体Ｄ１の通電回数データの最下位
ビット（ＬＳＢ）が選択されてサーマルヘッド１に出力
される。結果として発熱抵抗体Ｄ１の１回目の通電デー
タＡ（図２では「０」）として、通電回数データの最下
位ビット（ＬＳＢ）が出力され、クロック信号Ｂの立ち
上がりでサーマルヘッド１へ入力される。
ンタ６と通電回数カウンタ４を「０」にリセットする。
ＲＡＭ５のアドレスは「０」となり、ＲＡＭ５からは発
熱抵抗体Ｄ１の通電回数データが出力（読出し）され
る。通電回数データの最下位ビット（ＬＳＢ）以外の上
位ビットはコンパレータ７に入力され、最下位ビット
（ＬＳＢ）はセレクタ１０の片方の入力に入力される。
またセレクタ１０のもう一方の入力には、発熱抵抗体Ｄ
１の通電回数データの最下位ビット（ＬＳＢ）が入力さ
れる。ここで、通電回数カウンタ４のカウント値が
「０」なので、ＯＲゲート９の出力が「０」になり、セ
レクタ１０で発熱抵抗体Ｄ１の通電回数データの最下位
ビット（ＬＳＢ）が選択されてサーマルヘッド１に出力
される。結果として発熱抵抗体Ｄ１の１回目の通電デー
タＡ（図２では「０」）として、通電回数データの最下
位ビット（ＬＳＢ）が出力され、クロック信号Ｂの立ち
上がりでサーマルヘッド１へ入力される。
【００２９】次に、アドレスカウンタ６を１カウントア
ップする。ＲＡＭ５のアドレスは「１」となりＲＡＭ５
からは発熱抵抗体Ｄ２の通電回数データが出力され、セ
レクタ１０からは発熱抵抗体Ｄ２の１回目の通電データ
Ａ（図２では「１」）の最下位ビット（ＬＳＢ）が出力
され、クロック信号Ｂの立ち上がりでサーマルヘッド１
−へ入力される。同様な動作を発熱抵抗体の数、本例で
は４回繰り返すことによりすべての発熱抵抗体Ｄ１〜Ｄ
４に対する１回目の通電データＡ（図２では「０１０
１」）がサーマルヘッド１内に入力される。その後、ラ
ッチ信号Ｃを入力することによりサーマルヘッド１内の
ラッチ回路３がシフトレジスタ２のデータをラッチす
る。
ップする。ＲＡＭ５のアドレスは「１」となりＲＡＭ５
からは発熱抵抗体Ｄ２の通電回数データが出力され、セ
レクタ１０からは発熱抵抗体Ｄ２の１回目の通電データ
Ａ（図２では「１」）の最下位ビット（ＬＳＢ）が出力
され、クロック信号Ｂの立ち上がりでサーマルヘッド１
−へ入力される。同様な動作を発熱抵抗体の数、本例で
は４回繰り返すことによりすべての発熱抵抗体Ｄ１〜Ｄ
４に対する１回目の通電データＡ（図２では「０１０
１」）がサーマルヘッド１内に入力される。その後、ラ
ッチ信号Ｃを入力することによりサーマルヘッド１内の
ラッチ回路３がシフトレジスタ２のデータをラッチす
る。
【００３０】１回目の通電データＡをラッチ後、２回目
の通電データＡのサーマルヘッド１内のシフトレジスタ
２への転送を開始する。まず通電回数カウンタ４を１カ
ウントアップし、アドレスカウンタ６を「０」にリセッ
トする。ＲＡＭ５のアドレスは「１」となり、ＲＡＭ５
からは発熱抵抗体Ｄ１の通電回数データが出力される。
通電回数データの最下位ビット（ＬＳＢ）以外の上位ビ
ットはコンパレータ７に入力され、最下位ビット（ＬＳ
Ｂ）はセレクタ１０の片方の入力に入力される。通電回
数データの上位ビットはコンパレータ７で通電回数カウ
ンタ４のカウント値、すなわち「０」と比較される。
の通電データＡのサーマルヘッド１内のシフトレジスタ
２への転送を開始する。まず通電回数カウンタ４を１カ
ウントアップし、アドレスカウンタ６を「０」にリセッ
トする。ＲＡＭ５のアドレスは「１」となり、ＲＡＭ５
からは発熱抵抗体Ｄ１の通電回数データが出力される。
通電回数データの最下位ビット（ＬＳＢ）以外の上位ビ
ットはコンパレータ７に入力され、最下位ビット（ＬＳ
Ｂ）はセレクタ１０の片方の入力に入力される。通電回
数データの上位ビットはコンパレータ７で通電回数カウ
ンタ４のカウント値、すなわち「０」と比較される。
【００３１】コンパレータ７では、通電回数データの上
位ビットが通電回数カウント値「１」より大きければ
「１」が出力され、それ以外の時は「０」が出力され
る。またセレクタ１０のもう一方の入力には、発熱抵抗
体Ｄ１の通電回数データの最下位ビット（ＬＳＢ）が入
力される。ここで、通電回数カウンタ４のカウント値が
「０」でないので、０Ｒゲート９の出力が「１」にな
り、セレクタ１０でコンパレータ７の出力が選択されて
サーマルヘッド１に出力される。結果として発熱抵抗体
Ｄ１の２回目の通電データＡ（図２では「０」）とし
て、通電回数データの上位ビットと通電回数カウント値
との比較結果が出力され、クロック信号Ｂの立ち上がり
でサーマルヘッド１へ入力される。
位ビットが通電回数カウント値「１」より大きければ
「１」が出力され、それ以外の時は「０」が出力され
る。またセレクタ１０のもう一方の入力には、発熱抵抗
体Ｄ１の通電回数データの最下位ビット（ＬＳＢ）が入
力される。ここで、通電回数カウンタ４のカウント値が
「０」でないので、０Ｒゲート９の出力が「１」にな
り、セレクタ１０でコンパレータ７の出力が選択されて
サーマルヘッド１に出力される。結果として発熱抵抗体
Ｄ１の２回目の通電データＡ（図２では「０」）とし
て、通電回数データの上位ビットと通電回数カウント値
との比較結果が出力され、クロック信号Ｂの立ち上がり
でサーマルヘッド１へ入力される。
【００３２】次に、アドレスカウンタ６を１カウントア
ップする。ＲＡＭ５のアドレスは「１」となり、ＲＡＭ
５からは発熱抵抗体Ｄ２の通電回数データが出力され、
セレクタ１０からは通電回数データの上位ビットと通電
回数カウンタ値との比較結果が出力され、クロック信号
Ｂの立ち上がりでサーマルヘッド１へ入力される。同様
な動作を発熱抵抗体の数、本例では４回繰り返すことに
よりすべての発熱抵抗体Ｄ１〜Ｄ４に対する２回目の通
電データＡ（図２では「００１１」）がサーマルヘッド
１内に入力される。その後、ラッチ信号Ｃを入力するこ
とによりサーマルヘッド１内のラッチ回路３がシフトレ
ジスタ２のデータをラッチする。
ップする。ＲＡＭ５のアドレスは「１」となり、ＲＡＭ
５からは発熱抵抗体Ｄ２の通電回数データが出力され、
セレクタ１０からは通電回数データの上位ビットと通電
回数カウンタ値との比較結果が出力され、クロック信号
Ｂの立ち上がりでサーマルヘッド１へ入力される。同様
な動作を発熱抵抗体の数、本例では４回繰り返すことに
よりすべての発熱抵抗体Ｄ１〜Ｄ４に対する２回目の通
電データＡ（図２では「００１１」）がサーマルヘッド
１内に入力される。その後、ラッチ信号Ｃを入力するこ
とによりサーマルヘッド１内のラッチ回路３がシフトレ
ジスタ２のデータをラッチする。
【００３３】一方、上述した通電データＡの転送と同時
にストローブ信号Ｅによりサーマルヘッドの通電制御が
行われる。まず１回目の通電データＡ（図２では「０１
０１」）の出力後、論理「０」のパルス信号Ｄが、ラッ
チ信号Ｃの立ち上がりエッヂの入力により遅延パルス発
生器１１からストローブ信号発生器８に出力され、ラッ
チ信号Ｃの間隔ＴＬの１／２であるＴＬ／２時間程度が
経過した後に、「０」から「１」に戻り、ストローブ信
号発生器８にパルス信号Ｄの立ち上がりエッヂが入力さ
れる。
にストローブ信号Ｅによりサーマルヘッドの通電制御が
行われる。まず１回目の通電データＡ（図２では「０１
０１」）の出力後、論理「０」のパルス信号Ｄが、ラッ
チ信号Ｃの立ち上がりエッヂの入力により遅延パルス発
生器１１からストローブ信号発生器８に出力され、ラッ
チ信号Ｃの間隔ＴＬの１／２であるＴＬ／２時間程度が
経過した後に、「０」から「１」に戻り、ストローブ信
号発生器８にパルス信号Ｄの立ち上がりエッヂが入力さ
れる。
【００３４】ストローブ信号発生器８はストローブ信号
Ｅを「１」にし、最後の通電データＡ（図２では「００
１１」）のラッチ後ＴＬ時間経過してから「０」に戻
す。したがって１回目の通電データＡ（図２では「０１
０１」）の通電時間は約ＴＬ／２時間となり、２回目以
降の通電データＡ（図２では「００１１」）の通電時間
はＴＬ時間となり、１回目の通電時間は２回目以降の通
電時間の約半分になる。
Ｅを「１」にし、最後の通電データＡ（図２では「００
１１」）のラッチ後ＴＬ時間経過してから「０」に戻
す。したがって１回目の通電データＡ（図２では「０１
０１」）の通電時間は約ＴＬ／２時間となり、２回目以
降の通電データＡ（図２では「００１１」）の通電時間
はＴＬ時間となり、１回目の通電時間は２回目以降の通
電時間の約半分になる。
【００３５】以上で説明したように、本発明による多階
調記録装置では、階調を従来の階調単位の１／２単位毎
に設定し、１／２単位の端数に相当する量（例えば４．
５のうちの０．５）を通電時間の最初に送った後に、継
続して残りの１単位毎の量（例えば４．５のうちの４．
０）を通電するように制御している。これは、階調数が
２倍になったにも拘らず、階調データの転送回数が従来
とほぼ同じ回数であることを意味する。これを従来例と
比較すると、以下のようになる。
調記録装置では、階調を従来の階調単位の１／２単位毎
に設定し、１／２単位の端数に相当する量（例えば４．
５のうちの０．５）を通電時間の最初に送った後に、継
続して残りの１単位毎の量（例えば４．５のうちの４．
０）を通電するように制御している。これは、階調数が
２倍になったにも拘らず、階調データの転送回数が従来
とほぼ同じ回数であることを意味する。これを従来例と
比較すると、以下のようになる。
【００３６】即ち、本発明では、階調数と１ラインあた
りの印字期間中の通電データＡの転送回数の関係は式１
のようになる。 通電データＡの転送回数 ＝ 階調数 ／ ２ ・・・（１）
りの印字期間中の通電データＡの転送回数の関係は式１
のようになる。 通電データＡの転送回数 ＝ 階調数 ／ ２ ・・・（１）
【００３７】一方、従来例では式２のようになる。 通電データＡの転送回数 ＝ 階調数 − １ ・・・（２）
【００３８】このため、例えば２５６階調の通電データ
Ａの転送回数が、本発明では１２８回であるのに対し
て、従来の場合は２５５回である。即ち、転送回数を従
来の約１／２に削減してプリント時間を短くすることが
可能となる。
Ａの転送回数が、本発明では１２８回であるのに対し
て、従来の場合は２５５回である。即ち、転送回数を従
来の約１／２に削減してプリント時間を短くすることが
可能となる。
【００３９】以上、本発明を実施例により説明したが、
本発明の技術的思想によれば、種々の変形が可能であ
る。例えば、上述した実施例においては、階調数を２ビ
ット４階調として説明したが、これを８ビット２５６階
調とすることも、勿論可能である。図１に（７）または
（８）で示した数は、この８ビット２５６階調とした場
合の回線数である。なお、実施例で説明した２ビット４
階調の場合は、ＯＲゲート９の入力回線数は１になるの
で、ＯＲゲート９を省略して通電回数カウンタ４の出力
をセレクト信号としてセレクタ１０に直ちに供給するよ
うにできる。
本発明の技術的思想によれば、種々の変形が可能であ
る。例えば、上述した実施例においては、階調数を２ビ
ット４階調として説明したが、これを８ビット２５６階
調とすることも、勿論可能である。図１に（７）または
（８）で示した数は、この８ビット２５６階調とした場
合の回線数である。なお、実施例で説明した２ビット４
階調の場合は、ＯＲゲート９の入力回線数は１になるの
で、ＯＲゲート９を省略して通電回数カウンタ４の出力
をセレクト信号としてセレクタ１０に直ちに供給するよ
うにできる。
【００４０】また、実施例においては、サーマルヘッド
の発熱量を制御するサーマルプリンタを例として説明し
たが、レーザービームの照射量を制御するレーザープリ
ンタに本発明を適用することもできる。
の発熱量を制御するサーマルプリンタを例として説明し
たが、レーザービームの照射量を制御するレーザープリ
ンタに本発明を適用することもできる。
【００４１】
【表１】
【発明の効果】以上のように、本発明の多階調記録装置
によれば、階調記録制御回路が、１／２単位の通電時間
に継続して１単位の通電時間を制御するようにしたの
で、転送回数を従来の約１／２に削減してプリント時間
を大幅に短縮することが可能となる。
によれば、階調記録制御回路が、１／２単位の通電時間
に継続して１単位の通電時間を制御するようにしたの
で、転送回数を従来の約１／２に削減してプリント時間
を大幅に短縮することが可能となる。
【図１】本発明による多階調記録装置の一実施例を示す
ブロック結線図である。
ブロック結線図である。
【図２】本発明による多階調記録装置の動作を説明する
タイミングチャートである。
タイミングチャートである。
【図３】公知のサーマルヘッドを示すブロック結線図で
ある。
ある。
【図４】従来の多階調記録装置の一例を示すブロック結
線図である。
線図である。
【図５】従来の多階調記録装置の動作を説明するタイミ
ングチャートである。
ングチャートである。
１ サーマルヘッド ２ シフトレジスタ ３ ラッチ回路 ４ 通電回数カウンタ ５ ＲＡＭ ６ アドレスカウンタ ７ コンパレータ ８ ストローブ信号発生器 ９ ０Ｒゲート １０ セレクタ １１ 遅延パルス発生器
Claims (3)
- 【請求項１】通電量に応じた多階調の記録を行う記録手
段と、 前記記録手段への通電時間を制御することで多階調記録
を行う階調記録制御回路とを具備し、 前記階調記録制御回路は、１／２単位の前記通電時間に
継続して１単位の前記通電時間を制御することで多階調
記録を行うことを特徴とする多階調記録装置。 - 【請求項２】前記記録手段がサーマルヘッドであり、前
記階調記録制御回路が前記サーマルヘッドの発熱量を制
御するサーマルヘッド駆動制御回路であることを特徴と
する請求項１に記載の多階調記録装置。 - 【請求項３】前記記録手段がレーザービームであり、前
記階調記録制御回路が前記レーザービームの照射量を制
御するレーザービーム駆動制御回路であることを特徴と
する請求項１に記載の多階調記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238687A JPH0717070A (ja) | 1993-07-02 | 1993-07-02 | 多階調記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238687A JPH0717070A (ja) | 1993-07-02 | 1993-07-02 | 多階調記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0717070A true JPH0717070A (ja) | 1995-01-20 |
Family
ID=17033812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5238687A Pending JPH0717070A (ja) | 1993-07-02 | 1993-07-02 | 多階調記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0717070A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006255963A (ja) * | 2005-03-15 | 2006-09-28 | Nidec Copal Corp | 熱転写印刷装置 |
-
1993
- 1993-07-02 JP JP5238687A patent/JPH0717070A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006255963A (ja) * | 2005-03-15 | 2006-09-28 | Nidec Copal Corp | 熱転写印刷装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH057910B2 (ja) | ||
| US4819008A (en) | Thermal head driver circuit | |
| US4563693A (en) | Gradation recorder | |
| EP1070593A2 (en) | Thermal printer and method of controlling it | |
| EP0535705B1 (en) | Recording head driving device | |
| JPH0790642B2 (ja) | サ−マルプリンタ | |
| JPH0717070A (ja) | 多階調記録装置 | |
| JPS609281A (ja) | サ−マルヘツドの駆動方式 | |
| JP2589858B2 (ja) | サーマルヘッドの発熱体制御方法 | |
| JPH0319069B2 (ja) | ||
| JP2563014B2 (ja) | サーマルヘッド | |
| JP2611197B2 (ja) | 感熱ヘツドの駆動制御回路 | |
| JP2810490B2 (ja) | 熱転写型プリンタの発熱パルス作成方法 | |
| JP3001071B2 (ja) | サーマルヘッド制御装置 | |
| JPS60196367A (ja) | 感熱記録装置 | |
| JPH0550643A (ja) | プリンタ装置 | |
| JPH05309862A (ja) | 階調記録装置 | |
| JPH0822603B2 (ja) | 感熱記録装置 | |
| JP3095048B2 (ja) | 感熱記録装置 | |
| JPH09187978A (ja) | 熱転写ヘッドの発熱方法及びこれに適合した発熱制御装置 | |
| JPS61179672A (ja) | サ−マルヘツド駆動装置 | |
| JPH06143653A (ja) | 多階調サーマル記録装置 | |
| JPH0542707A (ja) | 多階調熱記録方法 | |
| JPS631558A (ja) | 画像印写方法及び画像印写装置 | |
| JPH01271245A (ja) | 多階調記録方法 |