KR20090051162A - 전자 회로 장치와 그 제조 방법 - Google Patents

전자 회로 장치와 그 제조 방법 Download PDF

Info

Publication number
KR20090051162A
KR20090051162A KR1020097002140A KR20097002140A KR20090051162A KR 20090051162 A KR20090051162 A KR 20090051162A KR 1020097002140 A KR1020097002140 A KR 1020097002140A KR 20097002140 A KR20097002140 A KR 20097002140A KR 20090051162 A KR20090051162 A KR 20090051162A
Authority
KR
South Korea
Prior art keywords
layer
substrate
thin film
opening
resist layer
Prior art date
Application number
KR1020097002140A
Other languages
English (en)
Other versions
KR101223368B1 (ko
Inventor
료헤이 사또오
고지 나까가와
에이지 모리나가
레오 우스이
겐지 다나까
사또루 다까끼
겐이찌 에바따
히로시 사까모또
Original Assignee
아사히 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤 filed Critical 아사히 가라스 가부시키가이샤
Publication of KR20090051162A publication Critical patent/KR20090051162A/ko
Application granted granted Critical
Publication of KR101223368B1 publication Critical patent/KR101223368B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은, 패턴 박리나 레지스트 잔여물이 없어 패턴 정밀도가 양호하여, 전자 회로 등의 전극으로서 이용하였을 때에 단선이 생기지 않는 회로 패턴을 갖는 투명 기판을 제조하는 방법의 제공을 과제로 한다. 본 발명은, 기판 상에 박막층으로 이루어지는 원하는 회로 패턴을 형성하는 회로 패턴을 갖는 기판의 제조 방법으로서，상기 기판 상에 레지스트층을 형성하는 공정과, 상기 레지스트층에 원하는 회로 패턴에 대응하는 형상의 개구부를 형성하는 공정과, 박막층을 형성하는 공정과, 상기 레지스트층과 상기 레지스트층 상에 형성된 상기 박막층을 박리하는 공정을 구비하며, 상기 레지스트층의 개구부에서의 단면 형상이, 상기 레지스트층과 상기 기판과의 경계부에 간극을 갖는 차양형의 단면 형상을 갖고 있고, 상기 박막층 형성 공정에서 박막층을 형성하였을 때에, 상기 개구부의 기판 상에 형성된 박막층의 단부가 레지스트층의 끝자락에 올라타지 않도록 상기 간극의 높이 및 깊이가 정해져 있는, 회로 패턴을 갖는 기판의 제조 방법에 관한 것이다．
간극, 박막층, 레지스트층, 개구부, 회로 패턴, 기판

Description

전자 회로 장치와 그 제조 방법{ELECTRONIC CIRCUIT DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 회로 패턴을 갖는 기판과 그 제조 방법에 관한 것이다.
종래부터, 컴퓨터, 통신, 정보 가전, 각종 표시 디바이스 등에 이용되고 있는 모든 전자 회로에는, 기판 상에 금속이나 절연물의 박막으로 형성된 회로 패턴이 사용되고 있다. 또한，급속히 진전되는 고도 정보화 사회에 대응하기 위해서, 보다 고집적(고정밀화)가 요구되고 있다.
이 회로 패턴의 형성에는, 대체로, 포토리소그래피 에칭 프로세스를 이용한 방법이 채용되어 왔다. 이 방법의 전형적인 프로세스를 도 10∼도 11에 나타낸다. 도 10∼도 11에 도시한 바와 같이, 이 방법은, 기판의 표면의 적어도 일부분에 회로 패턴을 형성하기 위한 박막을 성막한 후에, 레지스트를 도포·건조하여 레지스트층을 형성한다. 그리고, 마스크를 개재하여 레지스트층을 노광·현상함으로써, 회로 패턴과는 역의 패턴(역회로 패턴)을 형성한다. 그 후, 에칭, 레지스트층 제거를 거쳐서 원하는 회로 패턴을 형성하는 방법이다. 이 방법은, 패턴의 형성 정밀도가 좋고, 동일한 패턴을 몇 번이라도 재현할 수 있음과 함께，동일 기판 상에 복수개의 전자 회로를 형성할 수 있기 때문에, 양산성을 갖고 있는 점에서 우수하 다.
그러나, 이 포토리소그래피·에칭 프로세스를 이용한 방법은, 도 10∼도 11에 도시한 바와 같이, 다수의 공정을 반복하여 전자 회로의 회로 패턴을 완성시켜 가는 것이다. 도 10∼도 11에 도시한 방법에서는, 기판(50) 상에 박막층(51)을 형성한 후에(도 10의 (b)), 레지스트층(52)을 형성하고(도 10의 (c)), 노광·현상 처리·에칭·레지스트층(52) 박리를 행하고(도 10의 (d)∼(e), 도 11의 (a)), 또한，절연층(53)을 형성한 후에(도 11의 (b)), 레지스트층(54)의 형성·노광·현상·에칭·레지스트층(54) 박리를 행하고 있다(도 11의 (c)∼(e)).
즉, 이 방법에서는, 박막층과 절연층으로 이루어지는 회로 패턴을 형성할 때마다, 성막·레지스트 도포·건조·노광·현상·에칭·레지스트층 박리 등으로 이루어지는 약 22 공정의 매우 다수의 공정 수를 필요로 한다. 이 때문에, 제조 코스트가 매우 높아진다고 하는 문제가 있었다. 또한，이 방법에서는, 상기 다수의 공정시마다 대량의 현상액이나, 에칭제 등의 약액 및 세정액을 사용하게 된다. 이것은, 단순히 수율이 나빠 제조 코스트가 매우 높게 된다고 하는 것뿐만 아니라, 최근, 중대한 관심사로 되어 온 폐액 처리 등의 환경 부하가 매우 크다고 하는 문제가 있었다.
따라서，상기 포토리소그래피·에칭 프로세스와 비교하여 공정 수가 적고, 환경 부하도 작은 리프트오프법이 제안되었다(예를 들면, 특허 문헌 1∼7 참조).
이 리프트오프법은, 일반적으로, 기판 상에 레지스트층에서 역회로 패턴을 형성하고，기판의 표면에 박막층을 형성하며，이어서 레지스트층을 박리함으로써, 레지스트층의 개구 부분에 박막층에 의한 회로 패턴을 형성하는 방법이다. 도 12∼도 13은, 레지스트층을 노광·현상 등 함으로써 레지스트층의 역회로 패턴을 형성하는 공정을 나타내고 있으며, 이것은, 소위 습식 조건(웨트 조건)에 의해 행해지는 웨트 리프트오프법의 공정을 나타내고 있다.
도 12∼도 13에 도시한 방법에서는, 기판(61) 상에 레지스트층(62)을 형성하고(도 12의 (b)), 노광·현상에 의해 레지스트 패턴을 형성한다(도 12의 (c)∼(d)). 그 후, 박막층(63)을 형성한 후에, 불필요한 레지스트층(62) 및 박막층(63)을 박리하고 있다(도 12의 (e), 도 13의 (a)). 또한，기판(61) 상에 다시 레지스트층(64)을 형성하고，노광·현상에 의해 레지스트 패턴을 형성하며，절연층(65)을 형성한 후에(도 13의 (b)∼(c)), 불필요한 레지스트층(64) 및 절연층(65)을 박리하고 있다(도 13의 (d)).
그리고, 이와 같은 리프트오프법에서, 원하는 미세한 패턴을 정밀도 좋게 형성하기 위해서는, 레지스트층에 형성하는 개구부의 단면 형상이 중요하며, 구체적인 단면 형상으로서, 역 테이퍼 형상, 오버행 형상, 2층 적층형 또는 T자형으로서 패턴을 형성하는 방법이 제안되어 있다(특허 문헌 8∼특허 문현 12 참조).
[특허 문헌 1] 일본 특허 제2989064호 명세서
[특허 문헌 2] 일본 특허 제3028094호 명세서
[특허 문헌 3] 일본 특허 공개 평7-168368호 공보
[특허 문헌 4] 일본 특허 공개 평8-315981호 공보
[특허 문헌 5] 일본 특허 공개 평11-317418호 공보
[특허 문헌 6] 일본 특허 공개 제2002-134004호 공보
[특허 문헌 7] 일본 특허 공개 평11-339574호 공보
[특허 문헌 8] 일본 특허 공개 소56-81954호 공보
[특허 문헌 9] 일본 특허 공개 평1-236658호 공보
[특허 문헌 10] 일본 특허 공개 평7-29846호 공보
[특허 문헌 11] 일본 특허 공개 제2003-287905호 공보
[특허 문헌 12] 일본 특허 공개 평9-211868호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
그러나, 이와 같은 단면 형상을 갖는 개구부를 레지스트층에 형성한 경우이더라도, 원하는 패턴을 정밀도 좋게 형성할 수 없고, 또한 레지스트를 박리할 때에 패턴을 형성하는 박막층와 기판 사이에 간극이 생기거나 박리되거나 하는 막 벗겨짐의 문제가 일어나는 경우가 있었다. 또한，예를 들면, 전극으로 하는 것을 목적으로 형성한 박막층의 상면에, 그 보호를 목적으로 한 보호층을 형성한 경우에, 박막층이 보호층에 의해 완전히 피복되지 않아 박막층의 단부(측면)가 노출되기 때문에, 후공정 중에 열화되거나, 이것을 전극으로서 이용한 전자 회로 등에서 단선이 생기는 경우가 있었다.
<과제를 해결하기 위한 수단>
본 발명자는, 리프트오프법에서 패턴 정밀도가 저하되어, 패턴을 형성하는 박막층과 기판 사이에 간극이 생기거나 박리되는 등의 현상이 생기는 메카니즘을 예의 검토하였다. 그리고, 레지스트층에 형성하는 개구부의 단면 형상을 차양형으로 하고, 또한 그 형상을, 형성하는 박막층의 두께 등과의 관계에 의해 한정함으로써, 상기한 과제를 해결할 수 있는 것을 발견하여 본 발명에 이르렀다.
즉, 본 발명은 이하의 (1)∼(15)이다.
(1) 기판 상에 박막층으로 이루어지는 원하는 회로 패턴을 형성하는 회로 패턴을 갖는 기판의 제조 방법으로서，상기 기판 상에 레지스트층을 형성하는 레지스트층 형성 공정과, 상기 레지스트층에 원하는 회로 패턴에 대응하는 형상의 개구부를 형성하는 개구부 형성 공정과, 상기 개구부의 기판 상 및 상기 레지스트층 상에 박막층을 형성하는 박막층 형성 공정과, 상기 레지스트층과 상기 레지스트층 상에 형성된 상기 박막층을 상기 기판으로부터 박리하는 박리 공정을 구비하고, 상기 개구부 형성 공정에 의해 상기 레지스트층에 형성된 개구부는, 상기 레지스트층과 상기 기판과의 경계부에 높이 h이고, 깊이 w인 간극을 갖는 차양형의 단면 형상을 갖고 있고, 상기 박막층 형성 공정에서 박막층을 형성하였을 때에, 상기 개구부의 기판 상에 형성된 박막층의 단부가 레지스트층의 끝자락에 올라타지 않도록 상기 높이 h 및 상기 깊이 w가 정해져 있는, 회로 패턴을 갖는 기판의 제조 방법.
(2) 상기 레지스트층에 형성된 복수의 개구부 중 인접하는 2개의 개구부의 간격(2c), 상기 박막층 형성 공정에서 상기 기판 상에 형성되는 상기 박막층의 두께 (T)가, 0.06×T≤h≤0.67×(2c), 또한, h/4<w≤(2c)/6의 관계를 충족하는, 상기 (1)에 기재된 회로 패턴을 갖는 기판의 제조 방법.
(3) 상기 레지스트층의 상기 개구부에서의 단면 형상이, 역 테이퍼 형상을 더 갖는 상기 (1) 또는 (2)에 기재된 회로 패턴을 갖는 기판의 제조 방법.
(4) 상기 개구부 형성 공정이, 상기 레지스트층에서의 개구부 형성 부위, 개구부 비형성 부위 및 이들의 경계 영역인 경계 부위에의 노광량을 각각 P, Q, R로 한 경우에, P<R<Q로 되도록 노광하고 현상하는 공정을 구비하는，상기 (1) 내지 (3) 중 어느 하나에 기재된 회로 패턴을 갖는 기판의 제조 방법.
(5) 상기 개구부 형성 부위 및 상기 경계 부위에의 노광광을 차단하는 마스크와, 상기 개구부 형성 부위에의 노광광을 차단하는 마스크를 이용하여, P<R<Q로 되도록 노광하는，상기 (4)에 기재된 회로 패턴을 갖는 기판의 제조 방법.
(6) 상기 개구부 형성 부위에의 노광광을 차단하고, 상기 경계 부위에의 노광광을 반투과하는 마스크를 이용하여, P<R<Q로 되도록 노광하는，상기 (4)에 기재된 회로 패턴을 갖는 기판의 제조 방법.
(7) 상기 개구부 형성 부위 및 상기 경계 부위에의 노광광을 차단하는 마스크를 이용하여, 이 마스크와 상기 레지스트층과의 거리를 변화시켜서 P<R<Q로 되도록 노광하는，상기 (4)에 기재된 회로 패턴을 갖는 기판의 제조 방법.
(8) 상기 개구부 형성 부위 및 상기 경계 부위에의 노광광을 차단하는 마스크를 이용하여, 이 마스크와 상기 레지스트층과의 거리를 일정하게 하고, 상기 마스크의 차광부의 주변부에서 생기는 회절광 및 돌아 들어가는 광에 의해 상기 경계 부위를 노광하여, P<R<Q로 되도록 노광하는，상기 (4)에 기재된 회로 패턴을 갖는 기판의 제조 방법.
(9) 노광된 레지스트층을, 1, 2 또는 3가 중 어느 하나의 양 이온을 0.0005 ∼5질량％ 함유하는 물을 이용하여 수세하는，상기 (4) 내지 (8) 중 어느 하나에 기재된 회로 패턴을 갖는 기판의 제조 방법.
(10) 상기 회로 패턴의 상기 박막층이, Cu、Al、Ag 및 Ni로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 전극층, 또는, SnO2, ITO 및 ZnO으로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 전극층을 포함하는，상기 (1) 내지 (9) 중 어느 하나에 기재된 회로 패턴을 갖는 기판의 제조 방법.
(11) 상기 회로 패턴의 상기 박막층이 3층 이상으로 이루어지고, 상기 전극층이 Cu를 주성분으로 하는 층으로서, 상기 Cu를 주성분으로 하는 전극층의 상면 및 하면에 Cr 및/또는 Ti을 주성분으로 하는 층을 포함하는，상기 (10)에 기재된 회로 패턴을 갖는 기판의 제조 방법.
(12) 상기 회로 패턴의 상기 박막층의 상면 및 측면을 덮는 보호층을 형성하는 보호층 형성 공정을 구비하고, 상기 보호층이, SiO2, TiO2, ZrO2, Ta2O5, Cr2O3 및 SnO2으로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 층을 포함하는，상기 (1) 내지 (11) 중 어느 하나에 기재된 회로 패턴을 갖는 기판의 제조 방법.
(13) 상기 (1) 내지 (12) 중 어느 하나에 기재된 회로 패턴을 갖는 기판의 제조 방법에 의해 제조되는 회로 패턴을 갖는 기판.
(14) 상기 (1) 내지 (12) 중 어느 하나에 기재된 회로 패턴을 갖는 기판의 제조 방법에 의해 제조되는 PDP 전면 기판.
(15) 상기 (14)에 기재된 PDP 전면 기판을 이용하여 이루어지는 플라즈마 디스플레이 패널.
<발명의 효과>
본 발명에 의하면, 원하는 미세한 회로 패턴을 보다 정밀도 좋게 형성할 수 있는 회로 패턴을 갖는 기판의 제조 방법을 제공할 수 있다.
또한，예를 들면 전극으로 하는 것을 목적으로 형성한 박막층의 상면에, 그 박막의 보호를 목적으로 한 보호층을 형성한 경우에서, 박막층의 단부(측면)가 노출되지 않고, 보호층이 박막층을 덮을 수 있어, 예를 들면 그 패터닝된 박막층을 전극으로서 이용한 경우에, 이것을 이용한 전자 회로 등에서 단선이 생기기 어렵다.
도 1은 본 발명의 회로 패턴을 갖는 기판의 제조 방법에서의 레지스트 개구부를 설명하기 위한 개략 단면도.
도 2의 (a) 및 도 2의 (b)는 본 발명의 회로 패턴을 갖는 기판의 제조 방법에서의 레지스트 개구부 형성 공정을 설명하기 위한 개략 단면도.
도 3의 (a)∼도 3의 (d)는 본 발명의 회로 패턴을 갖는 기판의 제조 방법의 레지스트 개구부 형성 공정에서의 개구부 형성 방법을 설명하기 위한 개략 단면도.
도 4의 (a)∼도 4의 (c)는 본 발명의 회로 패턴을 갖는 기판의 제조 방법의 레지스트 개구부 형성 공정에서의 다른 개구부 형성 방법을 설명하기 위한 개략 단 면도.
도 5의 (a)∼도 5의 (d)는 본 발명의 회로 패턴을 갖는 기판의 제조 방법의 레지스트 개구부 형성 공정에서의 다른 개구부 형성 방법을 설명하기 위한 개략 단면도.
도 6은 본 발명의 회로 패턴을 갖는 기판의 바람직한 양태를 나타내는 개략 단면도.
도 7은 본 발명의 PDP의 바람직한 양태를 나타내는 개략 단면도.
도 8의 (a)∼도 8의 (c)는 본 발명의 회로 패턴을 갖는 기판의 바람직한 양태를 나타내는 개략 단면도.
도 9의 (a)∼도 9의 (c)는 본 발명의 회로 패턴을 갖는 기판의 바람직한 양태를 나타내는 개략 단면도.
도 10의 (a)∼도 10의 (e)는, 종래의 박막 회로 패턴을 형성하는 공정의 일부를 나타내는 것으로, 전자 회로의 개략 구성을 나타내는 단면도.
도 11의 (a)∼도 11의 (e)는, 도 10의 공정의 계속을 나타내는 것으로, 전자 회로의 개략 구성을 나타내는 단면도.
도 12의 (a)∼도 12의 (e)는, 종래의 박막 회로 패턴을 형성하는 공정의 일부를 나타내는 것으로, 전자 회로의 개략 구성을 나타내는 단면도.
도 13의 (a)∼도 13의 (d)는, 도 12의 공정의 계속을 나타내는 것으로, 전자 회로의 개략 구성을 나타내는 단면도.
도 14의 (a) 및 도 14의 (b)는, 종래의 회로 패턴을 갖는 기판의 제조 방법 의 박막층 형성 공정에서 형성되는 박막층을 설명하기 위한 박막층 단면도.
도 15는 본 발명의 회로 패턴을 갖는 기판의 제조 방법에 의해 개구부를 형성한 레지스트층의 개구부 주변의 단면의 SEM 사진.
도 16은 본 발명의 회로 패턴을 갖는 기판의 제조 방법에 의해 개구부를 형성하고, 이어서 개구부와 레지스트층 상에 박막층을 형성한, 레지스트층의 개구부 주변의 단면의 SEM 사진.
<도면의 주요 부분에 대한 부호의 설명>
1, 22, 22', 52, 54, 62, 54, 72: 레지스트층
11: 레지스트 끝면
13: 차양 하면
15: 벽
3, 31, 32, 63, 73, 731, 732: 박막층
5, 20, 50, 71, 100: 기판
8: 개구부
w: 차양형의 간극의 깊이
h: 차양형의 간극의 높이
d: 레지스트 간극으로 박막이 돌아 들어가는 거리
2a: 개구 치수
2b, 2c: 폭(수평 거리)
T: 박막층의 중심부에서의 두께
H: 레지스트 두께
τ: 레지스트 간극 입구에서의 박막의 두께
26, 27, 28, 29: 노광광
29': 회절된 노광광
40, 42, 44, 46, 46': 마스크
40a, 42a, 44a, 46a, 46'a: 완전 차광부
40b, 42b, 43c, 46b, 46'b: 완전 투과부
44b: 반투과부
J: 개구부 형성 부위
K: 경계 부위
L: 개구부 비형성 부위
53, 65: 절연층
721: 레지스트층의 끝자락
733: 돌아 들어가는 부분
734: 측면
735, 736: 박막층의 단부 부근의 부분
75, 115: 보호층
80: 글래스 기판
81, 88: Cr2O3층
82, 84: Cr층
83: Cu층
85, 92: SnO2층
86, 93: 유전체층
87: 글래스 기판
94: 밀착 시일재
95: 글래스 대향 기판
B-a: 유전체 피복 부분
B-b: 유전체 비피복 부분
111: 저반사층
112, 114: Cr을 주성분으로 하는 접착층
113: Cu를 주성분으로 하는 접착층
116: 레이저 패터닝용 차광 마스크
117: 레이저광
<발명을 실시하기 위한 최량의 형태>
이하에, 본 발명에 대하여 설명한다.
본 발명의 제조 방법은, 기판 상에 박막층으로 이루어지는 원하는 회로 패턴을 형성하는 회로 패턴을 갖는 기판의 제조 방법으로서，상기 기판 상에 레지스트층을 형성하는 레지스트층 형성 공정과, 상기 레지스트층에 원하는 회로 패턴에 대 응하는 형상의 개구부를 형성하는 개구부 형성 공정과, 상기 개구부의 기판 상 및 상기 레지스트층 상에 박막층을 형성하는 박막층 형성 공정과, 상기 레지스트층과 상기 레지스트층 상에 형성된 상기 박막층을 상기 기판으로부터 박리하는 박리 공정을 구비한다.
<레지스트층 형성 공정>
처음으로, 본 발명의 제조 방법에서의 레지스트층 형성 공정에 대하여 설명한다.
본 발명의 제조 방법에서 레지스트층 형성 공정은, 기판 상에 레지스트층을 형성하는 공정이다. 여기에서 기판은 특별히 한정되지 않고, 글래스와 같은 투명한 기판인 것이 바람직하며, 글래스 기판인 것이 보다 바람직하다. 또한，그 두께나 크기도 특별히 한정되지 않는다. 예를 들면, 판 두께 1mm∼3mm 정도의 글래스 기판이면, 본 발명의 제조 방법에 의해 제조한 회로 패턴을 갖는 기판을 플라즈마 디스플레이 패널(이하,「PDP」라고도 함) 전면 또는 배면 기판으로서 바람직하게 이용할 수 있다.
또한，레지스트층을 형성하기 위해 이용하는 레지스트 재료는, 네가티브형 레지스트 재료이면 특별히 한정되지 않고, 통상의 리프트오프법에서 이용하는 것과 마찬가지의 것을 이용할 수 있다.
예를 들면 페놀성 수산기를 갖는 폴리머 또는 이 폴리머에 방향족 아지드 화합물을 첨가한 것이 이용된다. 상기한 페놀성 수산기를 갖는 폴리머의 예로서는, 폴리히드록시스티렌류, 페놀류 또는 크레졸류와 알데히드류와의 부가 축합물, 폴리 히드록시벤잘, 폴리이소프로페닐페놀 등을 들 수 있다. 상기한 방향족 아지드 화합물의 예로서는, 4,4'-디아지드페닐술피드, 4,4'-디아지드디페닐술폰, 3,3'-다아지드페닐술폰, 4,4'-디아지드페닐메탄, 3,3'-디클로로-4,4'-디아지드디페닐메탄, 4,4'-디아지드페닐에테르, 4,4'-디아지드디벤질 등을 들 수 있다. 또한, 폴리(α-메틸스티렌)를 클로로메틸화한 것을 주성분으로 하는 것, 알칼리 가용성 폴리비닐페놀 및 아지드칼콘의 조합, 알칼리 가용성 폴리비닐페놀 및 아지드신남알데히드와 이소포론과의 축합물의 조합, 알칼리 가용성 폴리비닐페놀과 아지드디페닐술폰과의 조합, 알칼리 가용성 노볼락 수지와 퀴논디아지드와의 조합, 알칼리 가용성 노볼락 수지와 광에 의해 산을 발생하는 화합물과 산에 의해 가교를 형성하는 화합물의 조합, 크레졸 노볼락 수지와 트리아진 화합물과 알콕시 메틸화 요소와의 조합을 포함하는 것, 히드록시스티렌의 중합체 또는 공중합체 혹은 이들의 부분 변성체와 트리아진 화합물과 알콕시 메틸화 아미노 수지와의 조합 등으로 예시되는 포토레지스트를 들 수 있다.
또한，상기 레지스트 재료는, 통상적으로 이용되는 첨가제, 예를 들면 열경화성 수지, 증감제, 가소제, 안정제, 계면 활성제, 염료를 함유할 수 있다. 그 함유율은 특별히 한정되지 않고, 통상적으로 이용되는 정도로 할 수 있다.
이와 같은 레지스트 재료를 이용하여 상기 기판의 한쪽 주면 위에 레지스트층을 형성하는 방법은 특별히 한정되지 않고, 통상의 방법, 예를 들면, 적당한 용제에 녹이고, 상기 기판 상에 도포한 후, 용제를 제거함으로써 형성할 수 있다. 또한，예를 들면, 시트 형상의 레지스트를 상기 기판 상에 접착하여 형성할 수도 있다. 레지스트층에의 개구부의 바람직한 형성 방법은, 다음의 개구부 형성 공정의 설명에서 설명한다.
또한，이와 같이 하여 형성되는 상기 레지스트층의 두께 H는 특별히 한정되지 않고, 형성하는 박막층이나 보호층의 두께 등에 의해 적절히 조정할 수 있다. 두께 H는, 2㎛∼40㎛인 것이 바람직하고, 10㎛∼30㎛인 것이 보다 바람직하다. 박막층 등에 비교하여 레지스트층이 지나치게 얇으면, 박리 공정시에 레지스트층과 그 상면에 형성된 박막층과의 박리가 곤란하게 되어，원하는 패턴이 얻어지지 않을 우려가 있다. 레지스트층이 지나치게 두꺼우면 원하는 패터닝 정밀도가 얻어지지 않을 우려가 있다. 이하, 레지스트층의 두께 H라고 하는 경우, 개구부 형성 전의 레지스트층의 평균 두께를 의미하는 것으로 한다.
레지스트층의 재료 및 노광과 현상의 조건은, 노광에 대한 감광 임계값, 현상액에 대한 용해 속도 및 상기 기판과의 부착력을 고려하여 선택하는 것이 바람직하다. 레지스트층은 1층으로 이루어지는 레지스트층이어도 되고, 혹은 2층 이상으로 이루어지는 레지스트층이어도 된다.
<개구부 형성 공정>
다음으로，본 발명의 제조 방법에서의 개구부 형성 공정에 대하여 설명한다.
본 발명의 제조 방법에서 개구부 형성 공정은, 상기 레지스트층에 원하는 회로 패턴에 대응하는 형상의 개구부를 형성하는 공정이다. 본 공정에 의해 형성되는, 상기 레지스트층의 상기 개구부는, 단면 형상이, 상기 레지스트층과 상기 기판과의 경계부에 높이 h이고 깊이 w의 간극을 갖는 차양형의 형상이다.
이와 같은 상기 레지스트층의 상기 개구부에서의 단면 형상에 대하여, 도 1을 이용하여 상세히 설명한다. 도 1은, 본 발명의 제조 방법에서의 레지스트층 형성 공정, 개구부 형성 공정 및 박막층 형성 공정을 거친 후에 얻어지는, 단면 형상이 차양형인 개구부가 형성된 레지스트층(1) 및 박막층(3)(레지스트층(1)의 상면에 형성된 것을 박막층(32), 개구부(8)에서 기판(5)의 상면에 형성된 것을 박막층(31)이라고 함)을 갖는 기판(5)의 단면을 예시하는 도면이다.
도 1에 도시한 바와 같이, 레지스트층(1)의 개구부(8)에서의 단면에서, 레지스트층(1)의 개구부(8)에 접하는 면(개구부(8)를 형성하는 레지스트층(1)의 측면)에서의 기판(5)과 마주 보는 면을 차양 하면(13)으로 한다. 또한，차양 하면(13)과 기판(5)을 연결하는 면을 벽(15)으로 한다. 또한，차양 하면(13)과 레지스트층(1)의 상면(레지스트층(1)의 박막층(32)과 접하고 있는 면)을 연결하는 면(레지스트층(1)에서의 개구부(8)에 접하는 측면으로서, 차양 하면(13) 및 벽(15) 이외의 면)을 레지스트 끝면(11)으로 한다.
레지스트층(1)과 기판(5)과의 경계부의 간극의 높이 h는, 차양 하면(13)과 기판(5)과의 거리의 평균값으로 한다. 또한，레지스트층(1)과 기판(5)과의 경계부의 간극의 깊이 w는, 레지스트 끝면(11)과 차양 하면(13)과의 경계선과, 차양 하면(13)과 벽(15)과의 경계선과의 수평 거리(기판(5)과 평행한 방향을 수평으로 함)로 한다. 따라서，도 1에 도시한 바와 같이，차양 하면(13)이 기판(5)과 평행한 경우에는, 깊이 w는 차양 하면(13)의 수평 거리와 동일하게 된다.
또한，도 1에 도시한 바와 같이, 레지스트 끝면(11)과 차양 하면(13)과의 경 계선과, 이것에 레지스트층(1)을 사이에 두고 인접하는, 다른 마찬가지의 경계선과의 수평 거리를 개구부의 간격(2c)으로 하고, 개구부(8)에서의 레지스트 최상면의 수평 방향의 개구 치수를 개구 치수(2a)로 한다.
또한，도 1과 같은 단면에서의 개구부(8)의 수평 방향의 중심은, 개구부(8)를 사이에 두는 2개의 레지스트층(1)의 개구부 최상면 단부로부터의 수평 거리가 모두 a인 점을 의미하는 것으로 한다. 또한，이와 같은 개구부(8)의 수평 방향의 중심으로부터 박막층(31)에 수직으로 내린 점을 박막층(31)의 중심으로 한다.
박막층(31)의 두께 T는, 박막층(31)의 중심에서의 두께를 의미한다. 또한，박막층(31)의 단부로서, 차양 하면(13)과 기판(5) 사이의 간극에 돌아 들어가서 형성된 박막층의 단부의 수평 방향의 길이(차양 하면(13)과 레지스트 끝면(11)과의 경계선으로부터 이 박막층의 가장 벽(15)에 가까운 선단까지의 수평 거리)를, 박막층이 간극에 돌아 들어가는 거리 d로 한다. 여기에서 거리 d는, 도 1에 도시한 바와 같은, 본 발명의 제조 방법에서의 레지스트층 형성 공정, 개구부 형성 공정 및 박막층 형성 공정을 거친 후에 얻어지는 것의 단면을, 주사형 전자 현미경 등을 이용하여 관찰하여 측정할 수 있다. 그 밖에, h, w, T, τ, 2a, 2b, 2c에 대해서도 마찬가지로 측정할 수 있다.
개구부의 단면 형상이 전술한 간극을 갖는 차양형의 단면 형상을 가지므로, 박막층 형성 공정에서 기판 상에 형성된 박막층의 단부가 레지스트층의 끝자락에 올라타는 것을 억제할 수 있다. 그것에 의해 원하는 미세한 회로 패턴을 정밀도 좋게 형성할 수 있음과 함께，신뢰성이 높은 회로 패턴이 얻어진다.
상기 레지스트층에 형성된 복수의 개구부에서 인접하는 2개의 개구부와의 간격을 2c, 상기 기판 상의 상기 박막층의 두께를 T로 하였을 때에, 간극의 깊이 w 및 높이 h는, 0.06×T≤h≤0.67×(2c), 또한, h/4<w≤(2c)/6의 관계를 충족하는 것이 바람직하다. 높이 h가 0.06×T 이상이면, 형성된 박막층에 의해 간극이 차단되는 것이 억제된다. 개구부에서의 간극의 높이 h 및 깊이 w가, h≤0.67×(2c), 또한 h/4<w≤(2c)/6으로 되는 관계를 충족시키면, 박막층이 간극에 돌아 들어가는 거리 d를 간극의 깊이 w보다 작게 할 수 있다. 그것에 의해, 박막층의 단부가 레지스트층의 끝자락을 올라타는 것이 효과적으로 억제되어, 도 14에서 말하는 끝자락(721)에 올라탄 돌아 들어가는 부분(733)과 같은 부분은 형성되지 않으므로, 원하는 미세한 회로 패턴을 막 벗겨짐 없이, 정밀도 좋게 형성할 수 있다. 이 이유에는, 돌아 들어가는 현상이 영향을 주고 있다고 본 발명자는 생각하고 있다. 이것에 대하여 종래의 예인 도 14를 이용하여 구체적으로 설명한다.
도 14의 (a)는, 기판(71) 상의 레지스트층(72)에 역 테이퍼 형상의 개구부를 형성하고，그 상면에 박막층(73)(레지스트층(72) 상에 형성된 박막층을 박막층(732), 기판(71) 상에 형성된 박막층을 박막층(731)으로 함)을 형성한 것의 단면도이다. 또한，도 14의 (b)는, 도 14의 (a)에 박막층(73)의 상면에 보호층(75)을 더 형성한 후에, 레지스트층(72)을 박리한 것을 나타내는 단면도이다.
도 14의 (a)에서, 레지스트층(72)에 형성된 역 테이퍼 형상의 개구부의 기판(71) 상에, 박막층(731)이 형성되어 있다. 박막층(731)은 레지스트층(72)과 접하지 않도록 형성하는 것은 어렵고, 통상적으로，도 14의 (a)에 도시한 바와 같이, 레지스트층(72)에서의 기판(71)과 접촉하고 있는 부분의 부근에서, 박막층(731)의 단부는 레지스트층(72)에 접하고, 그 단부가 레지스트층(72)에 올라타도록 형성된다.
이와 같이, 박막층(731)이 원하는 폭보다도 크게 되도록, 그 양단 부분이 형성되는 현상이 돌아 들어가는 현상이다. 이 돌아 들어가는 현상은, 기상 증착법, 특히 이온 플래팅법이나 스퍼터법 등의 플라즈마를 사용한 기상 증착법에 의해 박막층을 성막하여 형성하는 경우에는, 필연적으로 발생하는 현상이다. 성막 물질이 타겟 등으로부터 기판 등을 향해서 직선적으로 비산하지 않고, 산란된 성막 물질이 어떤 확률 분포로써 다른 방향으로부터도 기판에 비래하기 때문이다.
또한，상기한 바와 같이, 기판(71)과 레지스트층(72)이 접촉하고 있는 부분의 부근에서, 레지스트층(72)에 올라타도록 형성된 박막층(731)의 일부분(올라탄 부분)을, 이하에서는 「돌아 들어가는 부분」이라고 한다(도 14의 (a)에서는「돌아 들어가는 부분(733)」으로 함). 또한，돌아 들어가는 부분(733)과 기판(71) 사이에 끼워지도록 존재하는 레지스트층(72)의 일부분을 레지스트층의 끝자락이라고 한다(「도 14의 (a)에서는「레지스트층의 끝자락(721)」으로 함).
이와 같은 돌아 들어가는 현상에 의해, 레지스트층(72)과 접하는 돌아 들어가는 부분(733)이 형성되면，박막층(731)으로 이루어지는 패턴의 정밀도가 저하된다. 예를 들면, 도 14의 (a)에 도시한 바와 같이 돌아 들어가는 부분(73)이 레지스트층의 끝자락(721)에 올라탄 상태로 되면，레지스트층(72)을 박리하였을 때에, 도 14의 (b)에서 참조 부호 735로 나타내는 부분과 같이 레지스트층의 끝자락(721) 이 잔존하는 경우가 있다. 그렇게 하면 형성된 박막층(731)의 박리나 접촉 불량 등, 전자 회로로서 치명적인 불량의 원인으로 될 수 있다.
또한，예를 들면 도 14의 (b)에 도시한 바와 같이, 박막층(731)의 상면에 다른 층, 예를 들면 보호층(75)을 형성한 경우, 박막층(731)을 완전하게 덮을 수 없다(참조 부호 736으로 나타내는 부분과 같이 돌아 들어가는 부분(733)의 측면(734)이 덮여지지 않아 노출됨). 이 노출된 부분으로부터 박막층(731)의 열화가 진행되기 쉽다. 그리고, 이와 같이 측면이 노출된 패턴을 전극으로서 이용한 전자 회로 등은 단선이 생기기 쉽다.
이에 대하여 본 발명의 제조 방법에서는, 도 1에 도시한 바와 같은 단면 형상을 갖는 개구부를 형성하여 회로 패턴을 형성하므로, 도 14에 도시한 돌아 들어가는 부분(733)이 형성되지 않는다. 그것에 의해, 레지스트층의 박리가 용이하게 되어, 정밀도 좋게 원하는 패턴을 형성할 수 있음과 함께，박막층(도 1에서의 박막층(31))의 단부에서, 도 14의 (b)에 도시한 바와 같은, 레지스트층의 끝자락(721)의 잔존이나 측면(734)의 노출이 생기는 일이 없다. 그 때문에 신뢰성이 높은 전자 회로를 제조할 수 있다.
박막층의 패턴 폭이 지나치게 좁거나, 박막층의 두께가 지나치게 얇으면，박막층을 전극으로서 이용한 경우에 전극의 저항이 높아진다. 또한，패턴 폭이 지나치게 넓으면, 일정한 폭으로 배치할 수 있는 전극의 개수가 한정된다. 그 때문에，특히 PDP 등의 전극으로서 이용하는 경우에, 패턴의 저항을 낮게 억제함과 함께，고정밀 표시를 가능하게 하기 위해서는, 레지스트층의 개구 치수(2a)는 20㎛∼ 200㎛이고, 또한 박막층의 두께 T는 0.1㎛∼5㎛로 하는 것이 바람직하며, 또한 개구 치수(2a)는 25㎛∼150㎛이고, 또한 박막층의 두께 T가 2㎛∼4㎛인 것이 보다 바람직하다.
또한，레지스트층의 두께 H는, 2㎛∼40㎛인 것이 바람직하고, 10㎛∼30㎛인 것이 보다 바람직하다. 레지스트층의 두께 H가 2㎛ 미만이면 박리 공정에서 레지스트층을 박리하는 것이 비교적 어려워, 패터닝이 곤란하게 되는 경우가 있다. 40㎛ 초과이면 돌아 들어가는 거리 d가 크게 되어, 레지스트층의 치수 정밀도가 저하되어, 충분한 패터닝 정밀도가 얻어지지 않을 우려가 있다.
간극의 깊이 w가 (2c)/6보다 크면, 차양형을 형성하는 레지스트층이 늘어져서 간극이 막힐 우려가 있다. 또한，간극의 깊이 w가 20㎛ 초과에서는 개구부를 형성한 레지스트층이 박리 공정 전에 기판으로부터 떨어질 우려가 있으므로, 20㎛ 이하로 하는 것이 바람직하다.
본 발명의 제조 방법에서는，또한，높이 h를 0.1㎛로 하고, 깊이 w를 20㎛ 이하로 하면，박막층의 두께가 15㎛ 이하일 때에, 돌아 들어가는 거리 d를 2㎛ 이하로 할 수 있다. 이와 같은 회로 패턴은, PDP의 전면판으로서 바람직하게 이용할 수 있다.
예를 들면, 레지스트층의 두께 H를 33㎛, 레지스트 개구부 거리 2a를 25㎛로 한 경우, 간극 높이 h를 3㎛ 이하, 간극의 깊이 w를 5㎛ 초과로 하면，12㎛ 이하의 박막층의 두께 T에 대하여 박막층의 돌아 들어가는 거리 d를 5㎛ 이하로 할 수 있으므로，박막층이 레지스트 하단부에 올라타는 일이 없어 바람직하다.
또한，박막층의 두께 T를 8㎛ 이하로 하였을 때, 간극 높이 h를 2㎛ 이하로 함으로써, 박막층의 돌아 들어가는 거리 d를 3㎛ 이하로 할 수 있고，간극의 깊이 w를 3㎛ 초과로 함으로써 박막층의 레지스트 하단부에의 올라타기도 없어 바람직하다.
또한，박막층의 두께 T를 4㎛ 이하로 하였을 때, 간극 높이 h를 1㎛ 이하로 함으로써, 박막층의 돌아 들어가는 거리 d를 1.5㎛ 이하로 할 수가 있고，간극의 깊이 w를 1.5㎛ 초과로 함으로써 박막층의 레지스트 하단부에의 올라타기도 없어 바람직하다.
또한，박막층의 두께 T를 2.8㎛ 이하로 하였을 때, 간극 높이 h를 0.7㎛ 이하로 함으로써, 박막층의 돌아 들어가는 거리 d를 1.0㎛ 이하로 할 수가 있고，간극의 깊이 w를 1.0㎛ 초과로 함으로써 박막층의 레지스트 하단부에의 올라타기도 없어 바람직하다.
또한，박막층의 두께 T를 1.4㎛ 이하로 하였을 때, 간극 높이 h를 0.4㎛ 이하로 함으로써, 박막층의 돌아 들어가는 거리 d를 0.5㎛ 이하로 할 수가 있고，간극의 깊이 w를 0.5㎛ 초과로 함으로써 박막층의 레지스트 하단부에의 올라타기도 없어 바람직하다.
본 발명의 제조 방법을, PDP용의 전극의 형성에 이용하는 경우에는, 간극에의 박막층의 돌아 들어가는 거리 d를 1㎛ 이하로 하는 것이 바람직하다. 그것에 의해, 특히 PDP용의 전극으로서 이용하는 경우에, 고정밀 표시에 대응하는 것이 가능하게 된다.
또한，상기 차양형의 개구부가, 역 테이퍼 형상을 더 갖는 형상인 것이 바람직하다. 역 테이퍼 형상이란, 도 1에 도시한 바와 같이，1개의 개구부에 접하는 2개의 레지스트층에서의 레지스트 끝면(11)과 차양 하면(13)과의 경계선 각각의 수평 거리인 2b 및 개구 치수 2a가, 2a<2b를 충족하는 형상을 말한다. 이와 같은 역 테이퍼 형상을 가지면, 돌아 들어가는 거리 d가 작아지므로 도 14에서 말하는 돌아 들어가는 부분(733)이 형성되지 않아 바람직하다. 또한，레지스트 끝면(11)에의 박막층의 부착이 억제되어, 레지스트층의 박리가 용이하게 되므로 바람직하다.
다음으로，본 발명의 제조 방법에서의 개구부 형성 공정에서, 상기한 바와 같은 개구부를 상기 레지스트층에 형성하는 방법에 대하여 설명한다.
본 발명의 제조 방법에서의 개구부 형성 공정에서, 상기한 바와 같은 형상의 개구부는, 전술한 바와 같은 방법으로 상기 기판 상에 네가티브형 레지스트를 이용하여 상기 레지스트층을 형성한 후에, 상기 레지스트층에서의 개구부 형성 부위, 개구부 비형성 부위 및 이들의 경계 영역인 경계 부위에의 노광량을 각각 P, Q, R로 한 경우에 P<R<Q로 되도록 노광하여, 부위마다 레지스트의 경화도(즉, 현상액에 대한 용해도) 및 레지스트층과 기판과의 밀착성을 변화시키고, 그 후 현상함으로써 형성할 수 있다.
상기한 개구부 형성 부위, 개구부 비형성 부위 및 이들의 경계 영역인 경계 부위에의 각각의 노광량 P, Q, R을, P<R<Q로 되도록 노광하는 방법은 특별히 한정되지 않지만, 다음에 제시하는 제1∼제4 노광 방법에 의해 바람직하게 형성할 수 있다.
우선，제1 노광 방법에 대하여, 도 2 및 도 3을 이용하여 설명한다. 도 2의 (a)는, 기판(20)의 상면에 레지스트층(22)이 형성된 상태의 단면도이며, 도 2의 (b)는, 도 2의 (a)의 레지스트층을 노광, 현상하고, 개구부를 형성한 상태의 단면도이다.
도 2의 (a)에 도시한 레지스트층(22)에서, 도 2의 (b)에 도시한 개구부로 되는 J의 영역이 개구부 형성 부위이다(「개구부 형성 부위 J」로 함). 마찬가지로, 차양 부분으로 되는 K의 영역이 경계 부위(「경계 부위 K」로 함)이며, 개구부를 형성하지 않고, 차양 부분으로도 되지 않는 L의 영역이 개구부 비형성 부위(「개구부 비형성 부위 L」로 함)이다.
이와 같은 형상의 개구부는, 이들 부위에 대한 노광량을 바꾼 후, 현상함으로써 형성할 수 있다. 구체적으로는，개구부 형성 부위 J에의 노광량을 P, 경계 부위 K에의 노광량을 R, 개구부 비형성 부위에의 노광량을 Q로 한 경우에, P<R<Q로 되도록 노광한다.
레지스트층에의 노광량과 현상 후의 레지스트층과의 두께 사이에는, 노광량을 늘리면 현상 후의 레지스트층 두께는 증가해 가지만, 어떤 노광량 이상에서는 레지스트층 두께가 실질적으로 일정값으로 되는 관계가 있다. 본 명세서에서는, 현상 후의 레지스트층 두께가 실질적으로 일정값으로 되는 최소의 노광량을 포화 노광량으로 하는 것으로 한다. 포화 노광량은, 레지스트층의 재료나 두께, 현상액의 농도나 액체 온도 등에 의해 서로 다르지만，대략 10mJ/㎠∼500mJ/㎠이다.
본 발명의 제조 방법에서는, 노광량 P, Q, R은, 상기한 포화 노광량에 대하 여 각각 이하의 범위인 것이 바람직하다. 즉, 노광량 P는, 포화 노광량에 대하여 0％∼20％인 것이 바람직하고, 0％∼10％인 것이 보다 바람직하다. 노광량 R은 포화 노광량에 대하여 5％∼150％인 것이 바람직하고, 10％∼100％인 것이 보다 바람직하다. 노광량 Q는 포화 노광량에 대하여 25％∼500％인 것이 바람직하고, 50％∼200％인 것이 보다 바람직하다.
노광량 P, Q, R이 P<R<Q로 되도록 노광하는 방법은 한정되지 않지만, 개구부 형성 부위 J 및 경계 부위 K에의 노광광을 차단하는 마스크와, 개구부 형성 부위 J에의 노광광을 차단하는 마스크를 이용하여, P<R<Q로 되도록 노광하는 것이 바람직하다.
이에 대하여 도 3을 이용하여 구체적으로 설명한다. 도 3의 (a)는, 레지스트층(22)이 기판면에 형성된 기판(20)의 단면 형상을 나타내는 도면이며, 전술한 도 2의 (a)와 마찬가지로，개구부 형성 부위 J, 경계 부위 K 및 개구부 비형성 부위 L을 갖는다.
우선，도 3의 (a)의 레지스트층(22)에 대하여, 개구부 형성 부위 J 및 경계 부위 K에의 노광광(26)의 투과를 차단하는 완전 차광부(40a)와, 개구부 비형성 부위 L에 노광광(26)을 투과시키는 완전 투과부(40b)를 구비하는 마스크(40)를 이용하여 노광한다(도 3의 (b)). 이 경우, 레지스트층(22)에서의 개구부 비형성 부위 L이 노광되고, 개구부 형성 부위 J 및 경계 부위 K가 노광되지 않는다. 다음으로，개구부 형성 부위 J에의 노광광(27)의 투과를 차단하는 완전 차광부(42a)와 개구부 비형성 부위 L 및 경계 부위 K에 노광광(27)을 투과시키는 완전 투과부(42b)를 구비하는 마스크(42)를 이용하여 노광한다. 이 경우, 레지스트층(22)에서의 개구부 비형성 부위 L 및 경계 부위 K가 노광되고, 개구부 형성 부위 L은 노광되지 않는다.
상기한 노광 공정을 실시함으로써, 개구부 비형성 부위 L은 2회 노광되고, 경계 부위 K는 1회 노광되게 된다. 이와 같이 하여, 개구부 형성 부위 J, 경계 부위 K 및 개구부 비형성 부위 L의 노광량 P, R, Q를 P<R<Q인 원하는 노광량으로 할 수 있다. 그리고, 이것을 현상하고, 수세함으로써, 레지스트층(22)에 도 3의 (d)에 도시한 바와 같은 원하는 차양형의 단면 형상을 갖는 개구부를 형성할 수 있다.
노광광(26 및 27)의 강도 또는 노광 시간을 조정함으로써, 경계 부위 K에의 노광량 R을 조정하여 레지스트의 경화도(현상액에 대한 용해도) 및 레지스트층과 기판과의 밀착성을 장소에 따라 변화시켜, 전술한 개구부에서의 간극의 깊이 w와 높이 h를 조정할 수 있다. 또한，도 3의 (b)에 도시한 공정과 도 3의 (c)에 도시한 공정은 순번이 반대이어도 된다.
다음으로，차양형의 개구부를 형성하기 위한 제2 노광 방법에 대하여 도 4를 이용하여 구체적으로 설명한다. 제2 노광 방법에서는, 개구부 형성 부위 J에의 노광광을 차단하고, 경계 부위 K에의 노광광을 반투과하는 마스크를 이용한다. 도 4의 (a)는, 레지스트층(22)이 기판면에 형성된 기판(20)의 단면 형상을 나타내는 도면이며, 전술한 도 2의 (a)와 마찬가지로，개구부 형성 부위 J, 경계 부위 K 및 개구부 비형성 부위 L을 갖는다. 그리고, 도 4의 (b)는, 개구부 형성 부위 J에의 투과를 차단하여 경계 부위 K에 반투과시키는 마스크(44)를 이용하여, 노광광(28)에 의해 노광되어 있는 모습을 나타내는 단면도이며, 도 4의 (c)는, 도 4의 (b)에 도시한 노광 후에, 현상하여 얻어지는 차양형의 단면 형상을 갖는 개구부의 단면도다.
우선，도 4의 (a)의 레지스트층(22)에 대하여, 도 4의 (b)에 도시한 바와 같이, 개구부 형성 부위 J에의 노광광(28)의 투과를 차단하는 완전 차광부(44a)와, 경계 부위 K에 노광광(28)을 반투과시키는 반투과부(44b)와, 개구부 비형성 부위 L에 노광광(28)을 투과시키는 완전 투과부(44c)를 구비하는 마스크(44)를 이용하여 노광한다. 이와 같은 노광 공정을 실시함으로써, 개구부 형성 부위 J, 경계 부위 K 및 개구부 비형성 부위 L에의 노광량 P, R, Q를 P<R<Q로 할 수 있다. 그리고, 이것을 현상하고, 수세함으로써, 레지스트층에 도 4의 (c)에 도시한 바와 같은 원하는 차양형의 단면 형상을 갖는 개구부를 형성할 수 있다.
여기에서, 원하는 투과율을 갖는 반투과부(44b)는, 예를 들면, 노광광(28)을 일부 흡수하면서 투과시키는 재료로 이루어지는 박막을, 막 두께를 조정하여 형성하거나, 개구율을 조정한 미소 패턴을 갖는 차광성의 박막을 형성함으로써 형성할 수 있다. 이와 같은 반투과하는 마스크를 이용함으로써, 경계 부위 K에서의 노광량 R을 조정하여 레지스트의 경화도(현상액에 대한 용해도) 및 레지스트층과 기판과의 밀착성을 장소에 따라 변화시켜, 전술한 개구부에서의 간극의 깊이 w와 높이 h를 조정할 수 있다.
다음으로，차양형의 개구부를 형성하기 위한 제3 노광 방법에 대하여, 도 5를 이용하여 설명한다. 제3 노광 방법에서는, 상기 개구부 형성 부위 및 상기 경 계 부위에의 노광광을 차단하는 마스크를 이용하여, 이 마스크와 상기 레지스트층과의 거리를 변화시켜 노광한다. 도 5의 (a)는, 레지스트층(22)이 기판면에 형성된 기판(20)의 단면 형상을 나타내는 도면이며, 전술한 도 2의 (a)와 마찬가지로，개구부 형성 부위 J, 경계 부위 K 및 개구부 비형성 부위 L을 갖는다. 본 노광 방법에서 이용하는 마스크(46)는, 도 5의 (b)에 도시한 바와 같이, 개구부 형성 부위 J 및 경계 부위 K에의 노광광(29)의 투과를 차단하는 완전 차광부(46a)와, 개구부 비형성 부위 L에 노광광(29)을 투과시키는 완전 투과부(46b)를 구비한다.
본 노광 방법에서는, 우선，도 5의 (a)의 레지스트층(22)에, 마스크(46)를 레지스트층(22)에 근접한 상태에서 노광한다(도 5의 (b)). 여기에서 「근접한 상태」란, 후술하는 「떨어진 상태」보다도 가까운 상태를 의미하지만, 레지스트층(22)과 마스크(46)와의 거리는, 대략 0㎛∼200㎛ 정도이다. 이 때, 레지스트층(22)에서의 개구부 비형성 부위 L이 노광광(29)에 의해 노광되고, 개구부 형성 부위 J 및 경계 부위 K는 노광되지 않는다.
다음으로，마스크(46)와 레지스트층(22)을 분리한 상태(마스크(46'))로 하여, 다시 노광한다(도 5의 (c)). 여기에서 마스크(46)가 레지스트층(22)으로부터 떨어진 상태란, 본 발명에서의 차양형의 개구부를 레지스트층에 형성할 수 있는 정도로, 노광광(29)이 마스크의 차광부(46a)의 엣지에 의해 회절되는 상태를 의미한다. 레지스트층(22)과 마스크(46)를 분리하여 노광하면，도 5의 (c)에 도시한 바와 같이，노광광(29)의 일부는 노광광(29')과 같이 회절되어, 개구부 비형성 부위 L뿐만 아니라 경계 부위 K도 노광된다. 레지스트층(22)과 마스크(46')와의 거리 는, 대략 50㎛∼400㎛로 한다. 노광은 마스크(46)를 이동시키면서 행하여도 된다.
이와 같은 방법에 의해, 개구부 형성 부위 J, 경계 부위 K 및 개구부 비형성 부위 L의 노광량 P, R, Q를 P<R<Q로 하여, 레지스트의 경화도(현상액에 대한 용해도) 및 레지스트층과 기판과의 밀착성을 장소에 따라 변화시킬 수 있다. 그리고, 이것을 현상하고, 수세함으로써, 레지스트층에 도 5의 (d)에 도시한 바와 같은 원하는 단면 형상의 개구부를 형성할 수 있다. 전술한 개구부에서의 간극의 깊이 w와 높이 h는, 마스크(46)(마스크(46′))의 레지스트층(22)으로부터의 거리를 조정함으로써, 경계 부위 K에서의 노광의 정도를 변화시킴으로써, 조정할 수 있다.
또한，상기한 도 5를 이용한 설명에서는, 처음에 마스크(46)를 레지스트층(22)에 근접한 상태에서 노광하고, 그 후, 레지스트층(22)으로부터 분리하여 노광하는 방법을 나타내었지만, 반대의 순서이어도 된다. 즉, 도 5를 이용하여 설명하면, 도 5의 (a)에 도시한 기판 상의 레지스트층을, 우선 도 5의 (c)에 도시한 바와 같이 마스크(46)를 레지스트층(22)으로부터 분리한 상태에서 노광하고, 그 후 도 5의 (b)에 도시한 바와 같이 마스크(46)를 레지스트층(22)에 근접하여 노광하여도 된다. 이 경우에서도, 도 5의 (d)에 도시한 바와 같은 개구부를 형성할 수 있다.
다음으로，차양형의 개구부를 형성하기 위한 제4 노광 방법에 대하여 설명한다. 제4 노광 방법에서는, 제3 노광 방법과 마찬가지의 상기 개구부 형성 부위 및 상기 경계 부위에의 노광광을 차단하는 마스크를 이용하지만, 마스크(46)와 레지스트층(22)과의 거리를 변화시키지 않고 일정하게 하여 노광을 행한다. 노광의 후, 현상하고, 수세함으로써, 레지스트층에 도 5의 (d)에 도시한 바와 같은 원하는 차양형의 단면 형상을 갖는 개구부를 형성할 수 있다.
본 노광 방법에서는, 도 5의 (c)에 도시한 바와 같이, 레지스트층(22)에서의 개구부 비형성 부위 L은, 마스터(46)의 완전 투과부(46b)에 의해 투과된 노광광(29)에 의해 노광되고, 레지스트층(22)에서의 개구부 형성 부위 J는, 마스크(46)의 완전 차광부(46a)에 의해 노광광의 투과가 차단되어 노광이 억제되고, 레지스트층(22)에서의 경계 부위 K는, 마스크(46)의 완전 차광부(46a)의 주변부에서 생기는 회절광(29')에 의해 노광된다.
경계 부위 K에의 노광량 R은, 개구부 비형성 부위 L에의 노광량 Q에 따라서, 예를 들면 노광시의 마스크(46)와 레지스트층(22)과의 거리를 바꿈으로써 조정할 수 있다. 노광시의 마스크(46)와 레지스트층(22)과의 거리는, 이용하는 노광 광학계의 조건에 의해, 마스크(46)를 레지스트층(22)에 밀착시켜 노광하는 컨택트 노광을 행할 때의 실질적으로 제로를 하한으로 하여 500㎛까지의 범위부터 적절히 선택하는 것이 바람직하다. 또한，노광광이 마스크(46) 및 레지스트층에 입사하는 입사각을 기울여 입사시키거나, 마스크(46)와 레지스트층(22) 사이의 거리를 조정함으로써, 돌아 들어가는 광이나 다중 반사광 등을 더 이용하여, 레지스트층(22)에서의 경계 부위 K에 대한 노광량 R을 더 조정할 수 있다. 상기 입사각의 기울기는, 1°∼5°의 범위부터 선택하는 것이 바람직하다. 이와 같이 하여, 개구부 형성 부위 J, 경계 부위 K 및 개구부 비형성 부위 L의 노광량 P, R, Q가 P<R<Q로 되도록 노광할 수 있다.
본 노광 방법을 이용하는 경우에는, 개구부 비형성 부위 L에서의 노광량 Q를 포화 노광량의 25％∼100％로 하고, 경계 부위 K에서의 노광량 R을 포화 노광량의 10％∼80％로 하고, 개구부 형성 부위 J에서의 노광량 P를 포화 노광량의 0％∼20％로 하는 것이 보다 바람직하다.
전술한 조건에서 노광함으로써, 개구부 형성 부위 L의 레지스트층은, 표면 및 층 내의 대부분에서 충분히 경화되는 한편，경계 부위 K의 레지스트층은, 기판 계면 근방에서 노광량이 특히 낮은 반경화 상태로 할 수 있다. 그 때문에，이 노광의 후, 현상하면，노광부의 레지스트층은 실질적으로 용출되지 않지만, 노광 부위와 비노광 부위와의 경계 부위의 레지스트층은, 노광량이 특히 낮은 기판 계면 근방 부분이 용출되어, 레지스트층에 원하는 단면 형상을 갖는 개구부를 형성할 수 있다.
개구부 비형성 부위 L에의 노광량 P는, 포화 노광량의 25％ 미만에서는, 레지스트층과 기판과의 밀착력이 불충분하게 되어 현상 공정이나 박막층 형성 공정 등의 후공정에서 레지스트층이 박리될 우려가 있고, 포화 노광량의 100％ 초과에서는, 경계 부위 K에의 적절한 노광량 R이 얻어지지 않아 적절한 높이 h 및 깊이 w를 갖는 상기 간극을 형성할 수 없을 우려가 있다. 즉, 후술하는 박막층 형성 공정에서 형성한 박막층의 단부가 레지스트층의 끝자락에 올라타서 후술하는 박리 공정에서 레지스트층을 기판으로부터 박리할 수 없거나, 얻어진 회로 패턴을 갖는 기판을 이용하는 전자 회로 장치의 신뢰성이 불충분하게 될 우려가 있다.
본 발명의 제조 방법에서의 개구부 형성 공정에서, 제1∼제4 노광 방법에 의 한 노광의 후 행하는 현상은, 통상의 방법에 의해 행할 수 있다. 즉, 수산화나트륨, 수산화칼륨과 같은 무기 알칼리의 수용액이나, 탄산나트륨 수용액이나, 테트라메틸암모늄히드록시드, 콜린으로 대표되는 제4급 암모늄염과 같은 유기염기의 수용액을 현상액으로서 이용하여 침지나 스프레이 등의 수단으로 처리가 행해진다. 현상액의 온도, 첨가제, 현상 처리를 행하는 시간 등은, 원하는 개구부의 단면 형상이 얻어지도록 적절히 조정 또는 선택하는 것이 바람직하다.
특히 제4 노광 방법을 이용한 경우에는, 현상 처리를 행하는 시간은, 현상 개시로부터, 비노광부의 레지스트층이 용출하여 기판 표면이 노출될 때까지의 시간인 브레이크 포인트의 2배∼10배의 범위부터 선택되는 것이 바람직하다.
현상에 이어서 행해지는 수세는, 순수나 이온 교환수를 이용하여 행해지고, 미경화 상태의 레지스트재를 제거하면 되며, 현상 시간의 0.05배∼3배의 범위 시간 행하는 것이 바람직하다. 수세에 이용하는 물에 1가∼3가의 금속 이온을 함유시키면，레지스트 단부의 팽윤을 억제할 수 있어 바람직하다. 1∼3가의 금속 이온의 물에 대한 함유량은 0.0005％∼5질량％가 바람직하다. 0.0005질량％ 미만에서는 레지스트의 팽윤의 억제 효과가 얻어지지 않을 우려가 있고, 5질량％ 초과에서는 용출한 레지스트가 응집하여 이물을 형성하여 결점이 생길 우려가 있다. 수세에 이용하는 물에 함유시키는 금속 이온은, Ca2 + 이온, M2 + 이온, Ba2+ 이온 등의 2가의 금속 이온이 바람직하고, Ca2 + 이온, M2 + 이온이 보다 바람직하다. 2가의 금속 이온의 함유량은 물에 대하여 0.005질량％∼0.5질량％가 바람직하다. 0.005질량％ 미 만에서는 레지스트의 팽윤의 억제 효과가 얻어지지 않을 우려가 있고, 0.5질량％ 초과에서는 용출한 레지스트의 응집에 의한 결점이 생길 우려가 있다.
노광 처리의 전 또는 후 혹은 그 양쪽에서 레지스트층을 열 처리하면，기판과의 밀착성을 안정화시키므로 바람직하다. 이 노광 전의 열 처리는, 통상적으로 80℃∼150℃의 범위의 온도에서 0.5분간∼3분간, 노광 후의 열 처리는, 통상적으로 80℃∼200℃의 온도에서 1분간∼10분간 행하는 것이 바람직하다.
레지스트층은, 전술한 바와 같이, 2층 이상으로 이루어지는 레지스트층이어도 된다. 그 경우, 상기 기판의 표면에 접하는 레지스트층은 (「레지스트층 F」로 함), 그 밖의 부분의 레지스트층(「레지스트층 G」로 함)보다 현상시의 현상액에 대한 용해 속도가 빠른 재료로 구성하는 것이 바람직하다. 상기 기판의 표면에 접하는 레지스트층 F는, 통상의 감광성을 갖는 것, 또는 후술하는 층에 비교하여 저감도의 감광성을 갖는 것으로 하고, 그 밖의「레지스트층 G」는, 카본블랙 미립자 등을 함유하여 적당한 차광성을 갖는 것, 또는 레지스트층 F와 비교하여 고감도의 감광성을 갖는 것으로 하는 것이 바람직하다. 레지스트층 F 및 레지스트층 G의 두께는 각각 0.1㎛∼5㎛ 및 2㎛∼40㎛로 하는 것이 바람직하다.
레지스트층 F는 복수의 층으로 이루어져도 된다. 즉, 2층 이상으로 이루어지는 레지스트층에서, 이들 중 상기 기판의 표면에 접하는 1층의 레지스트층과, 이 층에 접하는 1 이상의 레지스트층으로서, 더욱 그 위에 적층하는 레지스트층 G보다도 상대적으로 현상액에 대한 용해 속도가 빠른 재료로 이루어지는 복수의 층을, 레지스트층 F로 간주할 수 있다.
그리고, 전술한 레지스트층 형성 공정에서 설명한 방법으로, 레지스트층 F 및 레지스트층 G 각각의 레지스트층을 형성하여 노광한 후, 현상액을 이용하여 개구부를 형성한다. 보다 구체적으로는，예를 들면 수산화나트륨, 수산화칼륨과 같은 무기 알칼리의 수용액이나, 티트라메틸암모늄히드록시드, 콜린으로 대표되는 제4급 암모늄염과 같은 유기염기의 수용액을 현상액으로서 이용하여, 침지나 스프레이 등의 수단으로 처리하여 현상할 수 있다.
원하는 바에 따라 노광 처리의 전 또는 후 혹은 그 양쪽에서 포토레지스트층을 열 처리 할 수 있다. 노광 전의 열 처리는, 80℃∼150℃의 범위의 온도에서 30초∼3분간, 노광 후의 열 처리는, 통상적으로 80℃∼200℃의 온도에서 1분간∼l0분간 행하는 것이 바람직하다. 이와 같은 경우, 레지스트층 F의 현상액에의 용해 속도가 레지스트층 G에의 그것과 비교하여 빠르므로, 상기 차양형의 단면 형상의 개구부를 형성할 수 있다. 각각의 레지스트층에 이용하는 재료의 종류를 변화시킴으로써, 개구부의 단면 형상에서의 차양형의 간극의 깊이 w 및 높이 h를 조정할 수 있다.
도 15는, 본 발명의 회로 패턴을 갖는 기판의 제조 방법에 의해 개구부를 형성한 레지스트층의 개구부 주변의 단면의 SEM 사진으로서, 2a가 27.0㎛, 2b가 30.0㎛인 개구부에, 높이 h가 2.0㎛, 깊이 w가 4.0㎛인 간극이 형성되어 있는 것을 알 수 있다. 도 16은, 도 15의 개구부와 레지스트층 상에, 막 두께 100㎚의 Cr층, 막 두께 2800㎚의 Cu층, 막 두께 100㎚의 Cr층이 이 순번으로 적층된, 막 두께 T가 3.0㎛인 박막층을 형성한, 레지스트층의 개구부 주변의 단면의 SEM 사진으로서, 박 막층의 단부가 간극에 돌아 들어가 있지만, 전술한 치수의 간극을 갖고 있으므로 레지스트층의 끝자락에 올라타는 것이 생기지 않은 것을 알 수 있다.
<박막층 형성 공정>
다음으로，본 발명의 제조 방법에서의 박막층 형성 공정에 대하여 설명한다. 박막층 형성 공정은, 상기 기판 상 및 상기 레지스트층 상에 박막층을 형성하는 공정이다.
박막층 형성 공정에서 형성하는 박막층의 재질은 특별히 한정되지 않는다. 후술하는 방법에 의해 상기 기판 상 및 상기 레지스트층 상에 박막층을 형성할 수 있는 것이면 된다. 또한 이 박막층은 1층으로 이루어져도 되고, 복수의 층으로 이루어져도 된다. 또한，그 두께도 한정되지 않고, 예를 들면, 0.1㎛∼10㎛ 정도로 할 수 있다. 기판에의 바람직한 부착력을 확보함과 함께, 바람직한 도전성을 확보한다고 하는 관점으로부터, 회로 패턴의 박막층의 두께는, 0.1㎛∼5㎛인 것이 바람직하다.
상기 박막층은, 1층 또는 2층 이상으로 이루어지고, 그들 중 1층 이상이, Cu,Al, Ag, Ni, SnO2, ITO 및 ZnO으로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 층인 것이 바람직하다. 이 층은 전기를 용이하게 통과시키므로 전극층으로서 바람직하게 이용할 수 있다(이하, 간단히「전극층」이라고도 함). 또한，여기서 말하는「주성분」이란 전극층에서 이들 성분이 50질량％ 이상 함유되는 것을 의미한다. 이 함유율은 80질량％ 이상인 것이 바람직하고, 90질량％ 이상 인 것이 보다 바람직하며, 99질량％인 것이 더욱 바람직하다. 이하, 「주성분」이란, 마찬가지의 의미로 이용한다.
또한，상기 전극층을 형성하는 재료는, Cu를 주성분으로 할 때에는 다른 함유 성분으로서 Cr, Ti이나 Mn을, Ag을 주성분으로 할 때에는, 다른 Pd이나 Au을 이용하는 것이 바람직하다. 또한，도전성의 향상을 위해, SnO2를 주성분으로 할 때는 다른 함유 성분으로서 Ta, Nb이나 Sb을, ZnO를 주성분으로 할 때에는 다른 함유 성분으로서 Al, Ga이나 In을 이용하는 것이 바람직하다.
전극층이, Cu, Ag 및 Ni로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 층으로 이루어지는 경우에는, 상기 박막층이, Cr, Ti, Mo 및 W으로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 층을 더 포함하는 것이 바람직하다. 이 층은 상기 전극층이나, 후술하는 보호층이나 기판 등과의 밀착성이 높아, 접착층으로서 바람직하게 이용할 수 있다(이하, 「접착층」이라고도 함). 또한，상기 박막층이 3층을 갖고，그 중의 1층이 상기 전극층이며, 그 전극층을 사이에 끼우도록 2층의 상기 접착층을 갖는 구조인 것이 바람직하다. 즉, 전극층의 한쪽 주면 및 다른 쪽 주면의 각각에, 상기 접착층을 갖는 구조(접착층/전극층/접착층)인 것이 바람직하다. 또한，상기 접착층이 전극층 측면도 동시에 피복하고 있는 것이 내구성 향상의 점에서 특히 바람직하다. 이하에서는, 이와 같은 구조의 3층을 적층 전극층이라고도 한다.
상기 박막층으로서는, 특히, Cr을 주성분으로 하는 접착층과 Cu를 주성분으 로 하는 전극층이 적층된 적층 전극층 및 Ti을 주성분으로 하는 접착층과 Cu를 주성분으로 하는 전극층이 적층된 적층 전극층이 바람직하다. 또한，이들 박막층은, 저반사층이나 다른 접착층 등의 다른 층을 더 갖는 구조이어도, 마찬가지로 바람직하다. 이와 같은 적층 전극층을 포함하는 박막층은, PDP 전면 기판에서의 버스 전극으로서 바람직하게 이용할 수 있다.
또한，전극층이, SnO2, ITO 및 ZnO으로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 도전성 투명 도전 재료로 이루어지는 층(이하, 투명 전극층이라고 함)이어도 된다. 이와 같은 투명 전극층을 포함하는 박막은, PDP 전면 기판에서의 방전 유지 전극으로서 바람직하게 이용할 수 있다.
본 발명의 제조 방법에서의 박막층 형성 공정에서, 상기 기판 상 및 상기 레지스트층 상에 박막층을 형성하는 방법으로서 통상의 기상 증착법, 예를 들면, 물리적 증착법(전자 빔이나 저항 가열 등에 의한 진공증착법, 이온 플래팅법, 스퍼터링법, 이온 빔 스퍼터링법), 화학적 증착법(열 CVD법, 플라즈마 CVD법, 광 CVD법)등을 적용할 수 있다.
예를 들면, 스퍼터링에 의해, Cu를 주성분으로 하는 층을 형성하기 위해서는, Cu 타겟을 이용하여, 아르곤 등의 불활성 분위기하에서, 스퍼터링을 행하면 된다. Cr, Ti 등을 주성분으로 하는 층을 형성하는 경우도 마찬가지이다. 여기서 아르곤 등에 N2나 CH4 등을 혼합시켜 스퍼터링을 행하여도 된다. 또한，박막층으로서 산화물의 층을 형성하는 경우에는, 산소를 함유하는 분위기하에서 스퍼터링을 행하여도 된다.
박막층을 원하는 두께, 예를 들면, 상기한 바와 같은 바람직한 두께로 하기 위해서는, 종래 공지의 방법, 예를 들면 스퍼터링이나 증착법 등의 기상 증착법에서의 성막 시간 등을 제어함으로써 조정할 수 있다. 또한，이 박막층 상에 이어서 후술하는 보호층을 성막하여도 된다.
<박리 공정>
다음으로，본 발명의 제조 방법에서의 박리 공정에 대하여 설명한다. 본 발명의 제조 방법에서 박리 공정은, 상기 레지스트층과 상기 레지스트층 상에 형성된 상기 박막층을 상기 기판으로부터 박리하는 공정이다. 여기에서, 상기 레지스트층과 상기 기판을 박리하는 방법은 특별히 한정되지 않고, 예를 들면, 종래 공지의 방법인 습식 박리법이나 기계적 박리법을 적용할 수 있다.
습식 박리법으로서는, 종래 공지의 박리용의 용제에 침지시키는 방법을 예로 들 수 있다. 이 용제로서는, 예를 들면 수산화나트륨, 수산화 칼륨, 과요오드산, 과요오드산 나트륨 등의 수용성 박리액을 들 수 있다. 이와 같은 수용성 박리액으로서 수 퍼센트 질량 농도의 것을 30℃∼80℃로 가온 제어하고, 배트 형상의 용기 등 내에서 요동하면서 침지, 또는 풀콘 노즐 등을 이용하여, 분무 압력을 0.1MPa∼0.5MPa로 제어하여 스프레이 처리함으로써, 상기 레지스트층과 상기 기판을 바람직하게 박리할 수 있다.
또한，기계적 박리법으로서는, 예를 들면, 상기 레지스트층의 단부로부터 떼어내는 방법, 상기 레지스트층 상에 성막된 상기 박막층에 접착하는 부재를 이용하 여 박리시키는 방법, 감압 상태에서 흡인하여 박리시키는 방법, 고압의 기체나 액체를 분무하여 상기 레지스트층을 날려버려서 박리시키는 방법, 브러시 등으로 문지름으로써 박리시키는 방법 등을 예를 들 수 있다.
상기 레지스트층의 단부로부터 떼어내는 방법으로서는, 구체적으로는， 상기 레지스트층의 단부를 잡고, 단부로부터 서서히 떼어내어 가는 방법이나, 롤러 등을 이용하여 상기 레지스트층 상에 성막된 상기 박막층을 롤러에 흡착시킨 후에, 롤러를 회전시켜 상기 레지스트층을 상기 박막층마다 박리시키는 방법을 예로 들 수 있다. 또한，상기 레지스트층 상에 성막된 상기 박막층에 접착하는 부재를 이용하여 박리시키는 방법으로서는, 구체적으로는，접착 테이프 등의 접착 부재를 이용하여 상기 박막층을 접착 테이프에 접착시켜 박리시키는 방법이나, 접착 테이프를 롤러에 부착하고, 접착 테이프에 상기 박막층을 접착시키면서 롤러를 회전함으로써 박리시키는 방법을 예로 들 수 있다.
또한，감압 상태에서 흡인하여 박리시키는 방법은, 상기 레지스트층 상에 상기 박막층을 성막한 후에 감압함으로써, 상기 레지스트층을 상기 박막층마다 박리시키는 방법이다. 이 경우, 상기 레지스트층 및 상기 박막층을 박리시킬 수 있는 정도로 감압하면 된다. 또한，고압의 기체나 액체를 분무하여 상기 레지스트층을 날려버리는 방법은, 상기 레지스트층 상에 상기 박막층을 성막한 후에, 기체나 액체를 분무함으로써, 상기 레지스트층을 상기 박막층마다 박리시키는 방법이다. 이 경우, 상기 레지스트층 및 상기 박막층을 박리시킬 수 있을 정도의 압력으로 기체나 액체를 분무하면 된다.
본 발명의 제조 방법은, 이상에서 설명한 레지스트층 형성 공정과, 개구부 형성 공정과, 박막층 형성 공정과, 박리 공정을 구비하는 회로 패턴을 갖는 기판의 제조 방법이다.
또한，본 발명의 제조 방법은, 이상에서 설명한 레지스트층 형성 공정과, 개구부 형성 공정과, 박막층 형성 공정과, 박리 공정을 복수 구비하여도 된다. 예를 들면, 상기 기판을 상기 레지스트층 형성 공정, 상기 개구부 형성 공정, 상기 박막층 형성 공정 및 상기 박리 공정에 이용하고, 상기 기판 상에 박막층으로 이루어지는 회로 패턴을 형성한 후, 또한 상기 레지스트층 형성 공정, 개구부 형성 공정에 이용한 후, 후술하는 보호층이나, 상기 박막층 형성 공정과는 다른 패턴의 박막층을 형성하고，그 후, 박리 공정에 이용하거나 하여, 회로 패턴을 형성하여도 된다.
<보호층 형성 공정>
이와 같은 본 발명의 제조 방법에서, 상기 박막층의 표면 및 측면을 덮는 보호층을 형성하는 보호층 형성 공정을 더 구비하는 것이 바람직하다. 보호층 형성 공정은, 상기 박막층 형성 공정 후에 구비된다. 그리고, 상기 박리 공정의 후에 구비되어도, 전에 구비되어도 된다. 예를 들면, 상기 기판에 상기 레지스트층 형성 공정, 상기 개구부 형성 공정 및 상기 박막층 형성 공정을 실시하고, 계속해서 보호층 형성 공정을 실시하며, 그 후, 상기 레지스트층과 그 위에 형성된 박막층 및 보호층을 박리할 수 있다.
본 발명의 제조 방법이 보호층 형성 공정을 구비하면，본 발명의 제조 방법에 의해 제조된 회로 패턴을 갖는 기판의 회로 패턴을 보호하는 보호층을 형성할 수 있어, 후공정에서의 특성의 열화를 억제하거나, 신뢰성이 우수한 회로 패턴을 갖는 기판이 얻어지므로 바람직하다.
박막층과 보호층의 패턴이 서로 다른 경우에는, 상기 레지스트층 형성 공정, 상기 개구부 형성 공정, 상기 박막층 형성 공정에 이어서, 상기 박리 공정을 실시하여, 박막층으로 이루어지는 회로 패턴을 형성하고，그 후 다시, 상기 레지스트층 형성 공정, 상기 개구부 형성 공정을 실시하며, 계속해서 보호층 형성 공정을 실시하여 보호층을 형성하고，상기 박리 공정을 실시하여, 상기 레지스트층과 그 위에 형성된 보호층을 박리함으로써, 원하는 패턴의 박막층과 원하는 패턴의 보호층을 적층하여 형성할 수 있다.
이 보호층의 재질은 특별히 한정되지 않지만, SiO2 , TiO2, ZrO2, Ta2O5, Cr2O3 및 SnO2로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 것이 바람직하다. 상기 보호층이 이와 같은 재질로 이루어지면, 본 발명의 제조 방법에 의해 제조되는 회로 패턴을 갖는 기판을, 표면에 유전체층 등을 더 형성하여 예를 들면 PDP 전면 기판으로서 이용하는 경우에, 상기 박막층이 그 유전체층 등을 형성하는 고온 과정에서 산화하거나, 혹은 유전체층 바로 그것으로부터 침식되는 것을, 상기 보호층에 의해 보호할 수 있으므로 바람직하다. 그 중에서도 SnO2이, 보호 성능이 보다 우수하므로 바람직하다.
또한，상기 보호층이 2층 이상으로 이루어지고, 그 중 적어도 2층으로서, SnO2을 주성분으로 하는 층과, 그 상면의 SiO2을 주성분으로 하는 층을 포함하는 것 이 바람직하다. 보호 성능이 보다 우수하기 때문이다. 상기 보호층은, Ta, Nb 및 Sb로 이루어지는 군으로부터 선택되는 적어도 하나를 함유한 SnO2으로 하는 것이 보다 바람직하다. Ta, Nb 및 Sb의 상기 SnO2 보호층에서의 함유율은 특별히 한정되지 않지만, 0.5∼15질량％가 바람직하고, 3∼10질량％가 보다 바람직하다. 이와 같은 함유율이면 상기 보호층에도 높은 전기 전도 특성을 부여할 수 있기 때문이다.
상기 보호층의 두께는 특별히 한정되지 않고 원하는 두께로 할 수 있지만, 0.051㎛∼1㎛가 바람직하고, 0.11㎛∼0.5㎛가 보다 바람직하다. 상기 보호층의 두께의 정의, 측정 방법 및 그 조정 방법은, 상기 박막층의 경우와 마찬가지이다. 또한，상기 보호층의 형성 방법도, 상기 박막층의 형성 방법과 마찬가지로 기상 증착법을 적용할 수 있다.
본 발명의 제조 방법에서, 상기 박막층 형성 공정이, 상기 기판 상 및 상기 레지스트층 상에 Cr 및/또는 Ti을 주성분으로 하는 접착층을 형성하고，그 접착층의 상면에 Cu를 주성분으로 하는 전극층을 형성하며，또한 그 전극층의 상면에 Cr 및/또는 Ti을 주성분으로 하는 접착층을 더 형성하는 공정이며, 상기 보호층 형성 공정이, 상기 박막층의 표면에 SnO2을 주성분으로 하는 보호층을 형성하는 공정인 것이 바람직하다.
이와 같은 본 발명의 제조 방법에 의해 제조되는 회로 패턴을 갖는 기판은, PDP 전면 기판으로서 바람직하게 이용할 수 있다.
<저반사층 형성 공정>
또한，본 발명의 제조 방법에서, 상기 회로 패턴의 상기 박막층과 상기 기판 사이에, 저반사층을 형성하는 저반사층 형성 공정을 더 구비하는 것이 바람직하다. 이 저반사층 형성 공정은, 상기 개구부 형성 공정의 후로서 상기 박막층 형성 공정의 전인 것이 바람직하다. 예를 들면, 상기 레지스트층 형성 공정 및 상기 개구부 형성 공정을 거친 후에, 이 저반사층 형성하고，또한，상기 박막층 형성 후에, 상기 박리 공정에 이용함으로써, 후술하는 바람직한 본 발명의 회로 패턴을 갖는 기판을 제조할 수 있다.
이와 같은 재질로 이루어지는 상기 저반사층이 상기 기판에 형성되면，본 발명의 제조 방법에 의해 제조된 회로 패턴을 갖는 기판을 형성하여 예를 들면 PDP 전면 기판으로서 이용하는 경우에, 박막층을 기판측으로부터 관찰하였을 때, 상기 저반사층이 반사 방지층으로서 기능하여, 콘트라스트가 향상되므로 바람직하다.
또한，상기 저반사층은 크롬산화물 및/또는 티탄산화물을 주성분으로 하는 것이 바람직하다. 여기에서 말하는 주성분이란, 상기 저반사층에서의 함유율이 50질량％ 이상인 것을 의미하며, 70％∼100질량％가 바람직하고, 80％∼100질량％가 보다 바람직하며, 90％∼100질량％가 더욱 바람직하다. 상기 저반사층을 형성하는 이 주성분 이외의 재료로서는, 예를 들면, 질소나 탄소를 함유시키는 것이 바람직하다. 상기 반사 방지 성능을 향상할 수 있기 때문이다.
상기 저반사층의 두께는 특별히 한정되지 않는다. 원하는 두께로 할 수 있지만, 0.03㎛∼0.1㎛가 바람직하고, 0.04㎛∼0.07㎛가 보다 바람직하다. 상기 저반사층의 두께의 정의, 측정 방법 및 그 조정 방법은, 상기 박막층의 경우와 마찬 가지이다. 상기 저반사층의 형성 방법도, 상기 박막층의 형성 방법과 마찬가지로 기상 증착법을 적용할 수 있다.
본 발명의 제조 방법에서, 상기 박막층 형성 공정이, 상기 기판 상 및 상기 레지스트층 상에 Cr 및/또는 Ti을 주성분으로 하는 접착층을 형성하고，그 접착층의 상면에 Cu를 주성분으로 하는 전극층을 형성하며，또한 그 전극층의 상면에 Cr 및/또는 Ti을 주성분으로 하는 접착층을 더 형성하는 공정이며, 상기 보호층 형성 공정이, 상기 박막층의 표면에 SnO2을 주성분으로 하는 보호층을 형성하는 공정이며, 상기 저반사층 형성 공정이, 크롬산화물 및/또는 티탄 산화물을 주성분으로 하는 저반사층을 더 형성하는 공정인 것이 바람직하다.
이와 같은 본 발명의 제조 방법에 의해 제조되는 회로 패턴을 갖는 기판은, PDP 전면 기판으로서 바람직하게 이용할 수 있다.
<제2 박막층 형성 공정>
본 발명의 제조 방법은, 상기 박막층과 상기 기판 사이에, 제2 박막층을 형성하는 제2 박막층 형성 공정을 더 구비할 수 있다. 이 제2 박막층 형성 공정은, 상기 박막층 형성 공정의 전에 구비된다. 그리고, 상기 레지스트층 형성 공정의 전이어도 되고, 상기 개구부 형성 공정의 후로서 상기 박막층 형성 공정의 전이어도 된다.
예를 들면, 상기 레지스트층 형성 공정 및 상기 개구부 형성 공정을 거친 후에, 이 제2 박막층 형성 공정에 이용하고, 상기 기판 상에 제2 박막층으로 이루어 지는 회로 패턴을 형성한 후, 레지스트층 형성 공정에 더 이용하고, 그 제2 박막층으로 이루어지는 회로 패턴의 상면에 레지스트층을 형성하여, 개구부 형성 공정을 더 거친 후에, 상기 박막층 형성 공정에 이용하고, 그 후 상기 박리 공정에 이용함으로써, 후술하는 바람직한 양태의 본 발명의 회로 패턴을 갖는 기판을 제조할 수 있다.
이 제2 박막층의 재질은 특별히 한정되지 않지만, Cu, Al, Ag, Ni, SnO2, ITO 및 ZnO으로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 것이 바람직하다. 본 발명의 제조 방법에 의해 제조된 회로 패턴을 갖는 기판을 형성하여 예를 들면 PDP 전면 기판으로서 이용하는 경우에, 제2 박막층을 상기 박막층과는 다른 전극으로서 이용할 수 있기 때문이다. 특히 PDP의 용도에서는, 제2 박막층으로서의 SnO2, ITO 및 ZnO으로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 투명 도전 재료를 이용하면，투명한 서스테인 전극으로서 이용할 수 있으므로 바람직하다. 이 경우에, 또한 상기 보호층이 SiO2을 주성분으로 하는 것이, 더 바람직하다. 상기 제2 박막층의 두께의 정의, 측정 방법 및 그 조정 방법은, 상기 박막층의 경우와 마찬가지이다. 상기 제2 박막층의 형성 방법도, 상기 박막층의 형성 방법과 마찬가지로 기상 증착법을 적용할 수 있다.
상기 박막층은, 도 6과 도 7에 도시한 바와 같이, 상기 접착층 및/또는 상기 보호층에 의해, 기판과 접하는 면과 반대면과 측면이 피복되어 있는 것이 바람직하다.
도 6은, 본 발명의 제조 방법에 의해 얻어지는 회로 패턴을 갖는 기판에, 유전체층을 더 형성한 것의 개략 단면도이다. 도 6에 도시한 회로 패턴을 갖는 기판은, 글래스 기판(80)의 상면에 Cr2O3층(81), Cr층(82), Cu층(83), Cr층(84), SnO2층(85)을 적층한 박막층으로 이루어지는 패턴을 갖고，그 상면에 유전체층(86)을 더 갖고 있다. 여기에서, Cr2O3층은 Cr2O3을 주성분으로 하는 층을 의미한다. Cr층, Cu층, Cr층, SnO2층도 동일한 의미이다.
도 7은, 도 6에 도시한 유전체층을 형성한 회로 패턴을 갖는 기판을 이용하여 제조한, 플라즈마 디스플레이 패널(PDP)의 개략 단면도이다. 도 7에 도시한 PDP는, 도 6과 마찬가지로，글래스 기판(87)의 상면에 Cr2O3층(88), Cr층(89), Cu층(90), Cr층(91), Sn2O3층(92)을 적층한 박막층으로 이루어지는 패턴을 갖고，그 상면에 유전체층(93)을 더 갖고，글래스 대향 기판(95)과 밀착 시일재(94)를 개재하여 대향하고 있다.
본 발명의 제조 방법에 의하면, 상기 박막층이 상기 접착층 및/또는 상기 보호층에 의해 피복되므로，산화나 부식으로부터 박막층이 보호된다. 예를 들면, PDP 전면판이나 배면판은, 적층 전극층(예를 들면 Cr/Cu/Cr)의 상면에 보호층으로서 SnO2막이 형성되고, 그 위에 유전체층이 더 형성된 구성을 갖지만, 종래에서의 제조 방법은, 글래스 기판 상에 적층 전극층을 형성한 후에, 그 위에 레지스트층을 형성하고，노광, 현상, 전극층의 웨트 에칭 공정을 거쳐서, 원하는 전극 패터닝을 행하는 방법이다. 따라서，도 10의 (e)에 도시한 바와 같이，적층 전극층의 측면 부분에 Cu층이 노출되고, 그 후의 고온 프로세스에서 Cu층이 산화되거나, 부식된다. 이것에 대하여 본 발명의 제조 방법에서는, 상기 접착층 및/또는 상기 보호층에 의해, 적층 전극층의 측면도 피복할 수 있으므로，적층 전극층의 산화나 유전체층과의 반응에 의한 열화를 억제할 수 있으므로 매우 바람직하다.
이와 같은 적층 전극층에 보호층을 갖는 구성은, 본 발명의 제조 방법에 의해 용이하게 실현할 수 있다. 구체적으로는，예를 들면, 기판 상에 레지스트를 도포하고, 상기한 바와 같이 노광, 현상한 후, 접착층으로서 Cr, 전극층으로서 Cu, 보호층으로서 SnO2을 성막한다. 그리고, 레지스트층마다 Cr/Cu/Cr/SnO2으로 이루어지는 박막층을 리프트오프함으로써 Cu층 측면이 Cr으로 이루어지는 접착층과 SnO2으로 이루어지는 보호층에 의해 피복된 원하는 전극 패턴이 얻어진다.
또한，다른 제조 방법으로서, 다음으로 도 8 및 도 9를 이용하여 설명하는 방법에서도, 상기한 바와 같은 적층 전극층에 보호층을 갖는 구성을 얻을 수 있다. 이 방법에서는, SnO2으로 이루어지는 보호층의 패턴이, 적층 전극층의 패턴과 서로 다르다.
도 8의 (a)는, 본 발명의 제조 방법에 의해 기판(100)의 상면에 적층 전극층을 형성한 것을 나타내는 개략 단면도이다. 기판(100)의 상면에 패턴이 형성되어 있다. 패턴은, Cr2O3을 주성분으로 하는 저반사층(101), Cr/Cu/Cr으로 이루어지는 적층 전극층(Cr을 주성분으로 하는 접착층(102)/Cu를 주성분으로 하는 전극 층(103)/Cr을 주성분으로 하는 접착층(104))으로 이루어져 있다. 도 8의 (b)는, 도 8의 (a)에 의해 얻어진 것을 상기 레지스트 공정 및 상기 개구부 형성 공정에 이용한 후, 상기 보호층 형성 공정에 더 이용한 후에 얻어지는 것의 개략 단면도이다. 개구부가 형성된 레지스트층(105) 및 보호층(106, 107)이 형성되어 있다. 도 8의 (c)는, 도 8의 (b)에서 얻어지는 것을, 박리 공정에 더 이용하여 얻어지는 것의 개략 단면도이다. 적층 전극층의 상면 및 측면이 보호층(106)으로 덮어져 있다. 이와 같은 도 8의 (a)∼(c)에 도시한 방법에 의해, SnO2으로 이루어지는 보호층의 패턴이 적층 전극층의 패턴과 다른 것을 제조할 수 있다.
도 9의 (a)는, 본 발명의 제조 방법에 의해 기판(110)의 상면에 적층 전극층을 형성한 것을 나타내는 개략 단면도이다. 기판(110)의 상면에 패턴이 형성되어 있다. 패턴은, Cr2O3을 주성분으로 하는 저반사층(111), Cr/Cu/Cr으로 이루어지는 적층 전극층(Cr을 주성분으로 하는 접착층(112)/Cu를 주성분으로 하는 전극층(113)/Cr을 주성분으로 하는 접착층(114))으로 이루어져 있다. 도 9의 (b)는, 도 9의 (a)에 의해 얻어진 것의 상면의 전체면에, 보호층(115)을 더 형성한 것의 개략 단면도이다. 도 9의 (c)는, 도 9의 (b)에서 얻어지는 것을, YAG 레이저 등을 이용한 레이저 패터닝에 의해 보호층의 원하는 패턴을 형성하는 것을 나타내는 도면(개략 단면도)이다. 레이저 패터닝을 이용한 방법은, 리프트오프 공정이 한번으로 끝난다고 하는 점에서 바람직하다. 이와 같이 하여 얻어지는 것은, 적층 전극층의 상면 및 측면이 보호층(115)으로 덮어져 있다. 이와 같은 도 9의 (a)∼(c)에 도시한 방법에 의해, SnO2으로 이루어지는 보호층의 패턴이 적층 전극층의 패턴과 다른 것을 제조할 수 있다.
도 6, 도 7에서 도시한 유전체층은, 예를 들면 이와 같은 도 8, 도 9과 같은 방법에 의해 보호층을 형성한 후에, 구체적으로는 다음과 같은 방법에 의해 형성한다. 전술한 바와 같은 스크린 인쇄법을 이용하여 원하는 패턴에 의해 (예를 들면, 도 7과 같이 플라즈마 방전 부분은 유전체에 피복되고(B-a), 전극 외부 취출 부분은 피복되지 않음(B-b)), 글래스 유전체플릿 페이스트를 인쇄, 도포하고, 고온 소성한다. 이 때，도 6, 도 7에 도시한 바와 같이 산화나 부식이 심한 Cu층은, Cr 접착층이나 SnO2 보호층에 의해 완전하게 피복되어 있으므로, 유전체 하부나 유전체에 피복되어 있지 않은 전극 외부 취출 부분의 모두는 안정된 상태를 확보하는 것이 가능하다.
이와 같이 본 발명의 제조 방법은, 상기 레지스트층 형성 공정과, 상기 개구부 형성 공정과, 상기 박막층 형성 공정과, 상기 박리 공정을 구비한다. 그리고, 바람직하게는 상기 보호층 형성 공정, 상기 저반사층 형성 공정 및 상기 제2 박막층 형성 공정으로 이루어지는 군으로부터 선택되는 적어도 1개의 공정을 구비하는 회로 패턴을 갖는 기판의 제조 방법이다.
본 발명의 제조 방법은, 상술한 바와 같이, 상기 레지스트층 형성 공정, 상기 개구부 형성 공정 및 상기 박리 공정을, 각각 복수 구비하여도 된다. 마찬가지로, 상기 박막층 형성 공정, 상기 보호층 형성 공정, 상기 저반사층 형성 공정 및 상기 제2 박막층 형성 공정을, 각각 복수 구비하여도 된다. 또한，다른 공정, 예를 들면, 다른 박막층을 형성하는 공정이나, 상기 레지스트층 형성 공정의 전에, 상기 레지스트층을 박리하기 쉽게 하는 접착력 저하 공정 등을 구비하여도 된다.
이와 같은 본 발명의 제조 방법에 의해, 회로 패턴을 갖는 기판을 제조할 수 있다.
그리고, 이 회로 패턴을 갖는 기판을 이용하여 PDP 전면 기판 및 PDP 배면 기판을 제조할 수 있다. 또한，이와 같은 본 발명의 제조 방법에 의해, PDP 전면 기판 및 PDP 배면 기판을 제조할 수 있다. 또한，이들 PDP 전면 기판 및/또는 PDP 배면 기판을 이용하여 PDP가 얻어진다.
본 발명의 제조 방법에 의한 회로 패턴을 갖는 기판은, 플라즈마 디스플레이 패널의 제조에 바람직하게 이용할 수 있지만, 플라즈마 디스플레이 패널의 다른 마찬가지의 디스플레이나 전자 회로에 대해서도 바람직하게 적용할 수 있는 것은 물론이다. 또한，패턴의 형상에 대해서도, 상대적으로 작고 얇은 패턴 혹은 보다 크고 두꺼운 패턴에 대해서도 마찬가지로 적용할 수 있다.
이하, 예 1∼예 10의 실시예를 이용하여 본 발명에 대하여 설명하지만, 본 발명은 이하의 실시예에 전혀 한정되는 것은 아니다.
<예 1>
기판으로서 100mm 각이고 두께 2.8mm의 글래스 기판(상품명: PD200, 아사히글래스사 제조)을 준비한다. 그리고, 이 기판의 표면에 레지스트 필름(도쿄오카코 교사 제조)을 접착하여 레지스트층을 형성하였다. 이 레지스트층은 두께가 25㎛로서, 포화 노광량이 80mJ/㎠이었다.
다음으로，이 레지스트층을 갖는 기판의 레지스트층을, 상기 도 3을 이용하여 설명한 방법과 마찬가지의 방법으로 가공하여 개구부를 형성하였다. 즉, 노광 광원으로서 초고압 수은등을 이용하여 레지스트층에 대하여, 우선 완전 차광부와 완전 투과부를 구비하고, 개구부 형성 부위 J 및 경계 부위 K에의 노광광을 차단하는 라인/스페이스=30/270㎛의 마스크 패턴을 갖는 마스크(40)를 통하여 노광을 행하고, 다음으로，완전 차광부와 완전 투과부를 구비하고, 개구부 형성 부위 J에의 노광광만을 차단하는 라인/스페이스=25/275㎛의 마스크 패턴을 갖는 마스크(42)를 이용하여 노광을 행하였다. 이 때, 개구부 형성 부위 J에의 적산 노광량은 0, 경계 부위 K에의 적산 노광량은 100mJ/㎠, 개구부 비형성 부위 L에의 적산 노광량은 200mJ/㎠, 즉 포화 노광량에 대하여 각각 0％, 125％, 250％로 하였다.
노광의 후, 1％탄산 나트륨 알칼리 수용액을 이용하여 현상한다. 현상 온도는 30℃로 하고, 현상 시간은, 비노광부의 레지스트층이 용출하여 기판 표면이 노출될 때까지의 시간인 브레이크 포인트의 2배로 하였다.
이상에 의해 두께 25㎛ 레지스트층에 도 1에 도시한 바와 같은, 간극을 갖는 차양형의 단면 형상을 갖는 개구부를 형성할 수 있었다. 이 개구부는, 개구 치수(2a)가 21.8㎛, 폭(2b)이 30.0㎛이며, 간극은 높이 h가 1.1㎛, 깊이 w가 2.0㎛이었다. 형성된 단면 형상은, 주사형 전자 현미경(SEM)을 이용하여 관찰하여 측정을 행하였다.
다음으로，기판 상 및 개구부를 갖는 레지스트층 상에 박막층을 형성한다. 우선，Cr 펠릿(순도: 99.99질량％)을 이용하여, 아르곤의 불활성 분위기하에서 이온 플래팅법에 의해 막 두께 100㎚의 Cr층을 형성한다. 다음으로, 이 Cr층 위에, Cu 펠릿(순도: 99.9질량％)을 이용한 이외에는 마찬가지의 방법에 의해 두께 1000㎚의 Cu층을 적층하고, 또한 Cu층 위에, 막 두께 100㎚의 Cr층을 마찬가지로 하여 형성한다. 이상에 의해, Cr층으로 이루어지는 접착층, Cu층으로 이루어지는 전극층, Cr층으로 이루어지는 접착층이 적층된 박막층(적층 전극층)이 형성된다.
박막층을 형성한 후, 레지스트층의 개구부의 단면을 주사형 전자 현미경을 이용하여 관찰하면，박막층의 두께 T=1.2㎛에 대하여, 레지스트층의 차양형의 간극 입구(레지스트 끝면과 차양 하면과의 경계선으로부터 박막층에 수직으로 내린 점)에서의 박막층의 두께 τ는, 0.13㎛이고, 간극에 돌아 들어간 거리 d는 0.33㎛이었다(이 위치에서의 돌아 들어가는 막 두께는 수 ㎚이다).
다음으로，레지스트층과, 레지스트층 상에 형성된 박막층을 기판으로부터 박리하였다. 구체적으로는 50℃로 가열한 3％ 수산화나트륨 수용액을 압력 0.2MPa에서 60초간, 풀콘 노즐으로부터 스프레이 분사하여, 박리 공정을 행하였다.
이상의 방법에 의해 얻어진 회로 패턴을 갖는 기판은, 박막층이 레지스트층의 차양의 간극에 들어간 거리 d가 0.33㎛로 매우 작기 때문에, 양호한 정밀도를 갖고 있었다. 또한，형성된 회로 패턴은, 단면 형상이 사다리꼴이고, 박막층은 층 형상으로 적층되어 있으며, 또한，Cu로 이루어지는 전극층의 측면이 Cr으로 이루어지는 접착층으로 덮여져 노출되어 있지 않다. 또한，회로 패턴 단부에서, 기판과 의 사이에 간극이나 레지스트 잔여물이 생기거나, 박리가 생기지 않았다.
<예 2>
예 1과 마찬가지로 하여, 기판 상에 마찬가지의 개구부를 갖는 레지스트 패턴을 형성하고，이어서, 기판 상 및 개구부를 갖는 레지스트층 상에, 산화크롬으로 이루어지는 막 두께 50㎚의 저반사층을 형성한다. 산화크롬층은, Cr 펠릿(순도: 99.99％)을 이용하여, 산소를 함유하는 분위기하에서 이온 플래팅법에 의해 형성할 수 있다.
다음으로，Cr층으로 이루어지는 접착층, Cu층으로 이루어지는 전극층, Cr층으로 이루어지는 접착층이 적층된, 3층 구성의 박막층(적층 전극층)을 형성한다. 박막층의 형성 방법, 구성 조건은, Cu층으로 이루어지는 전극층의 두께를 2800㎚로 한 이외에는, 예 1과 마찬가지이다.
다음으로，예 1과 마찬가지로 박리 공정을 실시하여, 예 2의 회로 패턴을 갖는 기판을 얻는다. 얻어진 회로 패턴은, 박막층의 수평 방향의 중심에서의 저반사층의 두께가 50㎚, 박막층의 두께 T가 3.0㎛이며, 두께 τ는 0.32㎛이다. 또한，돌아 들어가는 거리 d가 0.4㎛로 매우 작아(이 위치에서의 돌아 들어가는 막 두께는 수 ㎚임), 양호한 정밀도를 갖고 있다. 또한，형성된 회로 패턴은, 단면 형상이 사다리꼴이고, 각 박막층이 층 형상으로 적층되어 있음과 함께，Cu로 이루어지는 전극층의 측면이 Cr으로 이루어지는 접착층으로 덮여져 노출되어 있지 않았다. 또한，회로 패턴 단부에서, 기판과의 사이에 간극이나 레지스트 잔여물이 생기거나, 박리가 생기지 않았다.
<예 3>
예 1과 마찬가지로，기판에 대하여 레지스트 필름을 접착하여 레지스트층을 형성한다.
이 레지스트층에 대하여, 도 4에 도시한 방법에 의해 개구부를 형성한다. 즉, 폭 25㎛의 완전 차광부(노광광 투과율 0％)와 그 양측에 폭 2.5㎛의 반투과부(노광광 투과율 45％)와 폭 270㎛의 완전 투과부(노광광 투과율 90％)의 라인/스페이스 패턴을 구비하는 마스크(44)를 이용하여, 예 1과 마찬가지의 초고압 수은등을 이용하여 노광하고, 예 1과 마찬가지의 현상 처리를 행하여 개구부를 형성한다. 또한，개구부 형성 부위 J, 경계 부위 K 및 개구부 비형성 부위 L에의 노광량은 각각, 0mJ/㎠, 100mJ/㎠, 200mJ/㎠로 한다. 현상 조건 및 수세 조건은, 예 1과 마찬가지로 한다.
이상에 의해 두께 25㎛ 레지스트층에 도 1에 도시한 바와 같은, 간극을 갖는 차양형의 단면 형상을 갖는 개구부를 형성할 수 있다. 이 개구부는, 개구 치수(2a)가 22.0㎛, 폭(2b)이 30.0㎛이며, 간극은 높이 h가 1.2㎛, 깊이 w가 2.2㎛이다. 형성된 단면 형상은, 주사형 전자 현미경(SEM)을 이용하여 관찰할 수 있다.
다음으로，기판 상 및 개구부를 갖는 레지스트층 상에, 예 2와 마찬가지로 해서 막 두께 50㎚의 저반사층을 형성한다.
다음으로, 저반사층 상에, 예 2와 마찬가지로 하여, Cr층으로 이루어지는 접착층, Cu층으로 이루어지는 전극층, Cr층으로 이루어지는 접착층이 적층된 3층 구성의 박막층(적층 전극층)을 형성한다.
각층의 조성, 두께도 예 2와 마찬가지이다.
또한，박막층(적층 전극층)의 최상면인 접착층의 상면에 SnO2을 주성분으로 하는 보호층을 적층한다. SnO2을 주성분으로 하는 보호층은, SnO2을 97질량％, Ta을 3질량％ 함유하는 타겟을 이용하여, 아르곤에 산소를 1％ 첨가한 분위기하에서, 스퍼터링법에 의해 형성하고，두께 200㎚로 한다.
다음으로，레지스트층과, 레지스트층 상에 형성된 저반사층, 박막층(전극층) 및 상기 보호층으로 이루어지는 박막층을 예 2와 마찬가지로 하여 상기 기판으로부터 박리한다.
상기한 방법에서 얻어진 예 3의 회로 패턴을 갖는 기판은, 박막층의 수평 방향 중심에서의 저반사층의 두께가 50㎚, 박막층의 두께 T가 3.0㎛, 보호층의 두께가 200㎚로서, τ는 0.4㎛이다. 또한，돌아 들어가는 거리 d가 0.4㎛로 매우 작아(이 위치에서의 돌아 들어가는 막 두께는 수 ㎚임), 양호한 정밀도를 갖고 있다. 또한，형성된 회로 패턴은, 단면 형상이 사다리꼴이고, 각 박막층이 층 형상으로 적층되어 있음과 함께，Cu로 이루어지는 전극층의 측면이 Cr으로 이루어지는 접착층으로 덮여져 노출되어 있지 않다. 적층 전극층의 상면 및 측면이, SnO2을 주성분으로 하는 보호층에 의해 덮여져 노출되어 있지 않다. 또한，회로 패턴 단부에서, 기판과의 사이에 간극이나 레지스트 잔여물이 생기거나, 박리가 생기지 않는다.
<예 4>
또한，예 2에서 얻어진 회로 패턴을 갖는 기판의 상면에 저융점 글래스와 셀 룰로오스를 함유하는 유기 용매로 이루어지는 유전체 페이스트를 스크린 인쇄법에 의해 원하는 두께, 패턴으로 인쇄하고, 600℃에서 대기중에서 가열, 소결한다. 이 때의 소결 후의 유전체막 두께는 20㎛이다.
예 4의 유전체층을 적층한 회로 패턴을 갖는 기판에서는, 종래법의 과제이었던 유전체 피막에 의해 전극층이 침식되거나 도전성이 저하되는 열화나, 유전체 내에서의 거품의 발생이 생기지 않는다. 또한，도 7에 도시한 바와 같은 유전체층 도포 계면에서도 양호한 특성이 얻어진다.
<예 5>
예 3의 회로 패턴을 갖는 기판의 회로 패턴 위에, 18㎛의 두께의 유전체층을, 예 4와 마찬가지로 하여 더 형성하여 적층한다. 본 예의 유전체층을 적층한 회로 패턴을 갖는 기판에서는, 종래법의 과제이었던 유전체 피막에 의해 전극층이 침식되거나 도전성이 저하되는 열화나, 유전체 내에서의 거품의 발생이 생기지 않는다. 또한，도 7에 도시한 바와 같은 유전체층 도포 계면에서도 양호한 특성이 얻어진다.
<예 6>
예 1과 마찬가지로 하여 제작한, 레지스트층을 갖는 글래스 기판의 레지스트층에, 개구부 형성 부위 J에의 적산 노광량을 0mJ/㎠, 경계 부위 K에의 적산 노광량을 25mJ/㎠, 개구부 비형성 부위 L에의 적산 노광량을 50mJ/㎠, 즉 포화 노광량에 대하여 각각 0％, 32％, 63％로 하는 이외에는, 예 1과 마찬가지로 하여 노광을 행하였다. 그 후, 1％탄산 나트륨 알칼리 수용액을 이용하여, 현상 온도 30℃에 서, 현상 시간을 브레이크 포인트의 2.5배로 하여 현상을 행하였다.
이상에 의해 두께 25㎛ 레지스트층에 도 1에 도시한 바와 같은 개구부를 형성할 수 있었다. 이 개구부는, 개구 치수(2a)가 32.0㎛, 폭(2b)이 37.0㎛이며, 차양형의 간극은 높이 h가 7.0㎛이고 깊이 w가 8.0㎛인 단면 형상을 갖고 있었다.
다음으로，예 1과 마찬가지로 하여, 기판 상 및 개구부를 갖는 레지스트층 상에, 막 두께 100㎚의 Cr층으로 이루어지는 접착층, 막 두께 1000㎚의 Cu층으로 이루어지는 전극층, 막 두께 100㎚의 Cr층으로 이루어지는 접착층이 적층된 3층 구성으로, 두께 T=1.2㎛의 박막층(적층 전극층)을 형성하였다.
형성한 박막층은, 레지스트층의 차양형의 간극 입구(레지스트 끝면과 차양 하면과의 경계선으로부터 박막층에 수직으로 내린 점)에서의 박막층의 두께 T는, 0.13㎛로서, 간극에 돌아 들어간 거리 d는 0.33㎛이었다(이 위치에서의 돌아 들어가는 막 두께는 수 ㎚임).
다음으로，예 1과 마찬가지로 하여, 박리 공정을 행하고, 본 예의 회로 패턴을 갖는 기판을 얻었다. 본 예의 회로 패턴을 갖는 기판은, 박막층이 레지스트층의 차양의 간극에 들어간 거리 d가 0.33㎛로 매우 작기 때문에, 양호한 정밀도를 갖고 있었다. 또한，형성된 회로 패턴은, 단면 형상이 사다리꼴이고, 박막층은 층 형상으로 적층되어 있으며, 또한，Cu로 이루어지는 전극층의 측면이 Cr으로 이루어지는 접착층으로 덮여져 노출되어 있지 않았다. 또한，회로 패턴 단부에서, 기판과의 사이에 간극이나 레지스트 잔여물이 생기거나, 박리가 생기지 않았다.
<예 7>
예 1과 마찬가지로 하여 형성한 레지스트층을 갖는 기판의 레지스트층에 대하여, 개구부 형성 부위 J, 경계 부위 K 및 개구부 비형성 부위 L에의 노광량을, 각각 0mJ/㎠, 20mJ/㎠, 25mJ/㎠로 한 이외에는 예 3과 마찬가지로 하여 개구부를 형성하였다.
이상에 의해 두께 25㎛ 레지스트층에 도 1에 도시한 바와 같은 개구부를 형성할 수 있었다. 이 개구부는, 개구 치수(2a)가 32.0㎛, 폭(2b)이 37.0㎛로서, 차양형의 간극은 높이 h가 10.0㎛이고 깊이 w가 11.0㎛인 단면 형상을 갖고 있었다.
다음으로，기판 상 및 개구부를 갖는 레지스트층 상에, 막 두께 0.1㎛의 SnO2을 주성분으로 하는 투명 전극층인 박막층을 형성하였다. SnO2을 주성분으로 하는 투명 전극층은, SnO2을 97질량％, Ta을 3질량％ 함유하는 타겟을 이용하여, 아르곤에 산소를 1％ 첨가한 분위기하에서, 스퍼터링법에 의해 형성하였다.
다음으로，레지스트층과, 레지스트층 상에 형성된 박막층을 예 1과 마찬가지로 하여 상기 기판으로부터 박리하였다.
상기한 방법에 의해 얻어진 본 예의 회로 패턴을 갖는 기판은, 박막층의 두께 T가 0.1㎛로서, τ는 0.05㎛ 이하이었다. 또한，돌아 들어가는 거리 d가 4.0㎛로 매우 작아(이 위치에서의 돌아 들어가는 막 두께는 수 ㎚임), 양호한 정밀도를 갖고 있었다. 또한，형성된 회로 패턴은, 단면 형상이 사다리꼴이고, 회로 패턴 단부에서, 기판과의 사이에 간극이나 레지스트 잔여물이 생기거나, 박리가 생기지 않았다.
<예 8>
예 1과 마찬가지로 하여 형성한 레지스트층을 갖는 기판의 레지스트층에 대하여, 차광부와 투과부가 라인/스페이스=30/270㎛의 마스크 패턴을 갖는 마스크를 통하여, 예 1과 마찬가지의 초고압 수은등을 이용하여 노광을 행하였다. 이 때, 개구부 비형성 부위에의 노광량은 150mJ/㎠ 즉 포화 노광량의 188％로 하고, 경계 부위에의 노광량은 40mJ/㎠ 즉 포화 노광량의 50％로 하고, 개구부 형성 부위에의 노광량은 0mJ/㎠ 즉 포화 노광량의 0％로 하였다. 또한，노광시의 레지스트층과 마스크와의 거리는 75㎛로 하고, 기판면의 법선 방향에 대한, 노광광의 입사각의 기울기를 2.5°로 하였다.
다음으로, 1％ 탄산나트륨 수용액을 이용하여 현상하였다. 현상액 온도는 30℃로 하고, 현상 시간은 브레이크 포인트의 3배로 하였다. 다음으로, 순수에 염화 칼슘 0.01질량％를 첨가한 수세수를 이용하여 수세를 행하였다.
얻어진 개구부는, 개구 치수(2a)가 27.0㎛, 폭(2b)이 30.0㎛로서, 높이 h가 2.0㎛이고 깊이 w가 4.0㎛인 간극을 갖는 차양형의 단면 형상을 갖고 있었다.
다음으로, 개구부의 글래스 기판 상 및 레지스트층 상에, Cu층의 막 두께를 막 두께 2800㎚, 3층 구성의 두께 T를 3㎛로 한 이외에는 마찬가지로 하여 Cr층/Cu층/Cr층으로 되는 박막층을 형성하였다. 레지스트층의 차양형의 간극 입구(레지스트 끝면과 차양 하면과의 경계선으로부터 박막층에 수직으로 내린 점)에서의 박막층의 두께 τ는, 0.7㎛로서, 간극에 들아 들어가는 거리 d는 2.0㎛이었다(이 위치에서의 돌아 들어가는 막 두께는 수 ㎚임).
다음으로，예 1과 마찬가지로 하여, 레지스트층과, 레지스트층 상에 형성된 박막층을 기판으로부터 박리하는 박리 공정을 행하였다.
이상의 방법에 의해 얻어진 회로 패턴을 갖는 기판은, 박막층이 레지스트층의 차양의 간극에 돌아 들어간 거리 d가 2.0㎛로 매우 작아, 양호한 정밀도를 갖고 있었다. 또한，형성된 회로 패턴은, 단면 형상이 사다리꼴이고, 박막층은 층 형상으로 적층되어 있으며, 또한，Cu로 이루어지는 전극층의 측면이 Cr으로 이루어지는 접착층으로 덮여져 노출되어 있지 않았다. 또한，회로 패턴 단부와 기판 사이에, 간극이나 레지스트 잔여물, 박리가 발견되지 않았다.
<예 9>
예 1과 마찬가지로 하여 형성한 레지스트층을 갖는 기판의 레지스트층에 대하여, 개구부 비형성 부위에의 노광량을 30mJ/㎠ 즉 포화 노광량의 38％로 하고, 경계 부위에의 노광량은 16mJ/㎠ 즉 포화 노광량의 20％로 하고, 개구부 형성 부위에의 노광량은 0mJ/㎠ 즉 포화 노광량의 0％로 하였다. 또한，노광시의 레지스트층과 마스크와의 거리는 75㎛로 하고, 기판면의 법선 방향에 대한, 노광광의 입사각의 기울기를 2.5°로 한 이외에는 예 8과 마찬가지로 하여 노광을 행하였다. 다음으로, 현상액 온도를 15℃로 하고, 현상 시간은 브레이크 포인트의 6배로 한 이외에는 예 8과 마찬가지로 현상 및 수세를 행하였다. 얻어진 개구부는, 개구 치수(2a)가 31.0㎛, 폭(2b)이 38.0㎛이고, 높이 h가 1.5㎛이고 깊이 w가 3.0㎛인 간극을 갖는 차양형의 단면 형상을 갖고 있었다.
다음으로, 개구부의 글래스 기판 상 및 레지스트층 상에, 막 두께 100㎚의 Cr층, 막 두께 2800㎚의 Cu층, 막 두께 100㎚의 Cr층 박막층을 이 순서로, 예 1과 마찬가지로 하여 형성하고, Cr층/Cu층/Cr층으로 되는 3층 구성의 두께T=3.0㎛의 박막층을 형성하였다. 레지스트층의 차양형의 간극 입구(레지스트 끝면과 차양 하면과의 경계선으로부터 박막층에 수직으로 내린 점)에서의 박막층의 두께 τ는, 0.05㎛이고, 간극에 돌아 들어간 거리 d는 1.5㎛이었다(이 위치에서의 돌아 들어가는 막 두께는 수 ㎚임).
다음으로，50℃로 가열한 3％ 수산화나트륨 수용액을 이용하여 브러시 세정을 행하고, 레지스트층과, 레지스트층 상에 형성된 박막층을 기판으로부터 박리하여(박리 공정), 회로 패턴을 갖는 기판이 얻어졌다.
얻어진 회로 패턴을 갖는 기판은, 박막층이 레지스트층의 차양의 간극에 들어간 거리 d가 1.5㎛로 작아, 양호한 정밀도를 갖고 있었다. 또한，형성된 회로 패턴은, 단면 형상이 사다리꼴이고, 박막층은 층 형상으로 적층되어 있으며, 또한 Cr, Cu로 이루어지는 전극층의 측면이 Cr으로 이루어지는 접착층으로 덮여져 노출되어 있지 않았다. 또한，회로 패턴 단부에서, 기판과의 사이에 간극이나 레지스트 잔여물이 생기거나, 박리가 생기지 않았다.
<예 10>
예 1과 마찬가지로 하여 형성한 레지스트층을 갖는 기판의 레지스트층에 대하여 개구부 비형성 부위에의 노광량을 50mJ/㎠ 즉 포화 노광량의 63％로 하고, 경계 부위에의 노광량은 20mJ/㎠ 즉 포화 노광량의 25％로 하고, 개구부 형성 부위에의 노광량은 0mJ/㎠ 즉 포화 노광량의 0％로 하였다. 또한，노광시의 레지스트층 과 마스크와의 거리는 75㎛로 하고, 기판면의 법선 방향에 대한, 노광광의 입사각의 기울기를 2.5°로 한 이외에는 예 8과 마찬가지로 하여 노광을 행하였다. 다음으로, 현상액으로서 0.1％ 탄산나트륨 수용액을 이용하여, 현상 시간을 브레이크 포인트의 6배로 한 이외에는 예 8과 마찬가지로 하여, 현상 및 수세를 행하고, 레지스트층에 개구부를 형성하였다.
얻어진 개구부는, 개구 치수(2a)가 27.0㎛, 폭(2b)이 35.0㎛이고, 높이 h가 2.0㎛이고 깊이 w가 4.0㎛인 간극을 갖는 차양형의 단면 형상을 갖고 있었다.
다음으로, 개구부의 글래스 기판상 및 레지스트층 상에, 막 두께 T=0.2㎛의 SnO2층을 형성하였다. 레지스트층의 차양형의 간극 입구(레지스트 끝면과 차양 하면과의 경계선으로부터 박막층에 수직으로 내린 점)에서의 박막층의 두께 τ는, 0.06㎛로서, 간극에 돌아 들어간 거리 d는 1.8㎛이었다(이 위치에서의 돌아 들어가는 막 두께는 수 ㎚임).
다음으로，레지스트층과, 레지스트층 상에 형성된 박막층을, 예 7과 마찬가지의 방법에 의해 기판으로부터 박리하여(박리 공정), 회로 패턴을 갖는 기판이 얻어졌다.
얻어진 회로 패턴을 갖는 기판은, 박막층이 레지스트층의 차양의 간극에 들어간 거리 d가 1.8㎛로 작아, 양호한 정밀도를 갖고 있었다. 또한，형성된 회로 패턴은, 단면 형상이 사다리꼴이고, 회로 패턴 단부에서, 기판과의 사이에 간극이나 레지스트 잔여물이 생기거나, 박리가 생기지 않는다.
본 발명을 상세히 또한 특정한 실시 양태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하지 않고 다양한 변경이나 수정을 가할 수 있는 것은 당업자에 있어서 자명하다.
본 출원은, 2006년 8월 2일 출원의 일본 특허 출원 제2006-210835호, 2007년 7월 25일 출원의 일본 특허 출원 제2007-193567호에 기초하는 것이며, 그 내용은 여기에 참조로서 인용된다.
본 발명에 의하면, 원하는 미세한 회로 패턴을 보다 정밀도 좋게 형성할 수 있는 회로 패턴을 갖는 기판의 제조 방법을 제공할 수 있다. 따라서, 본 발명은, 특히, 고집적(고정밀화)가 요구되는 전자 회로 장치에 바람직하게 이용할 수 있다.

Claims (15)

  1. 기판 상에 박막층으로 이루어지는 원하는 회로 패턴을 형성하는 회로 패턴을 갖는 기판의 제조 방법으로서,
    상기 기판 상에 레지스트층을 형성하는 레지스트층 형성 공정과,
    상기 레지스트층에 원하는 회로 패턴에 대응하는 형상의 개구부를 형성하는 개구부 형성 공정과,
    상기 개구부의 기판 상 및 상기 레지스트층 상에 박막층을 형성하는 박막층 형성 공정과,
    상기 레지스트층과 상기 레지스트층 상에 형성된 상기 박막층을 상기 기판으로부터 박리하는 박리 공정을 구비하고,
    상기 개구부 형성 공정에 의해 상기 레지스트층에 형성된 개구부는, 상기 레지스트층과 상기 기판과의 경계부에 높이 h이고 깊이 w인 간극을 갖는 차양형의 단면 형상을 갖고 있고, 상기 박막층 형성 공정에서 박막층을 형성했을 때에, 상기 개구부의 기판 상에 형성된 박막층의 단부가 레지스트층의 끝자락에 올라타지 않도록 상기 높이 h 및 상기 깊이 w가 정해져 있는 회로 패턴을 갖는 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 레지스트층에 형성된 복수의 개구부 중 인접하는 2개의 개구부의 간 격(2c), 상기 박막층 형성 공정에서 상기 기판 상에 형성되는 상기 박막층의 두께 (T)가,
    0.06×T≤h≤0.67×(2c), 또한, h/4<w≤(2c)/6
    의 관계를 충족하는 회로 패턴을 갖는 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 레지스트층의 상기 개구부에서의 단면 형상이, 역 테이퍼 형상을 더 갖는 회로 패턴을 갖는 기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 개구부 형성 공정이, 상기 레지스트층에서의 개구부 형성 부위, 개구부 비형성 부위 및 이들의 경계 영역인 경계 부위에의 노광량을 각각 P, Q, R로 한 경우에, P<R<Q로 되도록 노광하고 현상하는 공정을 구비하는 회로 패턴을 갖는 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 개구부 형성 부위 및 상기 경계 부위에의 노광광을 차단하는 마스크와, 상기 개구부 형성 부위에의 노광광을 차단하는 마스크를 이용하여, P<R<Q로 되도록 노광하는 회로 패턴을 갖는 기판의 제조 방법.
  6. 제4항에 있어서,
    상기 개구부 형성 부위에의 노광광을 차단하고, 상기 경계 부위에의 노광광을 반투과하는 마스크를 이용하여, P<R<Q로 되도록 노광하는 회로 패턴을 갖는 기판의 제조 방법.
  7. 제4항에 있어서,
    상기 개구부 형성 부위 및 상기 경계 부위에의 노광광을 차단하는 마스크를 이용하여, 이 마스크와 상기 레지스트층과의 거리를 변화시켜 P<R<Q로 되도록 노광하는 회로 패턴을 갖는 기판의 제조 방법.
  8. 제4항에 있어서,
    상기 개구부 형성 부위 및 상기 경계 부위에의 노광광을 차단하는 마스크를 이용하여, 이 마스크와 상기 레지스트층과의 거리를 일정하게 하고, 상기 마스크의 차광부의 주변부에서 생기는 회절광 및 돌아 들어가는 광에 의해 상기 경계 부위를 노광하여, P<R<Q로 되도록 노광하는 회로 패턴을 갖는 기판의 제조 방법.
  9. 제4항 내지 제8항 중 어느 한 항에 있어서,
    노광된 레지스트층을, 1, 2 또는 3가 중 어느 하나의 양 이온을 0.0005∼5질량％ 함유하는 물을 이용하여 수세하는 회로 패턴을 갖는 기판의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 회로 패턴의 상기 박막층이, Cu, Al, Ag 및 Ni로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 전극층, 또는, SnO2, ITO 및 ZnO으로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 전극층을 포함하는 회로 패턴을 갖는 기판의 제조 방법.
  11. 제10항에 있어서,
    상기 회로 패턴의 상기 박막층이 3층 이상으로 이루어지고, 상기 전극층이 Cu를 주성분으로 하는 층으로서, 상기 Cu를 주성분으로 하는 전극층의 상면 및 하면에 Cr 및/또는 Ti을 주성분으로 하는 층을 포함하는 회로 패턴을 갖는 기판의 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 회로 패턴의 상기 박막층의 상면 및 측면을 덮는 보호층을 형성하는 보호층 형성 공정을 구비하고, 상기 보호층이, SiO2, TiO2, ZrO2, Ta2O5, Cr2O3 및 SnO2로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로 하는 층을 포함하는 회로 패턴을 갖는 기판의 제조 방법.
  13. 제1항 내지 제12항 중 어느 한 항의 회로 패턴을 갖는 기판의 제조 방법에 의해 제조되는 회로 패턴을 갖는 기판.
  14. 제1항 내지 제12항 중 어느 한 항의 회로 패턴을 갖는 기판의 제조 방법에 의해 제조되는 PDP 전면 기판.
  15. 제14항의 PDP 전면 기판을 이용하여 이루어지는 플라즈마 디스플레이 패널.
KR1020097002140A 2006-08-02 2007-07-31 전자 회로 장치와 그 제조 방법 KR101223368B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2006-210835 2006-08-02
JP2006210835 2006-08-02
JPJP-P-2007-193567 2007-07-25
JP2007193567A JP2008060552A (ja) 2006-08-02 2007-07-25 電子回路装置とその製造方法
PCT/JP2007/065018 WO2008016061A1 (fr) 2006-08-02 2007-07-31 Dispositif de circuit électronique et son procédé de fabrication

Publications (2)

Publication Number Publication Date
KR20090051162A true KR20090051162A (ko) 2009-05-21
KR101223368B1 KR101223368B1 (ko) 2013-01-16

Family

ID=38997235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097002140A KR101223368B1 (ko) 2006-08-02 2007-07-31 전자 회로 장치와 그 제조 방법

Country Status (6)

Country Link
US (1) US8418359B2 (ko)
EP (1) EP2053462B1 (ko)
JP (1) JP2008060552A (ko)
KR (1) KR101223368B1 (ko)
CN (1) CN101501573B (ko)
WO (1) WO2008016061A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105837B1 (ko) * 2009-11-04 2012-01-13 인하대학교 산학협력단 경사 입사 증착을 이용한 패턴 모사 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005045911A1 (ja) 2003-11-11 2007-11-29 旭硝子株式会社 パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器
JP5075016B2 (ja) * 2008-05-29 2012-11-14 日本電信電話株式会社 刺入型柔軟神経電極およびその作製方法
KR101771978B1 (ko) * 2009-10-20 2017-08-28 코넬 유니버시티 불소 함유 중합체 재료의 패턴형성된 구조를 만드는 방법 및 불소 함유 중합체
JP2012234676A (ja) * 2011-04-28 2012-11-29 Canon Inc 薄膜のパターニング方法
JP6086245B2 (ja) * 2011-08-08 2017-03-01 日本電気株式会社 スロープ及び該スロープの形成方法
CN104054210B (zh) * 2012-01-20 2016-04-27 株式会社丰田自动织机 二次电池
US20130245727A1 (en) * 2012-03-16 2013-09-19 Cutera, Inc. Systems and methods for thermolipolysis using rf energy
JP6126961B2 (ja) * 2013-09-30 2017-05-10 富士フイルム株式会社 パターン形成方法、パターンマスクの形成方法及び電子デバイスの製造方法
DE102013113191A1 (de) * 2013-11-28 2015-05-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung optoelektronischer Bauelemente für die Kapselung von Schichten
CN109427826B (zh) * 2017-08-22 2020-10-30 中芯国际集成电路制造(上海)有限公司 图像传感器的制造方法
CN112652540B (zh) 2020-07-01 2022-04-22 腾讯科技（深圳）有限公司 铟柱焊点的制备方法、芯片衬底及芯片
CN113283207B (zh) * 2021-05-24 2024-03-01 海光信息技术股份有限公司 集成电路的布局分析方法、装置、电子设备和存储介质
CN113572020B (zh) * 2021-07-15 2023-04-25 河南仕佳光子科技股份有限公司 一种半导体激光器芯片表面保护方法
CN115043375B (zh) * 2022-06-28 2023-07-25 上海积塔半导体有限公司 金属微结构及半导体器件的制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180604A (en) * 1977-12-30 1979-12-25 International Business Machines Corporation Two layer resist system
JPS5681954A (en) 1979-12-08 1981-07-04 Toshiba Corp Manufacture of semiconductor ic
US4809273A (en) 1987-01-29 1989-02-28 International Business Machines Corporation Device for verifying operation of a checking code generator
JPH01236658A (ja) 1988-03-16 1989-09-21 Mitsubishi Electric Corp 半導体装置の製造方法
GB8905736D0 (en) 1989-03-13 1989-04-26 Stc Plc Laying underwater cables
JP2989064B2 (ja) 1991-12-16 1999-12-13 日本ゼオン株式会社 金属蒸着膜のパターン形成方法
US5736298A (en) * 1992-10-02 1998-04-07 Japan Synthetic Rubber Co., Ltd. Water developable photosensitive resin composition
JPH0729846A (ja) 1993-07-15 1995-01-31 Honda Motor Co Ltd 半導体装置の電極形成方法
JPH07168368A (ja) 1993-12-15 1995-07-04 Nippon Telegr & Teleph Corp <Ntt> レジストパターンおよび薄膜金属パターンの形成方法
JP3813217B2 (ja) 1995-03-13 2006-08-23 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルの製造方法
JPH09211868A (ja) 1996-01-29 1997-08-15 Tokyo Ohka Kogyo Co Ltd Ｔ字形状断面を有するホトレジストパターンの製造方法
JP3287234B2 (ja) * 1996-09-19 2002-06-04 信越化学工業株式会社 リフトオフ法用ポジ型レジスト組成物及びパターン形成方法
JPH10163095A (ja) * 1996-12-04 1998-06-19 Denso Corp 半導体装置の製造方法
JPH1124286A (ja) * 1997-07-02 1999-01-29 Citizen Watch Co Ltd 感光性樹脂のパターン形成方法
US6015652A (en) 1998-02-27 2000-01-18 Lucent Technologies Inc. Manufacture of flip-chip device
JPH11339574A (ja) 1998-05-28 1999-12-10 Nippon Synthetic Chem Ind Co Ltd:The Ｉｔｏ膜の形成方法
JP2002134004A (ja) 2000-10-25 2002-05-10 Nec Corp プラズマディスプレイパネルの製造方法
US7033679B2 (en) * 2001-01-25 2006-04-25 Kyocera Optec Co., Ltd. Metal film and metal film-coated member, metal oxide film and metal oxide film-coated member, thin film forming apparatus and thin film forming method for producing metal film and metal oxide film
US20030015494A1 (en) * 2001-07-20 2003-01-23 Seagate Technology Llc Single layer resist lift-off process and apparatus for submicron structures
JP3879478B2 (ja) * 2001-10-25 2007-02-14 Ｔｄｋ株式会社 レジストパターンの形成方法、該レジストパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
JP4063053B2 (ja) 2002-01-25 2008-03-19 Ｊｓｒ株式会社 ２層積層膜およびこれを用いたパターン形成方法
JPWO2005045911A1 (ja) 2003-11-11 2007-11-29 旭硝子株式会社 パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器
JP2006058720A (ja) * 2004-08-23 2006-03-02 Sharp Corp マイクロレンズおよびその製造方法
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
JPWO2006035565A1 (ja) 2004-09-27 2008-05-15 旭硝子株式会社 プラズマディスプレイ基板用、電極および／またはブラックストライプの製造方法
JP4093239B2 (ja) 2005-01-31 2008-06-04 松下電工株式会社 発光ダイオード駆動装置並びにそれを用いた照明器具、車室内用照明装置、車両用照明装置
JP2007193567A (ja) 2006-01-19 2007-08-02 Sumio Taiyama 建設工事情報表示システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105837B1 (ko) * 2009-11-04 2012-01-13 인하대학교 산학협력단 경사 입사 증착을 이용한 패턴 모사 방법

Also Published As

Publication number Publication date
US20090205851A1 (en) 2009-08-20
EP2053462A4 (en) 2010-01-13
CN101501573B (zh) 2012-03-21
US8418359B2 (en) 2013-04-16
EP2053462B1 (en) 2012-02-22
CN101501573A (zh) 2009-08-05
WO2008016061A1 (fr) 2008-02-07
KR101223368B1 (ko) 2013-01-16
EP2053462A1 (en) 2009-04-29
JP2008060552A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
KR101223368B1 (ko) 전자 회로 장치와 그 제조 방법
KR100614456B1 (ko) 디스플레이 기판 전극의 도전율을 향상시키는 방법
US10840275B2 (en) Double-sided electrode structure and patterning process thereof
US20190384429A1 (en) Touch sensing panel and manufacturing method thereof
TWI416249B (zh) 光阻組成物、利用其以形成薄膜圖案之方法，與利用其以製造薄膜電晶體陣列面板之方法
JP4005622B1 (ja) フォトマスク用基板及びフォトマスク並びにその製造方法
US4556608A (en) Photomask blank and photomask
EP0049799B1 (en) Photomask blank and photomask
CA1123683A (en) Image hardening process
KR101250411B1 (ko) 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법
KR101211735B1 (ko) 액정표시장치용 고정세 인쇄판 및 그의 제조 방법
WO2020078180A1 (zh) 掩膜板、显示基板及其制作方法、显示装置
KR20120073988A (ko) 박막 트랜지스터 표시판의 제조 방법 및 이에 사용되는 포토레지스트 조성물
JP2002217080A (ja) 電極パターンの形成方法
KR101211721B1 (ko) 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법
JPS5829619B2 (ja) シヤシンシヨツコクヨウホトマスク
KR100408030B1 (ko) 표시소자의 전극패턴 형성방법
KR100761170B1 (ko) 디스플레이 패널의 제조 방법
KR100583754B1 (ko) 패턴 형성용 잉크 및 패턴 형성 방법
JP2804253B2 (ja) 電子デバイス
JP2774791B2 (ja) 電子デバイス
JPS63308396A (ja) パタ−ン形成方法
JP2018137319A (ja) 透明基板の製造方法
JPH0760928B2 (ja) 配線の形成方法
JPS6295532A (ja) パタ−ン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee