KR20090048833A - 반도체 패키지 및 그 실장방법 - Google Patents

반도체 패키지 및 그 실장방법 Download PDF

Info

Publication number
KR20090048833A
KR20090048833A KR1020070114898A KR20070114898A KR20090048833A KR 20090048833 A KR20090048833 A KR 20090048833A KR 1020070114898 A KR1020070114898 A KR 1020070114898A KR 20070114898 A KR20070114898 A KR 20070114898A KR 20090048833 A KR20090048833 A KR 20090048833A
Authority
KR
South Korea
Prior art keywords
semiconductor package
package
grooves
chip pad
semiconductor
Prior art date
Application number
KR1020070114898A
Other languages
English (en)
Other versions
KR100984132B1 (ko
Inventor
장영철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070114898A priority Critical patent/KR100984132B1/ko
Priority to JP2008048152A priority patent/JP2009124095A/ja
Priority to US12/235,739 priority patent/US8319319B2/en
Priority to CN2008101740332A priority patent/CN101436575B/zh
Priority to EP08168935.8A priority patent/EP2058856A3/en
Publication of KR20090048833A publication Critical patent/KR20090048833A/ko
Application granted granted Critical
Publication of KR100984132B1 publication Critical patent/KR100984132B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10931—Exposed leads, i.e. encapsulation of component partly removed for exposing a part of lead, e.g. for soldering purposes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 및 그 실장방법에 관한 것으로, 특히 인쇄 회로 기판과 표면 실장용 패키지의 접착력을 강화하여 신뢰성을 향상시키기 위한 것으로, 인쇄 회로 기판에 실장 시 접착되는 리드 단자 및 반도체 소자가 안착되는 칩패드의 하부에 전단강도를 향상시키기 위한 구조를 형성한 반도체 패키지 및 그 실장방법에 관한 것이다.
본 발명은 반도체 소자가 안착되는 칩패드 및 리드 단자를 구비하는 반도체 패키지에 있어서, 상기 칩패드 및 리드 단자는 각각 복수개의 홈을 형성하고 있는 반도체 패키지인 것을 특징으로 한다.
따라서, 인쇄 회로 기판과 접착되는 패키지의 칩패드 및 리드 단자에 복수개의 홈을 형성함으로써, 패키지와 크림 솔더와의 접착 면적이 넓어지게 되어 전단강도가 향상되고, 기존의 패키지와 비교하여 보다 나은 솔더 조인트에 대한 신뢰성을 확보할 수 있다.
반도체, 패키지, 전단강도, 신뢰성

Description

반도체 패키지 및 그 실장방법{Semiconductor package and mounting method thereof}
본 발명은 반도체 패키지 및 그 실장방법에 관한 것으로, 특히 인쇄 회로 기판과 표면 실장용 패키지의 접착력을 강화하여 신뢰성을 향상시키기 위한 것으로, 인쇄 회로 기판에 실장 시 접착되는 리드 단자 및 반도체 소자가 안착되는 칩패드의 하부에 전단강도를 향상시키기 위한 구조를 형성한 반도체 패키지 및 그 실장방법에 관한 것이다.
패키지의 한 예로서, 가장 범용으로 사용되고 있는 에스오제이(SOJ:Small Outline J-lead) 타입이 있고, 특수한 경우에 사용하는 지프(ZIP:Zigzag Inline Package) 타입이 있으며, 또 규격화되고 있는 메모리 카드(memory card)에 적합하도록 구성된 티에스오피(TSOP: Thin Small Outline Package) 타입 등이 있다.
종래의 패키지는 금 도금이 실시된 니켈로 형성되며, 반도체 소자가 접착되는 칩패드와 상기 패키지를 외부와 전기적으로 연결하기 위한 리드 단자로 구성되며, 반도체 소자 및 리드 단자 각각은 접착 테이프 또는 접착제를 구비하여 와이어로 연결함으로써 전기적으로 연결된다.
그리고, 상기 반도체 소자를 외부로부터의 열적, 기계적, 화학적 충격에 의한 손상으로부터 보호하기 위하여 에폭시(EMC: Epoxy Molding Compound)로 몰딩되는 봉지부를 형성함으로써 패키지가 완성된다.
이렇게 구성된 기존의 비엘피(BLP: Bottom Leaded Plastic Package, 이하 패키지라 함)를 인쇄 회로 기판(PCB: Printed Circuit Board)에 실장하기 위해서는 인쇄 회로 기판 상에 패키지의 칩패드 및 단자에 맞추어 크림 솔더가 도포되고, 그 위에 패키지가 얹혀진 상태에서 열이 가해져 크림 솔더가 용융된 후 굳어짐으로써 패키지가 실장된다.
상기와 같은 방법으로 패키지를 인쇄 회로 기판 상에 실장하면, 외부의 충격 등으로 인해 솔더링 부위가 쉽게 떨어지는 등 접합 강도가 매우 취약하다는 문제점이 있었다.
본 발명은 반도체 소자가 안착되는 칩패드 및 리드 단자를 구비하는 반도체 패키지에 있어서, 상기 칩패드 및 리드 단자는 각각 복수개의 홈을 형성하고 있는 반도체 패키지인 것을 특징으로 한다.
본 발명의 상기 반도체 소자와 상기 리드 단자는 와이어로 연결되는 것을 특징으로 한다.
본 발명의 상기 칩패드는 금 도금이 실시된 니켈로 형성되는 것을 특징으로 한다.
본 발명의 상기 복수개의 홈은 일방향으로 길게 형성되는 것을 특징으로 한다.
본 발명의 상기 복수개의 홈은 메쉬 형상인 것을 특징으로 한다.
본 발명의 상기 복수개의 홈은 매트릭스 형상인 것을 특징으로 한다.
본 발명의 상기 홈은 상기 칩패드 및 상기 리드 단자가 성형될 때 형성되거나 상기 반도체 패키지가 완성된 후 형성되는 것을 특징으로 한다.
본 발명은 단자를 구비하는 인쇄 회로 기판을 제공하는 단계, 상기 인쇄 회 로 기판의 상기 단자에 크림 솔더를 도포하는 단계, 각각 복수개의 홈이 형성된 칩패드와 리드 단자가 형성되어 있는 반도체 패키지를 상기 인쇄 회로 기판에 안착시키는 단계, 상기 반도체 패키지와 상기 인쇄 회로 기판을 압착시켜 상기 복수개의 홈에 크림 솔더를 유입시키는 단계 및 상기 크림 솔더가 굳어져 상기 반도체 패키지가 상기 인쇄 회로 기판에 실장되는 단계를 포함하는 것을 특징으로 한다.
따라서, 인쇄 회로 기판과 접착되는 패키지의 칩패드 및 리드 단자에 복수개의 홈을 형성함으로써, 패키지와 크림 솔더와의 접착 면적이 넓어지게 되어 전단강도가 향상되고, 기존의 패키지와 비교하여 보다 나은 솔더 조인트에 대한 신뢰성을 확보할 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 반도체 패키지 및 그 실장방법을 설명하면 다음과 같다.
도1a는 본 발명의 실시예에 따른 반도체 패키지의 구조를 나타낸 평면도이며, 도1b는 도1a의 반도체 패키지의 측면도를 나타낸 것이다.
도1a 및 도1b를 참조하면, 패키지(100)는 금 도금이 실시된 니켈로 형성되며, 반도체 소자(120)가 안착되는 칩패드(110)와 상기 패키지(100)를 외부와 전기적으로 연결하기 위한 복수개의 리드 단자(130)를 구비한다.
반도체 소자(120) 및 각각의 리드 단자(130)들은 와이어(140)로 서로 연결된 상태에서 접착 테이프 또는 접착제로 고정시킴으로써, 전기적으로 연결된다.
그리고, 상기 반도체 소자(120)를 외부로부터의 열적, 기계적, 화학적 충격에 의한 손상으로부터 보호하기 위하여 에폭시(EMC: Epoxy Molding Compound)로 몰딩되는 봉지부(150)를 형성함으로써 패키지가 완성된다.
이때, 반도체 소자(120)가 안착되는 칩패드(110) 및 리드 단자(130)의 일면에는 각각 복수개의 홈(160)이 접착 면적이 넓어 전단 강도가 향상될 수 있도록 형성된다.
상기 복수개의 홈(160)은 도1c에 도시된 바와 같이 일방향으로 길게 형성될 수 있고, 도1d와 같이 메쉬 형상으로 형성될 수 있으며, 또한, 도1e와 같이 매트릭스 형상으로 형성될 수도 있다.
또한, 상기 복수개의 홈(160)은 모서리 부분이 직각일 수 있으며, 곡면을 갖는 형상일 수 있다.
물론, 상기 복수개의 홈(160)은 본 실시 예에서 도시한 형상 이외에도 당업자에 의해 다양하게 변형 및 수정이 가능하다.
상기 복수개의 홈(160)은 칩패드(110)와 리드 단자(130) 모두에 형성될 수 있으며, 칩패드(110) 또는 리드 단자(130) 중 어느 하나에만 형성될 수도 있다.
상기 복수개의 홈(160)은 칩패드(110) 및 리드 단자(130)가 성형될 때 형성될 수 있으며, 또한 몰딩을 하여 패키지(100)를 완성한 후에 형성될 수도 있다.
이처럼, 홈을 형성하는 시기는 패키지를 제조하는 공정 상에서 보다 편리하고 쉽게 홈을 형성할 수 있는 시기를 당업자가 선택하면 될 것이다.
상기 복수개의 홈(160)은 패키지(100)가 인쇄 회로 기판 상에 크림 솔더에 의해 실장되는 경우, 크림 솔더가 상기 복수개의 홈(160)에 채워지게 되어 접착 면적이 넓어지게 되므로 전단강도가 향상되고, 기존의 패키지와 비교하여 보다 나은 솔더 조인트에 대한 신뢰성을 확보할 수 있다.
도2a 내지 도2d는 본 발명의 실시예에 따른 반도체 패키지를 실장하는 방법을 설명하기 위한 도면으로, 크게 패키지(100), 크림 솔더(200) 및 인쇄 회로 기판(300)으로 구성된다.
도2a 내지 도2d를 참조하면, 도2a는 크림 솔더(200)가 일면에 도포된 인쇄 회로 기판(300)과 패키지(100)가 접착되기 전의 단계로서, 크림 솔더(200)는 인쇄 회로 기판(300)에 형성되어 있는 PCB 단자(310)에 도포된다.
패키지(100)는 칩패드(110)와 리드 단자(130)를 구비하고 있으며, 칩패드(100) 및 각각의 리드 단자(130)는 인쇄 회로 기판(300)과 접착되는 면에 복수개의 홈(160)을 형성한다.
도2b는 패키지(100)와 인쇄 회로 기판(300)을 접착하기 위해 패키지(100)를 인쇄 회로 기판(300)에 안착시킨 단계로서, PCB 단자(310), 크림 솔더(200) 및 칩패드(110) 또는 리드 단자(130)가 서로 맞닿도록 안착시킨다.
도2c는 패키지(100)와 인쇄 회로 기판(300)이 접착되는 단계를 나타낸 것으로, 가해지는 열에 의해 용융된 크림 솔더(200)가 압착 등의 방법에 의해 패키지(100)의 칩패드(110) 및 리드 단자(130)에 형성되어 있는 홈(160)에 유입된다.
도2d는 패키지(100)가 인쇄 회로 기판(300)에 실장된 단계를 나타낸 것으로, 용융된 크림 솔더(200)의 일부가 패키지(100)의 칩패드(110) 및 리드 단자(130)에 형성되어 있는 홈(160)에 유입된 채로 굳어짐으로써 실장된다.
따라서, 크림 솔더(200)가 상기 복수개의 홈(160)에 채워지게 되어 접착 면적이 넓어지게 되므로 전단강도가 향상되고, 기존의 패키지와 비교하여 보다 나은 솔더 조인트에 대한 신뢰성을 확보할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 도시하고 있으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 수정이 가능할 것이다.
도1a는 본 발명의 실시예에 따른 반도체 패키지의 구조를 나타낸 평면도이다.
도1b는 도1a의 반도체 패키지의 측면도를 나타낸 것이다.
도1c 내지 도1e는 도1a의 칩패드, 리드 단자에 형성되는 홈의 형상을 나타낸 실시예이다.
도2a 내지 도2d는 본 발명의 실시예에 따른 반도체 패키지를 실장하는 방법을 설명하기 위한 도면이다.
[주요 도면부호에 대한 설명]
100 : 반도체 패키지 110 : 칩패드
120 : 반도체 소자 130 : 리드 단자
140 : 와이어 150 : 봉지부
160 : 홈 200 : 크림 솔더
300 : 인쇄 회로 기판(PCB) 310 : PCB 단자

Claims (17)

  1. 반도체 소자가 안착되는 칩패드 및 리드 단자를 구비하는 반도체 패키지에 있어서,
    상기 칩패드 또는 상기 리드 단자 중 어느 하나 또는 모두는 각각 복수개의 홈을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 소자와 상기 리드 단자는 와이어로 연결되는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 칩패드는 금 도금이 실시된 니켈로 형성되는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 복수개의 홈은 일방향으로 길게 형성되는 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 복수개의 홈은 메쉬 형상인 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 복수개의 홈은 매트릭스 형상인 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 복수개의 홈은 상기 칩패드 및 상기 리드 단자가 성형될 때 형성되는 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 복수개의 홈은 상기 반도체 패키지가 완성된 후 형성되는 것을 특징으로 하는 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 반도체 패키지는 봉지부를 더 구비하는 것을 특징으로 하는 반도체 패키지.
  10. 단자를 구비하는 인쇄 회로 기판을 제공하는 단계;
    상기 인쇄 회로 기판의 상기 단자에 크림 솔더를 도포하는 단계;
    각각 복수개의 홈이 형성된 칩패드와 리드 단자가 형성되어 있는 반도체 패 키지를 상기 인쇄 회로 기판에 안착시키는 단계;
    상기 반도체 패키지와 상기 인쇄 회로 기판을 압착시켜 상기 복수개의 홈에 크림 솔더를 유입시키는 단계; 및
    상기 크림 솔더가 굳어져 상기 반도체 패키지가 상기 인쇄 회로 기판에 실장되는 단계를 포함하는 반도체 패키지의 실장방법.
  11. 제 10 항에 있어서,
    상기 칩패드는 반도체 소자가 안착되는 것을 특징으로 하는 반도체 패키지의 실장방법.
  12. 제 10 항에 있어서,
    상기 복수개의 홈은 일방향으로 길게 형성되는 것을 특징으로 하는 반도체 패키지의 실장방법.
  13. 제 10 항에 있어서,
    상기 복수개의 홈은 메쉬 형상인 것을 특징으로 하는 반도체 패키지의 실장방법.
  14. 제 10 항에 있어서,
    상기 복수개의 홈은 매트릭스 형상인 것을 특징으로 하는 반도체 패키지의 실장방법.
  15. 제 10 항에 있어서,
    상기 칩패드는 금 도금이 실시된 니켈로 형성되는 것을 특징으로 하는 반도체 패키지의 실장방법.
  16. 제 10 항에 있어서,
    상기 복수개의 홈은 상기 칩패드 및 상기 리드 단자가 성형될 때 형성되는 것을 특징으로 하는 반도체 패키지의 실장방법.
  17. 제 10 항에 있어서,
    상기 복수개의 홈은 상기 반도체 패키지가 완성된 후 형성되는 것을 특징으로 하는 반도체 패키지의 실장방법.
KR1020070114898A 2007-11-12 2007-11-12 반도체 패키지 및 그 실장방법 KR100984132B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070114898A KR100984132B1 (ko) 2007-11-12 2007-11-12 반도체 패키지 및 그 실장방법
JP2008048152A JP2009124095A (ja) 2007-11-12 2008-02-28 半導体パッケージ及びその実装方法
US12/235,739 US8319319B2 (en) 2007-11-12 2008-09-23 Semiconductor package and mounting method thereof
CN2008101740332A CN101436575B (zh) 2007-11-12 2008-11-12 半导体封装件及其安装方法
EP08168935.8A EP2058856A3 (en) 2007-11-12 2008-11-12 Semiconductor package and mounting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114898A KR100984132B1 (ko) 2007-11-12 2007-11-12 반도체 패키지 및 그 실장방법

Publications (2)

Publication Number Publication Date
KR20090048833A true KR20090048833A (ko) 2009-05-15
KR100984132B1 KR100984132B1 (ko) 2010-09-28

Family

ID=40122504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070114898A KR100984132B1 (ko) 2007-11-12 2007-11-12 반도체 패키지 및 그 실장방법

Country Status (5)

Country Link
US (1) US8319319B2 (ko)
EP (1) EP2058856A3 (ko)
JP (1) JP2009124095A (ko)
KR (1) KR100984132B1 (ko)
CN (1) CN101436575B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423136B1 (ko) * 2012-12-28 2014-07-25 한국광기술원 반도체 본딩 조립체 및 반도체 본딩 조립 방법
CN112435974A (zh) * 2019-02-22 2021-03-02 西安航思半导体有限公司 高强度dfn封装半导体器件
KR20210070531A (ko) * 2019-12-05 2021-06-15 한국전자기술연구원 소자접합성능향상방법
CN113451235A (zh) * 2019-03-06 2021-09-28 西安航思半导体有限公司 Qfn封装半导体器件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357998B2 (en) * 2009-02-09 2013-01-22 Advanced Semiconductor Engineering, Inc. Wirebonded semiconductor package
EP2337068A1 (en) * 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
US9418919B2 (en) * 2010-07-29 2016-08-16 Nxp B.V. Leadless chip carrier having improved mountability
US8766100B2 (en) 2011-03-02 2014-07-01 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package using the same
KR101237668B1 (ko) * 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
US9373609B2 (en) * 2012-10-18 2016-06-21 Infineon Technologies Ag Bump package and methods of formation thereof
US20140239428A1 (en) * 2013-02-28 2014-08-28 Infineon Technologies Ag Chip arrangement and a method for manufacturing a chip arrangement
CN104659010B (zh) * 2015-02-11 2018-03-16 江苏长电科技股份有限公司 一种四方扁平无引脚型态封装的引线框结构与封装体结构
KR20180044725A (ko) * 2016-10-24 2018-05-03 주식회사 엘지화학 전류 측정을 위한 션트 저항기
CN106714451A (zh) * 2016-12-19 2017-05-24 长沙牧泰莱电路技术有限公司 一种复合式印刷电路板及其制作方法
DE102018130936B4 (de) * 2018-12-05 2022-08-11 Infineon Technologies Ag Halbleitergehäuse, Metallblech zur Anwendung in einem Halbleitergehäuse und Verfahren zum Herstellen eines Halbleitergehäuses
CN109904125B (zh) * 2019-03-06 2021-02-19 西安航思半导体有限公司 耐高温qfn封装结构的制备方法
CN113015324B (zh) * 2019-12-19 2023-05-09 华为技术有限公司 电路板组件、电子设备、加工电路板组件的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5069626A (en) * 1987-07-01 1991-12-03 Western Digital Corporation Plated plastic castellated interconnect for electrical components
JPH0217854U (ko) * 1988-07-18 1990-02-06
FR2636453B1 (fr) * 1988-09-14 1992-01-17 Sgs Thomson Microelectronics Procede d'encapsulation de circuits-integres notamment pour cartes a puces
JPH05102381A (ja) * 1991-10-09 1993-04-23 Mitsubishi Electric Corp 半導体装置
JPH0577947U (ja) * 1992-03-27 1993-10-22 安藤電気株式会社 表面実装用ｉｃのｌ字形端子
JP3597913B2 (ja) * 1995-07-20 2004-12-08 松下電器産業株式会社 半導体装置とその実装方法
KR19980048268A (ko) 1996-12-17 1998-09-15 김광호 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지 및 그가 실장되는 구조
JP2912308B2 (ja) * 1997-11-14 1999-06-28 静岡日本電気株式会社 表面実装部品の半田付け構造
US6365976B1 (en) * 1999-02-25 2002-04-02 Texas Instruments Incorporated Integrated circuit device with depressions for receiving solder balls and method of fabrication
KR100960739B1 (ko) * 1999-02-26 2010-06-01 텍사스 인스트루먼츠 인코포레이티드 열적으로 향상된 반도체 볼 그리드 어레이 디바이스 및 그제조 방법
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR20010004529A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
JP4034073B2 (ja) 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
JP2003188335A (ja) 2001-12-14 2003-07-04 Hitachi Ltd 半導体装置及びその製造方法
JP4243270B2 (ja) 2001-12-14 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004039882A (ja) 2002-07-04 2004-02-05 Tateyama Kagaku Kogyo Kk チップ型サーミスタとその製造方法
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad
WO2004056162A1 (ja) * 2002-12-18 2004-07-01 K-Tech Devices Corp. フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
US8330258B2 (en) * 2003-12-24 2012-12-11 Stmicroelectronics, Inc. System and method for improving solder joint reliability in an integrated circuit package
JP2006100753A (ja) 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法
JP4111199B2 (ja) * 2005-03-10 2008-07-02 ヤマハ株式会社 半導体パッケージ、及びこれを回路基板に実装する方法
JP4860939B2 (ja) * 2005-04-08 2012-01-25 ローム株式会社 半導体装置
JP2006319030A (ja) 2005-05-11 2006-11-24 Matsushita Electric Ind Co Ltd 回路基板とその製造方法、および半導体装置とその製造方法
US7405106B2 (en) * 2006-05-23 2008-07-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
JP2006237653A (ja) 2006-06-12 2006-09-07 Kyocera Chemical Corp 半導体装置の接着方法とそれに使用される接着剤

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423136B1 (ko) * 2012-12-28 2014-07-25 한국광기술원 반도체 본딩 조립체 및 반도체 본딩 조립 방법
CN112435974A (zh) * 2019-02-22 2021-03-02 西安航思半导体有限公司 高强度dfn封装半导体器件
CN113451235A (zh) * 2019-03-06 2021-09-28 西安航思半导体有限公司 Qfn封装半导体器件
KR20210070531A (ko) * 2019-12-05 2021-06-15 한국전자기술연구원 소자접합성능향상방법

Also Published As

Publication number Publication date
CN101436575B (zh) 2010-10-13
CN101436575A (zh) 2009-05-20
EP2058856A3 (en) 2014-08-27
KR100984132B1 (ko) 2010-09-28
JP2009124095A (ja) 2009-06-04
US8319319B2 (en) 2012-11-27
US20090121362A1 (en) 2009-05-14
EP2058856A2 (en) 2009-05-13

Similar Documents

Publication Publication Date Title
KR100984132B1 (ko) 반도체 패키지 및 그 실장방법
JP3014344B2 (ja) カラムリードを有する半導体チップパッケージ及びその製造方法
CA1040747A (en) Integrated circuit package utilizing novel heat sink structure
JP4633740B2 (ja) フリップチップｑｆｎパッケージおよびそのための方法
US6433421B2 (en) Semiconductor device
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
JPH0546045U (ja) 半導体パツケージ
KR19980015059A (ko) 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
US20040056338A1 (en) Near chip size semiconductor package
US8063474B2 (en) Embedded die package on package (POP) with pre-molded leadframe
US20050110127A1 (en) Semiconductor device
US20090261461A1 (en) Semiconductor package with lead intrusions
CN111863762A (zh) 半导体封装件中的引线稳定化
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
WO2003030259A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP3366062B2 (ja) オーバモールド形半導体装置及びその製造方法
JPH0722454A (ja) 半導体集積回路装置
JP3075617B2 (ja) 半導体集積回路装置
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP4038021B2 (ja) 半導体装置の製造方法
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
KR100657158B1 (ko) 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법
JPH10335576A (ja) 複数のｉｃチップを備えた半導体装置の構造
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130827

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee