KR101423136B1 - 반도체 본딩 조립체 및 반도체 본딩 조립 방법 - Google Patents
반도체 본딩 조립체 및 반도체 본딩 조립 방법 Download PDFInfo
- Publication number
- KR101423136B1 KR101423136B1 KR1020120157357A KR20120157357A KR101423136B1 KR 101423136 B1 KR101423136 B1 KR 101423136B1 KR 1020120157357 A KR1020120157357 A KR 1020120157357A KR 20120157357 A KR20120157357 A KR 20120157357A KR 101423136 B1 KR101423136 B1 KR 101423136B1
- Authority
- KR
- South Korea
- Prior art keywords
- groove
- semiconductor chip
- die
- semiconductor
- adhesive
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000853 adhesive Substances 0.000 claims abstract description 40
- 230000001070 adhesive effect Effects 0.000 claims abstract description 40
- 238000003754 machining Methods 0.000 claims description 6
- 238000004904 shortening Methods 0.000 abstract description 3
- 239000003822 epoxy resin Substances 0.000 description 10
- 229920000647 polyepoxide Polymers 0.000 description 10
- 239000007788 liquid Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- CQOZJDNCADWEKH-UHFFFAOYSA-N 2-[3,3-bis(2-hydroxyphenyl)propyl]phenol Chemical compound OC1=CC=CC=C1CCC(C=1C(=CC=CC=1)O)C1=CC=CC=C1O CQOZJDNCADWEKH-UHFFFAOYSA-N 0.000 description 2
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- HECLRDQVFMWTQS-RGOKHQFPSA-N 1755-01-7 Chemical compound C1[C@H]2[C@@H]3CC=C[C@@H]3[C@@H]1C=C2 HECLRDQVFMWTQS-RGOKHQFPSA-N 0.000 description 1
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 1
- 229930185605 Bisphenol Natural products 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229930003836 cresol Natural products 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- -1 dicyclopentadiene modified phenol Chemical class 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 125000005023 xylyl group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
본 발명은 반도체 본딩 조립체 및 반도체 본딩 조립 방법에 관한 것으로서, 본 발명의 반도체 본딩 조립체는, 하면에 제 1 홈이 형성되는 반도체 칩; 상기 반도체 칩이 안착되고, 상기 반도체 칩과 대응되도록 상면에 제 2 홈이 형성되는 다이; 및 상기 반도체 칩과 다이 사이에 설치되는 접착제;를 포함할 수 있기 때문에 기포의 발생을 줄임으로써 접착력이 우수하고, 접착제 경화 시간을 단축하여 생산성을 향상시키고, 접착 강도와 접착의 내구성 및 접착의 균일도를 향상시켜서 제품의 성능을 향상시키고, 반도체 칩과 다이의 접착 위치를 정렬시킬 수 있는 효과를 갖는다.
Description
본 발명은 반도체 본딩 조립체 및 반도체 본딩 조립 방법에 관한 것으로서, 보다 상세하게는 반도체 칩과 다이의 본딩 시 홈 사이에 공기 통로를 형성시켜서 기포 발생을 줄이고, 접착제 경화 시간을 단축시키고, 접착 강도와 접착의 내구성 및 접착의 균일도를 향상시킬 수 있게 하는 반도체 본딩 조립체 및 반도체 본딩 조립 방법에 관한 것이다.
일반적으로 반도체 칩은 패키징 공정에서, 리드 프레임이나 기판 등의 다이 위에 안착되는 것으로서, 반도체 칩과 다이 사이에는 에폭시 등의 액상 접착제가 도포된 후, 상기 다이 위에 반도체 칩이 접촉된 상태로 상기 접착제가 경화됨으로써 서로 견고하게 본딩될 수 있다.
여기서, 상기 접착제가 액체인 상태에서 상기 반도체 칩이 상기 다이 위에 접촉되는 경우, 상기 접착제가 상기 반도체 칩이나 상기 다이의 접착면에 골고루 도포되기 어렵고, 골고루 도포된다 하더라도, 상기 다이 방향으로 상기 반도체 칩이 접근하면서 접착면이 순간적으로 동시 접촉될 확률이 매우 낮기 때문에 필연적으로 상기 접착면에는 상기 접착제가 충진되지 못해서 발생되는 기포(Air void) 현상이 발생될 수 있다.
이러한, 상기 기포는 접착력을 떨어뜨리고, 접착제가 경화된 이후에도 열저항과 열적 스트레스를 야기하여 상기 반도체 칩이나 다이의 변형 및 파괴를 유발하는 등 많은 문제점이 있었다.
본 발명의 사상은, 제 1 홈과 제 2 홈을 이용한 공기 통로를 형성하여, 기포의 발생을 줄임으로써 접착력이 우수하고, 접착제 경화 시간을 단축하여 생산성을 향상시키고, 접착 강도와 접착의 내구성 및 접착의 균일도를 향상시켜서 제품의 성능을 향상시키고, 반도체 칩과 다이의 접착 위치를 정렬시킬 수 있게 하는 반도체 본딩 조립체 및 반도체 본딩 조립 방법을 제공함에 있다.
상기 과제를 해결하기 위한 본 발명의 사상에 따른 반도체 본딩 조립체는, 하면에 제 1 홈이 형성되는 반도체 칩; 상기 반도체 칩이 안착되고, 상기 반도체 칩과 대응되도록 상면에 제 2 홈이 형성되는 다이; 및 상기 반도체 칩과 다이 사이에 설치되는 접착제;를 포함할 수 있다.
또한, 본 발명의 사상에 따르면, 상기 반도체 칩은 집광형 태양 전지(CPV; Concentrating Photovoltaics)용 셀(Cell)일 수 있다.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고, 상기 제 2 홈은, 상기 반도체 칩이 부분적으로 삽입되도록 상기 반도체 칩의 테두리와 대응되게 형성되는 칩 수용 홈; 및 상기 제 1 홈과 동일한 방향으로 상기 제 1 홈을 서로 마주 보도록 제 1 홈의 수직 하방에 설치되는 줄홈;을 포함할 수 있다.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈과 상기 제 2 홈의 내부에 상기 접착제가 설치되고, 상기 제 1 홈과 상기 제 2 홈의 내부에 공기층이 형성될 수 있다.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈은, 상기 반도체 칩의 테두리부에서는 제 1 간격로 설치되고, 상기 반도체 칩의 중앙부에서는 제 2 간격로 설치될 수 있다.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고, 상기 제 2 홈은, 상기 제 1 홈과 동일한 방향으로 상기 제 1 홈과 이웃하는 제 1 홈 사이에 설치되는 줄홈을 포함할 수 있다.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈 및 제 2 홈은, 그 단면이 적어도 사각형 홈, 삼각형 홈, 둥근형 홈 및 이들의 조합 중 어느 하나 이상을 선택한 형상일 수 있다.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고, 상기 제 2 홈은, 제 2 축 방향으로 복수개가 나란히 길게 형성되는 줄홈일 수 있다.
또한, 본 발명의 사상에 따르면, 상기 제 1 축 방향과 상기 제 2 축 방향은 서로 90도 각도로 교차되는 것일 수 있다.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈 및 제 2 홈은, 제 1 축 방향 및 제 2 축 방향으로 형성되는 격자홈일 수 있다.
상기 과제를 해결하기 위한 본 발명의 사상에 따른 반도체 본딩 조립 방법은, 반도체 공정을 이용하여 반도체 칩을 제작하는 단계; 상기 반도체 칩의 후면에 제 1 홈을 가공하는 단계; 다이를 제작하는 단계; 상기 다이의 상면에 제 2 홈을 가공하는 단계; 상기 반도체 칩과 다이 사이에 접착제를 도포하는 단계; 및 상기 다이에 반도체 칩을 접착시키는 단계;를 포함할 수 있다.
본 발명의 사상에 따른 반도체 본딩 조립체 및 반도체 본딩 조립 방법은, 기포의 발생을 줄임으로써 접착력이 우수하고, 접착제 경화 시간을 단축하여 생산성을 향상시키고, 접착 강도와 접착의 내구성 및 접착의 균일도를 향상시켜서 제품의 성능을 향상시키고, 반도체 칩과 다이의 접착 위치를 정렬시킬 수 있는 효과를 갖는 것이다.
도 1은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 부품 분해 사시도이다.
도 2는 도 1의 조립 단면도이다.
도 3은 도 2의 A부분을 확대하여 나타내는 확대도이다.
도 4는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 단면도이다.
도 5는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 단면도이다.
도 6은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 확대도이다.
도 7은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 확대도이다.
도 8은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 부품 분해 사시도이다.
도 9는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 부품 분해 사시도이다.
도 10은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립 방법을 나타내는 순서도이다.
도 2는 도 1의 조립 단면도이다.
도 3은 도 2의 A부분을 확대하여 나타내는 확대도이다.
도 4는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 단면도이다.
도 5는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 단면도이다.
도 6은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 확대도이다.
도 7은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 확대도이다.
도 8은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 부품 분해 사시도이다.
도 9는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 부품 분해 사시도이다.
도 10은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립 방법을 나타내는 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(100)를 나타내는 부품 분해 사시도이고, 도 2는 도 1의 조립 단면도이고, 도 3은 도 2의 A부분을 확대하여 나타내는 확대도이다.
먼저, 도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일부 실시예들에 따른 반도체 본딩 조립체(100)는, 크게 반도체 칩(10)과, 다이(20) 및 접착제(30)를 포함할 수 있다.
여기서, 도 1 내지 도 3에 도시된 바와 같이, 상기 반도체 칩(10)은, 하면에 제 1 홈(10a)이 형성되는 것으로서, 집광형 태양 전지(CPV; Concentrating Photovoltaics)용 셀(Cell)일 수 있다.
이러한, 상기 태양 전지용 셀은, 태양에너지를 직접 전기로 변환시키는 태양광 발전의 핵심소자인 것으로서, 전기, 전자제품, 주택이나 건물의 전기 공급 그리고 산업 발전에 이르기까지 다양한 분야에 적용될 수 있다.
이러한, 태양 전지용 셀은, 단위 셀 형태로 형성될 수 있는 것으로서, pn 접합으로 구성된 다이오드 형태일 수 있고, 광 흡수층의 재료에 따라 광 흡수층으로 실리콘을 사용하는 실리콘 태양전지, 광 흡수층으로 CIS(CuInSe2)나 CdTe를 이용하는 화합물 태양전지, 다공질막의 나노입자 표면에 가시광 흡수로 전자가 여기되는 광감응 염료 분자가 흡착된 염료 감응형 태양전지, 복수개의 비정질 실리콘이 적층된 적층형 태양전지가 적용될 수 있다. 또한, 이러한 태양 전지용 셀은 벌크형(단결정, 다결정 포함)과 박막형(비정질, 다결정) 태양 전지가 적용될 수 있다.
또한, 상기 다이(20)는, 상기 반도체 칩(10)이 안착되고, 상기 반도체 칩(10)과 대응되도록 상면에 제 2 홈(20a)이 형성되는 것으로서, 상기 반도체 칩(10)을 충분히 지지할 수 있도록 물리적, 기계적 강도를 갖는 다양한 형태의 리드 프레임, 인쇄 회로 기판, 실리콘 기판, 세라믹 기판, 금속 기판 등의 판재일 수 있다.
한편, 상기 접착제(30)는, 상기 반도체 칩(10)과 다이(20) 사이에 설치되는 것으로서, 에폭시 등의 수지 재질로 형성되는 액체 상태, 고체 상태, 또는 겔이나 젤 상태의 접착제일 수 있다.
예를 들면, 상기 접착제(30)는, 주쇄 내에 방향족 구조의 반복 단위를 포함하는 것으로, 나프탈렌형 에폭시 수지, 비페닐형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 디시클로펜타디엔 변성 페놀형 에폭시 수지, 크레졸계 에폭시 수지, 비스페놀계 에폭시 수지, 자일록계 에폭시 수지, 다관능 에폭시 수지, 페놀 노볼락 에폭시 수지, 트리페놀 메탄형 에폭시 수지 및 알킬 변성 트리페놀 메탄형 에폭시 수지의 일종 또는 이종 이상의 혼합을 사용할 수 있다.
한편, 도 1 내지 도 3에 도시된 바와 같이, 상기 제 1 홈(10a)은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈일 수 있다.
또한, 상기 제 2 홈(20a)은, 상기 반도체 칩(10)이 부분적으로 삽입되도록 상기 반도체 칩(10)의 테두리와 대응되게 형성되는 칩 수용 홈(20a-1) 및 상기 제 1 홈(10a)과 동일한 방향으로 상기 제 1 홈(10a)을 서로 마주 보도록 제 1 홈(10a)의 수직 하방에 설치되는 줄홈(20a-2)을 포함할 수 있다.
여기서, 상기 칩 수용 홈(20a-1)은 상기 반도체 칩(10)을 정위치로 안내하는 역할을 할 수 있기 때문에 상기 반도체 칩(10)과 다이(20)의 접착 위치를 견고하게 정렬시키고, 상기 반도체 칩(10)의 이탈을 방지하며, 외부 충격에 의한 부품의 파손이나 손상을 방지할 수 있는 것이다.
또한, 도 2에 도시된 바와 같이, 상기 칩 수용 홈(20a-1)은 상기 반도체 칩(10)이 부분적으로 삽입되도록 깊이(H)를 갖고, 상기 제 1 홈(10a) 및 제 2 홈(20a)의 폭(W)은 상기 제 1 홈(10a)과 그 이웃하는 제 1 홈(10a) 사이의 거리(S) 보다 작을 수 있다.
또한, 도 3에 도시된 바와 같이, 상기 제 1 홈(10a)과 상기 제 2 홈(20a)의 내부에 상기 접착제(30)가 설치되고, 상기 제 1 홈(10a)의 내부 상측에 공기층(40)이 형성될 수 있다.
따라서, 상기 제 1 홈(10a)과 제 2 홈(20a) 사이의 경계면에는 상기 접착제(30)가 도포되어 상기 접착제(30)의 경화시 보다 견고한 접착이 가능하고, 상기 공기층(40)이 일종의 공기 배출 통로 역할을 함으로써 기포의 발생을 줄여서 접착력이 우수하고, 접착제 경화 시간을 단축하여 생산성을 향상시킬 수 있고, 접착 강도와 접착의 내구성 및 접착의 균일도를 향상시켜서 제품의 성능을 향상시킬 수 있다.
도 4는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(200)를 나타내는 단면도이다.
도 4에 도시된 바와 같이, 상기 제 1 홈(10a)은, 상기 반도체 칩(10)의 테두리부에서는 제 1 간격(L1)으로 설치되고, 상기 반도체 칩(10)의 중앙부에서는 제 2 간격(L2)으로 설치되어 취약점이 상기 반도체 칩(10)의 테두리부의 접착 강도를 보강할 수 있다.
도 5는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(300)를 나타내는 단면도이다.
도 5에 도시된 바와 같이, 상기 제 1 홈(10a)은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고, 상기 제 2 홈(20a)은, 상기 제 1 홈(10a)과 동일한 방향으로 상기 제 1 홈(10a)과 이웃하는 제 1 홈(10a) 사이에 설치되는 줄홈(20a-3)을 포함하여, 상기 제 1 홈(10a)의 위치와 상기 제 2 홈(20a)의 위치를 서로 어긋나게 배치하여 상기 접착제(30)의 접착력을 보다 골고루 분산시킬 수 있다.
도 6은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 확대도이고, 도 7은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 확대도이다.
한편, 도 3에 도시된 바와 같이, 상기 제 1 홈(10a) 및 제 2 홈(20a)은, 그 단면이 사각형 홈일 수 있고, 도 6에 도시된 바와 같이, 상기 제 1 홈(10b) 및 제 2 홈(20b)은 삼각형 홈일 수 있으며, 도 7에 도시된 바와 같이, 상기 제 1 홈(10c) 및 제 2 홈(20c)은 둥근형 홈일 수 있다. 여기서, 도 6에 도시된 바와 같이, 삼각형 홈일 경우, 상기 접착제(30)가 액상일 때, 일방향 화살표 방향으로 이동되면서 보다 균일하게 도포될 수 있고, 도 7에 도시된 바와 같이, 둥근형 홈일 경우, 상기 접착제(30)가 액상일 때, 양방향 화살표 방향으로 이동되면서 보다 균일하게 도포될 수 있다.
도 8은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(400)를 나타내는 부품 분해 사시도이다.
도 8에 도시된 바와 같이, 상기 제 1 홈(10d)은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고, 상기 제 2 홈(20d)은, 제 2 축 방향으로 복수개가 나란히 길게 형성되는 줄홈일 수 있다. 여기서, 상기 제 1 축 방향과 상기 제 2 축 방향은 서로 90도 각도로 교차될 수 있다.
따라서, 상기 접착제(30)가 액상일 때, 상기 제 1 축 방향 및 제 2 축 방향으로 보다 균일하게 이동되면서 보다 견고하게 접착될 수 있다.
도 9는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(500)를 나타내는 부품 분해 사시도이다.
도 9에 도시된 바와 같이, 상기 제 1 홈(10e) 및 제 2 홈(20e)은, 제 1 축 방향 및 제 2 축 방향으로 형성되는 격자홈일 수 있다.
따라서, 상기 접착제(30)가 액상일 때, 상기 격자홈 사이 사이에 보다 균일하게 이동되면서 보다 견고하게 접착될 수 있다.
도 10은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립 방법을 나타내는 순서도이다.
도 10에 도시된 바와 같이, 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(100)의 본딩 조립 방법을 설명하면, 반도체 공정을 이용하여 반도체 칩(10)을 제작하는 단계(S1)를 수행하고, 이어서, 상기 반도체 칩(10)의 후면에 제 1 홈(10a)을 가공하는 단계(S2)를 수행할 수 있다.
또한, 상기 다이(20)을 제작하는 단계(S3)를 수행하고, 상기 다이(20)의 상면에 제 2 홈(20a)을 가공하는 단계(S4)를 수행할 수 있다.
이어서, 상기 반도체 칩(10)과 다이(20) 사이에 접착제(30)를 도포하는 단계(S5)를 수행하고, 상기 다이(20)에 반도체 칩(10)을 접착시키는 단계(S6)를 수행하여, 본 발명의 반도체 본딩 조립체(100)를 제작할 수 있다.
여기서, 상기 제 1 홈(10a) 및 제 2 홈(20a)은 블레이드 절삭 공정을 이용하거나, 사진 식각 공정을 이용하거나, 레이저 절삭 공정을 이용할 수 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위 내에서 당업자에 의한 변형이 가능함은 물론이다.
따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술되는 청구범위와 이의 기술적 사상에 의해 한정될 것이다.
10: 반도체 칩 10a, 10b, 10c, 10d, 10e: 제 1 홈
20: 다이 20a-1: 칩 수용 홈
20a-2: 줄홈 20a-3: 줄홈
20a, 20b, 20c, 20d, 20e: 제 2 홈
30: 접착제
100, 200, 300, 400, 500: 반도체 본딩 조립체
H: 깊이 W: 폭
S: 거리 40: 공기층
L1: 제 1 간격 L2: 제 2 간격
20: 다이 20a-1: 칩 수용 홈
20a-2: 줄홈 20a-3: 줄홈
20a, 20b, 20c, 20d, 20e: 제 2 홈
30: 접착제
100, 200, 300, 400, 500: 반도체 본딩 조립체
H: 깊이 W: 폭
S: 거리 40: 공기층
L1: 제 1 간격 L2: 제 2 간격
Claims (11)
- 하면에 제 1 홈이 형성되는 반도체 칩;
상기 반도체 칩이 안착되고, 상기 반도체 칩과 대응되도록 상면에 제 2 홈이 형성되는 다이; 및
상기 반도체 칩과 다이 사이에 설치되는 접착제;을 포함하며,
상기 제 1 홈은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고,
상기 제 2 홈:은
상기 반도체 칩이 부분적으로 삽입되도록 상기 반도체 칩의 테두리와 대응되게 형성되는 칩 수용 홈; 및
상기 제 1 홈과 동일한 방향으로 상기 제 1 홈을 서로 마주 보도록 제 1 홈의 수직 하방에 설치되는 줄홈;을 포함하는, 반도체 본딩 조립체. - 제 1 항에 있어서,
상기 반도체 칩은 집광형 태양 전지(CPV; Concentrating Photovoltaics)용 셀(Cell)인 반도체 본딩 조립체. - 삭제
- 제 1 항에 있어서,
상기 제 1 홈과 상기 제 2 홈의 내부에 상기 접착제가 설치되고, 상기 제 1 홈과 상기 제 2 홈의 내부에 공기층이 형성되는 것인 반도체 본딩 조립체. - 제 1 항에 있어서,
상기 제 1 홈은, 상기 반도체 칩의 테두리부에서는 제 1 간격으로 설치되고, 상기 반도체 칩의 중앙부에서는 제 2 간격으로 설치되는 것인 반도체 본딩 조립체. - 제 1 항에 있어서,
상기 제 1 홈은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고,
상기 제 2 홈은, 상기 제 1 홈과 동일한 방향으로 상기 제 1 홈과 이웃하는 제 1 홈 사이에 설치되는 줄홈을 포함하는 것인 반도체 본딩 조립체. - 제 1 항에 있어서,
상기 제 1 홈 및 제 2 홈은, 그 단면이 적어도 사각형 홈, 삼각형 홈, 둥근형 홈 및 이들의 조합 중 어느 하나 이상을 선택한 형상인 것인 반도체 본딩 조립체. - 삭제
- 삭제
- 삭제
- 반도체 공정을 이용하여 반도체 칩을 제작하는 단계;
상기 반도체 칩의 후면에 제 1 홈을 가공하는 단계;
다이를 제작하는 단계;
상기 다이의 상면에 제 2 홈을 가공하는 단계;
상기 반도체 칩과 다이 사이에 접착제를 도포하는 단계; 및
상기 다이에 반도체 칩을 접착시키는 단계;
를 포함하는 반도체 본딩 조립 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120157357A KR101423136B1 (ko) | 2012-12-28 | 2012-12-28 | 반도체 본딩 조립체 및 반도체 본딩 조립 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120157357A KR101423136B1 (ko) | 2012-12-28 | 2012-12-28 | 반도체 본딩 조립체 및 반도체 본딩 조립 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140023719A Division KR101455178B1 (ko) | 2014-02-27 | 2014-02-27 | 반도체 본딩 조립체 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140086635A KR20140086635A (ko) | 2014-07-08 |
| KR101423136B1 true KR101423136B1 (ko) | 2014-07-25 |
Family
ID=51735865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120157357A KR101423136B1 (ko) | 2012-12-28 | 2012-12-28 | 반도체 본딩 조립체 및 반도체 본딩 조립 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101423136B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11901384B2 (en) | 2020-06-23 | 2024-02-13 | Samsung Electronics Co., Ltd. | CMOS image sensor package |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314718A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | 半導体集積回路ペレット |
| JP2003168694A (ja) * | 2001-12-03 | 2003-06-13 | Mitsubishi Electric Corp | 半導体パッケージ |
| KR20090048833A (ko) * | 2007-11-12 | 2009-05-15 | 삼성에스디아이 주식회사 | 반도체 패키지 및 그 실장방법 |
| KR101135583B1 (ko) * | 2010-10-27 | 2012-04-17 | 한국광기술원 | 집광렌즈 기판을 구비하는 태양전지 및 그 제조방법 |
-
2012
- 2012-12-28 KR KR1020120157357A patent/KR101423136B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314718A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | 半導体集積回路ペレット |
| JP2003168694A (ja) * | 2001-12-03 | 2003-06-13 | Mitsubishi Electric Corp | 半導体パッケージ |
| KR20090048833A (ko) * | 2007-11-12 | 2009-05-15 | 삼성에스디아이 주식회사 | 반도체 패키지 및 그 실장방법 |
| KR101135583B1 (ko) * | 2010-10-27 | 2012-04-17 | 한국광기술원 | 집광렌즈 기판을 구비하는 태양전지 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11901384B2 (en) | 2020-06-23 | 2024-02-13 | Samsung Electronics Co., Ltd. | CMOS image sensor package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140086635A (ko) | 2014-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101476478B1 (ko) | 태양 전지 모듈의 제조 방법 | |
| KR102015591B1 (ko) | 박형 실리콘 태양 전지용 활성 후면판 | |
| US20090314330A1 (en) | Photovoltaic module | |
| JP5891375B2 (ja) | 光起電力モジュール | |
| CN113066885A (zh) | 一种串联光伏电池组件及其封装方法 | |
| KR20110117656A (ko) | 태양 전지 및 태양 전지 모듈 | |
| US9035173B2 (en) | Back electrode type solar cell, back electrode type solar cell with interconnection sheet, solar cell module, method of manufacturing back electrode type solar cell with interconnection sheet, and method of manufacturing solar cell module | |
| KR20090071474A (ko) | 태양 전지 모듈 및 그 제조 방법 | |
| KR20190024892A (ko) | 비선형 에지들을 따라 중첩되는 슁글드 태양 전지 | |
| US20100243027A1 (en) | Solar cell and solar cell module | |
| US20110247673A1 (en) | Solar cell module | |
| EP2879188B1 (en) | Solar cell and method for manufacturing the same | |
| KR101455178B1 (ko) | 반도체 본딩 조립체 | |
| WO2018051658A1 (ja) | 太陽電池モジュール | |
| JP5545569B2 (ja) | 太陽電池用バックシートの製造方法 | |
| JP2008294366A (ja) | 太陽電池モジュール | |
| KR101423136B1 (ko) | 반도체 본딩 조립체 및 반도체 본딩 조립 방법 | |
| JPWO2017168474A1 (ja) | 太陽電池セル、太陽電池モジュール、太陽電池セルの製造方法 | |
| WO2010116914A1 (ja) | 太陽電池及び太陽電池モジュール | |
| KR101305624B1 (ko) | 태양전지 모듈 및 이의 제조방법 | |
| WO2011148838A1 (ja) | 太陽電池モジュール及び太陽電池 | |
| CN207828166U (zh) | 光伏组件用定位胶带及具有该定位胶带的光伏组件 | |
| CN103597610B (zh) | 太阳能电池组件及其制造方法 | |
| JP5591146B2 (ja) | 配線付き絶縁シートとその製造方法、太陽電池セル一体型配線付き絶縁シートとその製造方法、太陽電池モジュールの製造方法 | |
| US20130032203A1 (en) | Solar cell module on molded lead-frame and methods of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180705 Year of fee payment: 5 |