CN109904125B - 耐高温qfn封装结构的制备方法 - Google Patents

耐高温qfn封装结构的制备方法 Download PDF

Info

Publication number
CN109904125B
CN109904125B CN201910167033.8A CN201910167033A CN109904125B CN 109904125 B CN109904125 B CN 109904125B CN 201910167033 A CN201910167033 A CN 201910167033A CN 109904125 B CN109904125 B CN 109904125B
Authority
CN
China
Prior art keywords
parts
pad
chip
temperature
resistant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910167033.8A
Other languages
English (en)
Other versions
CN109904125A (zh
Inventor
马磊
党鹏
杨光
彭小虎
王新刚
庞朋涛
任斌
王妙妙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Hangsi Semiconductor Co ltd
Original Assignee
Xi'an Hangsi Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Hangsi Semiconductor Co ltd filed Critical Xi'an Hangsi Semiconductor Co ltd
Priority to CN201910167033.8A priority Critical patent/CN109904125B/zh
Publication of CN109904125A publication Critical patent/CN109904125A/zh
Application granted granted Critical
Publication of CN109904125B publication Critical patent/CN109904125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种耐高温QFN封装结构的制备方法，QFN封装结构包括位于环氧绝缘体中的散热焊盘、芯片和导电焊盘，所述芯片位于散热焊盘上，且所述芯片与散热焊盘之间设有银浆层，位于散热焊盘周边设有若干个导电焊盘，所述导电焊盘和芯片通过一引线连接，包括以下步骤：S1.先将硅微粉和阻燃剂与γ‑甲基丙烯酰氧基丙基三甲氧基硅烷混合均匀，进行表面处理；S2.再加入环氧树脂、线型酚醛树脂、液体丁腈橡胶、二苯基甲烷二异氰酸酯、焦碳酸二乙酯、磷酸二苄酯、5‑氟‑2‑甲氧基苯胺、2,4,6‑三(二甲氨基甲基)苯酚和脱模剂。本发明在保证良好力学性能的前提下，兼具有优秀的耐热性能，玻璃化温度达190~230℃，可满足大功率高发热芯片封装的要求。

Description

耐高温QFN封装结构的制备方法
技术领域
本发明属于无引脚封装技术领域，尤其涉及一种耐高温QFN封装结构的制备方法。
背景技术
QFN封装在PCB板中应用很广，QFN封装的应用极大的推动了电子技术的发展。QFN封装具有优异的热性能，主要是因为封装底部有大面积散热焊，为了能有效地将热量从芯片传导到PCB上，PCB底部必须设计与之相对应的散热焊盘以及散热过孔，散热焊盘提供了可靠的焊接面积，散热过孔提供了散热途径。
常规的QFN封装在PCB中的设计通常有一个大面积的散热焊盘，这个散热焊盘通常接地，虽然这个散热焊盘可以起到芯片散热的作用，但往往由于焊盘过大，在贴片(SMT)过程中刷锡过多会导致这个QFN封装中央大的散热焊盘与其他的小的导电焊盘的短路现象。此外，随着集成电路封装向着高密度化、高集成化、高速化方向的不断发展，封装结构也面临承受芯片发热而带来的一系列可靠性风险。因此，如何研发出一种具有良好耐热性能的封装结构对于高性能电子器件的发展具有重要的意义。
发明内容
本发明目的在于提供一种耐高温QFN封装结构的制备方法，该方法制备得到QFN封装结构在保证良好力学性能的前提下，兼具有优秀的耐热性能，玻璃化温度达190~230℃，可满足大功率高发热芯片封装的要求。
为达到上述目的，本发明采用的技术方案是：一种耐高温QFN封装结构的制备方法，所述耐高温QFN封装结构包括位于环氧绝缘体中的散热焊盘、芯片和导电焊盘，所述芯片位于散热焊盘上，且所述芯片与散热焊盘之间设有银浆层，位于散热焊盘周边设有若干个导电焊盘，所述导电焊盘和芯片通过一引线连接；
所述散热焊盘远离芯片的一侧开有分隔槽，所述分隔槽宽度为0.1~0.3mm，所述分隔槽将散热焊盘远离芯片的一侧等分分隔形成至少2块焊盘单体，所述分隔槽中填充有导热绝缘条，所述分隔槽槽壁上开有若干个延伸至散热焊盘内的T形槽，所述导热绝缘条上设有填充于T形槽中的T形部；
所述环氧绝缘体的原料的制备方法包括以下步骤：
S1. 先将硅微粉60~90份和阻燃剂10~25份与γ-甲基丙烯酰氧基丙基三甲氧基硅烷3~8份混合均匀，进行表面处理；
S2. 再加入环氧树脂80~100份、线型酚醛树脂45~60份、液体丁腈橡胶15~20份、二苯基甲烷二异氰酸酯6~10份、焦碳酸二乙酯3~8份、磷酸二苄酯2~6.5份、5-氟-2-甲氧基苯胺0.3~2份、2,4,6-三(二甲氨基甲基)苯酚0.5~4份和脱模剂2~5份，混合均匀；
S3. 将混合物于90~110℃混炼3~5分钟，产物冷却后粉碎过筛，以上份数均为重量份。
上述技术方案中进一步改进的技术方案如下：
1. 上述方案中，所述导热绝缘条厚度小于分隔槽槽深。
2. 上述方案中，所述焊盘单体的面积不小于0.3*0.3mm2。
3. 上述方案中，所述导电焊盘和散热焊盘的间距为0.3mm。
4. 上述方案中，所述导电焊盘为T型块。
5. 上述方案中，所述脱模剂选自硬脂酸、硬脂酸盐或者氧化聚乙烯蜡中的至少一种。
6. 上述方案中，所述阻燃剂为硼酸盐和/或钼酸盐。
7. 上述方案中，步骤S3中，混炼温度为100℃。
8. 上述方案中，步骤S3中，混炼时间为5分钟。
由于上述技术方案的运用，本发明与现有技术相比具有下列优点：
1. 本发明耐高温QFN封装结构的制备方法，其环氧绝缘体配方在环氧树脂体系中加入了液体丁腈橡胶15~20份，采用2,4,6-三(二甲氨基甲基)苯酚0.5~4份作为固化促进剂，并额外添加了焦碳酸二乙酯3~8份和5-氟-2-甲氧基苯胺0.3~2份，提高了固化物的交联密度，从而增强了环氧绝缘体的整体力学性能，有效保证了封装结构稳定性。
2. 本发明耐高温QFN封装结构的制备方法，其环氧绝缘体配方在环氧树脂80~100份、线型酚醛树脂45~60份和液体丁腈橡胶15~20份的基础上，又添加了二苯基甲烷二异氰酸酯6~10份以及磷酸二苄酯2~6.5份，制得的树脂在保证良好力学性能的前提下，兼具有优秀的耐热性能，玻璃化温度达190~230℃，可满足大功率高发热芯片封装的要求。
3. 本发明耐高温QFN封装结构的制备方法，在远离芯片一侧的散热焊盘表面上开设分隔槽，通过不同形状的分隔槽将散热焊盘远离芯片的一部分等分分割成至少两块焊盘单体，在划分成多个焊盘单体后，焊盘单体远离芯片一侧的表面积小于原散热焊盘远离芯片一侧的表面积，从而减少锡膏的使用量，进而有效控制散热焊盘和导电焊盘之间的短路现象；同时，在分隔槽中填充设置上导热绝缘条后，分隔槽部分不会填充上导热效果较差的环氧绝缘树脂，以保证散热焊盘部分的散热功能不受影响，且随着锡膏使用量的减少，还能降低贴片成本；另外，导热绝缘条在通过注塑的方式填充进分隔槽中时，部分树脂能够进入T形槽中，形成T形部，从而利用T形部与T形槽的卡接稳固住导热绝缘条位置，避免由于注塑质量问题或外力作用导致导热绝缘条脱离分隔槽而影响到其使用。
附图说明
附图1为本发明耐高温QFN封装结构示意图；
附图2为附图1A部分的放大图。
以上附图中：1、散热焊盘；11、分隔槽；111、T形槽；12、导热绝缘条；121、T形部；13、焊盘单体；2、银浆层；3、芯片；4、导电焊盘；5、引线；6、环氧绝缘体。
具体实施方式
下面结合实施例对本发明作进一步描述：
实施例1~4：一种耐高温QFN封装结构的制备方法，所述耐高温QFN封装结构包括位于环氧绝缘体6中的散热焊盘1、芯片3和导电焊盘4，所述芯片3位于散热焊盘1上，且所述芯片3与散热焊盘1之间设有银浆层2，位于散热焊盘1周边设有若干个导电焊盘4，所述导电焊盘4和芯片3通过一引线5连接；
所述散热焊盘1远离芯片3的一侧开有分隔槽11，所述分隔槽11宽度为0.1~0.3mm，所述分隔槽11将散热焊盘1远离芯片3的一侧等分分隔形成至少2块焊盘单体13，所述分隔槽11中填充有导热绝缘条12，所述分隔槽11槽壁上开有若干个延伸至散热焊盘1内的T形槽111，所述导热绝缘条12上设有填充于T形槽111中的T形部121；
上述导热绝缘条12厚度小于分隔槽11槽深；
上述焊盘单体13的面积不小于0.3*0.3mm2；
上述导电焊盘4和散热焊盘1的间距为0.3mm；
上述导电焊盘4为T型块。
所述环氧绝缘体6的原料的制备方法包括以下步骤：
S1. 先将硅微粉60~90份和阻燃剂10~25份与γ-甲基丙烯酰氧基丙基三甲氧基硅烷3~8份混合均匀，进行表面处理；
S2. 再加入环氧树脂80~100份、线型酚醛树脂45~60份、液体丁腈橡胶15~20份、二苯基甲烷二异氰酸酯6~10份、焦碳酸二乙酯3~8份、磷酸二苄酯2~6.5份、5-氟-2-甲氧基苯胺0.3~2份、2,4,6-三(二甲氨基甲基)苯酚0.5~4份和脱模剂2~5份，混合均匀；
S3. 将混合物于90~110℃混炼3~5分钟，产物冷却后粉碎过筛，以上份数均为重量份。
各实施例环氧绝缘体6的原料具体组分如表1所示：
表1
Figure 337155DEST_PATH_IMAGE002
实施例1中的脱模剂为硬脂酸，阻燃剂为硼酸盐；实施例2中的脱模剂为硬脂酸盐，阻燃剂为硼酸盐；实施例3中的脱模剂为氧化聚乙烯蜡，阻燃剂为钼酸盐；实施例4中的脱模剂为硬脂酸和氧化聚乙烯蜡的混合物，阻燃剂为钼酸盐。
对比例1~3：一种环氧绝缘体，原料包括以下重量份组分：
表2
Figure 151527DEST_PATH_IMAGE004
对比例1中的脱模剂为硬脂酸，阻燃剂为硼酸盐；对比例2中的脱模剂为硬脂酸盐，阻燃剂为硼酸盐；对比例3中的脱模剂为氧化聚乙烯蜡，阻燃剂为钼酸盐。
制备工艺方法同实施例。
上述实施例1~4和对比例1~3制得的环氧绝缘体的性能如表3所示：
表3
Figure 36306DEST_PATH_IMAGE006
各实施例和对比例中，环氧绝缘体的成型条件均为：模具温度180℃，注射压力700kg/cm2，固化时间2min。
如表3的评价结果所示，各实施例中的环氧绝缘体无论是整体力学性能还是耐热性能均优于各对比例，用于QFN封装结构中能够保证封装结构稳定性，并能够满足大功率高发热芯片封装的要求。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种耐高温QFN封装结构的制备方法，其特征在于：所述耐高温QFN封装结构包括位于环氧绝缘体（6）中的散热焊盘（1）、芯片（3）和导电焊盘（4），所述芯片（3）位于所述散热焊盘（1）上，且所述芯片（3）与所述散热焊盘（1）之间设有银浆层（2），位于所述散热焊盘（1）周边设有若干个所述导电焊盘（4），所述导电焊盘（4）和所述芯片（3）通过一引线（5）连接；
所述散热焊盘（1）远离所述芯片（3）的一侧开有分隔槽（11），所述分隔槽（11）宽度为0.1~0.3mm，所述分隔槽（11）将所述散热焊盘（1）远离所述芯片（3）的一侧等分分隔形成至少2块焊盘单体（13），所述分隔槽（11）中填充有导热绝缘条（12），所述分隔槽（11）槽壁上开有若干个延伸至所述散热焊盘（1）内的T形槽（111），所述导热绝缘条（12）上设有填充于所述T形槽（111）中的T形部（121）；
所述环氧绝缘体（6）的原料的制备方法包括以下步骤：
S1. 先将硅微粉60~90份和阻燃剂10~25份与γ-甲基丙烯酰氧基丙基三甲氧基硅烷3~8份混合均匀，进行表面处理；
S2. 再加入环氧树脂80~100份、线型酚醛树脂45~60份、液体丁腈橡胶15~20份、二苯基甲烷二异氰酸酯6~10份、焦碳酸二乙酯3~8份、磷酸二苄酯2~6.5份、5-氟-2-甲氧基苯胺0.3~2份、2,4,6-三(二甲氨基甲基)苯酚0.5~4份和脱模剂2~5份，混合均匀；
S3. 将混合物于90~110℃混炼3~5分钟，产物冷却后粉碎过筛，以上份数均为重量份。
2.根据权利要求1所述的耐高温QFN封装结构的制备方法，其特征在于：所述导热绝缘条（12）厚度小于所述分隔槽（11）槽深。
3.根据权利要求1所述的耐高温QFN封装结构的制备方法，其特征在于：所述焊盘单体（13）的面积不小于0.3*0.3mm2。
4.根据权利要求3所述的耐高温QFN封装结构的制备方法，其特征在于：所述导电焊盘（4）和所述散热焊盘（1）的间距为0.3mm。
5.根据权利要求1所述的耐高温QFN封装结构的制备方法，其特征在于：所述导电焊盘（4）为T型块。
6.根据权利要求1所述的耐高温QFN封装结构的制备方法，其特征在于：所述脱模剂选自硬脂酸、硬脂酸盐或者氧化聚乙烯蜡中的至少一种。
7.根据权利要求1所述的耐高温QFN封装结构的制备方法，其特征在于：所述阻燃剂为硼酸盐和/或钼酸盐。
8.根据权利要求1所述的耐高温QFN封装结构的制备方法，其特征在于：步骤S3中，混炼温度为100℃。
9.根据权利要求1所述的耐高温QFN封装结构的制备方法，其特征在于：步骤S3中，混炼时间为5分钟。
CN201910167033.8A 2019-03-06 2019-03-06 耐高温qfn封装结构的制备方法 Active CN109904125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910167033.8A CN109904125B (zh) 2019-03-06 2019-03-06 耐高温qfn封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910167033.8A CN109904125B (zh) 2019-03-06 2019-03-06 耐高温qfn封装结构的制备方法

Publications (2)

Publication Number Publication Date
CN109904125A CN109904125A (zh) 2019-06-18
CN109904125B true CN109904125B (zh) 2021-02-19

Family

ID=66946474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910167033.8A Active CN109904125B (zh) 2019-03-06 2019-03-06 耐高温qfn封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN109904125B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4287253A1 (en) 2022-06-01 2023-12-06 Aselsan Elektronik Sanayi ve Ticaret Anonim Sirketi Chip scale qfn plastic packaging system for high frequency integrated circuits

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204553B1 (en) * 1999-08-10 2001-03-20 Walsin Advanced Electronics Ltd. Lead frame structure
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad
KR100984132B1 (ko) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 반도체 패키지 및 그 실장방법
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
TWI524482B (zh) * 2013-12-11 2016-03-01 南茂科技股份有限公司 晶片封裝結構及其製造方法
CN203871318U (zh) * 2014-03-17 2014-10-08 长华科技股份有限公司 双层导线架结构
TWM488042U (zh) * 2014-05-23 2014-10-11 Immense Digitize Engineering Co Ltd 雲端協同作業平台視覺性設計模組
CN105778409A (zh) * 2014-12-18 2016-07-20 北京首科化微电子有限公司 半导体封装用的环氧树脂组合物及其制备方法
CN206789537U (zh) * 2017-05-02 2017-12-22 泰瑞科微电子（淮安）有限公司 表面贴装整流芯片
CN107275305B (zh) * 2017-07-13 2020-03-10 郑州云海信息技术有限公司 一种qfn芯片
CN108129802A (zh) * 2017-12-25 2018-06-08 科化新材料泰州有限公司 一种半导体封装用的环氧树脂组合物制备方法

Also Published As

Publication number Publication date
CN109904125A (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
CN100378972C (zh) 散热器及使用该散热器的封装体
US7843058B2 (en) Flip chip packages with spacers separating heat sinks and substrates
KR20040086596A (ko) 에폭시 수지 조성물 및 반도체 장치
CN109904125B (zh) 耐高温qfn封装结构的制备方法
CN113451235B (zh) Qfn封装半导体器件
CN112563226B (zh) 便于散热的dfn封装器件
CN112701054B (zh) 电子产品用dfn半导体器件的制造方法
KR20130064000A (ko) 전자 부품 밀봉용 에폭시 수지 조성물 및 그것을 사용하는 전자 부품이 장착된 장치
JP3406073B2 (ja) 樹脂封止型半導体装置
CN215911397U (zh) 包封针翅型功率模块的模具
JPH08162573A (ja) 半導体装置
JP2008181922A (ja) 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置
CN209747498U (zh) 一种芯片封装结构
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
JP2001279064A (ja) 半導体封止用エポキシ樹脂組成物
CN114921057B (zh) 一种环氧塑封料组合物、制备方法及应用
US11715676B2 (en) Semiconductor device
CN220856560U (zh) 一种用于镓基液态金属的围坝结构
JPS62114286A (ja) 配線基板
JP5421157B2 (ja) 半導体モジュールの製造方法
JPH02308556A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant