CN209747498U - 一种芯片封装结构 - Google Patents

一种芯片封装结构 Download PDF

Info

Publication number
CN209747498U
CN209747498U CN201822086089.4U CN201822086089U CN209747498U CN 209747498 U CN209747498 U CN 209747498U CN 201822086089 U CN201822086089 U CN 201822086089U CN 209747498 U CN209747498 U CN 209747498U
Authority
CN
China
Prior art keywords
chip
heat
heat conduction
insulating layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822086089.4U
Other languages
English (en)
Inventor
祝渊
康飞宇
宋厚甫
付婷婷
段淇耀
孙琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Graduate School Tsinghua University
Southwest University of Science and Technology
Southern University of Science and Technology
Original Assignee
Shenzhen Graduate School Tsinghua University
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Graduate School Tsinghua University, Southwest University of Science and Technology filed Critical Shenzhen Graduate School Tsinghua University
Priority to CN201822086089.4U priority Critical patent/CN209747498U/zh
Application granted granted Critical
Publication of CN209747498U publication Critical patent/CN209747498U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种有效解决芯片散热问题的芯片封装结构。该芯片封装结构包括芯片、包覆芯片的导热绝缘层、散热件，导热绝缘层和散热件为一体化结构。本实用新型通过一体成型的方法使得所有部分成为一个整体，在此过程中消除了原有各个部分的界面，也就相应地消除了界面热阻，从而实现了芯片封装结构的高散热效率。

Description

一种芯片封装结构
技术领域
本实用新型涉及芯片封装领域，尤其是涉及一种芯片封装结构。
背景技术
芯片在高频工作过程中会产生大量热量，这些热量会降低工作效率，同时还会缩短元器件的使用寿命，为了保证元器件的正常工作，在芯片封装过程中必须考虑其散热问题。
图1是现有技术中一种常见的芯片封装结构。如图1所示，封装盖31通过热界面材料一41(TIM1)与载板1上通过焊垫6装设的包覆环氧树脂的裸芯2相互粘接。在封装盖31上方，通过热界面材料二42(TIM2)还连有金属或金属合金制成的散热器32。其它一些可能的封装结构还包括在TIM2上粘接有均热板结构，或是芯片由TIM1材料直接粘接或焊接散热器结构等。但上述这些封装结构普遍存在一个问题，芯片的一级封装、封装盖、散热器、均热板以及不同的热界面材料之间不可避免地存在一定的界面，这些界面会导致一定的界面热阻，从而影响芯片封装结构的散热性能。因此，有必要提供一种有效散热的芯片封装结构。
实用新型内容
本实用新型所要解决的技术问题是如何提供一种有效解决芯片散热问题的芯片封装结构。
本实用新型所采取的技术方案是：
一种芯片封装结构，包括载板、装设在载板上的芯片、包覆芯片的导热绝缘层、散热件，导热绝缘层和散热件通过一体化成型工艺形成一体化结构。
优选的，导热绝缘层包括包覆芯片的柔性导热层和位于柔性导热层外侧的半固体导热层。
优选的，散热件包括散热器结构、均热板结构中的至少一种。
进一步优选的，散热件还包括封装盖结构，散热件通过封装盖结构与导热绝缘层相连。
更进一步优选的，散热件为封装盖结构和散热器结构，散热器结构、封装盖结构和导热绝缘层通过一体成型工艺形成一体化结构。
更进一步优选的，散热件为封装盖结构和均热板结构，均热板结构、封装盖结构和导热绝缘层通过一体成型工艺形成一体化结构。
进一步优选的，散热件为散热器结构，散热器结构与导热绝缘层通过一体成型工艺形成一体化结构。
更进一步优选的，封装盖结构由包括高强度材料和导热填料的原料制成。
再进一步优选的，高强度材料包括环氧树脂、聚乳酸、丙烯腈-丁二烯-苯乙烯共聚物、聚丙烯、聚乙烯、硅油中的至少一种。
再进一步优选的，导热填料包括石墨、石墨烯、氮化硼、氧化铝中的至少一种。
优选的，导热绝缘层材料包括树脂和导热填料。
优选的，芯片采用引线键合或倒装焊形式与载板互联。
进一步优选的，载板通过球栅阵列、引脚阵列、平面栅格阵列中的任一种连接到印制电路板。
本实用新型的有益效果是：
申请人在实验过程中意外地发现，可以将传统的一级封装结构和散热器、均热板等散热件通过3D打印的方法使得各个部分能够一体成型成为一个整体，在此过程中消除了原有各个部分的界面，也就相应地消除了界面热阻，从而实现了芯片封装结构散热效率的提升。
附图说明
图1是现有技术中一种常见的芯片封装结构。
图2是本实用新型的一个实施例的芯片封装结构的示意图。
图3是本实用新型的另一个实施例的芯片封装结构的示意图。
图4是本实用新型的再一个实施例的芯片封装结构的示意图。
具体实施方式
以下将结合实施例对本实用新型的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本实用新型的目的、特征和效果。显然，所描述的实施例只是本实用新型的一部分实施例，而不是全部实施例，基于本实用新型的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本实用新型保护的范围。另外，专利中涉及到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本实用新型创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。
实施例1
图2是本实用新型的一个实施例的芯片封装结构的示意图，如图2所示，该芯片封装结构包括：载板1、芯片2、导热绝缘层和散热件，散热件包括在导热绝缘层外侧上方的水平部分以及由这些位置延伸出去的竖直向下贴近载板1的竖直部分的封装盖结构33和在封装盖33上方的若干组竖直的支架状结构形成的散热器结构34，导热绝缘层包括包覆于芯片2外侧的柔性导热层51和位于柔性导热层51外侧的半固态导热层52。封装盖结构33主要对被封装的芯片起一定的物理支撑和导热作用，而散热器结构34由其支架结构起到主要的散热作用。
散热件的原料是高强度材料和导热填料，本实施例中的封装盖结构33和散热器结构34均采用丙烯腈-丁二烯-苯乙烯共聚物(ABS)作为高强度材料，辅以一定量的氮化硼作为导热填料，以此同时满足作为散热件所需的机械性能和导热性能。芯片2外侧的柔性导热层51的原料为90wt％的硅脂和10wt％的环氧树脂，而半固态导热层52的原料则为70wt％的硅脂、10wt％的金刚石、10wt％的铜粉、10wt％的二氧化硅。
制备上述芯片封装结构的方法包括以下步骤：
(1)由上述的材料设计、表征情况，通过相应的建模和打印软件(例如3D Max)建立上述封装结构的模型，其截面示意图参见图2。
(2)将柔性导热层、半固态导热层和散热件这三类混合物料依照上述配比混合完毕按次序放入相应的挤出机。
(3)根据步骤(1)中建立的模型尺寸通过FDM、SLA、SLS式3D打印设备中的一种或几种在裸芯上分别由相应的挤出机所对应的喷嘴进行柔性导热层、半固态导热层以及散热件中封装盖和散热器结构的打印，打印完成后完成相应的固化。散热件中封装盖和散热器为同种混合物料，仅存在形状上的区别；而散热件和导热绝缘层由于物料中组分近似，打印和固化过程中不会出现传统结构中的界面，从而通过3D打印的一体成型工艺形成一体化结构。
打印过程中总体要求为打印温度小于250℃，打印速度小于200mm/min。该温度是一般裸芯工作温度的上限温度，超过该温度，会对裸芯的性能造成严重的损伤。打印速度的限定是为了保证打印结构的精度，如果超过200mm/min，结构表面粗糙，容易出现凹凸表面。
在上述示意图中，封装盖结构33和半固态导热层52、半固态导热层52和柔性导热层51之间的虚线仅作示意用，实际上在3D打印过程中由于各个层的原料组分近似，并不会产生这些虚线所示的界面。
实施例2
图3是本实用新型的另一个实施例的芯片封装结构的示意图。如图3所示，该芯片封装结构与实施例1的区别在于，省去了封装盖结构，导热绝缘层5和散热器34这两个部分直接接触；同时，在本实施例中，柔性导热层的原料全部为硅脂，而半固态导热层的原料为为60wt％的硅脂、20wt％的金刚石、20wt％的二氧化硅。其中，柔性导热层和半固态导热层的设置、形状、结构与实施例1相同。
实施例3
图4是本实用新型的再一个实施例的芯片封装结构的示意图。如图3所示，在载体1上装设有芯片2，芯片2外侧包覆有导热绝缘层5。导热绝缘层5上方是封装盖结构33，本实施例中的封装盖结构33采用高导热的碳纤维增强树脂复合线材和氮化硼纤维增强树脂复合线材进行封装。在封装盖结构33上还有均热板结构35。均热板结构35中导热填料的用量相比封装盖结构略多，以实现更好地散热。
实施例4
一种芯片封装结构，各封装材料通过不同的混料、炼胶、挤出成型工艺制备各组分封装材料，得到不同形状的增强体材料，例如，可以是纤维状、片状、球状的增强体材料。从而获得沿某一特定方向散热性能强化较多或者各方向均匀强化的芯片封装结构。
以上是对本实用新型的较佳实施例进行了具体说明，但本实用新型并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种芯片封装结构，其特征在于，包括芯片、包覆所述芯片的导热绝缘层、散热件，所述导热绝缘层和所述散热件为一体化结构，所述导热绝缘层包括包覆所述芯片的柔性导热层和位于所述柔性导热层外侧的半固态导热层。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述散热件包括散热器结构、均热板结构中的至少一种。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述散热件还包括封装盖结构，所述散热件通过所述封装盖结构与所述导热绝缘层相连。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述散热件为封装盖结构和散热器结构，所述散热器结构、所述封装盖结构和所述导热绝缘层通过一体成型工艺形成一体化结构。
5.根据权利要求3所述的芯片封装结构，其特征在于，所述散热件为封装盖结构和均热板结构，所述均热板结构、所述封装盖结构和所述导热绝缘层通过一体成型工艺形成一体化结构。
6.根据权利要求2所述的芯片封装结构，其特征在于，所述散热件为散热器结构，所述散热器结构与所述导热绝缘层通过一体成型工艺形成一体化结构。
7.根据权利要求1-6任一项所述的芯片封装结构，其特征在于，所述芯片采用引线键合或倒装焊形式与载板互联。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述载板通过球栅阵列、引脚阵列、平面栅格阵列中的任一种连接到印制电路板。
CN201822086089.4U 2018-12-12 2018-12-12 一种芯片封装结构 Active CN209747498U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201822086089.4U CN209747498U (zh) 2018-12-12 2018-12-12 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201822086089.4U CN209747498U (zh) 2018-12-12 2018-12-12 一种芯片封装结构

Publications (1)

Publication Number Publication Date
CN209747498U true CN209747498U (zh) 2019-12-06

Family

ID=68703116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822086089.4U Active CN209747498U (zh) 2018-12-12 2018-12-12 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN209747498U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830465A (zh) * 2018-12-12 2019-05-31 南方科技大学 一种芯片封装结构及芯片封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830465A (zh) * 2018-12-12 2019-05-31 南方科技大学 一种芯片封装结构及芯片封装方法
CN109830465B (zh) * 2018-12-12 2024-05-14 南方科技大学 一种芯片封装结构及芯片封装方法

Similar Documents

Publication Publication Date Title
US7195951B2 (en) Carbon-carbon and/or metal-carbon fiber composite heat spreaders
CN103811430B (zh) 层叠封装结构及其形成方法
US7843058B2 (en) Flip chip packages with spacers separating heat sinks and substrates
CN104145331B (zh) 半导体装置和其制造方法
CN113454774B (zh) 封装芯片及封装芯片的制作方法
CN102456638A (zh) 用于倒装芯片封装的顺应式散热器
CN105742252A (zh) 一种功率模块及其制造方法
JP2011054806A (ja) 半導体装置およびその製造方法
CN103346136A (zh) 功率模块及其封装方法
CN104241218A (zh) 一种带有散热结构的倒装芯片塑封结构及制造方法
CN209747498U (zh) 一种芯片封装结构
CN108140621A (zh) 半导体装置和其制造方法
JP2003051573A5 (zh)
CN109791918A (zh) 电路装置的散热结构
CN109830465B (zh) 一种芯片封装结构及芯片封装方法
CN203367261U (zh) 功率模块
US7602060B2 (en) Heat spreader in a flip chip package
CN104064532A (zh) 一种带有散热结构的器件封装结构及制造方法
JP5258825B2 (ja) パワー半導体装置及びその製造方法
CN103441085B (zh) 一种芯片倒装bga封装方法
CN106158790A (zh) 功率模块及其热界面结构
CN109904125B (zh) 耐高温qfn封装结构的制备方法
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
CN210741200U (zh) 一种真空均热板及终端
CN106328611B (zh) 半导体封装构造及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant