KR20090023246A - 수평 동기 검출 디바이스 - Google Patents

수평 동기 검출 디바이스 Download PDF

Info

Publication number
KR20090023246A
KR20090023246A KR1020080084739A KR20080084739A KR20090023246A KR 20090023246 A KR20090023246 A KR 20090023246A KR 1020080084739 A KR1020080084739 A KR 1020080084739A KR 20080084739 A KR20080084739 A KR 20080084739A KR 20090023246 A KR20090023246 A KR 20090023246A
Authority
KR
South Korea
Prior art keywords
period
pulse width
pulse
average
corrector
Prior art date
Application number
KR1020080084739A
Other languages
English (en)
Other versions
KR100993154B1 (ko
Inventor
다케오 마츠이
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20090023246A publication Critical patent/KR20090023246A/ko
Application granted granted Critical
Publication of KR100993154B1 publication Critical patent/KR100993154B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Electric Clocks (AREA)

Abstract

펄스 검출부는, 수평 동기 신호의 펄스들을 검출하고, 그 검출된 펄스들의 발생 주기 및 펄스 폭을 획득한다. 동기 펄스 판정부는, 발생 주기와 기준 주기 간의 차이, 및 펄스 폭과 기준 펄스 폭 간의 차이가 그 각각의 오차 허용 범위들 내에 있는 펄스들을 동기 펄스들로서 결정한다. 평균 주기 획득부는 동기 펄스들의 발생 주기들을 평균화하여 평균 주기를 획득한다. 기준 주기 보정부는, 발생 주기와 평균 주기 간의 차이가 소정의 허용 범위 밖에 있는 동기 펄스들의 발생 빈도가 소정의 임계치를 초과하는 조건 하에서, 평균 주기에 더 근접하게 되도록 기준 주기를 보정하는 것과 더 협소하게 되도록 기준 주기의 오차 허용 범위를 보정하는 것 중 어느 하나 또는 양자 모두를 수행한다.
Figure P1020080084739
펄스 주기, 펄스 폭, 수평 동기 신호

Description

수평 동기 검출 디바이스{HORIZONTAL SYNCHRONIZATION DETECTION DEVICE}
본 발명은 수평 동기 검출 기술에 관한 것이다.
비디오 신호 포맷들을 위한 다수의 표준들이 존재하고, 그러한 다양한 포맷들을 갖는 비디오 신호들이 비디오 디스플레이 디바이스에 입력된다. 비디오 디스플레이 디바이스는 입력 비디오 신호들로부터 이미지들을 재생하기 위해 수평 동기 검출을 수행할 필요가 있고, 그 목적을 위해 다양한 기술들이 제안되어 왔다.
일본 공개특허공보 평11-239281호 (특허 문헌 1) 는, 동기 신호 성분으로부터 펄스 주기 및 펄스 폭이 검출되고, 검출된 펄스 주기와 검출된 펄스 폭이 수평 동기 신호의 주기 및 폭과 각각 동일하다는 것을 조건으로 하여 검출 신호가 출력되는, 수평 동기 검출 방법을 개시한다. 수평 동기 신호의 펄스 주기 및 펄스 폭이 사전에 알려지지 않을 때, 이 방법은 효과적이다.
일본 공개특허공보 소61-70861호 (특허 문헌 2) 는, 규정된 펄스 폭 (수평 동기 신호의 펄스 폭) 과 동일한 펄스 폭을 갖는 펄스 주기가 동기 신호 성분으로부터 검출되고, 그 검출된 펄스 주기들의 평균값이 결정되는, 또 다른 수평 동기 검출 방법을 개시한다. 그 후, 검출된 펄스 주기와 평균값 간의 차이가 소정의 값보다 더 작은 조건에서 검출 신호가 출력된다. 이 방법은, 입력 비디오 신호의 수평 동기 신호의 펄스 폭이 사전에 알려져 있을 때, 동기 신호로서 검출된 펄스들의 폭을 제한함으로써 잡음들을 제거할 수 있다.
일본 공개특허공보 제2004-215004호 (특허 문헌 3) 는, 비디오 신호로부터 분리된 동기 신호 성분의 펄스 폭이 측정되고, 펄스 폭이 소정의 기준 범위 내에 있는 펄스들이 수평 동기 신호로서 출력되는, 방법을 개시한다. 또한, 동기 신호 성분의 주파수가 측정되고, 그 측정된 주파수에 기초하여 비디오 신호의 타입이 결정되며, 비디오 신호의 타입에 기초하여 펄스 폭의 기준 범위가 변경된다. 이 방법은 특허 문헌 2의 방법과 기본적으로 유사하다. 그러나, 특허 문헌 3의 방법이 비디오 신호의 타입을 결정하고 그 타입에 기초하여 펄스 폭의 기준 범위를 변경하므로, 수평 동기 신호의 펄스 폭이 사전에 알려져 있지 않을 때에도, 특허 문헌 2의 방법이 적용될 수 있게 한다.
일본 공개특허공보 제2002-300424호 (특허 문헌 4) 는, 수평 동기 검출을 수행하기 위해, 수평 동기 신호의 주파수에 대응하는 주파수를 갖는 마스크 신호를 생성함으로써 잡음 성분이 마스크되고, 검출될 동기 신호 펄스들이 검출되지 않을 때, 마스크 신호의 위상이 조정되는, 방법을 개시한다. 이 방법은 잡음 성분을 마스크할 수 있으면서, 또한 위상이 벗어난 (out-of-phase) 마스크 신호에 의해 야기되는 수평 동기 신호 펄스들의 검출 실패를 방지할 수 있다.
일본 특허 제3028525호 (특허 문헌 5) 는, 동기 신호 성분에서 펄스 주기가 측정되고, 그 측정에 기초하여 동기 신호 성분의 마스크 영역이 조정되는, 방법을 개시한다. 이 방법은, 수평 동기 신호의 펄스 폭이 사전에 알려져 있지 않을 때에도 수평 동기 신호를 검출할 수 있고, 동일한 펄스들이 동기 신호 펄스들로서 검출되는 것을 방지한다.
최근에, 비디오 신호들의 타입들은 증가해 왔으며, 비디오 신호들의 수평 동기 신호들의 다양한 펄스 주기들 및 펄스 폭들이 존재해 왔다. 따라서, 입력 비디오 신호의 펄스 주기 및 펄스 폭이 종종 사전에 알려져 있지 않아도, 그러한 경우들에서도 정확한 수평 동기 검출이 수행될 필요가 있다.
특허 문헌 1의 방법은, 입력 비디오 신호의 수평 동기 신호의 펄스 주기 및 펄스 폭이 사전에 알려져 있지 않은 한 사용될 수 없다.
특허 문헌 2의 방법은, 수평 동기 신호의 펄스 폭과 동일한 폭을 갖는 펄스들만을 검출하고, 검출된 펄스들의 평균 주기를 기준값으로서 사용하여, 검출된 펄스들이 진정한 동기 펄스들인지 여부를 결정한다. 수평 동기 신호가 오버슈트 (overshoot) 또는 언더슈트 (undershoot) 를 가질 때, 펄스 폭은 항상 정확하게 검출될 수는 없다. 따라서, 검출된 펄스들의 폭을 제한함으로써 잡음들을 제거하는 것은 어렵다. 또한, 잡음들의 폭들과 수평 동기 신호의 펄스 폭 간의 차이가 작을 때, 펄스 폭을 제한함으로써 잡음들을 제거하는 것은 불가능하다. 펄스 폭에 의해 잡음들이 제거되지 않을 때, 기준으로서 사용되는 평균 주기가 잡음들에 의해 영향을 받고, 따라서 올바른 검출 결과들이 획득될 수 없다는 문제를 내포한다.
이 사실들은 특허 문헌 3에 대해서도 마찬가지로 적용된다. 또한, 특허 문헌 3의 경우에서, 비디오 신호의 타입이 결정되고, 그 타입에 기초하여 기준 범 위가 변경된다. 그러나, 신호가 잡음들을 포함하는 상태에서, 비디오 신호의 타입을 결정하는 것이 어려우므로, 비디오 신호의 타입을 오판할 수도 있고, 펄스 폭의 기준 범위를 잘못된 범위로 변경할 수도 있다.
특허 문헌 4의 방법은, 입력 비디오 신호의 수평 동기 신호의 주파수가 사전에 알려져 있을 것을 요구한다.
특허 문헌 5의 방법은, 동기 신호 성분에서 펄스 폭을 측정하고, 그 측정에 기초하여 동기 신호 성분의 마스크 영역을 조정한다. 그러나, 주기들이 측정될 때 잡음 제거 프로세스를 수행하지 않으므로, 측정 결과가 잡음들에 의해 영향을 받을 수도 있고, 수평 동기 검출이 올바르게 수행되지 않을 수도 있다.
본 발명에 따른 일 실시형태는 수평 동기 검출 디바이스이다. 수평 동기 검출 디바이스는, 펄스 검출부, 동기 펄스 판정부, 평균 주기 획득부, 및 기준 주기 보정부를 포함한다.
펄스 검출부는 수평 동기 신호의 펄스들을 검출하고, 그 검출된 펄스들의 발생 주기를 획득한다.
동기 펄스 판정부는, 발생 주기가 오차 허용 범위 내에 있는 펄스들을 동기 펄스들로서 결정한다.
평균 주기 획득부는 동기 펄스들의 발생 주기들을 평균화하여 평균 주기를 제공한다.
기준 주기 보정부는, 발생 주기와 평균 주기 간의 차이가 소정의 허용 범위 밖에 있는 동기 펄스들의 발생 빈도가 소정의 임계치를 초과하는 조건 하에서, 평균 주기에 더 근접하게 되도록 기준 주기를 보정하는 것과 기준 주기의 오차 허용 범위가 더 협소하게 되도록 기준 주기의 오차 허용 범위를 보정하는 것 중 어느 하나 또는 양자 모두를 수행한다.
추가로, 방법, 시스템, 또는 프로그램으로서 표현된 상술된 디바이스의 엔티티는 본 발명의 일 실시형태라고 또한 고려된다.
본 발명에 따른 기술에 따라, 수평 동기 신호가 사전에 알려져 있지 않을 때에도, 수평 동기 검출이 올바르게 수행될 수 있다.
본 발명의 상기 및 다른 목적, 이점, 특징은 첨부 도면과 함께 취해진 일정 바람직한 실시형태들의 이하 설명으로부터 명백하게 될 것이다.
본 발명은 예시적인 실시형태들을 참조하여 여기서 이제 설명될 것이다. 본 발명의 교시를 사용하여 다수의 실시형태들이 달성될 수 있으며 본 발명이 설명의 목적을 위해 예시된 실시형태들에 한정되지 않음을 당업자는 인지할 것이다.
본 발명의 실시형태들은 도면을 참조하여 이하 설명된다. 도 1은 본 발명의 일 실시형태에 따른 수평 동기 검출 디바이스 (100) 를 도시한다. 입력 비디오 신호로부터 분리된, 수직 동기 신호 (SA) 및 수평 동기 신호 (SB) 가 입력되는, 수평 동기 검출 디바이스 (100) 는, 펄스 검출부 (110), 동기 펄스 판정부 (120), 기준 주기 보정부 (130), 기준 펄스 폭 보정부 (140), 평균 주기 획득부 (150), 및 평균 펄스 폭 획득부 (160) 를 포함한다.
펄스 검출부 (110) 는, 에지 검출부 (112), 주기 검출부 (114), 및 펄스 폭 검출부 (116) 를 포함하고, 수평 동기 신호 (SB) 에서 펄스들을 검출하고, 검출된 펄스들의 (이하 "주기"라 단순히 또한 호칭되는) 발생 주기 및 펄스 폭을 획득한다. 구체적으로, 에지 검출부 (112) 는, 수평 동기 신호 (SB) 에서 상승 및 하강 에지들을 검출하고, 주기 검출부 (114) 및 펄스 폭 검출부 (116) 에 그 에지들의 타이밍 정보를 제공한다. 또한, 에지 검출부 (112) 는 하강 에지를 검출할 때, (이후 설명되는) 동기 펄스 판정부 (120) 의 논리 곱 회로 (126) 에 하이 레벨을 출력한다. 주기 검출부 (114) 는, 예컨대 직전의 펄스의 하강 타이밍과 현재 하강 타이밍 간의 기간 동안 시스템 클럭을 카운팅함으로써 펄스 주기를 검출하고, (이후 설명되는) 동기 펄스 판정부 (120) 의 주기 판정부 (122) 에 검출된 펄스 주기를 출력한다. 펄스 폭 검출부 (116) 는, 예컨대 상승 에지와 하강 에지 간의 기간 동안 시스템 클럭을 카운팅함으로써 현재 펄스의 펄스 폭을 검출하고, (이후 설명되는) 동기 펄스 판정부 (120) 의 폭 판정부 (124) 에 그 검출된 펄스 폭을 출력한다.
펄스 검출부 (110) 에 의해 검출된 펄스가 동기 펄스인지 여부를 검출하는 동기 펄스 판정부 (120) 는 주기 판정부 (122), 폭 판정부 (124), 및 논리 곱 회로 (126) 를 포함한다. 주기 판정부 (122) 는, 주기 검출부 (114) 로부터의 주기와 소정의 기준 주기를 비교하고, 주기 검출부 (114) 로부터의 주기와 기준 주기 간의 차이가 오차 허용 범위 내에 있을 때, 논리 곱 회로 (126) 에 하이 레벨을 출 력하며, 그 차이가 오차 허용 범위 밖에 있을 때, 논리 곱 회로 (126) 에 로우 레벨을 출력한다. 폭 판정부 (124) 는, 펄스 폭 검출부 (116) 로부터의 펄스 폭과 소정의 기준 펄스 폭을 비교하고, 펄스 폭 검출부 (116) 로부터의 펄스 폭과 기준 펄스 폭 간의 차이가 오차 허용 범위 내에 있을 때, 논리 곱 회로 (126) 에 하이 레벨을 출력하고, 그 차이가 오차 허용 범위 밖에 있을 때, 논리 곱 회로 (126) 에 로우 레벨을 출력한다. 논리 곱 회로 (126) 는, 에지 검출부 (112), 주기 판정부 (122), 및 폭 판정부 (124) 로부터 출력들을 수신하고, 이들 3개의 출력들이 모두 하이 레벨일 때, 하이 레벨, 즉 동기 검출 신호를 출력한다.
즉, 동기 펄스 판정부는, 펄스 검출부 (110) 에 의해 검출된 펄스들 중에서, 펄스들의 주기들과 기준 주기 간의 차이들이 오차 허용 범위 내에 있고, 펄스들의 펄스 폭들과 기준 펄스 폭 간의 차이들이 오차 허용 범위 내에 있는 펄스들만을 동기 펄스들로서 결정한다.
평균 주기 획득부 (150) 는, 제 1 합산부 (152) 및 제 1 제산부 (154) 를 포함하고, 동기 펄스 판정부 (120) 에 의해 동기 펄스들로서 결정된 펄스들의 펄스 주기들의 평균값 (평균 주기) 을 계산한다. 구체적으로, 제 1 합산부 (152) 는 주기 검출부 (114) 및 논리 곱 회로 (126) 로부터 출력들을 수신하고, 논리 곱 회로 (126) 가 하이 레벨을 출력할 때, 주기 검출부 (114) 에 의해 검출된 주기들을 합계한다. 제 1 제산부 (154) 는 제 1 합산부 (152) 로부터의 출력 및 수직 동기 신호를 수신하고, 수직 동기 신호의 발생 타이밍에서, 제 1 합산부 (152) 로부터의 합산 결과를 수직 동기 신호의 발생 간격 동안의 가산들의 횟수로 제산함으로 써, 동기 펄스들의 평균 주기를 획득한다. 제 1 제산부 (154) 는 이러한 방식으로 획득된 평균 주기를 (이후 설명되는) 기준 주기 보정부 (130) 의 주기 오차 판정부 (132) 에 출력한다.
평균 펄스 폭 획득부 (160) 는 제 2 합산부 (162) 및 제 2 제산부 (164) 를 포함하고, 동기 펄스 판정부 (120) 에 의해 동기 펄스들로서 결정된 펄스들의 펄스 폭들의 평균값 (평균 펄스 폭) 을 계산한다. 구체적으로, 제 2 합산부 (162) 는 펄스 폭 검출부 (116) 및 논리 곱 회로 (126) 로부터 출력들을 수신하고, 논리 곱 회로 (126) 가 하이 레벨을 출력할 때, 펄스 폭 검출부 (116) 에 의해 검출된 펄스 폭들을 합계한다. 제 2 제산부 (164) 는 제 2 합산부 (162) 로부터의 출력 및 수직 동기 신호를 수신하고, 수직 동기 신호의 발생 타이밍에서, 합산 결과를 수직 동기 신호의 발생 간격 동안의 가산들의 횟수로 제산함으로써, 동기 펄스들의 평균 펄스 폭을 획득한다. 제 2 제산부 (164) 는 이러한 방식으로 획득된 평균 펄스 폭을 (이후 설명되는) 기준 펄스 폭 보정부 (140) 의 펄스 폭 오차 판정부 (142) 에 출력한다.
기준 주기 보정부 (130) 는, 주기 오차 판정부 (132), 주기 안정성 판정부 (134), 보정 횟수 검증부 (136), 및 보정 실행부 (138) 를 포함한다.
주기 오차 판정부 (132) 는, 주기 검출부 (114), 논리 곱 회로 (126), 및 평균 주기 획득부 (150) 로부터 출력들을 수신하고, 동기 펄스들로서 결정된 펄스들의 주기들과 평균 주기 획득부 (150) 에 의해 획득되고 이전 필드에서 저장된 평균 주기를 비교하고, 그 차이들이 소정의 허용 범위, 예컨대 평균 주기 ±1/32의 범위 내에 있는지 여부를 검증한다. 주기 오차 판정부 (132) 는, 이들 검증들을 수행하는 것에 추가하여, 일 필드 기간 동안의, 상술된 차이들이 허용 범위 밖에 있는 동기 펄스들의 발생들 및 상술된 차이들이 허용 범위 내에 있는 동기 펄스들의 발생들을 각각 합계한다.
주기 안정성 판정부 (134) 는, 주기 오차 판정부 (132) 의 합산 결과 및 수직 동기 신호를 수신하고, 수직 동기 신호의 발생 타이밍에서, 상술된 차이가 허용 범위 밖에 있는 발생의 빈도를 검증함으로써, 동기 펄스들의 주기들의 안정성을 결정한다. 구체적으로, 주기 안정성 판정부 (134) 는, 주기 오차 판정부 (132) 에 의해 획득된 2개의 합산 결과들을 비교하고, 허용 범위 내에 있는 상술된 차이들의 수가, 허용 범위 밖에 있는 차이들의 수에 기초하여 결정된 임계치, 예컨대 허용 범위 밖에 있는 차이들의 수의 1.25 배만큼 큰 값 이상일 때, 동기 펄스들의 주기들이 안정하다고 결정하며, 그외의 경우일 때, 동기 펄스들의 주기들이 불안정하다고 결정한다. 그 후, 주기 안정성 판정부 (134) 는 보정 횟수 검증부 (136) 에 그 판정 결과를 출력한다.
주기 안정성 판정부 (134) 가 동기 펄스들의 주기들이 안정하다고 결정할 때, 펄스들이 동기 펄스들인지 여부를 결정하기 위해 주기 판정부 (122) 에 의해 사용되는 기준 주기 및 그 기준 주기의 허용 범위 둘 다가 현재의 수평 동기 신호와 일관된다고 가정한다. 반면에, 주기 안정성 판정부 (134) 가 동기 펄스들의 주기들이 불안정하다고 결정할 때, 펄스들이 동기 펄스들인지 여부를 결정하기 위해 주기 판정부 (122) 에 의해 사용되는 기준 주기가 현재의 수평 동기 신호와 일 관되지 않거나, 또는 허용 범위가 너무 넓어서 기준 주기가 잡음들을 픽업하는 경향이 있다고 가정한다. 따라서, 진정한 동기 펄스들만이 검출되도록, 기준 주기와 오차 허용 범위 중 어느 하나 또는 양자 모두가 보정될 수 있다. 보정에 있어서, 평균 주기에 더 근접하게 되도록, 기준 주기는 예컨대, 현재의 기준 주기와 평균 주기 간의 중간값으로 보정될 수도 있고, 오차 허용 범위는 더 협소하게 되도록 보정된다. 덧붙여 말하자면, 기준 주기와 오차 허용 범위 중 어느 하나만이 보정되어야 하는지 또는 양자 모두가 보정되어야 하는지 여부, 및 그 둘 다가 보정되는 경우에 어느 보정이 더 높은 우선순위를 갖는지와 같은 문제들이, 특정 애플리케이션 등에 따라 디자이너의 재량으로 남겨진다. 그러나, 오차 허용 범위가 통상 충분히 협소한 범위를 갖도록 확립되는 사실을 고려하여, 기준 주기의 보정이 더 높은 우선순위를 갖는 것이 바람직하다. 이 실시형태에서는, 예로서 기준 주기만이 보정된다.
주기 안정성 판정부 (134) 가 주기들이 불안정하다고 결정한 조건 하에서, 평균 주기에 더 근접하게 되도록, 보정 실행부 (138) 는 주기 판정부 (122) 에 의해 사용되는 기준 주기를 보정하고, 보정 횟수 검증부 (136) 는, 기준 주기의 보정들의 횟수가 소정 횟수, 예컨대 4회 이하인지를 검증한다. 부수적으로, 보정 횟수 검증부 (136) 가, 기준 주기의 보정들의 횟수가 소정 횟수에 도달했다고 검증할 때, 기준 펄스 폭 보정부 (140) 는 기준 펄스 폭을 보정한다. 이에 대한 세부사항은 이후 설명된다. 그렇게 될 때, 보정 실행부 (138) 는 주기 판정부 (122) 에 의해 사용되는 기준 주기를 그 초기값으로 복원한다.
보정 횟수 검증부 (136) 는 초기값으로부터 기준 주기의 보정들의 횟수를 카운트한다. 또한, 보정 횟수 검증부 (136) 는, 기준 주기가 초기값으로 복원되도록 명령하는 신호를 보정 실행부 (138) 에 출력하고, 주기 안정성 판정부 (134) 가 "동기 펄스들의 주기들이 불안정하다"고 결정하고, 카운트 수가 소정의 수 4에 도달할 때, 카운트 값을 0으로 리셋한다. 또한, 보정 횟수 검증부 (136) 는, 기준 주기가 초기값으로 복원되도록 명령하는 신호를 보정 실행부 (138) 에 출력할 때, 기준 펄스 폭의 보정을 위한 명령을 (이하 설명되는) 기준 펄스 폭 보정부 (140) 의 폭 안정성 판정부 (144) 에 또한 출력한다.
기준 펄스 폭 보정부 (140) 는 폭 오차 판정부 (142), 폭 안정성 판정부 (144), 보정 횟수 검증부 (146), 및 보정 실행부 (148) 를 포함한다.
폭 오차 판정부 (142) 는, 펄스 폭 검출부 (116), 논리 곱 회로 (126), 및 평균 펄스 폭 획득부 (160) 로부터 출력들을 수신하고, 동기 펄스들로서 결정된 펄스들의 폭들과 평균 펄스 폭 획득부 (160) 에 의해 획득되고 이전의 필드에서 저장된 평균 펄스 폭을 비교하고, 이들 차이들이 소정의 허용 범위, 예컨대 평균 펄스 폭 ±1/8의 범위 내에 있는지 여부를 검증한다. 폭 오차 판정부 (142) 는, 이들 검증들을 수행하는 것에 추가하여, 일 필드 기간 동안의, 상술된 차이들이 허용 범위 밖에 있는 동기 펄스들의 발생들, 및 상술된 차이들이 허용 범위 내에 있는 동기 펄스들의 발생들을 각각 합계한다.
폭 안정성 판정부 (144) 는, 폭 오차 판정부 (142) 의 합산 결과 및 기준 주기 보정부 (130) 의 보정 횟수 검증부 (136) 로부터 보정을 위한 명령을 수신하고, 폭 안정성 판정부 (144) 가 보정 횟수 검증부 (136) 로부터 보정을 위한 명령을 수신할 때, 상술된 차이가 허용 범위 밖에 있는 발생의 빈도를 검증함으로써, 동기 펄스들의 펄스 폭들의 안정성을 결정한다. 구체적으로, 폭 안정성 판정부 (144) 는, 폭 오차 판정부 (142) 에 의해 획득된 2개의 합산 결과들을 비교하고, 허용 범위 내에 있는 상술된 차이들의 수가, 허용 범위 밖에 있는 차이들의 수에 기초하여 결정된 임계치, 예컨대 허용 범위 밖에 있는 차이들의 수의 1.25 배만큼 큰 값 이상일 때, 동기 펄스들의 펄스 폭들이 안정하다고 결정하고, 그외의 경우일 때, 동기 펄스들의 펄스 폭들이 불안정하다고 결정한다. 그 후, 폭 안정성 판정부 (144) 는 보정 횟수 검증부 (146) 에 그 판정 결과를 출력한다.
폭 안정성 판정부 (144) 에 의한 판정 결과의 의도가 주기 안정성 판정부 (134) 의 판정 결과와 유사하므로, 이에 대한 상세한 설명은 생략된다. 또한, 기준 주기 보정부 (130) 와 유사하게, 기준 펄스 폭 보정부 (140) 는 기준 펄스 폭과 오차 허용 범위 중 어느 하나 또는 양자 모두를 보정할 수 있고, 기준 펄스 폭의 보정이 더 높은 우선순위를 갖는 것이 바람직하다. 이 실시형태에서, 예로서 기준 펄스 폭만이 보정된다.
폭 안정성 판정부 (144) 가 펄스 폭들이 불안정하다고 결정한 조건 하에서, 평균 펄스 폭에 더 근접하게 되도록, 보정 실행부 (148) 는 폭 판정부 (124) 에 의해 사용되는 기준 펄스 폭을 보정하며, 보정 횟수 검증부 (146) 는, 기준 펄스 폭의 보정들의 횟수가 소정 횟수, 예컨대 4회 이하인지를 검증한다.
보정 횟수 검증부 (146) 는, 기준 주기 보정부 (130) 의 보정 횟수 검증부 (136) 로부터의 보정을 위한 명령 이후에 수행된 펄스 폭의 보정들의 횟수를 카운트한다. 또한, 폭 안정성 판정부 (144) 가 "펄스 폭들이 불안정하다"고 결정할 때, 카운트 수가 소정의 수 4에 도달하지 않은 경우에, 보정 횟수 검증부 (146) 는 보정을 위한 명령을 보정 실행부 (148) 에 출력하고, 그러나 카운트 수가 소정의 수 4에 도달한 경우에, 보정을 위한 명령을 출력하지 않는다.
이러한 방식으로, 기준 주기 보정부 (130) 는 주기들이 안정화될 때까지, 기준 주기의 보정들을 수행한다. 그 후, 보정들의 횟수가 소정의 수에 도달할 때에도 주기들이 안정화되지 않은 경우에, 기준 주기는 초기값으로 복원된다. 그렇게 될 때, 기준 펄스 폭 보정부 (140) 는 기준 펄스 폭을 보정한다. 그 후, 기준 주기 보정부 (130) 는 보정된 기준 펄스 폭을 이용하여 기준 주기를 보정한다. 이러한 루프를 사용함으로써, 현재의 수평 동기 신호에 합치하기 위하여, 기준 주기 및 기준 펄스 폭이 보정된다. 따라서, 입력 비디오 신호의 수평 동기 신호의 주기 및 펄스 폭 둘 다가 사전에 알려져 있지 않은 경우에도, 수평 동기 검출이 올바르게 수행될 수 있다.
이 실시형태에서, 기준 주기 보정부 (130) 는, 기준 폭이 일관성을 가질 때, 기준 주기의 보정을 반복함으로써, 주기들을 단시간에 안정화시킬 수 있다. 또한, 기준 주기의 보정을 반복한 후에도 주기가 안정화되지 않을 때, 기준 주기는 초기값으로 복원되고, 기준 주기의 보정이 다시 수행되기 전에 기준 펄스 폭이 변경된다. 따라서, 본래의 기준 펄스 폭이 일관성을 갖지 않은 경우에도, 기준 주기가 갱신된 기준 펄스 폭을 이용하여 재보정될 수 있다.
검출될 펄스들의 폭을 제한함으로써 잡음들을 제거하는 종래 방법은 수평 동기 검출을 수행하기 위해 쉽게 잡음들을 제거할 수 없다. 한편, 종래 방법은, 수평 동기 신호의 펄스 주기가 사전에 알려져 있지 않은 한, 검출될 펄스 폭들의 주기를 제한함으로써 잡음들을 제거할 수 없다. 이 실시형태에 따른 수평 동기 검출 디바이스 (100) 는, 수평 동기 신호의 펄스 주기가 사전에 알려져 있지 않은 경우에도, 검출된 동기 펄스들의 주기들의 안정성에 기초하여, 기준 주기를 보정함으로써, 검출될 펄스들의 주기를 제한할 수 있으며, 따라서 훌륭한 잡음 제거 효과를 달성할 수 있다. 또한, 수평 펄스들의 주기들이 기준 주기 보정만으로는 안정화될 수 없을 때, 기준 주기가 재보정되기 전에 기준 펄스 폭이 또한 보정된다. 따라서, 올바른 수평 동기 검출이, 임의의 종류의 발생 주기들 및 펄스 폭들을 갖는 수평 동기 신호들을 위해 수행될 수 있다.
여기서, 본 발명은 실시형태를 가지고 설명되었다. 그 실시형태는, 예시적인 목적을 위해서만 설명되며, 다양한 변형들, 추가들, 및 대체들이 본 발명의 사상으로부터 벗어나지 않고 가능하다. 또한, 그러한 변형들, 추가들, 및 대체들을 갖는 실시형태들은 본 발명의 범위 내에 속한다.
예컨대, 수평 동기 검출 디바이스 (100) 에서, 평균 주기 획득부 (150) 가 필드 기간 동안의 동기 펄스들의 발생 주기의 평균값을 평균 주기로서 계산하므로, 제 1 합산부 (152) 및 제 1 제산부 (154) 가 필수적이다. 평균 주기 획득부 (150) 는 1차 필드에서 시불변인 무한 임펄스 응답 필터 (IIR 필터) 로 이루어질 수 있다. 이러한 방식으로, 회로의 규모가 감소될 수 있다. 또한, 평균 펄 스 폭 획득부 (160) 의 규모가 유사한 방식으로 감소될 수 있다.
또한, 기준 주기 보정부 (130) 는, 주기 안정성 판정부 (134) 가 동기 펄스들이 안정화되었다고 결정할 때, 소정의 기간, 예컨대 여러 필드들의 지속기간 동안, 그 동작을 중지하도록 구성될 수도 있다. 동기 펄스들의 주기들의 안정화는, 기준 주기 및 기준 펄스 폭 및 이들의 오차 허용 범위들이 현재의 수평 동기 신호에 합치함을 표시한다. 또한, 수평 동기 신호의 급격한 변화는 매우 드물기 때문에, 기준 주기 및 기준 펄스 폭의 조정이 수개의 필드들의 지속기간 동안 수행되지 않는 경우에도, 수평 동기 검출이 올바르게 수행될 수 있다. 이러한 방식으로, 전력 소비 및 처리 시간이 감소될 수 있다. 본 발명이 상기 실시형태들에 한정되지 않고, 본 발명의 범위 및 사상으로부터 벗어나지 않으면서 수정되고 변경될 수도 있음이 명백하다.
도 1은 본 발명의 일 실시형태에 따른 수평 동기 검출 디바이스.
※도면의 주요 부분에 대한 부호의 설명
1 : 반도체 검사 장치

Claims (20)

  1. 수평 동기 신호의 펄스들을 검출하고, 상기 검출된 펄스들의 발생 주기를 획득하는 펄스 검출부;
    발생 주기가 오차 허용 범위 내에 있는 펄스들을 동기 펄스들로서 결정하는 동기 펄스 판정부;
    상기 동기 펄스들의 발생 주기들을 평균화하여 평균 주기를 제공하는 평균 주기 획득부; 및
    발생 주기와 상기 평균 주기 간의 차이가 오차 허용 범위 밖에 있는 상기 동기 펄스들의 발생 빈도가 소정의 임계치를 초과하는 조건 하에서, 상기 평균 주기에 더 근접하게 되도록 기준 주기를 보정하는 것과 상기 기준 주기의 오차 허용 범위가 더 협소하게 되도록 상기 기준 주기의 오차 허용 범위를 보정하는 것 중 어느 하나 또는 양자 모두를 수행하는 기준 주기 보정부를 포함하는, 수평 동기 검출 디바이스.
  2. 제 1 항에 있어서,
    상기 펄스 검출부는 또한, 상기 검출된 펄스들의 펄스 폭들을 획득하며;
    상기 동기 펄스 판정부는, 발생 주기가 오차 허용 범위 내에 있고, 펄스 폭들이 기준 펄스 폭의 오차 허용 범위 내에 있는 펄스들을 상기 동기 펄스들로서 결정하는, 수평 동기 검출 디바이스.
  3. 제 2 항에 있어서,
    상기 기준 주기 보정부에 의한 상기 보정들이 소정 횟수 수행된 후에, 상기 발생 빈도가 상기 소정의 임계치를 초과할 때, 상기 기준 펄스 폭 및/또는 상기 기준 펄스 폭의 오차 허용 범위를 보정하는 기준 펄스 폭 보정부를 더 포함하는, 수평 동기 검출 디바이스.
  4. 제 3 항에 있어서,
    상기 동기 펄스들의 펄스 폭들을 평균화하여 평균 펄스 폭을 획득하는 평균 펄스 폭 획득부를 더 포함하며,
    상기 기준 펄스 폭 보정부는, 펄스 폭과 상기 평균 펄스 폭 간의 차이가 오차 허용 범위 밖에 있는 상기 동기 펄스들의 발생 빈도가 소정의 임계치를 초과하는 조건 하에서, 상기 평균 펄스 폭에 더 근접하게 되도록 상기 기준 펄스 폭을 보정하는 것과 상기 기준 펄스 폭의 오차 허용 범위가 더 협소하게 되도록 상기 기준 펄스 폭의 오차 허용 범위를 보정하는 것 중 어느 하나 또는 양자 모두를 수행하는, 수평 동기 검출 디바이스.
  5. 제 4 항에 있어서,
    상기 평균 펄스 폭 획득부는 무한 임펄스 응답 필터를 포함하는, 수평 동기 검출 디바이스.
  6. 제 3 항에 있어서,
    상기 기준 주기 보정부는, 상기 기준 주기 보정부에 의한 상기 보정들이 소정 횟수 수행된 후에, 상기 발생 빈도가 상기 소정의 임계치를 초과할 때, 상기 보정된 기준 주기 및/또는 상기 기준 주기의 오차 허용 범위를 초기값들로 복원하는, 수평 동기 검출 디바이스.
  7. 제 4 항에 있어서,
    상기 기준 주기 보정부는, 상기 기준 주기 보정부에 의한 상기 보정들이 소정 횟수 수행된 후에, 상기 발생 빈도가 상기 소정의 임계치를 초과할 때, 상기 보정된 기준 주기 및/또는 상기 기준 주기의 오차 허용 범위를 초기값들로 복원하는, 수평 동기 검출 디바이스.
  8. 제 5 항에 있어서,
    상기 기준 주기 보정부는, 상기 기준 주기 보정부에 의한 상기 보정들이 소정 횟수 수행된 후에, 상기 발생 빈도가 상기 소정의 임계치를 초과할 때, 상기 보정된 기준 주기 및/또는 상기 기준 주기의 오차 허용 범위를 초기값들로 복원하는, 수평 동기 검출 디바이스.
  9. 제 1 항에 있어서,
    상기 평균 주기 획득부는 무한 임펄스 응답 필터를 포함하는, 수평 동기 검출 디바이스.
  10. 제 2 항에 있어서,
    상기 평균 주기 획득부는 무한 임펄스 응답 필터를 포함하는, 수평 동기 검출 디바이스.
  11. 제 3 항에 있어서,
    상기 평균 주기 획득부는 무한 임펄스 응답 필터를 포함하는, 수평 동기 검출 디바이스.
  12. 제 4 항에 있어서,
    상기 평균 주기 획득부는 무한 임펄스 응답 필터를 포함하는, 수평 동기 검출 디바이스.
  13. 제 5 항에 있어서,
    상기 평균 주기 획득부는 무한 임펄스 응답 필터를 포함하는, 수평 동기 검출 디바이스.
  14. 제 6 항에 있어서,
    상기 평균 주기 획득부는 무한 임펄스 응답 필터를 포함하는, 수평 동기 검출 디바이스.
  15. 제 7 항에 있어서,
    상기 평균 주기 획득부는 무한 임펄스 응답 필터를 포함하는, 수평 동기 검출 디바이스.
  16. 제 8 항에 있어서,
    상기 평균 주기 획득부는 무한 임펄스 응답 필터를 포함하는, 수평 동기 검출 디바이스.
  17. 제 1 항에 있어서,
    상기 기준 주기 보정부는, 상기 동기 펄스들의 발생 주기와 상기 평균 주기 간의 차이가 소정의 허용 범위 내에 속할 때, 상기 기준 주기 보정부의 동작을 중지하는, 수평 동기 검출 디바이스.
  18. 제 2 항에 있어서,
    상기 기준 주기 보정부는, 상기 동기 펄스들의 발생 주기와 상기 평균 주기 간의 차이가 소정의 허용 범위 내에 속할 때, 상기 기준 주기 보정부의 동작을 중지하는, 수평 동기 검출 디바이스.
  19. 제 3 항에 있어서,
    상기 기준 주기 보정부는, 상기 동기 펄스들의 발생 주기와 상기 평균 주기 간의 차이가 소정의 허용 범위 내에 속할 때, 상기 기준 주기 보정부의 동작을 중지하는, 수평 동기 검출 디바이스.
  20. 제 4 항에 있어서,
    상기 기준 주기 보정부는, 상기 동기 펄스들의 발생 주기와 상기 평균 주기 간의 차이가 소정의 허용 범위 내에 속할 때, 상기 기준 주기 보정부의 동작을 중지하는, 수평 동기 검출 디바이스.
KR1020080084739A 2007-08-28 2008-08-28 수평 동기 검출 디바이스 KR100993154B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007220758A JP4955485B2 (ja) 2007-08-28 2007-08-28 水平同期検出装置
JPJP-P-2007-00220758 2007-08-28

Publications (2)

Publication Number Publication Date
KR20090023246A true KR20090023246A (ko) 2009-03-04
KR100993154B1 KR100993154B1 (ko) 2010-11-09

Family

ID=40185032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080084739A KR100993154B1 (ko) 2007-08-28 2008-08-28 수평 동기 검출 디바이스

Country Status (6)

Country Link
US (2) US8253805B2 (ko)
EP (1) EP2040085B1 (ko)
JP (1) JP4955485B2 (ko)
KR (1) KR100993154B1 (ko)
CN (1) CN101378453B (ko)
TW (1) TWI390957B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108632500A (zh) * 2017-03-16 2018-10-09 精工爱普生株式会社 图像处理装置、显示装置以及图像处理方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228457A (ja) * 2010-04-19 2011-11-10 Mitsubishi Electric Corp 画像表示装置およびレーザ光源装置
CN102594304B (zh) * 2012-02-13 2014-12-03 华为技术有限公司 同步信号处理的方法和装置
GB201309823D0 (en) * 2013-06-01 2013-07-17 Metroic Ltd Current measurement
EP3278122A4 (en) * 2015-04-03 2018-12-05 Dali Systems Co. Ltd. Method and system for link synchronization in an lte-tdd architecture
JP7139697B2 (ja) * 2018-06-05 2022-09-21 富士電機株式会社 送信装置、送信プログラム、受信装置、および受信プログラム
CN110320411A (zh) * 2019-07-05 2019-10-11 北京无线电计量测试研究所 一种脉冲幅度不确定度修正方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5761327A (en) 1980-09-30 1982-04-13 Sony Corp Periodicity pulse extraction circuit
JPS615111A (ja) 1984-06-20 1986-01-10 Kaisei Kogyo Kk 起伏式ゲ−ト
JPH0620249B2 (ja) * 1984-09-14 1994-03-16 株式会社東芝 水平同期検出回路
JP3028525B2 (ja) 1989-04-24 2000-04-04 ソニー株式会社 水平同期分離回路
JPH0328525A (ja) 1989-06-26 1991-02-06 Tochigi Fuji Ind Co Ltd ハブクラッチ
JP2693047B2 (ja) * 1991-02-07 1997-12-17 三洋電機株式会社 基準信号作成回路
JPH0514760A (ja) * 1991-06-28 1993-01-22 Matsushita Electric Ind Co Ltd クロツク再生装置
JPH0556302A (ja) * 1991-08-22 1993-03-05 Mitsubishi Electric Corp 同期安定化回路
JP3269099B2 (ja) * 1991-12-25 2002-03-25 松下電器産業株式会社 制御誤差検出装置
JPH06189157A (ja) * 1992-12-18 1994-07-08 Fujitsu General Ltd ジッタ軽減方法
JP3311153B2 (ja) * 1994-07-14 2002-08-05 三菱電機株式会社 自動周波数制御装置
KR960028179A (ko) 1994-12-06 1996-07-22 조셉 제이 락스 적응 동기 신호 분리기
JPH09154037A (ja) * 1995-11-28 1997-06-10 Sony Corp デジタルｐｌｌ及び同期分離回路
JPH09182029A (ja) 1995-12-22 1997-07-11 Victor Co Of Japan Ltd ジッタ低減回路
US5767917A (en) 1996-04-30 1998-06-16 U.S. Philips Corporation Method and apparatus for multi-standard digital television synchronization
JPH11196287A (ja) * 1997-12-26 1999-07-21 Texas Instr Japan Ltd 水平同期検出回路及び同期回路
JPH11239281A (ja) 1998-02-24 1999-08-31 Fujitsu General Ltd 同期信号検出装置
US6801246B2 (en) * 2001-02-27 2004-10-05 Thomson Licensing, S.A. Method and apparatus for detecting change in video source material
JP4729189B2 (ja) * 2001-03-30 2011-07-20 旭化成エレクトロニクス株式会社 水平同期分離装置
FR2831756B1 (fr) * 2001-10-26 2004-01-30 St Microelectronics Sa Procede et dispositif de synchronisation d'un signal de reference sur un signal video
KR20050013103A (ko) * 2002-04-25 2005-02-02 톰슨 라이센싱 에스.에이. 동기 신호 프로세서
JP3997914B2 (ja) 2003-01-06 2007-10-24 ソニー株式会社 水平同期信号分離回路及び水平同期信号分離装置
JP2006203473A (ja) 2005-01-19 2006-08-03 Nec Electronics Corp 同期検出回路
JP4731204B2 (ja) 2005-05-20 2011-07-20 三菱電機株式会社 同期分離装置およびスライスレベルの決定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108632500A (zh) * 2017-03-16 2018-10-09 精工爱普生株式会社 图像处理装置、显示装置以及图像处理方法

Also Published As

Publication number Publication date
EP2040085B1 (en) 2011-08-17
US20090059070A1 (en) 2009-03-05
JP2009055396A (ja) 2009-03-12
TWI390957B (zh) 2013-03-21
CN101378453A (zh) 2009-03-04
JP4955485B2 (ja) 2012-06-20
CN101378453B (zh) 2012-06-20
TW200930049A (en) 2009-07-01
US8253805B2 (en) 2012-08-28
KR100993154B1 (ko) 2010-11-09
EP2040085A1 (en) 2009-03-25
US20120287342A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
KR100993154B1 (ko) 수평 동기 검출 디바이스
US7336702B2 (en) Jitter detecting apparatus and phase locked loop using the detected jitter
JP4913131B2 (ja) データ識別装置および誤り測定装置
JP4623182B2 (ja) 受信装置、受信方法、およびプログラム
JP2012068038A (ja) 光測距装置
JP2009253951A (ja) パルス幅補正装置およびパルス幅補正方法
EP2658162A1 (en) Data reception circuit, information processing device, data reception program and data reception method
US10856814B2 (en) Sudden-onset signal processing device for biological information, and sudden-onset signal processing method for biological information
JP4758805B2 (ja) 車載用テレビジョンシステムの位相差補正回路
JP5044859B2 (ja) ビデオ信号内の垂直同期パルスの検出用の雑音除去装置
JP2005204096A (ja) 画質補正回路
JP7170953B2 (ja) 時間演算装置及び時間演算方法
JP3332634B2 (ja) デューティ調整装置
KR0158607B1 (ko) 주파수 제어회로
KR100423155B1 (ko) 디피-피엘엘의 지터 감쇠 장치 및 방법
JP2011176664A (ja) プルダウン検出装置
JP2009116104A (ja) Ｌｃｄタイミング制御回路
JPH05122591A (ja) 手ブレ補正機能付きビデオカメラの動きベクトル特定回路
JPS63316520A (ja) 周波数誤差検出回路
KR20050072358A (ko) 비디오 디스플레이 신호의 영상 영역 감지 장치 및 그 방법
JPH0793571B2 (ja) Ｐｌｌ用入力波形整形回路
JP2000214872A (ja) 音声検出装置
JP2003338810A (ja) 網クロックの周波数安定度判定方法およびその回路
JPH0269076A (ja) 位相同期装置
JPH04247771A (ja) 水平同期信号分離器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee