KR20050013103A - 동기 신호 프로세서 - Google Patents

Abstract

화상 비디오 및 수직 동기 신호를 포함하는 비디오 데이터 스트림(65)은, 상기 비디오 데이터 스트림의 수직 동기 신호의 주파수의 통계적 평가를 수행하는 마이크로프로세서(73)에서 처리를 받는다. 이 통계적 처리는 수직 동기 신호의 통계적 평균값 및 분산을 산출하는 것을 포함한다.

Description

동기 신호 프로세서{A SYNCHRONIZATION SIGNAL PROCESSOR}

전형적인 텔레비젼 수신기는 입력 신호로부터, 사용되는 표준에 따라서 아날로그 기저 대역 텔레비젼 신호를 생성하기 위한 검출기를 포함한다. 아날로그 기저 대역 텔레비젼 신호는 수평 동기 신호, 수직 동기 신호 및 비디오 영역 신호를 포함한다. 디지털 텔레비젼 수신기에서, 기저 대역 텔레비젼 신호는 예를 들어 BT 656 표준에 따라서 비디오 데이터 스트림을 생성하기 위해 디지털 신호 프로세서에 가해진다. 비디오 데이터 스트림은 상응하는 수직 동기 신호를 포함한다.

입력 신호가 부재하거나 아주 약할 때, 비디오 데이터 스트림은 유효하지 않은 데이터를 포함한다. 입력 신호가 부재한지 또는 아주 약한 지의 여부를 검출하는 것은 바람직할 수 있다. 예를 들어 입력 신호가 부재하거나 아주 약할 때, 그 검출은, 디스플레이 스크린을 블랭킹(blanking)하고 사용자에게 신호의 부재나 아주 약함을 알려주는 표식을 디스플레이하기 위한 용도로 사용될 수 있다.

본 발명의 특징을 수행하는 데 있어서, 비디오 데이터 스트림은 비디오 데이터 스트림의 수직 동기 신호의 주파수의 통계적 평가를 수행하는 마이크로프로세서에서 처리된다. 이 통계적 평가는 수직 동기 신호의 주파수의 통계적 평균값 및 분산을 계산하는 것을 포함한다.

본 출원은 2002년 4월 25일 출원된 미국 가출원 번호 60/375,504에 기초한 우선권을 주장한다.

본 발명은 비디오 디스플레이 장치에서 동기 신호 처리 배열에 관한 것이다.

도1은 본 발명의 특징을 구현하는 디지털 텔레비젼 수신기의 블록도이다.

도2는 도1의 배열에서 수행되는 루틴의 제1 영역의 흐름도이다.

도3은 도1의 배치에서 수행되는 루틴의 제2 영역의 흐름도이다.

본 발명의 특징을 구현하는 비디오 디스플레이 장치는, 화상 정보를 제공하는 부수 비디오 신호에 응답하여 디스플레이 디바이스의 동작을 동기화하기 위한 주기적 동기 신호원을 포함한다. 활용 회로는 상기 동기 신호가 유효할 때 정상 동작 모드에서 동작하고, 동기 신호가 유효하지 않을 때 제2 동작 모드에서 동작하한다. 프로세서는, 동기 신호에 응답하고 상기 활용 회로에 결합되어 동기 신호의 주파수의 통계적 분산(variance)를 나타내는 값을 산출하여 통계적 분산값이 제1 문턱값을 초과할 때 활용 회로의 동작 모드를 정상 동작 모드로부터 제2 동작 모드로 변화시킨다.

도1은 본 발명의 특징을 구현하는 디지털 텔레비젼 수신기의 블록도이다. 종래의 튜너/IF 스테이지(66)는, 사용되는 표준, 예를 들어 NTSC라고 알려진 미국 표준에 따라서, 도시되지는 않았지만, 안테나를 통해 결합된 무선 주파수(RF) 입력신호(65)로부터 아날로그 기저 대역 비디오 신호(67)를 생성하기 위한 검출기를 포함한다. 기저 대역 비디오 신호(67)는 종래의 방식으로 비디오 데이터 스트림 CCIR(656)을 생성하기 위해 비디오 디코더(68)에 가해진다. 비디오 데이터 스트림 CCIR(656)이 예를 들어 BT 656 표준에 따라서 종래의 방식으로 생성된다. 비디오 디코더(68)는 예를 들어 ADV7185 또는 BT819 인 집적 회로(IC)를 포함할 수 있다. 비디오 데이터 스트림 CCIR(656)은, 예를 들어 도시되지는 않았지만 디스플레이 스크린을 갖는 디스플레이(64)에 결합되는 적, 녹, 및 청(R,G,B)의 비디오 신호 RGB를 발생시키기 위해 IC TL851를 포함할 수 있는 비디오 프로세서(69)에 결합된다.

비디오 데이터 스트림 CCIR(656)은, 수평 동기 신호, 도1에 개략 도시된 수직 동기 신호 VSYNC, 및 도시되지는 않은 비디오 영역 신호를 포함한다. 비디오 프로세서(69)는 또한 종래 방식으로, 수직 동기 신호 VSYNC 가 발생하는 시각마다, 도시되지는 않았지만 내부 버스(70) 및 버스 브리지로 기능하는 버스 마스터(72)를 통해 마이크로프로세서 유닛(73)에 결합되는 프로그램 인터럽트 신호를 발생시킨다. 메모리(71)는 마이크로프로세서 유닛(73) 및 비디오 프로세서(69)에 의해 공유된다.

도2는 수직 동기 신호 VSYNC 가 도1의 비디오 스트림 CCIR(656)에서 발생하는 때마다 수행되는 루틴의 제1 영역의 흐름도를 예시하였다. 도1 및 도2에서 유사한 심볼들 및 숫자들은 유사한 아이템들 또는 기능들을 표시한다. 도1의 루틴은 예를 들어 상기 언급한 프로그램 인터럽트 신호를 통해서 마이크로프로세서 유닛(73)에서 개시된다.

도1의 마이크로프로세서 유닛(73)에서 수행되는 도2의 루틴의 제1 영역에서, 소정 간격으로 예를 들어 1 초 간격으로 수직 동기 신호 VSYNC의 발생들을 계수하기 위한 도2의 워드 SyncCounter는, 단계(201)에서 도시된 대로, 수직 동기 신호 VSYNC 가 발생할 때마다 증분된다. 추가로 단계(202)에 도시된 대로, 수직 동기 신호 VSYNC 의 바로 이전 발생으로부터 경과한 간격 INTERVAL 의 길이가 측정되고 상응하는 워드 SaveInterval[Index]에 저장되며, 단계(203)에 도시된 대로 인덱스 워드의 Index는 증분된다. 예를 들어, 워드들에 포함된 단지 마지막 10개의 타이밍 간격들, SaveInterval[1] 내지 SaveInterval[10]의 길이들은 도1의 마이크로프로세서 유닛(73)에 의한 추가의 처리에서 쓸 수 있다. 이는 도2의 단계(203)에 의해 도시된 대로, 동작 Index=mod(Index,10)을 실행함으로써 구현되는데, 여기서 용어 mod(Index,10)는 10 모듈러 동작을 의미하는 것이다.

도3은 상기 언급한 1초 간격의 끝에서 도1의 마이크로프로세서 유닛(73)에서 실행되는 루틴의 제2 영역의 흐름도를 예시하였다. 도1, 도2, 및 도3에서의 유사한 심볼들 및 숫자들은 유사한 아이템들 또는 기능들을 나타낸다. 도2의 루틴에서 실행된 작동들의 결과, 도2의 워드 SyncCounter 는 직전의 1초 간격 동안에 수직 동기 신호 VSYNC의 발생 회수를 포함한다. 따라서, 워드 SyncCounter는 수직 동기 신호 VSYNC의 주파수(frequency)를 나타낸다.

도3의 워드 SyncCounter는 값 N의 1/4, 또는 N/4와 동등한 값에 비교되는데, 여기서, N은 수직 동기 신호 VSYNC의 주파수가 단계(301)에 도시된 대로 예측된 주파수에 동등할 때 워드 SyncCounter의 예측된 값이다. 입력 신호의 예측된 주파수에 의해 결정되는 값 N은 다른 동작 모드들에 대해서 다를 수 있다. 예를 들어, 수직 동기 신호 VSYNC의 예측된 주파수가 30Hz일 때 상기 언급한 1초 간격에 대한 값 N은 예를 들어 30에 동등하다.

유사하게, 워드 SyncCounter는 또한, 단계(302)에 도시된 대로, 3 곱하기 N 또는 3N인 값에 비교된다. 만약 워드 SyncCounter의 값이 범위 밖에 있다면(N/4<워드 SyncCounter<3N), 수직 동기 신호 VSYNC의 주파수는 허용가능 범위 밖에 있는 것으로 여겨지며, 입력 신호는, 경로(301)을 통해 및 경로(302a)를 통해 상태(307)에 도시된 대로, 부재하거나 아주 약한 것으로 취급된다. 만약 워드 SyncCounter의 값이 범위 내에 있다면(N/4<워드 SyncCounter<3N), 마이크로프로세서 유닛(73)은 다음과 같이 수직 동기 신호 VSYNC의 주파수의 통계적 평가를 실행한다.

컴퓨팅 전력 및 시간을 절약하기 위해서, 예를 들어, 워드들에 포함된 최종 10개의 타이밍 간격들인 SaveInterval[1] 내지 SaveInterval[10]이, 단계(303)에 도시된 대로 수직 동기 신호 VSYNC의 주기의 평균값 MEAN과 분산치 VARIANCE 를 계산하는 데에 사용된다.

본 발명의 특징을 구현할 때에, 값 VARIANCE는 동기 신호 VSYNC의 평균 주파수로부터 동기 신호 VSYNC의 주파수의 요동의 정도를 표시한다. 따라서, 값 VARIANCE는 신호 VSYNC의 안정도를 표시한다. 값 VARIANCE의 더 큰 값은 안정도가 낮은 주파수를 나타낸다.

워드 SyncCounter는 단계(304)에 도시된 대로 2N/3에 동등한 값과 비교된다. 만약 워드 SyncCounter의 값이 2N/3 보다 작고 계산된 값 VARIANCE가 V1에 동등한문턱값 예로 500 보다 크다면, 신호 VSYNC는 경로(304a)를 통해 상태(307)에 도시된 대로 부재하거나 아주 약한 것으로 판단된다. 만약 워드 SyncCounter의 값이 5N/6 보다 작고 값 VARIANCE가 V2에 동등한 문턱값 예로 1500 보다 크다면, 신호 VSYNC는 경로(304a)를 통해 상태(307)에 도시된 대로 부재하거나 아주 약한 것으로 여겨진다. 따라서, 단계(305)에서보다 더 큰 주파수 변동이 예측된 주파수로부터 발생하는 단계(304)에서, 단계(305)에서보다 더 작은 값의 변동치 VARIANCE를 낳고 이는 신호 VSYNC가 유효하지 않다는 판정으로 귀결된다. 신호 VSYNC가 부재하거나 약하다고 판단될 때, 비유효 판정이 사용되어, 예를 들어 도1의 디스플레이(64)에서, 도시되지는 않은 디스플레이 스크린 상에서 디스플레이된 화상을 블랭킹하고, 대신에 부재하거나 아주 약한 신호 VSYNC를 표시하는 표식을 사용자에게 디스플레이한다.

루틴의 마지막 단계인 단계(306)에 도시된 대로, 값 VARIANCE는 그 자체로 테스트된다. 만약 값 VARIANCE가 제로라면, 즉 수직 동기 신호 VSYNC가 매우 높은 안정된 주파수를 갖는다면, 신호 VSYNC는 단계(309)에 도시된 대로 유효한 것으로 여겨진다. 그렇지 않은 경우에, 상태(308)에 도시된 대로, 신호 VSYNC가 유효하거나 유효하지 않다고 판단된 것 중 어느 하나인 가장 최근에 내려진 판정이 변화되지 않고 유지된다.

따라서, 본 발명의 또다른 특징을 수행하는 데에 있어서, 마이크로프로세서 유닛(73)은, 현재 산출된 값 VARIANCE가 히스테리시스를 제공하는 식으로 문턱값들 V1 및 V2의 어느 것에 비해서도 낮을 때, 단계들(301, 302, 304 및 305) 중 어느하나에서 전에 획득된 비유효 판정을 단계(306)에서의 유효 판정으로 변화시킨다. 예를 들어, 신호 VSYNC의 주파수 안정성의 상당한 열화보다 작은 정도의 열화는 신호 VSYNC가 유효하다는 이전 판정을 바꾸지 않을 것이다. 반면에, 높은 안정성의 주파수보다 낮은 것을 갖는 신호 VSYNC는 신호 VSYNC가 비유효하다는 이전 판정을 변화시키지 않을 것이다.

유리하게는, 신호 VSYNC가 유효하다고 판단하는 판정은 그 주파수가 예측된 주파수에 정확히 동일할 것을 필요로 하지는 않는다. 따라서, 이 판정은, 예를 들어, 예측된 주파수로부터 어느 정도 이탈하는 주파수를 갖는 고속 전진 모드에서 작동하는 비디오 리코더에서 산출된 신호 VSYNC에 대하여서도 유효할 것이다.

Claims (8)

1. 비디오 디스플레이 장치에 있어서,

   화상 정보를 제공하는 부수 비디오 신호에 응답하여 디스플레이 디바이스의 동작을 동기화하기 위한 주기적 동기 신호원과,

   상기 동기 신호가 유효할 때 정상 동작 모드에서 동작하고, 상기 동기 신호가 유효하지 않을 때 제2 동작 모드에서 동작하는 활용 회로와,

   상기 동기 신호에 응답하고 상기 활용 회로에 결합되어 상기 동기 신호의 주파수의 통계적 분산(variance) 표시 값을 산출하여 상기 통계적 분산값이 제1 문턱값을 초과할 때 상기 활용 회로의 동작 모드를 상기 정상 동작 모드로부터 상기 제2 동작 모드로 변화시키는 프로세서

   를 포함하는 비디오 디스플레이 장치.
2. 제1항에 있어서, 상기 프로세서는 제1 간격 동안에 상기 동기 신호의 발생 회수를 계수하고, 상기 계수된 발생 회수가 정상 동작 값들의 범위를 벗어날 때 상기 활용 회로의 동작 모드는 상기 통계적 분산 표시값과 관계없이 상기 정상 동작 모드로부터 상기 제2 동작 모드로 변화하는 비디오 디스플레이 장치.
3. 제2항에 있어서, 상기 계수된 발생 회수 값들의 상기 정상 동작 범위는 하한과 상한 사이에서 연장되는 비디오 디스플레이 회로.
4. 제1항에 있어서, 상기 프로세서는 상기 동기 신호의 연속적인 발생에 상응하는 다수의 값들을 산출하고, 상기 다수의 값들 중의 한 주어진 값은 상기 동기 신호의 선행 발생으로부터 경과한 간격의 길이를 표시하고, 상기 프로세서는 상기 다수의 값들 중의 상기 주어진 값과 상기 제1 다수의 값들의 평균값 사이의 차에 따라서 상기 통계적 분산 표시값을 산출하는 비디오 디스플레이 장치.
5. 제4항에 있어서, 상기 프로세서는 상기 동기 신호의 연속적인 발생에 상응하는 제1 다수의 값들을 산출하고, 상기 제1 다수의 값들 중의 한 주어진 값은 상기 동기 신호의 선행 발생으로부터 경과한 간격의 길이를 표시하고, 상기 프로세서는 제2 다수의 값들로부터 상기 통계적 분산 표시값들을 산출하고, 상기 제2 다수의 값들 중의 한 주어진 값은 상기 제1 다수의 값들의 대응값과 상기 제1 다수의 값들의 평균값 사이의 차의 제곱에 따라서 산출되는 비디오 디스플레이 장치.
6. 제1항에 있어서, 상기 프로세서는 제1 간격 동안에 상기 동기 신호의 발생 회수를 계수하고, 상기 제1 문턱값은 상기 발생 회수에 따라서 동적으로 선택되는 비디오 디스플레이 장치.
7. 제6항에 있어서, 예측된 값으로부터의 상기 발생 회수의 이탈량(deviation)이 클 때, 상기 선택된 제1 문턱값은 더 작아지고, 상기 이탈량이 작을 때 상기 선택된 제1 문턱값은 더 커지는 비디오 디스플레이 장치.
8. 제1항에 있어서, 상기 활용 회로가 상기 제2 동작 모드에서 동작하고 상기 통계적 분산이 제2 문턱값보다 작을 때 상기 정상 동작 모드에서의 동작이 시작되고, 상기 통계적 분산이 제1 문턱값보다 작고 상기 제2 문턱값보다 클 때 상기 정상 동작 모드에서의 동작이 지속되는 비디오 디스플레이 장치.