KR20090011201A - 반도체 소자의 구리배선 형성 방법 - Google Patents
반도체 소자의 구리배선 형성 방법 Download PDFInfo
- Publication number
- KR20090011201A KR20090011201A KR1020070074564A KR20070074564A KR20090011201A KR 20090011201 A KR20090011201 A KR 20090011201A KR 1020070074564 A KR1020070074564 A KR 1020070074564A KR 20070074564 A KR20070074564 A KR 20070074564A KR 20090011201 A KR20090011201 A KR 20090011201A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- spacer
- film
- forming
- wiring
- Prior art date
Links
- 239000010949 copper Substances 0.000 title claims abstract description 58
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 57
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 57
- 125000006850 spacer group Chemical group 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 29
- 230000009977 dual effect Effects 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000004380 ashing Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
- H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 구리배선 형성 방법에 관한 것이다.
본 발명은, 하부배선이 형성된 기판 상에 캡핑층, 층간절연막을 적층되게 형성하는 단계와, 층간절연막 상에 제1 감광막 패턴을 이용하는 식각을 통해 상부배선 영역을 정의하는 트렌치를 형성하는 단계와, 트렌치의 내측벽 측에 스페이서를 형성하는 단계와, 이후 비아와 연통되지 않을 트렌치는 폐쇄하면서 비아와 연통될 트렌치는 개방하는 제2 감광막 패턴을 형성하고 식각을 실시하여 스페이서에 의해 노출되는 층간절연막을 제거하여 비아를 형성하는 단계와, 스페이서를 제거하는 단계와, 트렌치 및 비아의 내벽 상에 배리어 금속막을 형성하는 단계와, 트렌치 및 비아 내에 구리배선막을 매립하고 표면을 평탄화하는 단계를 포함한다.
따라서, 미스 얼라인(misalign)에 따라 인접하는 상부배선이 서로 연결되는 브릿지 현상을 근본적으로 방지할 수 있으므로, 반도체 소자의 수율을 향상시키고, 안정적인 공정 진행을 확보할 수 있으며, 반도체 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.
구리배선, 반도체 소자, 듀얼 다마신
Description
본 발명은 반도체 소자의 구리배선 형성 방법에 관한 것으로서, 특히 듀얼 다마신(dual damascene) 공정에 의한 반도체 소자의 구리배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 시 소자와 소자 간 또는 배선과 배선 간을 전기적으로 연결하기 위해 금속배선을 이용하며, 근래에는 반도체 소자의 고집적화 및 고성능화가 요구됨에 따라 기존의 알루미늄(Al) 보다 전도성과 같은 전기적 특성이 보다 우수한 구리(Cu)를 금속배선의 재료로서 이용하고 있다.
구리배선의 경우에는 식각(etching) 공정을 이용한 패터닝(patterning)이 용이하지 않기 때문에 알루미늄 배선에서 통용되던 섭트랙티브(subtractive) 패터닝 방식을 대신하여 다마신(damascene) 공정을 통해 패터닝하며, 현재의 다층 배선 구조에서는 상하 배선을 연결하는 비아(via)와 상부배선을 동시에 형성하는 듀얼 다마신(dual damascene) 공정을 널리 이용하고 있다.
듀얼 다마신 공정은 먼저 층간 절연막을 증착하여 형성하고, 포토 리소그래 피(photo-lithography) 및 뒤이은 식각 공정을 두차례 실시하여 해당 층간 절연막 내에 트렌치(trench) 및 비아로 이루어지는 듀얼 다마신 구조를 형성한 다음, 해당 트렌치 및 비아 내에 구리막을 갭필(gap-fill)하고 표면을 평탄화하는 것으로, 비아 내의 구리막을 통해 상하 배선이 연결되고, 트렌치 내의 구리막을 통해 상부배선이 형성된다.
도 1a 내지 도 1i는 종래의 듀얼 다마신 공정을 이용한 구리배선 형성 방법을 순차적으로 보여주는 공정 단면도이다.
먼저, 도 1a와 같이, 표면 측 내부에 하부배선(112)이 형성된 기판(110) 상의 전면에 캡핑층(capping layer)(120)을 얇게 증착(deposition)하여 형성하며, 해당 캡핑층(120)은 하부배선(112)의 금속 원자가 이후 상부 측에 형성되는 층간절연막(130)으로 확산되는 것(out-diffusion)을 방지한다.
여기서, 먼저 기판(110) 내에 하부배선(112)을 형성하는 방법은 하부배선 영역을 정의하는 트렌치를 형성한 후에 해당 트렌치 내에 구리막을 갭필하고 표면을 평탄화하는 것에 의한다.
상기한 캡핑층(120)은 주로 단단한 막질 특성을 갖는 실리콘 질화막(SiN, Si3N4)으로 형성한다.
이어서, 도 1b와 같이, 캡핑층(120) 상의 전면에 층간절연막(130)을 증착하여 형성하며, 해당 층간절연막(130)은 상하 배선 간을 절연하는 역할을 하고, 주로 실리콘 산화막(SiO2)이나 도핑된 실리콘 산화막 또는 FSG(Fluorinated Silica Glass)막과 같이 절연상수(k)가 작은 물질로 형성한다.
그 후, 도 1c와 같이, 층간절연막(130) 상에 통상적인 포토 리소그래피 공정을 통해 특정 하부배선(112)의 대응 위치에 제1 관통구(140a)를 갖는 제1 감광막 패턴(140)을 형성한다.
물론, 포토 리소그래피 공정은 감광액 도포-노광-현상의 일련된 과정으로 이루어진다.
이어서, 도 1d와 같이, 제1 감광막 패턴(140)을 마스크로 이용하는 식각을 실시하여 제1 감광막 패턴(140)의 제1 관통구(140a)에 의해 노출되는 층간절연막(130) 및 캡핑층(120)을 제거하여 하부배선(112)의 표면을 노출시키는 비아(132)를 수직되게 형성한다.
여기서, 비아(132)를 형성 시에 캡핑층(120)까지 제거하는 것으로 하였으나, 이와 다르게 우선은 층간절연막(130) 내에만 비아(132)를 형성하고 후술하는 트렌치(134) 까지 모두 형성한 후에 비아(132) 영역의 캡핑층(120)을 제거할 수도 있다.
이어서, 물론 이용하였던 제1 감광막 패턴(140)을 애싱(ashing) 공정 등을 통해 제거한다.
다음으로, 도 1e와 같이, 층간절연막(130) 상에 상부배선 영역을 정의하는 제2 관통구(150a)를 갖는 제2 감광막 패턴(150)을 포토 리소그래피 공정을 통해 형성하며, 이때 제2 관통구(150a)는 비아(132) 주변으로 보다 확장된 폭으로 형성한다.
이어서, 도 1f와 같이, 제2 감광막 패턴(150)을 마스크로 이용하는 식각을 실시하여 제2 감광막 패턴(150)의 제2 관통구(150a)에 의해 노출되는 층간절연막(130)의 상부 측을 일정깊이 제거하여 트렌치(134)를 형성한다.
여기서, 식각을 통해 전술한 비아(132) 및 트렌치(134)를 형성 시에는 이방성 특성을 갖는 건식 식각인 RIE(Reactive Ion Etching)를 이용할 수 있다.
물론, 이후 이용하였던 제2 감광막 패턴(150)을 애싱 공정 등을 통해 제거한다.
이로써, 상부 측의 트렌치(134)와 하부 측의 비아(132)로 이루어지는 듀얼 다마신 구조가 형성된다.
첨언하면, 먼저 형성한 비아(132) 내부를 별도의 감광막으로 채운 상태에서 트렌치(134)를 형성할 수 있으며, 도시한 바와 같이 트렌치(134)는 비아(132)의 상부 뿐만 아니라 비아(132)가 형성되지 않는 부분에도 형성된다.
그 다음, 도 1g와 같이, 형성된 비아(132) 및 트렌치(134)의 내벽을 포함하는 전면에 대해 배리어(barrier) 금속막(160)을 얇게 증착하여 형성하며, 해당 배리어 금속막(160)은 이후 구리배선막(170)의 형성 시에 구리 원소의 확산을 막는 역할을 하고, 통상 탄탈륨(Ta) 또는 탄탈륨 나이트라이드(TaN)로 형성한다.
이어서, 도 1h와 같이, 배리어 금속막(160) 상의 비아(132) 및 트렌치(134) 내부에 대해 전기화학 도금(Electro Chemical Plating : ECP) 공정을 통해 구리배선막(170)을 완전하게 매립하여 하부배선(112)과 연결되도록 한다.
이때, 물론 전기화학 도금 이외에 증착 등의 다른 방법을 이용하여 구리배선 막(170)을 형성할 수도 있으며, 그러나 전기화학 도금 방법이 우수한 매립특성 및 물성을 제공할 수 있는 것으로 알려져 있다.
그리고, 구리배선막(170)의 매립 전에 먼저 증착 또는 전기화학 도금법을 이용하여 배리어 금속막(160) 상에 얇은 구리시드(seed)층(미도시)을 형성하여 이후 구리배선막(170)이 원활히 형성되도록 할 수 있다.
또한, 구리배선막(170)의 형성 후에는 구리배선막(170) 내의 스트레스(stress)를 완화하고 조직을 치밀화하기 위해 어닐링 열처리(annealing heat treatment)를 실시할 수 있다.
이어서, 도 1i와 같이, 층간절연막(130) 상에 존재하는 오버 필링(over filling)된 구리배선막(170) 및 배리어 금속막(160)을 화학적 기계적 연마(CMP : Chemical Mechanical Polishing) 공정을 통해 제거하여 평탄화함으로써 구리배선을 완성한다.
물론, 이후 구리배선막(170)의 표면을 세정하고, 구리 배선막(170) 상의 전면에 캡핑층(미도시)을 증착하여 형성할 수 있다.
이로써, 비아(132) 내의 구리배선막(170)을 통해 상하 배선이 연결되고, 트렌치(134) 내의 구리배선막(170)을 통해 상부배선이 형성된다.
그러나, 종래의 구리배선 형성 방법에 의하면 다음과 같은 문제점이 있다.
즉, 도 2의 주사전자현미경(SEM) 사진을 통해 나타낸 바와 같이, 하부배선(112)에 대해 컨택되는 비아(132)가 포토 리소그래피 공정에서의 디파인(define) 불량 등으로 한쪽으로 치우치게 미스 얼라인(misalign)되도록 형성되는 경우 최종적으로 트렌치(134)도 미스 얼라인되게 형성됨으로써, 서로 인접되는 상부배선이 연결되는 브릿지(bridge) 현상("B")이 발생된다.
이러한 브릿지 현상("B")이 발생되면, 추후 사용 시에 파워 쇼트(power short)가 발생되어 전원이 급격히 손실되는 등 반도체 소자의 신뢰성을 대폭 저하시키는 문제점이 발생된다.
본 발명은 상기와 같은 제반 문제점을 해결하기 위하여 창안된 것으로서, 종래와 반대인 트렌치-비아 순서로 형성하며 트렌치 내측벽 측에 별도의 스페이서를 형성하여 이용함으로써, 상부배선의 브릿지 현상을 근본적으로 방지할 수 있는 반도체 소자의 구리배선 형성 방법을 제공하는데 그 목적이 있다.
본 발명의 상기 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
상술한 목적을 달성하기 위한 본 발명의 반도체 소자의 구리배선 형성 방법 은, 하부배선이 형성된 기판 상에 캡핑층, 층간절연막을 적층되게 형성하는 단계와, 층간절연막 상에 제1 감광막 패턴을 이용하는 식각을 통해 상부배선 영역을 정의하는 트렌치를 형성하는 단계와, 트렌치의 내측벽 측에 스페이서를 형성하는 단계와, 이후 비아와 연통되지 않을 트렌치는 폐쇄하면서 비아와 연통될 트렌치는 개방하는 제2 감광막 패턴을 형성하고 식각을 실시하여 스페이서에 의해 노출되는 층간절연막을 제거하여 비아를 형성하는 단계와, 스페이서를 제거하는 단계와, 트렌치 및 비아의 내벽 상에 배리어 금속막을 형성하는 단계와, 트렌치 및 비아 내에 구리배선막을 매립하고 표면을 평탄화하는 단계를 포함한다.
본 발명에 따르면, 미스 얼라인에 따라 인접하는 상부배선이 서로 연결되는 브릿지 현상을 근본적으로 방지할 수 있으므로, 반도체 소자의 수율을 향상시키고, 안정적인 공정 진행을 확보할 수 있으며, 반도체 소자의 신뢰성을 향상시킬 수 있는 효과가 달성될 수 있다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
구리배선은 다마신 공정을 이용하여 패터닝하며, 다층 배선 구조에서는 상하 배선을 연결하는 비아와 상부배선을 동시에 형성하는 듀얼 다마신 공정을 이용한다.
듀얼 다마신 공정이란, 두차례의 사진 식각 공정을 통해 층간 절연막 내에 비아와 트렌치로 이루어지는 듀얼 다마신 구조를 형성한 다음, 해당 비아 및 트렌치 내에 구리를 채우는 것으로, 비아 내의 구리막을 통해 상하 배선이 연결되고, 트렌치 내의 구리막을 통해 상부배선이 형성된다.
도 3a 내지 도 3l은 본 발명의 바람직한 실시예에 따른 반도체 소자의 구리배선 형성 방법을 순차적으로 보여주는 공정 단면도이다.
먼저, 도 3a와 같이, 표면 측 내부에 하부배선(212)이 형성된 기판(210) 상의 전면에 하부배선(212)의 금속 원자가 이후 상부 측에 형성되는 층간절연막(230)으로 확산되는 것을 방지하기 위한 캡핑층(220)을 얇게 증착하여 형성한다.
여기서, 기판(210) 내에 미리 하부배선(212)을 형성하는 방법은 하부배선 영역을 정의하는 트렌치를 형성한 후에 해당 트렌치 내에 구리막을 갭필하고 표면을 평탄화하는 것에 의한다.
상기한 캡핑층(220)은 주로 단단한 막질 특성을 갖는 실리콘 질화막(SiN, Si3N4)으로 형성한다.
이어서, 도 3b와 같이, 캡핑층(220) 상의 전면에 상하 배선 간을 절연하기 위한 층간절연막(230)을 증착하여 형성하며, 해당 층간절연막(230)은 주로 실리콘 산화막(SiO2)이나 도핑된 실리콘 산화막 또는 FSG(Fluorinated Silica Glass)막과 같이 절연상수(k)가 작은 물질로 형성한다.
그 후, 도 3c와 같이, 층간절연막(230) 상에 포토 리소그래피 공정을 통해 상부배선 영역을 정의하는 제1 관통구(240a)를 갖는 제1 감광막 패턴(240)을 형성 한다.
물론, 포토 리소그래피 공정은 감광액 도포-노광-현상의 일련된 과정으로 이루어진다.
이어서, 도 3d와 같이, 제1 감광막 패턴(240)을 마스크로 이용하는 식각을 실시하여 제1 감광막 패턴(240)의 제1 관통구(240a)에 의해 노출되는 영역의 층간절연막(230) 상부 측을 일정깊이 제거하여 트렌치(232)를 형성한다.
이때, 해당 식각은 이방성 특성을 갖는 건식 식각인 RIE를 이용하여 실시하며, 도시한 바와 같이, 트렌치(232)는 추후 형성되는 비아(234)와 연통될 위치 뿐만 아니라 비아(234)와 연통되지 않을 위치에도 형성된다.
그 후, 물론 이용하였던 제1 감광막 패턴(240)을 애싱 공정 등을 통해 제거한다.
그 다음, 도 3e와 같이, 형성된 트렌치(232)를 포함하는 전면 상에 스페이서 형성용인 스페이서(spacer)막(250)을 소정두께 증착하여 형성한다.
바람직하게, 스페이서막(250)은 캡핑층(220)과 동일하게 질화막으로 형성할 수 있다.
이어서, 도 3f와 같이, 형성된 스페이서막(250)에 대해 전면 식각을 실시하여 전체적으로 균일하게 스페이서막(250)을 제거함으로써 트렌치(232)의 내측벽 측에만 일정 폭 두께로 잔류되는 스페이서(250')를 형성한다.
즉, 트렌치(232) 내의 바닥면 상에 쌓인 스페이서막(250)을 전부 제거하도록 전면 식각하여 스페이서(250')를 형성한다.
그 다음, 도 3g와 같이, 이후 그 하부측에 비아(234)가 형성되지 않을 트렌치(232)는 폐쇄하면서 그 하부측에 비아(234)가 형성될 트렌치(232)를 개방하는 제2 관통구(260a)를 갖는 제2 감광막 패턴(260)을 포토 리소그래피 공정을 통해 형성한다.
이때, 해당 제2 감광막 패턴(260)의 제2 관통구(260a)는 그 가장자리부가 해당하는 트렌치(232) 내의 스페이서(250') 상에 위치되도록 형성되며, 바람직하게는 그 가장자리부가 스페이서(250')의 폭 방향 중앙부에 위치되도록 형성하여 공정 마진을 확보할 수 있다.
이어서, 도 3h와 같이, 제2 감광막 패턴(260)의 제2 관통구(260a)에 의해 노출되는 트렌치(232) 내의 스페이서(250')를 마스크로 이용하는 식각을 통해 노출되는 층간절연막(230)을 제거하여 비아(234)를 수직되게 형성하며, 바람직하게 캡핑층(220)의 표면이 노출될 때까지 식각을 실시한다.
이때, 해당 식각은 이방성 특성을 갖는 건식 식각인 RIE를 이용하여 실시할 수 있다.
그 후, 물론 이용하였던 제2 감광막 패턴(260)을 애싱 공정 등을 통해 제거한다.
다음으로, 도 3i와 같이, 스페이서(250')와 비아(234) 영역의 캡핑층(220)을 함께 완전히 제거하며, 이때에는 스페이서(250') 및 캡핑층(220)이 동일한 질화막으로 형성되어 있으므로 질화막을 선택적으로 제거할 수 있는 인산(H3PO4) 용액을 식각액으로 이용하는 습식 식각을 통해 동시에 제거할 수 있다.
이에 따라, 비아(234) 영역의 캡핑층(220)이 제거되어 완전히 관통되는 비아(234)에 의해 하부배선(212)의 표면이 노출된다.
이로써, 상부 측의 트렌치(232)와 하부 측의 비아(234)로 이루어지는 듀얼 다마신 구조가 형성된다.
이어서, 도 3j와 같이, 형성된 트렌치(232) 및 비아(234)의 내벽을 포함하는 전면에 대해 배리어 금속막(270)을 얇게 증착하여 형성하며, 해당 배리어 금속막(270)은 이후 구리배선막(280)의 형성 시에 구리 원소의 확산을 막는 역할을 하고, 통상 탄탈륨(Ta) 또는 탄탈륨 나이트라이드(TaN)로 형성한다.
그 다음, 도 3k와 같이, 배리어 금속막(270) 상의 트렌치(232) 및 비아(234) 내부에 대해 전기화학 도금 공정을 통해 구리배선막(280)을 충분하게 매립함으로써 하부배선(212)과 연결되도록 한다.
이때, 물론 전기화학 도금 이외에 증착과 같은 다른 방법을 통해 구리배선막(280)을 형성할 수도 있으며, 한편 구리배선막(280)의 매립 전에 먼저 증착 또는 전기화학 도금법을 이용하여 배리어 금속막(270) 상에 다소 얇은 구리시드층(미도시)을 형성하여 이후 구리배선막(280)이 원활히 형성되도록 할 수 있다.
그리고, 구리배선막(280)의 형성 후에는 구리배선막(280) 내의 스트레스를 완화하고 조직을 치밀화하기 위해 어닐링 열처리를 실시할 수 있다.
그 다음, 도 3l과 같이, 층간절연막(230) 상부에 오버 필링(over filling)된 구리배선막(280) 및 배리어 금속막(270)을 화학적 기계적 연마 공정을 통해 제거하 여 평탄화함으로써 구리배선을 완성한다.
물론, 이후 형성된 구리배선막(280)의 표면을 세정하고, 구리 배선막(280) 상의 전면에 캡핑층(미도시)을 증착하여 형성할 수 있다.
이로써, 비아(234) 내의 구리배선막(280)을 통해 상하 배선이 연결되고, 트렌치(232) 내의 구리배선막(280)을 통해 상부배선이 형성된다.
정리하면, 종래에는 비아-트렌치 순으로 형성하였는데 본 발명에서는 역순인 트렌치-비아 순으로 형성하고, 또한 트렌치(232) 내측벽 측에 별도의 스페이서(250')를 형성하고 해당 스페이서(250')를 이용하여 비아(234)를 형성한다.
이상과 같은 본 발명에 의하면, 트렌치(232)를 먼저 형성하고 별도의 스페이서(250')를 이용함에 따라 해당 트렌치(232) 내에 형성되는 상부배선이 서로 연결되는 브릿지 현상의 발생을 근본적으로 방지할 수 있다.
이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정과 변경을 가할 수 있음을 인지해야 한다.
도 1a 내지 도 1i는 종래 기술에 따른 반도체 소자의 구리배선 형성 방법을 순차적으로 보여주는 공정 단면도,
도 2는 종래 기술에 따른 반도체 소자의 구리배선 형성 방법에서 인접된 상부배선이 서로 연결되는 브릿지 현상을 보여주는 주사전자현미경(SEM) 사진,
도 3a 내지 도 3l은 본 발명의 바람직한 실시예에 따른 반도체 소자의 구리배선 형성 방법을 순차적으로 보여주는 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
210 : 기판 212 : 하부배선
220 : 캡핑층 230 : 층간절연막
232 : 트렌치 234 : 비아
240 : 제1 감광막 패턴 240a : 제1 관통구
250 : 스페이서막 250' : 스페이서
260 : 제2 감광막 패턴 260a : 제2 관통구
270 : 배리어 금속막 280 : 구리배선막
Claims (5)
- 하부배선이 형성된 기판 상에 캡핑층, 층간절연막을 적층되게 형성하는 단계와,상기 층간절연막 상에 제1 감광막 패턴을 이용하는 식각을 통해 상부배선 영역을 정의하는 트렌치를 형성하는 단계와,상기 트렌치의 내측벽 측에 스페이서를 형성하는 단계와,이후 비아와 연통되지 않을 상기 트렌치는 폐쇄하면서 상기 비아와 연통될 상기 트렌치는 개방하는 제2 감광막 패턴을 형성하고 식각을 실시하여 상기 스페이서에 의해 노출되는 상기 층간절연막을 제거하여 상기 비아를 형성하는 단계와,상기 스페이서를 제거하는 단계와,상기 트렌치 및 상기 비아의 내벽 상에 배리어 금속막을 형성하는 단계와,상기 트렌치 및 상기 비아 내에 구리배선막을 매립하고 표면을 평탄화하는 단계를 포함하는 반도체 소자의 구리배선 형성 방법.
- 제 1 항에 있어서,상기 비아와 연통될 상기 트렌치를 개방하도록 상기 제2 감광막 패턴 상에 형성되는 제2 관통구는 가장자리부가 상기 스페이서 상에 위치되도록 형성되는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 제 1 항에 있어서,상기 스페이서와 상기 캡핑층은 동일한 식각액에 의해 제거될 수 있는 동일 내지 유사 물질로 형성되는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 제 3 항에 있어서,상기 스페이서 및 상기 캡핑층은,질화막으로 형성되는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 제 4 항에 있어서,상기 스페이서 및 상기 캡핑층을 인산용액을 이용하는 습식 식각을 통해 동시에 제거하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070074564A KR100881517B1 (ko) | 2007-07-25 | 2007-07-25 | 반도체 소자의 구리배선 형성 방법 |
| US12/169,526 US7842615B2 (en) | 2007-07-25 | 2008-07-08 | Semiconductor device having a copper metal line and method of forming the same |
| CN2008101350219A CN101355051B (zh) | 2007-07-25 | 2008-07-24 | 具有铜金属布线的半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070074564A KR100881517B1 (ko) | 2007-07-25 | 2007-07-25 | 반도체 소자의 구리배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090011201A true KR20090011201A (ko) | 2009-02-02 |
| KR100881517B1 KR100881517B1 (ko) | 2009-02-05 |
Family
ID=40294543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070074564A KR100881517B1 (ko) | 2007-07-25 | 2007-07-25 | 반도체 소자의 구리배선 형성 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7842615B2 (ko) |
| KR (1) | KR100881517B1 (ko) |
| CN (1) | CN101355051B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9991200B2 (en) | 2014-09-25 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Air gap structure and method |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044477A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 金属插塞的制作方法 |
| CN102270571B (zh) * | 2011-08-26 | 2016-03-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制作方法 |
| CN103094185A (zh) * | 2011-10-31 | 2013-05-08 | 无锡华润上华科技有限公司 | 接触孔的形成方法 |
| US8517769B1 (en) | 2012-03-16 | 2013-08-27 | Globalfoundries Inc. | Methods of forming copper-based conductive structures on an integrated circuit device |
| US8673766B2 (en) | 2012-05-21 | 2014-03-18 | Globalfoundries Inc. | Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition |
| US20140147984A1 (en) * | 2012-11-27 | 2014-05-29 | United Microelectronics Corp. | Semiconductor device and method of fabricating through silicon via structure |
| US9716035B2 (en) * | 2014-06-20 | 2017-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combination interconnect structure and methods of forming same |
| CN106558530A (zh) * | 2015-09-25 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| DE112017001788B4 (de) * | 2016-03-30 | 2024-05-08 | Mitsubishi Electric Corporation | Halbleitereinheit, Verfahren zur Herstellung derselben und Leistungswandler |
| CN114121793B (zh) * | 2021-11-26 | 2023-04-25 | 长电集成电路(绍兴)有限公司 | 一种多层金属布线层及其制备方法、封装结构 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337266B1 (en) * | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
| KR19990032597A (ko) * | 1997-10-20 | 1999-05-15 | 구본준 | 반도체장치의 배선형성방법 |
| US6020230A (en) * | 1998-04-22 | 2000-02-01 | Texas Instruments-Acer Incorporated | Process to fabricate planarized deep-shallow trench isolation having upper and lower portions with oxidized semiconductor trench fill in the upper portion and semiconductor trench fill in the lower portion |
| US6228727B1 (en) * | 1999-09-27 | 2001-05-08 | Chartered Semiconductor Manufacturing, Ltd. | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess |
| JP2002043408A (ja) * | 2000-07-28 | 2002-02-08 | Nec Kansai Ltd | 半導体装置の製造方法 |
| US6403486B1 (en) * | 2001-04-30 | 2002-06-11 | Taiwan Semiconductor Manufacturing Company | Method for forming a shallow trench isolation |
| US6620729B1 (en) | 2001-09-14 | 2003-09-16 | Lsi Logic Corporation | Ion beam dual damascene process |
| CN1278409C (zh) * | 2002-06-10 | 2006-10-04 | 株式会社东芝 | 半导体器件的制造方法和半导体器件 |
| KR100833421B1 (ko) * | 2002-06-25 | 2008-05-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 층간 절연막 식각 방법 |
| KR100475931B1 (ko) * | 2002-07-02 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 다층 배선 형성방법 |
| KR100698078B1 (ko) * | 2005-11-24 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100846569B1 (ko) * | 2006-06-14 | 2008-07-15 | 매그나칩 반도체 유한회사 | Ｍｅｍｓ 소자의 패키지 및 그 제조방법 |
| KR100739000B1 (ko) * | 2006-09-11 | 2007-07-12 | 삼성전자주식회사 | 상변화 기억 소자의 형성 방법 |
-
2007
- 2007-07-25 KR KR1020070074564A patent/KR100881517B1/ko not_active IP Right Cessation
-
2008
- 2008-07-08 US US12/169,526 patent/US7842615B2/en not_active Expired - Fee Related
- 2008-07-24 CN CN2008101350219A patent/CN101355051B/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9991200B2 (en) | 2014-09-25 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Air gap structure and method |
| US10354949B2 (en) | 2014-09-25 | 2019-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Air gap structure and method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101355051A (zh) | 2009-01-28 |
| KR100881517B1 (ko) | 2009-02-05 |
| US20090026617A1 (en) | 2009-01-29 |
| CN101355051B (zh) | 2011-02-16 |
| US7842615B2 (en) | 2010-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100881517B1 (ko) | 반도체 소자의 구리배선 형성 방법 | |
| TWI387049B (zh) | 半導體積體電路裝置之製造方法 | |
| KR100640662B1 (ko) | 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법 | |
| JP4231055B2 (ja) | 半導体装置及びその製造方法 | |
| KR100482179B1 (ko) | 반도체 소자 제조방법 | |
| KR100988783B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100827498B1 (ko) | 다마신을 이용한 금속 배선의 제조 방법 | |
| KR101153225B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100791694B1 (ko) | 듀얼 다마신을 이용한 금속 배선의 제조 방법 | |
| KR100827436B1 (ko) | 서로 다른 다공성 특성을 갖는 다층의 평탄화층을 이용하여반도체 기판 상에 듀얼 다마신 배선 구조를 형성하는 방법 | |
| KR100781422B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100613283B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR20010009036A (ko) | 반도체장치의 배선 및 그 연결부 형성방법 | |
| KR100800920B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100919999B1 (ko) | 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법 | |
| KR100800823B1 (ko) | Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법 | |
| KR100835421B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100774651B1 (ko) | 반도체 소자의 구리배선 형성방법 및 구조 | |
| KR20090057778A (ko) | 반도체 소자의 제조 방법 | |
| KR100789612B1 (ko) | 금속 배선 형성 방법 | |
| KR100755112B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100632038B1 (ko) | 다층 금속 배선의 제조 방법 | |
| KR101069440B1 (ko) | 반도체 소자의 금속 패턴 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |