KR20080111921A - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR20080111921A KR20080111921A KR1020070060483A KR20070060483A KR20080111921A KR 20080111921 A KR20080111921 A KR 20080111921A KR 1020070060483 A KR1020070060483 A KR 1020070060483A KR 20070060483 A KR20070060483 A KR 20070060483A KR 20080111921 A KR20080111921 A KR 20080111921A
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- driving signal
- dummy
- transmitting
- transfer transistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (18)
- 다수개의 블록 각각에 다수개의 메모리 셀, 더미 메모리 셀과, 선택 게이트 트랜지스터를 구비하는 메모리 셀 어레이;상기 블록을 선택하는 블록 선택 회로;상기 블록 내의 다수개의 워드 라인으로 인가 전압이 입력되는 다수개의 워드 라인 구동 신호 라인; 및각각의 전류 통로가 상기 워드 라인 구동 신호 라인과 상기 블록 내의 워드 라인과의 사이에 접속되며, 상기 블록 선택 회로의 출력에 의해 제어되는 다수개의 트랜스퍼 트랜지스터를 포함하고,상기 다수개의 트랜스퍼 트랜지스터는 각각 워드 라인 구동 신호, 더미 워드 라인 구동 신호와 선택 게이트 구동 신호를 전송하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 더미 메모리 셀은 상기 다수개의 메모리 셀의 한쪽 끝과 상기 선택 게이트 트랜지스터 사이에 삽입되며, 데이터의 저장을 위한 사용이 배제되는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 더미 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터는 상기 더 미 라인 구동 신호를 전송받는 상기 더미 메모리 셀과 인접하는 선택 게이트 트랜지스터와 충분히 이격되어 배치되는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 더미 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터는 상기 선택 게이트 구동 신호를 전송하는 트랜스퍼 트랜지스터와 인접하여 배치되는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 다수개의 트랜스퍼 트랜지스터는 상기 더미 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터, 상기 선택 게이트 구동 신호를 전송하는 트랜스퍼 트랜지스터, 및 상기 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터의 순서로 배치되는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 다수개의 트랜스퍼 트랜지스터는 상기 선택 게이트 구동 신호를 전송하는 트랜스퍼 트랜지스터, 상기 더미 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터, 상기 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터의 순서로 배치되는 반도체 메모리 장치.
- 제 6 항에 있어서,상기 더미 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터와 상기 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터 사이의 소자 분리 영역의 폭은 상기 더미 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터와 상기 선택 게이트 구동 신호를 전송하는 트랜스퍼 트랜지스터 사이의 소자 분리 영역의 폭 이하의 폭을 갖는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 블록 내의 다수개의 트랜스퍼 트랜지스터의 워드 라인측 단자로부터 각 워드 라인으로의 인출 배선은 상기 메모리 셀 어레이 중의 상기 워드 라인과 동일한 배열이 되도록 인출되는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 블록 내의 다수개의 트랜스퍼 트랜지스터의 워드 라인측 단자로부터 각 워드 라인으로의 인출 배선을 상기 워드 라인을 형성하는 배선보다 하나 상층의 금속 배선인 반도체 메모리 장치.
- 제 1 항에 있어서,상기 블록 선택 회로는 로우 어드레스, 또는 로우 어드레스의 프리 디코드 신호를 디코드하는 디코더부와, 상기 디코더부로부터 출력되는 디코드 신호가 공급 되는 부스터부를 포함하는 반도체 메모리 장치.
- 다수개의 블록 각각에 다수개의 메모리 셀, 상기 메모리 셀에 직렬적으로 연결되는 선택 게이트 트랜지스터, 한쪽 끝은 상기 메모리 셀과 상기 선택 게이트 트랜지스터 사이에 삽입되며, 데이터의 사용이 배제되는 더미 메모리 셀을 구비하는 메모리 셀 어레이;상기 블록을 선택하는 블록 선택 회로;상기 블록 내의 다수개의 워드 라인으로 인가 전압이 입력되는 다수개의 워드 라인 구동 신호 라인; 및각각의 전류 통로가 상기 워드 라인 구동 신호 라인과 상기 블록 내의 워드 라인과의 사이에 접속되며, 상기 블록 선택 회로의 출력에 의해 제어되는 다수개의 트랜스퍼 트랜지스터를 포함하고,상기 다수개의 트랜스퍼 트랜지스터는 각각 워드 라인 구동 신호, 더미 워드 라인 구동 신호와 선택 게이트 구동 신호를 전송하며, 상기 더미 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터는 상기 선택 게이트 구동 신호를 전송하는 트랜스퍼 트랜지스터와 인접하여 배치되는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 더미 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터는 상기 더미 라인 구동 신호를 전송받는 상기 더미 메모리 셀과 인접하는 선택 게이트 트랜 지스터와 충분히 이격되어 배치되는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 다수개의 트랜스퍼 트랜지스터는 상기 더미 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터, 상기 선택 게이트 구동 신호를 전송하는 트랜스퍼 트랜지스터, 및 상기 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터의 순서로 배치되는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 다수개의 트랜스퍼 트랜지스터는 상기 선택 게이트 구동 신호를 전송하는 트랜스퍼 트랜지스터, 상기 더미 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터, 상기 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터의 순서로 배치되는 반도체 메모리 장치.
- 제 14 항에 있어서,상기 더미 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터와 상기 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터 사이의 소자 분리 영역의 폭은 상기 더미 워드 라인 구동 신호를 전송하는 트랜스퍼 트랜지스터와 상기 선택 게이트 구동 신호를 전송하는 트랜스퍼 트랜지스터 사이의 소자 분리 영역의 폭 이하의 폭을 갖는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 블록 내의 다수개의 트랜스퍼 트랜지스터의 워드 라인측 단자로부터 각 워드 라인으로의 인출 배선은 상기 메모리 셀 어레이 중의 상기 워드 라인과 동일한 배열이 되도록 인출되는 반도체 메모리 장치.
- 제 11항에 있어서,상기 블록 내의 다수개의 트랜스퍼 트랜지스터의 워드 라인측 단자로부터 각 워드 라인으로의 인출 배선을 상기 워드 라인을 형성하는 배선보다 하나 상층의 금속 배선인 반도체 메모리 장치.
- 제 11 항에 있어서,상기 블록 선택 회로는 로우 어드레스, 또는 로우 어드레스의 프리 디코드 신호를 디코드하는 디코더부와, 상기 디코더부로부터 출력되는 디코드 신호가 공급되는 부스터부를 포함하는 반도체 메모리 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070060483A KR100897603B1 (ko) | 2007-06-20 | 2007-06-20 | 반도체 메모리 장치 |
US12/142,460 US7755944B2 (en) | 2007-06-20 | 2008-06-19 | Semiconductor memory device |
US12/823,726 US8027199B2 (en) | 2007-06-20 | 2010-06-25 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070060483A KR100897603B1 (ko) | 2007-06-20 | 2007-06-20 | 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080111921A true KR20080111921A (ko) | 2008-12-24 |
KR100897603B1 KR100897603B1 (ko) | 2009-05-14 |
Family
ID=40136317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070060483A KR100897603B1 (ko) | 2007-06-20 | 2007-06-20 | 반도체 메모리 장치 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7755944B2 (ko) |
KR (1) | KR100897603B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9047952B2 (en) | 2010-10-05 | 2015-06-02 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods forming the same |
CN111292789A (zh) * | 2018-12-06 | 2020-06-16 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4960050B2 (ja) * | 2006-09-19 | 2012-06-27 | 株式会社東芝 | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置のデータ書き込み方法 |
KR100897603B1 (ko) * | 2007-06-20 | 2009-05-14 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR101462488B1 (ko) * | 2008-03-31 | 2014-11-18 | 삼성전자주식회사 | 더미셀을 이용한 플래시 메모리 장치 및 그것의 동작 방법 |
JP5091788B2 (ja) * | 2008-07-15 | 2012-12-05 | 株式会社東芝 | Nand型フラッシュメモリ |
KR101483050B1 (ko) * | 2008-07-22 | 2015-01-16 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 |
KR101124333B1 (ko) * | 2010-09-30 | 2012-03-16 | 주식회사 하이닉스반도체 | 전류 소모를 감소시킬 수 있는 비휘발성 메모리 장치 및 그 구동방법 |
JP2012199292A (ja) * | 2011-03-18 | 2012-10-18 | Toshiba Corp | 半導体記憶装置 |
US20140192598A1 (en) * | 2012-06-04 | 2014-07-10 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2013251034A (ja) * | 2012-06-04 | 2013-12-12 | Toshiba Corp | 半導体記憶装置 |
CN203205073U (zh) * | 2012-08-31 | 2013-09-18 | 株式会社东芝 | 非易失性半导体存储装置 |
JP6559590B2 (ja) * | 2016-02-03 | 2019-08-14 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP2017174484A (ja) * | 2016-03-25 | 2017-09-28 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
KR20180113227A (ko) | 2017-04-05 | 2018-10-16 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
KR102520496B1 (ko) * | 2019-01-03 | 2023-04-11 | 삼성전자주식회사 | 오티피 메모리 장치 및 오피 메모리 장치의 테스트 방법 |
US11087851B2 (en) * | 2019-12-30 | 2021-08-10 | Micron Technology, Inc. | Apparatus and methods for rapid data destruction |
US20220238544A1 (en) * | 2020-04-20 | 2022-07-28 | SK Hynix Inc. | Semiconductor memory device and method for fabricating the same |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2507529B2 (ja) * | 1988-03-31 | 1996-06-12 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2933090B2 (ja) * | 1990-04-25 | 1999-08-09 | 富士通株式会社 | 不揮発性半導体記憶装置 |
JP3160316B2 (ja) * | 1991-07-25 | 2001-04-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JPH07122080A (ja) * | 1993-08-31 | 1995-05-12 | Sony Corp | 半導体不揮発性記憶装置 |
JP3570038B2 (ja) * | 1994-11-21 | 2004-09-29 | ソニー株式会社 | 半導体不揮発性記憶装置 |
JP3890647B2 (ja) * | 1997-01-31 | 2007-03-07 | ソニー株式会社 | 不揮発性半導体記憶装置 |
KR100252476B1 (ko) * | 1997-05-19 | 2000-04-15 | 윤종용 | 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법 |
US6181640B1 (en) * | 1997-06-24 | 2001-01-30 | Hyundai Electronics Industries Co., Ltd. | Control circuit for semiconductor memory device |
KR19990012252A (ko) * | 1997-07-28 | 1999-02-25 | 윤종용 | 다층 워드라인 구조 및 이를 구비한 반도체 메모리장치 |
KR100247228B1 (ko) * | 1997-10-04 | 2000-03-15 | 윤종용 | 워드라인과 자기정렬된 부우스팅 라인을 가지는불휘발성 반도체 메모리 |
KR100432884B1 (ko) * | 2001-08-28 | 2004-05-22 | 삼성전자주식회사 | 공유된 행 선택 구조를 갖는 불 휘발성 반도체 메모리 장치 |
DE60200715D1 (de) * | 2002-02-20 | 2004-08-12 | St Microelectronics Srl | Selecteur à ligne des mots pour une memoire semiconductrice |
JP4439167B2 (ja) * | 2002-08-30 | 2010-03-24 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP4005895B2 (ja) * | 2002-09-30 | 2007-11-14 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
JP2005039016A (ja) | 2003-07-18 | 2005-02-10 | Toshiba Corp | 不揮発性半導体記憶装置、電子カード及び電子装置 |
US6930536B2 (en) * | 2003-11-04 | 2005-08-16 | Micron Technology, Inc. | Voltage booster |
JP4398750B2 (ja) * | 2004-02-17 | 2010-01-13 | 株式会社東芝 | Nand型フラッシュメモリ |
KR100559715B1 (ko) * | 2004-02-25 | 2006-03-10 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자의 소거 방법 |
JP4157065B2 (ja) * | 2004-03-29 | 2008-09-24 | 株式会社東芝 | 半導体記憶装置 |
JP4214978B2 (ja) * | 2004-05-18 | 2009-01-28 | ソニー株式会社 | 半導体記憶装置および信号処理システム |
JP2006059481A (ja) * | 2004-08-23 | 2006-03-02 | Renesas Technology Corp | 半導体記憶装置 |
DE102005058601A1 (de) * | 2004-12-27 | 2006-07-06 | Hynix Semiconductor Inc., Icheon | Flash-Speicherbauelement |
US7528447B2 (en) * | 2005-04-06 | 2009-05-05 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory and method for controlling a non-volatile semiconductor memory |
KR100697285B1 (ko) * | 2005-05-11 | 2007-03-20 | 삼성전자주식회사 | 워드라인과 선택라인 사이에 보호라인을 가지는 낸드플래시 메모리 장치 |
KR100691379B1 (ko) * | 2005-06-24 | 2007-03-09 | 삼성전자주식회사 | 프로그램 동작 안정성이 향상된 불휘발성 반도체 메모리장치 및 이에 대한 프로그램 구동방법 |
KR20070018216A (ko) | 2005-08-09 | 2007-02-14 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 |
KR100704025B1 (ko) * | 2005-09-09 | 2007-04-04 | 삼성전자주식회사 | 셀스트링에 배치되는 더미셀을 가지는 불휘발성 반도체메모리 장치 |
KR100784862B1 (ko) * | 2006-01-09 | 2007-12-14 | 삼성전자주식회사 | 더미 셀을 포함하는 플래시 메모리 장치 |
KR100691384B1 (ko) * | 2006-03-27 | 2007-03-12 | 삼성전자주식회사 | 절연막의 열화를 완화시키는 구조의 셀스트링을 가지는불휘발성 반도체 메모리 장치 |
KR100729365B1 (ko) * | 2006-05-19 | 2007-06-15 | 삼성전자주식회사 | 더미 스트링으로 인한 읽기 페일을 방지할 수 있는 플래시메모리 장치 |
KR100753156B1 (ko) * | 2006-09-13 | 2007-08-30 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 메모리 셀 어레이 |
EP1901308A1 (en) * | 2006-09-15 | 2008-03-19 | STMicroelectronics S.r.l. | Improved nand flash memory with reduced programming disturbance |
JP4960050B2 (ja) * | 2006-09-19 | 2012-06-27 | 株式会社東芝 | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置のデータ書き込み方法 |
JP2008140488A (ja) * | 2006-12-04 | 2008-06-19 | Toshiba Corp | 半導体記憶装置 |
JP2008146771A (ja) * | 2006-12-12 | 2008-06-26 | Toshiba Corp | 半導体記憶装置 |
KR100897603B1 (ko) * | 2007-06-20 | 2009-05-14 | 삼성전자주식회사 | 반도체 메모리 장치 |
JP2009026369A (ja) * | 2007-07-18 | 2009-02-05 | Toshiba Corp | 半導体記憶装置 |
-
2007
- 2007-06-20 KR KR1020070060483A patent/KR100897603B1/ko active IP Right Grant
-
2008
- 2008-06-19 US US12/142,460 patent/US7755944B2/en active Active
-
2010
- 2010-06-25 US US12/823,726 patent/US8027199B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9047952B2 (en) | 2010-10-05 | 2015-06-02 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods forming the same |
US9754957B2 (en) | 2010-10-05 | 2017-09-05 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods forming the same |
US10483278B2 (en) | 2010-10-05 | 2019-11-19 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods forming the same |
CN111292789A (zh) * | 2018-12-06 | 2020-06-16 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
CN111292789B (zh) * | 2018-12-06 | 2023-09-26 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
US8027199B2 (en) | 2011-09-27 |
US20100265769A1 (en) | 2010-10-21 |
US20080316825A1 (en) | 2008-12-25 |
US7755944B2 (en) | 2010-07-13 |
KR100897603B1 (ko) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100897603B1 (ko) | 반도체 메모리 장치 | |
JP4503809B2 (ja) | 半導体記憶装置 | |
US8520440B2 (en) | Semiconductor memory device and method of operating the same | |
KR100909627B1 (ko) | 플래시 메모리소자 | |
US7652926B2 (en) | Nonvolatile semiconductor memory device including a cell string with dummy cells | |
KR100704025B1 (ko) | 셀스트링에 배치되는 더미셀을 가지는 불휘발성 반도체메모리 장치 | |
KR100661953B1 (ko) | 불휘발성 반도체 기억 장치 및 그 구동 방법 | |
US8045380B2 (en) | Flash memory device and program method of flash memory device using different voltages | |
US7512002B2 (en) | Non-volatile memory device and programming, reading and erasing methods thereof | |
US7898889B2 (en) | Nonvolatile semiconductor memory device | |
JP2013080535A (ja) | 半導体記憶装置 | |
KR101098695B1 (ko) | 비휘발성 반도체 메모리 | |
US9330762B2 (en) | Semiconductor memory device | |
KR20140141044A (ko) | 비휘발성 메모리 장치 | |
JP5143443B2 (ja) | 不揮発性メモリ装置及びその動作方法 | |
JP5792878B2 (ja) | 半導体記憶装置 | |
JP2024035989A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 11 |