KR20080100143A - 고체 촬상 장치 및 촬상 장치 - Google Patents

고체 촬상 장치 및 촬상 장치 Download PDF

Info

Publication number
KR20080100143A
KR20080100143A KR1020080043456A KR20080043456A KR20080100143A KR 20080100143 A KR20080100143 A KR 20080100143A KR 1020080043456 A KR1020080043456 A KR 1020080043456A KR 20080043456 A KR20080043456 A KR 20080043456A KR 20080100143 A KR20080100143 A KR 20080100143A
Authority
KR
South Korea
Prior art keywords
unit
signal
pixel
level
count
Prior art date
Application number
KR1020080043456A
Other languages
English (en)
Other versions
KR101433118B1 (ko
Inventor
노리야 마에다
히데오 나카야마
겐이치 오쿠무라
노조무 다카토리
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080100143A publication Critical patent/KR20080100143A/ko
Application granted granted Critical
Publication of KR101433118B1 publication Critical patent/KR101433118B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/75—Circuitry for compensating brightness variation in the scene by influencing optical camera components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은, 흑화(黑化) 현상의 판정 시에, 화소 리셋에 의한 화소 신호 전압의 불균일의 영향을 완화할 수 있도록 할 수 있는 고체 촬상 장치 및 촬상 장치에 관한 것이다. 화소 신호 전압 Vx의 D상 레벨과 참조 신호 SLP_SUN의 판정 레벨 V_det과의 비교에 의해 고광량 촬상 조건인지 여부를 판정한다. 참조 신호 SLP_SUN이 초기값 레벨 V_ini에 있을 때 비교부의 입출력 사이를 쇼트하여 초기값 레벨 V_ini와 화소 리셋 시의 화소 신호 전압을 정렬하는 초기화 동작에 의해, 판정 레벨 V_det가, 화소 리셋에 의한 화소 신호 전압의 불균일의 영향을 받지 않도록 한다. 고광량 촬상 조건인 것으로 판정되었을 때는, 출력 데이터가 고광량 촬상 조건에 기인하는 폐해가 억제된 것으로 되도록, 데이터의 보정을 행한다.
고체 촬상 장치, 촬상 장치, 화소 신호, 참조 신호,

Description

고체 촬상 장치 및 촬상 장치{SOLID-STATE IMAGING DEVICE AND IMAGING APPARATUS}
본 발명은, 고체 촬상 장치 및 촬상 장치에 관한 것이다. 보다 상세하게는, 예를 들면, 광이나 방사선 등의 외부로부터 입력되는 전자파에 대하여 감응성을 가지는 복수개의 단위 구성 요소가 배열되어 이루어지고, 단위 구성 요소에 의해 전기 신호로 변환된 물리량 분포를, 어드레스 제어에 의해 선택하여 전기 신호로서 판독 가능한, 물리량 분포 검지의 반도체 장치의 일례인 고체 촬상 장치와, 이 고체 촬상 장치와 마찬가지의 구조를 구비한 촬상 장치에 관한 것이다.
최근에는, 고체 촬상 장치의 일례로서, CCD(Charge Coupled Device) 이미지 센서가 가지는 각종의 문제를 극복할 수 있는 MOS(Metal Oxide Semiconductor)나 CMOS(Complementary Metal-oxide Semiconductor)형의 이미지 센서가 주목을 받고 있다.
고체 촬상 장치는, 최근, 휴대 전화기 등의 각종 휴대 단말기에 탑재되는 촬상 장치나, 디지털 스틸 카메라 또는 디지털 비디오 카메라 등의 촬상 장치의 화상 입력 장치(촬상 디바이스)로서 널리 사용되고 있다.
예를 들면, CMOS 이미지 센서는, 화소마다 플로팅 디퓨전 앰프 등에 의한 증폭 회로를 가지고 있고, 화소 신호의 판독에 있어서는, 어드레스 제어의 일례로서, 화소 어레이부 중 어떤 1행을 선택하고, 그 1행분을 동시에 액세스하여 행단위로, 즉 1행분의 모든 화소에 대하여 동시 병렬적으로, 화소 신호를 화소 어레이부로부터 판독하는, 이른바 열병렬 출력형 또는 컬럼형의 방식이 많이 사용되고 있다.
그런데, 고체 촬상 장치에서는, 전하 생성부(광전 변환 수단)에서 취득된 신호 전하량에 따른 화소 신호에 포함되는 노이즈 성분을 제거하기 위해, 화소 신호 전압에 있어서의 노이즈 레벨(리셋 레벨)과 신호 레벨 사이에서 차분(差分) 처리를 행하는 경우가 있다. 이로써, 노이즈 성분인 리셋 신호가 제거된 노이즈 성분이 없는 신호 성분을 추출할 수 있다.
그런데, 어느 촬상 조건 하에 있어서는, 이와 같은 차분 처리를 행하는 것에 의한 폐해가 생기는 것이 판명되었다. 구체적으로는, 피사체 중에 태양이나 라이트 등의 고휘도 물체가 있는 등의 포화 레벨의 광량보다 더 강한 고광량의 촬상 조건 하에서는, 매우 강한 광이 전하 생성부에 입사되었을 때, 화소 신호 전압의 리셋 레벨 Srst가 시간의 경과와 함께 변화(예를 들면, 저하)하는 현상이 생겨 버린다(변화분을 ΔV라고 한다). 전하 생성부(광전 변환 수단)에서 취득된 신호 전하량에 따른 신호 성분은, 리셋 펄스의 인가 정지 직후의 본래의 리셋 레벨 Srst로부터 ΔV 만큼 저하된 레벨로 중첩된다. 그 결과, 신호 레벨 Ssig는, 강한 광이 조사되어 있음에도 불구하고 저하되어 버린다. 피사체 중의 고휘도 물체의 부분이 검은 화상으로 되어, 화질이 악화된다.
이것은, 강한 광이 전하 생성부에 입사되어 신호 레벨 Ssig가 포화 레벨에 이르면 이 이상으로는 안되고 일정 레벨이 출력되는 한편, 보다 강한 광이 전하 생성부에 입사되어 리셋 레벨 Srst가 저하되게 되면, 신호 레벨 Ssig가 포화 레벨로 일정하게 리셋 레벨 Srst가 저하되는 것에 의해, 실질적으로, 신호 레벨 Ssig와 리셋 레벨 Srst와의 차분 "Ssig－Srst"에 의해 표현되는 신호 레벨 Ssig가 작아져 버리는 것이 원인인 것으로 생각된다. 강한 광이 전하 생성부에 입사되고 있음에도 불구하고 차분 "Ssig－Srst"가 작아지므로, 매우 밝음에도 불구하고 검게 보이는 흑화(黑化;blackening) 현상(검게 가라앉는(darkening) 현상이라고도 함)이 생긴다.
이와 같은 흑화 현상을 회피하기 위해, 신호 레벨이 포화하는 영역에 있는지, 리셋 레벨이 변화하는 영역에 있는지 등, 화소 신호 전압이 흑화 현상이 생겼을 때의 상태에 있는지 여부를 판정하고, 흑화 현상이 검지되었을 때는, 흑화 현상이 발생하고 있는 상태의 정보가 후단 회로에 전달되지 않도록 하는 구조가 고려되어 있다(예를 들면, 하기 특허 문헌 1, 특허 문헌 2 참조).
[특허 문헌 1] 일본국 특개 2004-248304호 공보
[특허 문헌 2] 일본국 특개 2007-036916호 공보
그러나, 흑화 현상의 판정 시에, 화소 신호 전압의 리셋 레벨이나 신호 레벨과 판정 레벨을 단순하게 비교한 것에서는, 화소 리셋 시의 화소 신호 전압의 화소마다의 불균일 때문에, 흑화 현상의 검지 불균일이 생기는 것을 알았다.
본 발명은, 상기 사정을 감안하여 이루어진 것이며, 흑화 현상의 판정 시에, 화소 리셋 시의 화소 신호 전압의 화소마다의 불균일의 영향을 완화할 수 있는 구조를 제공하는 것을 목적으로 한다.
본 발명에 관한 고체 촬상 장치나 촬상 장치의 일실시예는, 전하 생성부 및 상기 전하 생성부에서 생성된 전하에 따른 처리 대상 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 복수개 배치되어 이루어지는 화소 어레이부와, 포화 레벨을 부여하는 광량보다 강한 고광량의 정보가 전하 생성부에 입사된 고광량 촬상 조건인지 여부를 판정하는 촬상 조건 판정부와, 촬상 조건 판정부가 고광량 촬상 조건인 것으로 판정한 것을 조건으로 하여, 단위 화소로부터 출력된 처리 대상 신호에 따른 출력 신호가, 고광량 촬상 조건에 기인하는 폐해가 억제된 것으로 되도록, 출력 신호의 보정을 행하도록 제어하는 제어부를 구비한다.
여기서, 촬상 조건 판정부는, 고광량 촬상 조건인지 여부를 판정하기 위한 판정 레벨과 단위 화소로부터 출력된 처리 대상 신호를 비교함으로써, 고광량 촬상 조건인지 여부를 판정한다.
또한, 판정 레벨은, 화소 리셋에 의한 화소 신호 전압이 단위 화소마다 불균일해도, 그 영향을 완화할 수 있도록, 단위 화소의 각각에 적합한 레벨로 설정한다. 단위 화소마다 적정한 판정 레벨로 하려면, 화소 리셋 시의 화소 신호 전압에 따라 판정 레벨을 조정하는 것이 좋고, 일례로서는, 초기값 레벨과 판정 레벨을 시계열(時系列)로 가지는 참조 신호의 초기값 레벨과 화소 리셋 시의 화소 신호 전압을 정렬하는 것을 고려할 수 있다.
어떻게 하여, 단위 화소마다 적정 레벨로 설정할 것인가는, 회로 구성에도 의 존 한다. 예를 들면, 초기값 레벨과 판정 레벨을 시계열로 가지는 참조 신호와 화소 신호 전압을 비교하는 비교부를, 참조 신호가 초기값 레벨에 있을 때 입출력 사이를 쇼트하여 초기화하는 구성을 취할 수 있다. 이 때는, 비교부에 입력되는 각 신호는 용량 결합으로 한다.
고체 촬상 장치는 원칩(one chip)으로서 형성된 형태라도 되고, 촬상부와 신호 처리부 또는 광학계가 모아져 패키징된, 촬상 기능을 가지는 모듈형의 형태라도 된다. 고체 촬상 장치만이 아니고, 촬상 장치에도 적용할 수 있다. 이 경우, 촬상 장치로서, 고체 촬상 장치와 마찬가지의 효과를 얻을 수 있다. 여기서, 촬상 장치는, 예를 들면, 카메라나 촬상 기능을 가지는 휴대 기기를 나타낸다. 또 「촬상」은, 통상의 카메라 촬영시의 상(像)의 캡쳐링(capturing)뿐아니라, 광의(廣義)의 의미로서 지문 검출 등도 포함하는 것이다.
본 발명의 일실시예에 따르면, 고광량 촬상 조건인지 여부를 판정하여, 고광 량 촬상 조건일 때는, 고광량 촬상 조건에 기인하는 폐해가 억제된 것으로 되도록 출력 신호의 보정을 행하는 구조로 하는 경우에, 고광량 촬상 조건인지 여부를 판정하기 위한 판정 레벨을, 단위 화소의 각각에 적합한 판정 레벨로 설정하도록 했다. 이로써, 화소 리셋에 의한 화소 신호 전압이 단위 화소마다 불균일해도, 고광량 촬상 조건인지 여부의 판정 결과는, 그 불균일의 영향을 쉽게 받지 않게 된다.
이하, 도면을 참조하여 본 발명의 실시예에 대하여 상세하게 설명한다. 그리고, 이하에 있어서는, X－Y 어드레스형의 고체 촬상 장치의 일례인, CMOS 고체 촬상 장치를 디바이스로서 사용한 경우를 예로 설명한다. 또, CMOS 고체 촬상 장치는, 모든 화소가 NMOS로 이루어지는 것으로 하여 설명한다.
단, 이것은 일례로서, 대상이 되는 디바이스는 MOS형의 고체 촬상 장치에 한정되지 않는다. 광이나 방사선 등의 외부로부터 입력되는 전자파에 대하여 감응성을 가지는 단위 구성 요소를 라인형 또는 매트릭스형으로 복수개 배열하여 이루어지는 물리량 분포 검지용의 반도체 장치 모두에, 후술하는 모든 실시예를 동일하게 적용할 수 있다.
＜고체 촬상 장치의 전체 개요: 제1 실시예＞
도 1은, 본 발명에 관한 고체 촬상 장치의 일실시예인 CMOS 고체 촬상 장치(CMOS 이미지 센서)의 개략 구성도의 제1 실시예를 나타낸 도면이다.
고체 촬상 장치(1)는, 입사광량에 따른 신호를 출력하는 수광 소자(전하 생성부의 일례)를 포함하는 복수개의 화소가 행 및 열로 배열된(즉, 2차원 매트릭스 형의) 화소부를 가지고, 각 화소로부터의 신호 출력이 전압 신호로서, CDS(Correlated Double Sampling； 상관(相關) 2중 샘플링) 처리 기능부나 디지털 변환부(ADC；Analog Digital Converter) 등이 열병렬로 설치되어 있는 열병렬 출력형의 것이다.
AD 변환 방식으로서는, 회로 규모나 처리 속도(고속화)나 분해능 등의 관점으로부터 다양한 방식이 고려되어 있지만, 일례로서, 아날로그의 단위 신호와 디지털 데이터로 변환하기 위한 점차 값이 변화하는, 이른바 램프형의 참조 신호 SLP_ADC와 비교하는 동시에, 이 비교 처리에 따른 카운트 동작 유효 기간에 카운트 처리를 행함으로써 얻어지는 카운트값에 따라 단위 신호의 디지털 데이터를 취득하는, 이른바 슬로프 적분형 또는 램프 신호 비교형(이하 본 명세서에 있어서는 참조 신호 비교형이라고 함)이라는 AD 변환 방식을 취한다. 참조 신호 SLP_ADC는, 전체적으로 어떤 경사를 가지고 선형으로 변화하는 파형을 가지는 것이면 되고, 그 변화가 스무스한 슬로프(slope)형을 이루는 것이라도 되고, 계단형으로 차례로 변화하는 것이라도 된다. 참조 신호 비교형 AD 변환 방식과 전술한 열병렬 출력형을 조합함으로써, 화소로부터의 아날로그 출력을 열병렬로 저대역에서 AD 변환을 행할 수 있어 고화질과 고속이 양립하는 이미지 센서에 적합하다고 할 수 있다.
복수개의 각 기능부는, 디바이스를 평면에서 보았을 때, 모두 화소 어레이부(10)에 대하여 열방향의 한쪽의 끝주위 측(도면의 아래쪽에 배치되어 있는 출력 측)에만 배치되어 있는 형태의 것이라도 되고, 화소 어레이부(10)에 대하여 열방향의 한쪽의 끝주위 측(도면의 아래쪽에 배치되어 있는 출력 측)과 그 반대측인 다른 쪽의 끝주위 측(도면의 위쪽)에 나누어 배치되어 있는 형태의 것이라도 된다. 후자의 경우, 행방향의 판독 주사(수평 주사)를 행하는 수평 주사부도, 각 끝 주위 측으로 나누어 배치하여, 각각이 독립적으로 동작할 수 있도록 구성하는 것이 바람직하다.
예를 들면, 열병렬로 CDS 처리 기능부나 디지털 변환부가 설치되어 있는 전형적인 예로서는, 촬상부의 출력 측에 설치한 컬럼 영역 부분에, CDS 처리 기능부나 그 외의 아날로그 신호 처리부나 디지털 변환부를 수직열마다 설치하고, 차례로 출력 측으로 판독하는, 수직열과 CDS 처리 기능부나 디지털 변환부 등이 1 대 1로 접속되는 컬럼형의 것이다. 또, 컬럼형(열병렬형)에 한정되지 않고, 인접하는 복수개(예를 들면, 2개분)의 수직 신호선(19)(수직열)에 대하여 1개의 CDS 처리 기능부나 디지털 변환부를 할당하는 형태나, N개마다(N은 플러스의 정수(整數)；사이에 N－1개를 배치함)의 N개분의 수직 신호선(19)(수직열)에 대하여 1개의 CDS 처리 기능부나 디지털 변환부를 할당하는 형태 등을 채용할 수도 있다.
컬럼형을 제외하는 것은, 어느 쪽의 형태도, 복수개의 수직 신호선(19)(수직열)이 1개의 CDS 처리 기능부나 디지털 변환부를 공통으로 사용하는 구성이 되므로, 화소 어레이부(10) 측으로부터 공급되는 복수개 열분의 화소 신호를 1개의 CDS 처리 기능부나 디지털 변환부에 공급하는 전환 회로(스위치)를 설치한다. 그리고, 후단의 처리에 의해서는, 출력 신호를 유지하는 메모리를 설치하는 등의 대처가 별도로 필요해진다.
어느 쪽으로 해도, 복수개의 수직 신호선(19)(수직열)에 대하여 1개의 CDS 처리 기능부나 디지털 변환부를 할당하는 형태 등을 채용하는 것에 의해, 각 화소 신호의 신호 처리를 화소열 단위로 판독한 후에 행함으로써, 동일한 신호 처리를 각 단위 화소 내에서 행하는 것에 비해, 각 단위 화소 내의 구성을 간소화하고, 이미지 센서의 다(多)화소화, 소형화, 저비용화 등에 대응할 수 있다.
또, 열병렬로 배치된 복수개의 신호 처리부에 의해 1행분의 화소 신호를 동시 병행 처리할 수 있으므로, 출력 회로 측이나 디바이스의 외부에서 1개의 CDS 처리 기능부나 디지털 변환부에 의해 처리를 행하는 경우에 비해, 신호 처리부를 저속으로 동작시킬 수 있어 소비 전력이나 대역 성능이나 노이즈 등의 면에서 유리하다. 역으로 말하면, 소비 전력이나 대역 성능 등을 동일하게 하는 경우, 센서 전체의 고속 동작이 가능해진다.
그리고, 컬럼형 구성의 경우, 저속으로 동작시키는 것이 가능하므로 소비 전력이나 대역 성능이나 노이즈 등의 면에서 유리한 동시에 전환 회로(스위치)가 불필요한 이점도 있다. 이하의 실시예에서는, 특히 문제가 되지 않는 한, 이 컬럼형으로 설명한다.
도 1에 나타낸 바와 같이, 본 실시예의 고체 촬상 장치(1)는, 복수개의 단위 화소(3)가 행 및 열로 배열된 화소부나 촬상부 등의 화소 어레이부(10)와, 화소 어레이부(10)의 외측에 설치된 구동 제어부(7)와, 화소 어레이부(10)의 단위 화소(3)에 화소 신호 판독용의 동작 전류(판독 전류)를 공급하는 판독 전류 제어부(24)와, 수직열마다 배치된 컬럼 AD 회로(250)를 가지는 컬럼 처리부(26)와, 컬럼 처리부(26)에 AD 변환용의 참조 신호 SLP_ADC를 공급하는 참조 신호 생성부(27)와, 출 력 회로(28)를 구비하고 있다. 이들 각 기능부는, 동일한 반도체 기판 상에 설치되어 있다.
또, 본 실시예의 고체 촬상 장치(1)의 특징점으로서 컬럼 처리부(26)는, 수직열마다 배치된 흑화 검출부(400)와, 각 수직열의 흑화 검출부(400)에 흑화 레벨 판정용의 참조 신호 SLP_SUN을 공통으로 공급하는 참조 신호 생성부(460)를 구비하고 있다. 이들 각 기능부도, 화소 어레이부(10)와 동일한 반도체 기판 상에 설치되어 있다.
흑화 검출부(400)는, 참조 신호 생성부(460)에 의해 설정된 참조 신호 SLP_SUN을 흑화 현상의 판정 조건으로 하여 자체열의 수직 신호선(19) 상의 화소 신호 전압 Vx(상세하게는 리셋 레벨 Srst 또는 신호 레벨 Ssig)가, 포화 레벨을 부여하는 광량보다 강한 고광량 정보가 광전 변환 소자에 입사된 고광량 촬상 조건인지 여부를 판정하는 촬상 조건 판정부의 일례이다.
그리고, 필요에 따라 출력 회로(28)의 전단에, 디지털 연산부(29)를 설치해도 된다. 여기서, 「필요에 따라」란, 컬럼 AD 회로(250)가 아니고 컬럼 AD 회로(250)의 후단에 의해 리셋 성분과 신호 성분 사이의 차분 처리를 행하는 경우나, 흑화 검출부(400)에 의한 흑화 현상 검출시에 화소 데이터의 보정을 행하는 경우나, 컬럼 AD 회로(250)에 있어서 복수 행에 관한 복수개 화소의 적화(積和) 연산 처리를 행하는 경우를 의미한다.
참조 신호 비교형 AD 변환 방식을 채용하는 경우에, 아이디어로서는, 참조 신호 생성부(27)도 열병렬로(화소열마다) 설치하는 것도 고려된다. 예를 들면, 각 화소열에 비교기와 참조 신호 발생기를 설치하고, 자체열의 비교기의 비교 결과를 기초로, 순서대로, 참조 신호의 값을 대응하는 열의 참조 신호 발생기로 변화시켜 가는 구성을 채용하는 경우이다. 그러나, 이것으로는 회로 규모나 소비 전력이 증가한다. 그래서, 본 실시예에서는, 참조 신호 생성부(27)를 전체 열 공통으로 사용하는 구성을 채용하여, 참조 신호 생성부(27)로부터 발생되는 참조 신호 SLP_ADC를 각 화소열의 컬럼 AD 회로(250)가 공통으로 사용하는 구성으로 한다.
본 실시예의 컬럼 AD 회로(250)는, 화소 신호 So(화소 신호 전압 Vx)의 기준 레벨인 화소 리셋 직후의 신호 레벨(노이즈 레벨 또는 리셋 레벨 Srst라고 함)과 (수광 광량에 따른)신호 레벨 Ssig를 독립적으로 디지털 데이터로 변환하는 AD 변환부의 기능을 구비하고 있다.
또, 회로 구성을 연구함으로써, 리셋 레벨 Srst의 AD 변환 결과와 신호 레벨 Ssig의 AD 변환 결과 사이에서 차분 처리를 실행함으로써, 리셋 레벨 Srst와 신호 레벨 Ssig의 차이로 나타내는 신호 성분 Vsig의 디지털 데이터 Dsig를 취득하는 차분 처리부의 기능을 갖게 할 수도 있다. 즉, 컬럼 AD 회로(250)는, AD 변환 기능뿐아니고, 수직 신호선(19)을 통하여 입력된 전압 모드의 화소 신호에 대하여, 리셋 레벨 Srst와 신호 레벨 Ssig의 차분을 취하는 처리(이른바 CDS 처리와 등가(等價))를 행할 수 있다. 이로써, 고정 패턴 노이즈(FPN；Fixed Pattern Noise)나 리셋 노이즈라는 노이즈 신호 성분을 없앨 수가 있다.
구동 제어부(7)는, 화소 어레이부(10)의 신호를 차례로 판독하기 위한 제어 회로 기능을 구비하고 있다. 예를 들면, 구동 제어부(7)로서는, 열 어드레스나 열 주사를 제어하는 수평 어드레스 설정부(12a) 및 수평 구동부(12b)를 가지는 수평 주사부(열주사 회로)(12)와, 행 어드레스나 주사를 제어하는 수직 어드레스 설정부(14a) 및 수직 구동부(14b)를 가지는 수직 주사부(행주사 회로)(14)와, 내부 클록을 생성하는 등의 기능을 가지는 통신·타이밍 제어부(20)를 구비하고 있다.
도면 중, 통신·타이밍 제어부(20)의 근방에 점선으로 나타낸 바와 같이, 고속 클록 생성부의 일례로서, 입력된 클록 주파수보다 고속의 클록 주파수의 펄스를 생성하는 클록 변환부(23)를 설치하도록 해도 된다. 통신·타이밍 제어부(20)는, 단자(5a)를 통하여 입력되는 입력 클록(마스터 클록) CLK0나 클록 변환부(23)에서 생성된 고속 클록에 따라 내부 클록을 생성한다.
클록 변환부(23)에서 생성된 고속 클록에 의해 형성된 신호를 사용함으로써, AD 변환 처리 등을 고속으로 동작시키는 것이 가능하게 된다. 또, 고속 클록을 사용하여, 고속의 계산을 필요로 하는 모션 추출이나 압축 처리를 행할 수 있다. 또, 컬럼 처리부(26)로부터 출력되는 패럴렐 데이터를 시리얼 데이터화하여 디바이스 외부로 영상 데이터 D1를 출력할 수도 있다. 이렇게 함으로써, AD 변환된 디지털 데이터의 비트분보다 적은 단자로 고속 동작 출력하는 구성을 채용할 수 있다.
클록 변환부(23)는, 입력된 클록 주파수보다 고속의 클록 주파수의 펄스를 생성하는 체배(遞倍) 회로(a multiplying circuit)를 내장하고 있다. 이 클록 변환부(23)는, 통신·타이밍 제어부(20)로부터 저속 클록 CLK2를 수취하고, 그것을 베이스로 하여 2배 이상 높은 주파수의 클록을 생성한다. 클록 변환부(23)의 체배 회로로서는, k1을 저속 클록 CLK2의 주파수의 배수로 했을 때 k1 체배 회로를 설치하 면 되므로, 주지의 다양한 회로를 이용할 수 있다.
도 1에서는, 간단히 하기 위해 행 및 열의 일부를 생략하여 나타내고 있지만, 현실적으로는, 각 화소행이나 각 화소열에는, 수십으로부터 수천 단위 화소(3)가 배치된다. 이 단위 화소(3)는, 전형적으로는, 검지부의 일례인 수광 소자(전하 생성부)로서의 포토 다이오드와, 증폭용의 반도체 소자(예를 들면, 트랜지스터)를 가지는 화소 내 앰프(화소 신호 생성부의 일례)로 구성된다.
고체 촬상 장치(1)는, 색분해(색분리) 필터를 사용함으로써, 화소 어레이부(10)를 컬러 촬상 대응으로 할 수 있다. 즉, 화소 어레이부(10)에 있어서의 각 전하 생성부(포토 다이오드 등)의 전자파(본 예에서는 광)가 입사되는 수광면에, 컬러 화상을 촬상하기 위한 복수 색의 색필터의 조합으로 이루어지는 색분해 필터의 어느 쪽의 색필터를, 예를 들면, 이른바 베이어(Bayer) 배열 등으로 하여 설치함으로써, 컬러 화상 촬상에 대응하게 한다.
단위 화소(3)는, 행 선택을 위한 행 제어선(15)을 통하여 수직 주사부(14)와, 또 수직 신호선(19)을 통하여 컬럼 AD 회로(250)가 수직열마다 설치되어 있는 컬럼 처리부(26)와 각각 접속되어 있다. 여기서, 행 제어선(15)은 수직 주사부(14)로부터 화소에 들어가는 배선 전반을 나타낸다.
수평 주사부(12)나 수직 주사부(14) 등의 구동 제어부(7)의 각 요소는, 화소 어레이부(10)와 함께, 반도체 집적회로 제조 기술과 마찬가지의 기술을 이용하여 단결정 실리콘 등의 반도체 영역에 일체적으로 형성된 이른바 1칩 구성(component)(동일한 반도체 기판 상에 설치되어 있는 것)으로서 반도체 시스템의 일례인 CMOS 이미지 센서로서, 본 실시예의 고체 촬상 장치(1)의 일부를 이루도록 구성된다.
고체 촬상 장치(1)는, 이와 같이 각 부(部)가 반도체 영역에 일체적으로 형성된 1칩으로서 형성된 형태라도 되고, 도시하지 않지만, 화소 어레이부(10), 구동 제어부(7), 컬럼 처리부(26) 등의 각종의 신호 처리부 외에, 촬영 렌즈, 광학 로우 패스 필터, 또는 적외광 컷필터 등의 광학계도 포함하는 상태로, 이들을 모아서 패키징한 촬상 기능을 가지는 모듈형의 형태라도 된다.
수평 주사부(12)나 수직 주사부(14)는, 예를 들면, 디코더를 포함하여 구성되며, 통신·타이밍 제어부(20)로부터 부여되는 제어 신호 CN1, CN2에 응답하여 시프트 동작(주사(走査))을 개시하도록 되어 있다. 그러므로, 예를 들면, 행 제어선(15)에는, 단위 화소(3)를 구동시키기 위한 각종의 펄스 신호(예를 들면, 초기화 제어 전위를 규정하는 화소 리셋 펄스 RST, 전송 제어 전위를 규정하는 전송 펄스 TRG, 수직 선택 펄스 VSEL 등)가 포함된다.
통신·타이밍 제어부(20)는, 도시하지 않지만, 각 부의 동작에 필요한 클록이나 소정 타이밍의 펄스 신호를 공급하는 타이밍 제네레이터 TG(판독 어드레스 제어 장치의 일례)의 기능 블록과, 단자(5a)를 통하여 외부의 주제어부로부터 공급되는 마스터 클록 CLK0를 수취하고, 또 단자(5b)를 통하여 외부의 주제어부로부터 공급되는 동작 모드 등을 지령하는 데이터를 수취하고, 또한 고체 촬상 장치(1)의 정보를 포함하는 데이터를 외부의 주제어부에 출력하는 통신 인터페이스의 기능 블록을 구비한다.
통신·타이밍 제어부(20)는, 예를 들면, 수평 어드레스 신호를 수평 어드레스 설정부(12a)에, 또 수직 어드레스 신호를 수직 어드레스 설정부(14a)에 출력하고, 각 어드레스 설정부(12a, 14a)는, 그것을 받아 대응하는 행 또는 열을 선택한다.
이 때, 단위 화소(3)를 2차원 매트릭스형으로 배치하고 있으므로, 화소 신호 생성부(5)에 의해 생성되어 수직 신호선(19)을 통하여 열방향으로 출력되는 아날로그의 화소 신호를 행단위로(열병렬로) 액세스하여 입력하는 (수직)스캔 읽기를 행하고, 이 후에, 수직열의 배열 방향인 행방향으로 액세스하여 화소 신호(본 예에서는 디지털화된 화소 데이터)를 출력 측으로 판독하는 (수평)스캔 읽기를 행하도록 함으로써, 화소 신호나 화소 데이터의 판독의 고속화를 도모하는 것이 바람직하다. 물론, 스캔 읽기에 한정되지 않고, 판독하려는 단위 화소(3)를 직접 어드레스 지정함으로써, 필요한 단위 화소(3)의 정보만을 판독하는 랜덤 액세스도 가능하다.
통신·타이밍 제어부(20)에서는, 단자(5a)를 통하여 입력되는 입력 클록(마스터 클록) CLK0와 같은 주파수의 클록 CLK1나, 그것을 2분주(分周)한 클록이나 더 분주한 저속의 클록을 디바이스 내의 각 부, 예를 들면, 수평 주사부(12), 수직 주사부(14), 컬럼 처리부(26) 등에 공급한다. 이하, 2분주한 클록이나 그 이하의 주파수의 클록 전반(全般)을 모아, 저속 클록 CLK2라고도 한다.
수직 주사부(14)는, 화소 어레이부(10)의 행을 선택하고, 그 행에 필요한 펄스를 공급하는 것이다. 예를 들면, 수직 방향의 판독행을 규정하는 (화소 어레이부(10)의 행을 선택하는) 수직 어드레스 설정부(14a)와, 수직 어드레스 설정 부(14a)에 의해 규정된 판독 어드레스 상(행방향)의 단위 화소(3)에 대한 행 제어선(15)에 펄스를 공급하여 구동하는 수직 구동부(14b)를 가진다. 그리고, 수직 어드레스 설정부(14a)는, 신호를 판독하는 행(판독행: 선택행이나 신호 출력행이라고도 함) 외에, 전자 셔터용의 행 등도 선택한다.
수평 주사부(12)는, 저속 클록 CLK2에 동기하여 컬럼 처리부(26)의 컬럼 AD 회로(250)를 차례대로 선택하고, 그 신호를 수평 신호선(수평 출력선)(18)으로 안내하는 것이다. 예를 들면, 수평 방향의 판독열을 규정하는(컬럼 처리부(26) 내의 각각의 컬럼 AD 회로(250)를 선택하는) 수평 어드레스 설정부(12a)와, 수평 어드레스 설정부(12a)에 의해 규정된 판독 어드레스에 따라 컬럼 처리부(26)의 각 신호를 수평 신호선(18)에 안내하는 수평 구동부(12b)를 가진다.
수평 신호선(18)은, 예를 들면, 컬럼 AD 회로(250)가 취급하는 비트수 n(n은 플러스의 정수(整數))분 또는 그 2배, 예를 들면, 10(=n)비트라면, 그 비트수분에 대응하여 10개 또는 20개 배치된다. 상세하게는, 컬럼 AD 회로(250)에 의해 리셋 성분과 신호 성분 사이의 차분 처리를 행하는 경우에는 컬럼 AD 회로(250)가 취급하는 비트수 n로 한다. 한편, 컬럼 AD 회로(250)의 후단(예를 들면, 디지털 연산부(29))에 의해 리셋 성분과 신호 성분 사이의 차분 처리를 행하는 경우에는 리셋 성분의 AD 변환 결과의 전달용으로 n개, 신호 성분의 AD 변환 결과의 전달용으로 n개의 합계 2n개 사용된다.
이와 같은 구성의 고체 촬상 장치(1)에 있어서, 단위 화소(3)로부터 출력된 화소 신호는, 수직열마다, 수직 신호선(19)을 통하여, 컬럼 처리부(26)의 컬럼 AD 회로(250)에 공급된다. 컬럼 처리부(26)의 각 컬럼 AD 회로(250)는, 대응하는 열의 단위 화소(3)의 아날로그 신호 So를 받아, 그 아날로그 신호 So를 처리한다. 예를 들면, 각 컬럼 AD 회로(250)는, 아날로그 신호 So를, 저속 클록 CLK2를 사용하여, 10비트의 디지털 데이터로 변환하는 ADC(Analog Digital Converter) 회로를 가진다.
컬럼 처리부(26)에 있어서의 AD 변환 처리로서는, 행단위로 병렬로 유지된 아날로그 신호 So를, 열마다 설치된 컬럼 AD 회로(250)를 사용하여, 행마다 병렬로 AD 변환하는 방법을 채용한다. 이 때는, 참조 신호 비교형 AD 변환의 방법을 이용한다. 이 방법은, 간단한 구성으로 AD 변환기가 실현될 수 있으므로, 병렬로 설치해도 회로 규모가 크게 되지 않는다는 특징을 가지고 있다.
참조 신호 비교형의 AD 변환에 있어서는, 변환 개시(비교 처리의 개시)로부터 변환 종료(비교 처리의 종료)까지의 시간에 따라 카운트 동작 유효 기간(그 기간을 나타내는 신호를 카운트 이네이블 신호 EN이라고 함)을 결정하고, 카운트 이네이블 신호 EN에 따라 아날로그의 처리 대상 신호를 디지털 데이터로 변환한다.
카운트 동작 유효 기간으로서는, 컬럼 AD 회로(250)에 의해 리셋 성분과 신호 성분 사이의 차분 처리를 행하는 경우에는, 예를 들면, 일반적으로는, 2회에 이르는 각 회의 처리시에 어느 쪽도, 카운트 개시를 참조 신호 SLP_ADC의 변화 개시 시점으로 하고 카운트 종료를 참조 신호 SLP_ADC와 처리 대상 신호 전압이 일치하는 시점으로 하는 제1 처리예를 채용할 수 있게 된다. 이 경우, 1화소의 신호 성분 Vsig의 디지털 데이터 Dsig를 취득하기 위한 2회에 이르는 카운트 처리에 있어서, 카운터부(254)를, 다운 카운트 동작과 업 카운트 동작을 전환하여 동작시킨다.
또는, 컬럼 AD 회로(250)에 의해 리셋 성분과 신호 성분 사이의 차분 처리를 행하는 경우에, 2회에 이르는 각 회의 처리의 어느 한쪽은, 카운트 개시를 참조 신호 SLP_ADC의 변화 개시 시점으로 하고 카운트 종료를 참조 신호 SLP_ADC와 처리 대상 신호 전압이 일치하는 시점으로 하지만, 다른 쪽은 카운트 개시를 참조 신호 SLP_ADC와 처리 대상 신호 전압이 일치하는 시점으로 하여 카운트 종료를 그 회의 원하는 카운트수에 도달하는 시점(전형적으로는 최대 AD 변환 기간이 도달한 시점)으로 하는 제2 처리예를 채용할 수도 있다. 이 경우, 카운터부(254)는, 2회에 이르는 카운트 처리에 있어서, 다운 카운트 동작과 업 카운트 동작 중 어느 한쪽에서만 동작하면 된다.
한편, 컬럼 AD 회로(250)의 후단(예를 들면, 디지털 연산부(29))에 의해 리셋 성분과 신호 성분 사이의 차분 처리를 행하는 경우에는, 2회에 이르는 각 회의 처리시에 어느 쪽도, 카운트 개시를 참조 신호 SLP_ADC의 변화 개시 시점으로 하고 카운트 종료를 참조 신호 SLP_ADC와 처리 대상 신호 전압이 일치하는 시점, 또는 카운트 개시를 참조 신호 SLP_ADC와 처리 대상 신호 전압이 일치하는 시점으로 하고 카운트 종료를 그 회의 원하는 카운트수에 도달하는 시점(전형적으로는 최대 AD 변환 기간이 도달한 시점)으로 하는 제3 처리예를 채용할 수도 있다. 이 경우, 카운터부(254)는, 2회에 이르는 카운트 처리에 있어서, 다운 카운트 동작과 업 카운트 동작 중 어느 한쪽에서만 동작하면 된다.
어느 쪽의 처리예에 있어서도, 원리적으로는, 콤퍼레이터(전압 비교기)에 램 프형의 참조 신호 SLP_ADC를 공급하는 동시에, 수직 신호선(19)을 통하여 입력된 아날로그의 화소 신호를 참조 신호 SLP_ADC와 비교하고, 카운트 동작 유효 기간에 들어가면 클록 신호에서의 카운트(계수)를 개시함으로써, 지정되어 있는 카운트 동작 유효 기간에 있어서의 클록수를 카운트함으로써 AD 변환을 행한다.
＜참조 신호 생성부와 컬럼 AD 회로의 상세＞
참조 신호 생성부(27)는, DA 변환 회로(DAC；Digital Analog Converter)(27a)를 가지고 구성되어 있고, 통신·타이밍 제어부(20)로부터의 제어 데이터 CN4로 나타내는 초기값으로부터 카운트 클록 CKdac에 동기하여, 계단형의 톱니형파(램프파형； 이하, 참조 신호 SLP_ADC라고 함)를 생성하여, 컬럼 처리부(26)의 각각의 컬럼 AD 회로(250)에, 이 생성한 계단형의 톱니형파의 참조 신호 SLP_ADC를 AD 변환용의 참조 전압(ADC 기준 신호)으로서 공급하도록 되어 있다. 그리고, 도시하지 않지만, 노이즈 방지용의 필터를 설치하면 된다. 그리고, 카운트 클록 CKdac는 카운터부(254)용의 카운트 클록 CK1과 동일하게 해도 된다.
참조 신호 SLP_ADC는, 예를 들면, 체배 회로에 의해 생성되는 체배 클록에 기초하여 생성되는 고속 클록을 기준으로 함으로써, 단자(5a)를 통하여 입력되는 마스터 클록 CLK0에 따라 생성하는 것보다 고속으로 변화시킬 수 있다.
통신·타이밍 제어부(20)로부터 참조 신호 생성부(27)의 DA 변환 회로(27a)에 공급하는 제어 데이터 CN4는, 비교 처리마다의 참조 신호 SLP_ADC가 기본적으로는 같은 경사(변화율)가 되도록, 시간에 대한 디지털 데이터의 변화율을 동일하게 하는 정보도 포함하고 있다. 구체적으로는, 카운트 클록 CKdac에 동기하여, 단위 시간마다 1씩 카운트값을 변화시키고, 그 카운트값을 전류 가산형의 DA 변환 회로에 의해 전압 신호로 변환하도록 한다.
컬럼 AD 회로(250)는, 참조 신호 생성부(27)의 DA 변환 회로(27a)에 의해 생성되는 참조 신호 SLP_ADC와, 행 제어선(15)(V1, V2, V3, …, Vｖ)마다 단위 화소(3)로부터 수직 신호선(19)(H1, H2, …, Hh)을 경유하여 얻어지는 아날로그의 화소 신호를 비교하는 전압 비교부(콤퍼레이터)(252)와, 전압 비교부(252)가 비교 처리를 완료할 때까지의 시간을 카운트하고, 그 결과를 유지하는 카운터부(254)를 구비하여 구성되고 n비트 AD 변환 기능을 가지고 있다.
또, 전압 비교부(252)와 카운터부(254) 사이에, 카운터부(254)에 있어서의 카운트 처리의 기간이나 카운트 데이터의 유지 동작을 제어하는 카운트 동작 제어부(253)를 가진다. 카운트 동작 제어부(253)는, 카운터부(254)에 있어서의 카운트 처리의 기간(카운트 동작 유효 기간 TEN)을 제어하는 카운트 위상 전환부(PH SEL)(260)와, 카운트 데이터의 유지 동작을 제어하는 데이터 유지 제어부(500)를 가진다. 도면에서는, 카운트 위상 전환부(260)의 후단에 데이터 유지 제어부(500)를 배치한 구성으로 나타내고 있지만, 회로 구성에 따라서는, 데이터 유지 제어부(500)의 후단에 카운트 위상 전환부(260)를 배치한 구성으로 할 수도 있다.
카운트 위상 전환부(260)에는, 통신·타이밍 제어부(20)로부터 카운트 기간을 제어하는 카운트 기간 제어 신호 SEL가 공급되고, 또, 전압 비교부(252)로부터 비교 펄스 COMP가 공급된다. 카운트 위상 전환부(260)는, 카운트 기간 제어 신호 SEL에 따라 전압 비교부(252)로부터의 비교 펄스 COMP를 논리 반전하여(역상으로) 카운트 이네이블 신호 EN으로서(필요에 따라 데이터 유지 제어부(500)를 통하여) 카운터부(254)에 건네거나, 또는 비교 펄스 COMP를 그대로(동상(同相)으로) 카운트 이네이블 신호 EN으로서(필요에 따라 데이터 유지 제어부(500)를 통하여) 카운터부(254)에 건넨다. 카운트 위상 전환부(260)는, 전압 비교부(252)의 비교 결과인 비교 펄스 COMP와 카운트 기간 제어 신호 SEL에 따라 카운트 기간을 결정하는 카운트 기간 제어부의 일례이다.
예를 들면, 카운트 위상 전환부(260)로서는 EX－OR(배타적 논리합) 게이트를 사용하고, 한쪽의 입력단에 비교 펄스 COMP를 입력하고, 다른 쪽의 입력단에 카운트 기간 제어 신호 SEL을 입력한다. 이 경우, EX－OR 게이트는, 카운트 기간 제어 신호 SEL가 H레벨일 때 비교 펄스 COMP를 논리 반전하여 카운트 이네이블 신호 EN으로 하고, 카운트 기간 제어 신호 SEL가 L레벨일 때 비교 펄스 COMP를 그대로 카운트 이네이블 신호 EN으로 한다.
상기 동작으로부터 이해할 수 있는 바와 같이, 카운트 위상 전환부(260)는, 전압 비교부(252)와 카운터부(254) 사이에 있어서, 비교 펄스 COMP를 논리 반전하는지 여부의 기능을 가지면 되고, 카운터부(254)에 업다운 카운트 기능을 설정할 때 필요로 하는 각 비트에 사용되는 셀렉터 등의 구성 요소보다 작은 면적으로 할 수 있다.
본 실시예의 컬럼 AD 변환 처리에 있어서는, 열마다 배치된 전압 비교부(252)에 DA 변환 회로(27a)로부터 참조 신호 SLP_ADC가 공통으로 공급되고, 각 전압 비교부(252)가 처리를 담당하는 화소 신호 전압 Vx에 대하여, 공통의 참조 신 호 SLP_ADC를 사용하여 비교 처리를 행한다. 카운터부(254)는, 카운트 위상 전환부(260)의 출력을 카운트 이네이블 신호 EN으로서 사용하고, 카운트 이네이블 신호 EN이 H레벨일 때 카운트 클록 CK1을 기초로 카운트 처리를 행하고, 카운트 처리 종료시의 카운트 결과를 유지한다.
통신·타이밍 제어부(20)는, 전압 비교부(252)가 화소 신호의 리셋 레벨 Vrst와 신호 성분 Vsig의 어느 쪽에 대하여 비교 처리를 행하고 있는지에 따라 카운터부(254)에서의 카운트 처리의 카운트 기간을 카운트 위상 전환부(260)에 공급하는 카운트 기간 제어 신호 SEL을 제어함으로써 전환하는 제어부의 기능을 가진다.
통신·타이밍 제어부(20)로부터 각 컬럼 AD 회로(250)의 카운트 위상 전환부(260)나 카운터부(254)에는, 카운트 기간 제어 신호 SEL 외에도, 카운터부(254)가 2회에 이르는 카운트 처리를 다운 카운트 모드로 동작할 것인지 업 카운트 모드로 동작할 것인지나, 1회째의 카운트 처리에 있어서의 초기값 Dini의 설정이나 리셋 처리 등, 그 외의 제어 정보를 지시하기 위한 제어 신호 CN5가 입력되어 있다.
전압 비교부(252)의 한쪽의 입력 단자 RAMP는, 다른 전압 비교부(252)의 입력 단자 RAMP와 공통으로, 참조 신호 생성부(27)에서 생성되는 계단형의 참조 신호 SLP_ADC가 입력되고, 다른 쪽의 입력 단자에는, 각각 대응하는 수직열의 수직 신호선(19)이 접속되고, 화소 어레이부(10)로부터의 화소 신호 전압이 각각 입력된다. 전압 비교부(252)의 출력 신호(비교 펄스 COMP)는 카운트 위상 전환부(260)에 공급된다.
카운터부(254)의 클록 단자 CK에는, 다른 카운터부(254)의 클록 단자 CK와 공통으로, 통신·타이밍 제어부(20)로부터 카운트 클록 CK1가 입력되어 있다. 이 카운터부(254)는, 그 구성에 대하여는 도시하지 않지만, 래치로 구성된 데이터 기억부의 배선 형태를 동기 카운터 형식으로 변경함으로써 실현할 수 있고, 1개의 카운트 클록 CK1의 입력으로, 내부 카운트를 행하도록 되어 있다. 카운트 클록 CK1도, 참조 신호 SLP_ADC와 마찬가지로, 체배 회로에 의해 생성되는 체배 클록(고속 클록)을 사용할 수 있고, 이 경우, 단자(5a)를 통하여 입력되는 마스터 클록 CLK0를 사용하는 것보다 고분해능으로 할 수 있다.
카운터부(254)는, 1화소의 신호 성분 Vsig의 디지털 데이터 Dsig를 취득하기 위한 2회에 이르는 카운트 처리에 있어서, 다운 카운트 동작과 업 카운트 동작을 전환하여 동작시키는 제1 처리예의 경우에는, 바람직하게는, 다운 카운트 동작과 업 카운트 동작을 전환 가능한 업다운 카운터를 사용하는 것이 바람직하다.
한편, 2회에 이르는 카운트 처리에 있어서, 다운 카운트 동작과 업 카운트 동작 중 어느 한쪽에서만 동작하면 되는 제2 처리예나 제3 처리예의 경우에는, 그 동작에 대응하는 업 카운터 또는 다운 카운터의 어느 쪽이라도 된다. 단, 원리적으로는, 이용 형태로서, 다운 카운트 동작과 업 카운트 동작을 전환 가능한 업다운 카운터를 사용하여, 다운 카운트 동작과 업 카운트 동작 중 어느 한쪽에서 동작시키도록 해도 지장을 주지 않는다. 그러나 통상은, 업다운 카운터는, 그 모드 전환용의 회로 구성이 필요하며, 업 카운터나 다운 카운터라는 단일의 카운트 모드에만 대응한 구성에 비하면 회로 규모가 커지므로, 어느 한쪽에서만 동작하면 되는 경우 에는 업다운 카운터를 채용하지 않는 것이 바람직하다.
또, 카운터부(254)로서는, 카운트 출력값이 카운트 클록 CK1에 동기하지 않고 출력되는 비동기 카운터를 사용하는 것이 바람직하다. 기본적으로는, 동기 카운터를 사용할 수도 있지만, 동기 카운터의 경우, 모든 플립플롭(카운터 기본 요소)의 동작이 카운트 클록 CK1으로 제한된다. 따라서, 보다 고주파수 동작이 요구되는 경우에는, 카운터부(254)로서는, 그 동작 제한 주파수가 최초의 플립플롭(카운터 기본 요소)의 제한 주파수에서만 결정할 수 있으므로 고속 동작에 적절한 비동기 카운터의 사용이 보다 바람직하다.
카운터부(254)에는, 수평 주사부(12)로부터 제어선(12c)을 통하여 제어 펄스가 입력된다. 카운터부(254)는, 카운트 결과를 유지하는 래치 기능을 가지고 있고, 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지는, 카운터 출력값을 유지한다. 각각의 컬럼 AD 회로(250)의 출력 측은, 제1 실시예의 구성에서는, 카운터부(254)의 출력을 수평 신호선(18)에 그대로 접속하고 있다.
이와 같은 구성에 있어서, 컬럼 AD 회로(250)는, 소정의 화소 신호 판독 기간에 있어서, 카운트 동작을 행하고, 소정의 타이밍에서 카운트 결과를 출력한다. 즉, 먼저, 전압 비교부(252)에서는, 참조 신호 생성부(27)로부터의 참조 신호 SLP_ADC와, 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교한다. 양쪽의 전압이 같아지면, 전압 비교부(252)의 비교 펄스 COMP(콤퍼레이트 출력)가 반전한다. 예를 들면, 전압 비교부(252)는, 전원 전위 등의 H레벨을 인액티브(inactive) 상태로 하여, 화소 신호 전압 Vx와 참조 신호 SLP_ADC가 일치했을 때, L레벨(액티브 상태)로 천이한다.
카운트 위상 전환부(260)는, 전압 비교부(252)에 의한 비교 결과인 비교 펄스 COMP와 통신·타이밍 제어부(20)로부터의 카운트 기간 제어 신호 SEL에 따라 카운터부(254)에 있어서의 카운트 처리 기간을 결정하여 카운터부(254)에 카운트 이네이블 신호 EN으로 지시한다. 카운터부(254)는, 카운트 처리 기간의 카운트수를 화소 데이터로서 래치(유지·기억)함으로써 AD 변환을 완료한다.
여기서, 자세한 것은 후술하지만, 흑화 검출부(400)가 미리 결정된 소정의 촬상 조건, 구체적으로는 화소 신호 전압 Vx의 리셋 레벨 Srst 또는 신호 레벨 Ssig가 흑화 현상이 발생하는 촬상 조건의 레벨(이 레벨은 참조 신호 생성부(460)에 의한 참조 신호 SLP_SUN으로 설정됨)에 달한 것을 검출했을 때는, 그 흑화 검출 정보 SUNOUT가 데이터 유지 제어부(500)에 통지된다.
데이터 유지 제어부(500)는, 출력 회로(28)로부터는, 흑화 현상이 발생하고 있는 상태의 데이터가 출력되지 않도록 제어한다. 즉, 출력 회로(28)로부터 출력되는 데이터는, 고광량 촬상 조건에 기인하는 폐해가 억제된 것으로 되도록, 소정의 보정을 행하도록 제어한다. 그러므로, 데이터 유지 제어부(500)에는, 대응하는 수직열의 흑화 검출부(400)로부터 흑화 검출 정보 SUNOUT가 공급되게 되어 있다.
데이터 유지 제어부(500)는, 촬상 조건 판정부의 일례인 흑화 검출부(400)가 고광량 촬상 조건인 것으로 판정한 것을 조건으로 하여, 단위 화소로부터 출력된 화소 신호 전압 Vx(상세하게는 리셋 레벨 Srst와 신호 레벨 Ssig)에 근거한 출력 회로(28)로부터 출력되는 출력 데이터가, 고광량 촬상 조건에 기인하는 폐해가 억 제된 것으로 되도록 소정의 데이터 보정을 행하도록 제어한다. 예를 들면, 태양광 등, 강한 광이 입사했을 때, 화면을 화이트 드롭아웃(white dropout)시킬 수 있는 포화 레벨 상당의 화소 데이터로 변환할 수 있도록 제어한다.
이 때, 데이터 유지 제어부(500)는, 어느 기능부에 대하여 어떠한 제어를 행할 것인지, 또 그래서 제어되는 기능부가 어떠한 보정 처리를 행할 것인지는, 컬럼 AD 회로(250)에 의해 차분 처리를 행하는 구성의 것인지, 후단 회로에 의해 차분 처리를 행하는 구성의 것인지 등에 따라 상이하다.
예를 들면, 컬럼 AD 회로(250)에 의해 차분 처리를 행하는 구성의 경우에, 데이터 유지 제어부(500)는, 흑화 검출부(400)로부터 흑화 검출 정보를 수취했을 때는, 흑화 현상을 보정한 화소 데이터가 출력 회로(28)에 전송되도록 제어하거나, 또는, 흑화 검출부(400)로부터 수취한 흑화 검출 정보를 디지털 연산부(29)에 통지한다.
「흑화 현상을 보정한 화소 데이터」로서는, 예를 들면, 리셋 레벨 Srst 및 신호 레벨 Ssig의 양쪽 모두 최대 AD 변환 기간에 대응하는 데이터끼리에서의 차분 처리 결과의 데이터라도 된다. 또는, 차분 처리를 행하지 않는 신호 레벨 Ssig만의 데이터 Dsig라도 된다. 또는, 흑화 현상이 발생하지 않는 상태에서의 포화 레벨의 데이터에 대응하는 것으로 해도 된다. 어느 쪽으로 해도, 출력 회로(28)에는, 흑화 현상이 발생하고 있는 상태의 데이터가 전송되지 않도록 한다.
또, 디지털 연산부(29)는, 데이터 유지 제어부(500)로부터 흑화 검출 정보를 수취했을 때는, 「흑화 현상을 보정한 화소 데이터」를 생성한다. 예를 들면, 흑화 현상이 발생하지 않는 상태에서의 포화 레벨의 데이터에 대응하는 것으로 해도 된다.
한편, 컬럼 AD 회로(250)에 의해 차분 처리를 행하지 않고 후단(예를 들면, 디지털 연산부(29))에 의해 차분 처리를 행하는 구성의 경우에, 데이터 유지 제어부(500)는, 흑화 검출부(400)로부터 흑화 검출 정보를 수취했을 때는, 디지털 연산부(29) 등에 의해 흑화 현상을 보정할 수 있는 화소 데이터가 디지털 연산부(29)에 전송되도록 제어한다.
「흑화 현상을 보정할 수 있는 화소 데이터」로서는, 예를 들면, 리셋 레벨 Srst 및 신호 레벨 Ssig의 양쪽 모두 최대 AD 변환 기간에 대응하는 데이터(리셋 레벨 Srst에 대한 최대 AD 변환 기간에 대응하는 최대 카운트수 Drm, 신호 레벨 Ssig에 대한 최대 AD 변환 기간에 대응하는 최대 카운트수 Dsm)라도 된다. 이 경우, 디지털 연산부(29)는, 리셋 레벨 Srst 및 신호 레벨 Ssig의 양쪽 모두 최대 AD 변환 기간에 대응하는 데이터 Drm, Dsm끼리에서의 차분 처리를 행하여 「흑화 현상을 보정한 화소 데이터」를 생성한다. 또는, 차분 처리를 행하지 않는 신호 레벨 Ssig만의 데이터 Dsm이라도 된다.
그리고, 본 실시예의 설명으로서는 직접 관련되지 않기 때문에 특히 도시하지 않지만, 그 외의 각종 신호 처리 회로 등도, 고체 촬상 장치(1)의 구성 요소에 포함되는 경우가 있다.
＜고체 촬상 장치의 전체 개요: 제2 실시예＞
도 1a는, 본 발명에 관한 고체 촬상 장치의 일실시예인 CMOS 고체 촬상 장 치(CMOS 이미지 센서)의 개략 구성도의 제2 실시예를 나타낸 도면이다. 이 제2 실시예의 고체 촬상 장치(1)는, 제1 실시예의 고체 촬상 장치(1)에 대하여, 컬럼 AD 회로(250)의 구성이 변형되어 있다.
즉, 제2 실시예에서의 컬럼 AD 회로(250)는, 카운터부(254)의 후단에, 이 카운터부(254)가 유지한 카운트 결과를 유지하는 n비트의 메모리 장치로서의 데이터 기억부(256)와, 카운터부(254)와 데이터 기억부(256) 사이에 배치된 스위치(258)를 구비하고 있다.
데이터 기억부(256)를 구비하는 구성을 채용하는 경우, 스위치(258)에는, 다른 수직열의 스위치(258)와 공통으로, 통신·타이밍 제어부(20)로부터, 소정의 타이밍에서, 제어 펄스로서의 메모리 전송 지시 펄스 CN8가 공급된다. 스위치(258)는, 메모리 전송 지시 펄스 CN8가 공급되면, 대응하는 카운터부(254)의 카운트값을 데이터 기억부(256)에 전송한다. 데이터 기억부(256)는, 전송된 카운트값을 유지·기억한다.
그리고, 카운터부(254)의 카운트값을 소정의 타이밍에서 데이터 기억부(256)에 유지시키는 구조는, 양자 사이에 스위치(258)를 배치하는 구성에 한정되지 않고, 예를 들면, 카운터부(254)와 데이터 기억부(256)를 직접 접속하면서, 카운터부(254)의 출력 이네이블을 메모리 전송 지시 펄스 CN8로 제어함으로써 실현할 수도 있고, 데이터 기억부(256)의 데이터 입력 타이밍을 결정하는 래치 클록으로서 메모리 전송 지시 펄스 CN8를 사용함으로써도 실현할 수 있다.
데이터 기억부(256)에는, 수평 주사부(12)로부터 제어선(12c)을 통하여 제어 펄스가 입력된다. 데이터 기억부(256)는, 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지는, 카운터부(254)로부터 판독된 카운트값을 유지한다.
수평 주사부(12)는, 컬럼 처리부(26)의 각 전압 비교부(252)와 카운터부(254)가, 각각이 담당하는 처리를 행하는 것과 병행하여, 각 데이터 기억부(256)가 지지하고 있던 카운트값을 판독하는 판독 주사부의 기능을 가진다.
데이터 기억부(256)의 출력은, 수평 신호선(18)에 접속되어 있다. 수평 신호선(18)은, 컬럼 AD 회로(250)의 비트폭인 n 또는 2n 비트폭분의 신호선을 가지고, 도시하지 않은 각각의 출력선에 대응한 n개 또는 2n개의 센스 회로를 경유하여 출력 회로(28)에 접속된다.
특히, 데이터 기억부(256)를 구비한 구성으로 하면, 카운터부(254)가 유지한 카운트 결과를, 데이터 기억부(256)에 전송할 수 있으므로 카운터부(254)의 카운트 동작 즉 AD 변환 처리와, 카운트 결과의 수평 신호선(18)에의 판독 동작을 독립적으로 제어할 수 있어, AD 변환 처리와 외부로의 신호의 판독 동작을 병행하여 행하는, 이른바 파이프 라인 동작을 실현할 수 있다.
＜AD 변환 처리 동작； 제1 처리예의 동작＞
도 2는, 컬럼 AD 변환 처리의 제1 처리예의 동작을 설명하기 위한 타이밍 차트이다.
화소 어레이부(10)의 각 단위 화소(3)에서 감지된 아날로그의 화소 신호를 디지털 데이터로 변환하는 구조로서는, 예를 들면, 소정의 경사로 하강하는(계단형으로 하강하는 경우라도 됨) 램프파형상의 참조 신호 SLP_ADC와 단위 화소(3)로부 터의 화소 신호에서의 기준 성분이나 신호 성분의 각 전압이 일치하는 점을 찾고, 이 비교 처리에서 사용하는 참조 신호 SLP_ADC의 생성(변화 개시) 시점으로부터, 화소 신호에서의 기준 성분이나 신호 성분에 따른 전기 신호와 참조 신호가 일치한 시점까지를 카운트 클록으로 카운트(계수)함으로써, 기준 성분이나 신호 성분의 각 크기에 대응한 화소 신호 레벨의 카운트값을 얻는 방법을 채용한다.
수직 신호선(19)으로부터 출력되는 화소 신호 So(화소 신호 전압 Vx)는, 시간 계열로서 기준 레벨로서의 화소 신호의 잡음을 포함하는 리셋 레벨 Srst의 후에 신호 레벨 Ssig가 나타나는 것이다. P상의 처리를 기준 레벨(리셋 레벨 Srst, 사실상 리셋 레벨 Vrst와 등가)에 대하여 행하는 경우, D상의 처리는 리셋 레벨 Srst에 신호 성분 Vsig를 가한 신호 레벨 Ssig에 대한 처리로 된다.
상세한 설명은 생략하지만, 일반적인 참조 신호 비교형의 AD 변환 처리에 있어서는, 1회째의 처리시, 즉 리셋 레벨 Srst에 대한 AD 변환 기간인 프리 챠지 상(P상이라고 생략하여 기재하는 경우도 있음)의 처리 기간에 있어서는, 먼저 통신·타이밍 제어부(20)는, 리셋 제어 신호 CLR를 액티브 H로 하여, 카운터부(254)의 각 플립플롭의 카운트값을 초기값 "0"으로 리셋시키는 동시에, 카운터부(254)를 다운 카운트 모드로 설정한다(t1).
이 때, 통신·타이밍 제어부(20)는, 데이터 유지 제어 펄스 HLDC를 액티브 H에, 또 카운트 모드 제어 신호 UDC를 로우 레벨(즉 다운 카운트 모드)로 하여 둔다. 또 이 때, 단위 화소(3)를 리셋 전위한다(t1~t2). 이 리셋 전위가 화소 신호 So로서 수직 신호선(19)에 출력된다. 이로써, 화소 신호 전압 Vx로서는, 리셋 레벨 Srst가 수직 신호선(19)에 나타낸 바와 같이 된다.
수직 신호선(19)(H1, H2, …) 상의 리셋 레벨 Srst가 수속되어 안정이 되면, 통신·타이밍 제어부(20)는, 카운터부(254)에 있어서의 카운트 동작 개시와 동시에 참조 신호 SLP_ADC가 변화하기 시작할 수 있도록, 제어 데이터 CN4로서 데이터 유지 제어 펄스 HLDC를 사용하고, 이 데이터 유지 제어 펄스 HLDC를 인액티브 L로 한다(t10). 이것을 받아, 참조 신호 생성부(27)는, 전압 비교부(252)의 한쪽의 입력 단자 RAMP에의 비교 전압인 참조 신호 SLP_ADC로서 초기 전압 SLP_ini를 시점으로 한다, 전체적으로 톱니형(RAMP장)에 시간 변화시킨 계단형 또는 선형상의 전압 파형을 입력한다. 전압 비교부(252)는, 이 참조 신호 SLP_ADC와 화소 어레이부(10)로부터 공급되는 수직 신호선(19)의 화소 신호 전압 Vx를 비교한다.
전압 비교부(252)의 입력 단자 RAMP에의 참조 신호 SLP_ADC의 입력과 동시에, 전압 비교부(252)에 있어서의 비교 시간을, 참조 신호 생성부(27)로부터 발해지는 참조 신호 SLP_ADC에 동기하여, 행마다 배치된 카운터부(254)로 계측한다. 실제로는, 참조 신호 SLP_ADC의 생성을 위해 데이터 유지 제어 펄스 HLDC가 인액티브 L로 되어 있고, 카운터부(254)는, P상의 카운트 동작으로서, 초기값 "0"으로부터 다운 카운트를 개시한다. 즉, 마이너스 방향으로 카운트 처리를 개시한다.
전압 비교부(252)는, 참조 신호 생성부(27)로부터의 참조 신호 SLP_ADC와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교하고, 양쪽의 전압이 동일하게 되었을 때, 카운터부(254)에의 콤퍼레이트 출력을 H레벨로부터 L레벨로 반전시킨다. 이 결과를 받아, 카운터부(254)는, 콤퍼레이트 출력의 반전과 대략 동 시에 카운트 동작을 정지하고, 그 시점의 카운트값(부호를 가미하여 "－Drst"로 함)을 화소 데이터로서 래치(유지·기억)함으로써 AD 변환을 완료한다. P상의 처리시는, 화소 신호 전압 Vx에 있어서의 리셋 레벨 Vrst를 전압 비교부(252)로 검지하여 카운터부(254)로 카운트 동작을 행하고 있으므로, 단위 화소(3)의 리셋 레벨 Vrst를 판독하여 리셋 레벨 Vrst의 AD 변환을 행하는 것으로 된다.
통신·타이밍 제어부(20)는, 소정의 다운 카운트 기간을 경과하면, 데이터 유지 제어 펄스 HLDC를 액티브 H로 한다(t14). 이로써, 참조 신호 생성부(27)는, 램프형의 참조 신호 SLP_ADC의 생성을 정지하고(t14), 초기 전압 SLP_ini로 돌아온다.
이어서, 2회째의 처리시, 즉 신호 레벨 Ssig에 대한 AD 변환 기간인 데이터 상(D상이라고 생략하여 기재하는 경우도 있음)의 처리 기간에는, 리셋 레벨 Vrst에 더하여, 단위 화소(3)마다의 입사광량에 따른 신호 성분 Vsig를 판독하고, P상의 판독과 마찬가지의 동작을 행한다. 즉, 먼저 통신·타이밍 제어부(20)는, 카운트 모드 제어 신호 UDC를 하이레벨로 하여 카운터부(254)를 업 카운트 모드로 설정한다(t16).
또 이 때, 단위 화소(3)에서는, 판독 대상 행 Vn의 수직 선택 신호 φVSEL을 액티브 H로 한 채 전송 신호 φTRG 를 액티브 H로 하여 수직 신호선(19)에 신호 레벨 Ssig를 판독한다(t18~t19). 수직 신호선(19)(H1, H2, …) 상의 신호 레벨 Ssig가 수속되어 안정이 되면, 통신·타이밍 제어부(20)는, 카운터부(254)에 있어서의 카운트 동작 개시와 동시에 참조 신호 SLP_ADC가 변화하기 시작할 수 있도록, 제어 데이터 CN4로서 데이터 유지 제어 펄스 HLDC를 사용하고, 이 데이터 유지 제어 펄스 HLDC를 인액티브 L로 한다(t20).
이것을 받아, 참조 신호 생성부(27)는, 전압 비교부(252)의 한쪽 입력 단자 RAMP에의 비교 전압인 참조 신호 SLP_ADC로서 초기 전압 SLP_ini를 시점으로 하여 P상과 같은 경사를 가진 전체적으로 톱니형(RAMP형)으로 시간 변화시킨 계단형 또는 선형상의 전압 파형을 입력한다. 전압 비교부(252)는, 이 참조 신호 SLP_ADC와 화소 어레이부(10)로부터 공급되는 수직 신호선(19)의 화소 신호 전압 Vx를 비교한다.
전압 비교부(252)의 입력 단자 RAMP에의 참조 신호 SLP_ADC의 입력과 동시에, 전압 비교부(252)에 있어서의 비교 시간을, 참조 신호 생성부(27)로부터 발해지는 참조 신호 SLP_ADC에 동기하여, 행마다 배치된 카운터부(254)에서 계측한다. 여기에서도, 실제로는, 참조 신호 SLP_ADC의 생성을 위해 데이터 유지 제어 펄스 HLDC가 인액티브 L로 되어 있고, 카운터부(254)는, D상의 카운트 동작으로서, P상의 판독 및 AD 변환시에 취득된 화소 신호 전압 Vx의 리셋 레벨 Srst의 디지털값 Drst(여기서는 마이너스의 값으로 되어 있음)로부터, P상과는 역으로 업 카운트를 개시한다. 즉, 플러스의 방향으로 카운트 처리를 개시한다.
전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프형의 참조 신호 SLP_ADC와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교하고, 양쪽의 전압이 동일하게 되었을 때, 카운터부(254)에의 콤퍼레이트 출력을 H레벨로부터 L레벨로 반전시킨다(t22). 이 결과를 받아, 카운터부(254)는, 콤퍼레이트 출력 의 반전과 대략 동시에 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치(유지·기억)함으로써 AD 변환을 완료한다(t22).
소정의 업 카운트 기간이 경과하면, 단위 화소(3)에서는, 판독 대상 행 Vn의 수직 선택 신호 φVSEL을 인액티브 L로 하여 화소 신호 So의 수직 신호선(19)으로의 출력을 금지하고, 다음의 판독 대상 행 Vn+1에 대하여, 수직 선택 신호 φVSEL을 액티브 H로 한다(t26). 이 때, 통신·타이밍 제어부(20)는, 다음의 판독 대상 행 Vn+1에 대한 처리를 위해 준비한다. 예를 들면, 카운트 모드 제어 신호 UDC를 로우 레벨로 하여 카운터부(254)를 업다운 카운트 모드로 설정한다. 이 D상의 처리시는, 화소 신호 전압 Vx에 있어서의 신호 레벨 Ssig를 전압 비교부(252)에서 검지하여 카운트 동작을 행하고 있으므로, 단위 화소(3)의 신호 성분 Vsig를 판독하여 신호 레벨 Ssig의 AD 변환을 행하는 것으로 된다.
신호 레벨 Ssig는, 리셋 레벨 Srst에 신호 성분 Vsig를 가한 레벨이므로, 신호 레벨 Ssig의 AD 변환 결과의 카운트값은, 기본적으로는 "Drst＋Dsig"이지만, 업 카운트의 개시점을, 리셋 레벨 Srst의 AD 변환 결과인 "－Drst"로 하고 있으므로, 실제로 유지되는 카운트값은, "－Drst+(Dsig＋Drst)= Dsig"가 된다.
즉, 카운터부(254)에 있어서의 카운트 동작을, P상의 처리시에는 다운 카운트, D상의 처리시에는 업 카운트와, 각각의 카운트 모드를 상이한 것으로 하고 있으므로, 카운터부(254) 내에서 자동적으로, 리셋 레벨 Srst의 AD 변환 결과인 카운트수 "－Drst"와 신호 레벨 Ssig의 AD 변환 결과인 카운트수 "Drst＋Dsig" 사이에서의 차분 처리(감산 처리)가 자동적으로 행해지고, 이 차분 처리 결과에 따른 카 운트수 Dsig가 카운터부(254)에 유지된다. 이 차분 처리 결과에 따른 카운터부(254)에 유지되는 카운트수 Dsig는 신호 성분 Vsig에 따른 디지털 데이터를 나타내게 된다. 컬럼 AD 회로(250)는, 아날로그의 화소 신호를 디지털의 화소 데이터로 변환하는 디지털 변환부로서 뿐아니고, CDS(Correlated Double Sampling；상관 2중 샘플링) 처리 기능부로서도 동작하게 된다.
카운터부(254)의 후단에 데이터 기억부(256)를 구비하고 있을 때는, 카운터부(254)의 동작 전에, 통신·타이밍 제어부(20)로부터의 메모리 전송 지시 펄스 CN8에 따라 전행 Vx-1의 카운트 결과를 데이터 기억부(256)에 전송할 수 있다. 즉, AD 변환 기간 종료후, 카운터부(254) 내의 데이터를 데이터 기억부(256)에서 퇴피하고, 컬럼 AD 회로(250)는 다음의 행 Vx+1의 AD 변환을 개시한다. 데이터 기억부(256) 내의 데이터는, 그 뒤에서 수평 주사부(12)에 의해 차례로 선택되고, 출력 회로(28)를 사용하여 판독할 수 있다.
제1 처리예의 AD 변환 처리에서는, 1화소분에 대한 1회째의 카운트 처리와 2회째의 카운트 처리에 있어서, P상은 다운 카운트 처리로 D상은 업 카운트 처리로 각 카운트 동작을 행함으로써, 사실상 P상은 보수(補數))의 카운트 처리를 행하고, D상은 실수(實數)의 카운트 처리를 행하는 것이 큰 특징으로 되어 있다. 사실상, 보수의 카운트 처리는 마이너스 방향의 카운트 처리로서 감산 요소라고 볼 수 있고, 실수의 카운트 처리는 플러스의 방향의 카운트 처리로서 가산 요소라고 볼 수 있다.
＜AD 변환 처리 동작；제2 처리예의 동작: 원리＞
도 3 및 도 3a는, 제2 처리예의 컬럼 AD 변환 처리의 동작을 설명하는 도면이다. 제2 처리예에서는, 참조 신호 비교형 등의 AD 변환 방식을 채용하는 경우에, 카운터부(254)의 면적 증대의 문제를 억제하면서, 차분 처리 기능을 AD 변환과 동시에 행할 수 있는 구조로 한다.
회로 구성 면에서는, 카운트 모드를 전환하는 구조를 채용하지 않고, 1회째와 2회째의 각 AD 변환 처리시에 동일 카운트 모드로 카운트하는 동시에 각각의 카운트 위상을 상이한 것으로 하는 구조를 채용한다. 그리고, 제1 처리예와 마찬가지로, 2회째의 카운트 처리시에는, 1회째의 카운트 처리 결과로부터 카운트 처리를 개시한다.
여기서, 「카운트 위상을 상이한 것으로 한다」란, 1회째의 AD 변환 처리(예를 들면, P상의 처리)시와 2회째의 AD 변환 처리(예를 들면, D상의 처리)시에, 카운트 처리 기간을 상이한 것으로 하는 것을 의미한다. 보다 구체적으로는, 참조 신호 SLP_ADC의 변화를 개시한 시점으로부터 참조 신호 SLP_ADC와 화소 신호 전압 Vx가 동일하게 될 때까지의 기간에 카운트 처리를 행할 것인지, 참조 신호 SLP_ADC와 화소 신호 전압 Vx가 동일하게 된 시점으로부터 그 회의 최대 AD 변환 기간에 도달하는 시점(통상은 참조 신호 SLP_ADC의 변화를 정지시키는 시점)까지의 기간에 카운트 처리를 행할 것인지의 차이가 카운트 위상의 차이를 의미한다.
본원 명세서에 있어서, 참조 신호 SLP_ADC의 변화를 개시한 시점으로부터 참조 신호 SLP_ADC와 화소 신호 전압 Vx가 동일하게 될 때까지의 기간에 카운트 처리를 행하는 것을, 실수의 카운트 처리라고도 한다. 한편, 참조 신호 SLP_ADC와 화소 신호 전압 Vx가 동일하게 된 시점으로부터 그 회의 최대 AD 변환 기간에 도달하는 시점까지의 기간에 카운트 처리를 행하는 것을, 보수의 카운트 처리라고도 한다.
일반적으로는, 참조 신호 SLP_ADC의 변화를 개시한 시점으로부터 참조 신호 SLP_ADC와 화소 신호 전압 Vx가 동일하게 될 때까지의 기간 및 참조 신호 SLP_ADC와 화소 신호 전압 Vx가 동일하게 된 시점으로부터 그 회의 최대 AD 변환 기간에 도달하는 시점까지의 기간과 전압 비교부(252)로부터 출력되는 비교 펄스 COMP의 출력 레벨이 대응하고 있으므로, 비교 펄스 COMP가 L레벨의 기간에 카운트 처리를 개시할 것인지 H레벨의 기간에 카운트 처리를 개시할 것인지를 전환하면 된다.
또한, 제2 처리예에서는, 2회에 이르는 카운트 처리 결과로서 차분 처리 결과가 취득 가능하도록, 제1 방법으로서는, 1회째의 카운트 처리를 개시할 때, 참조 신호 SLP_ADC와 화소 신호 전압 Vx가 동일하게 된 시점 이후에 카운트 처리를 행하는 회의 최대 AD 변환 기간에 상당하는 카운트값을 카운트 모드에 따른 부호(플러스 또는 마이너스)를 부여하여 초기값 Dini로서 초기 설정하고, 그 초기값 Dini로부터 카운트 처리를 개시한다. 또는, 제2 방법으로서는, 제1 처리예와 마찬가지로 "0"으로부터 카운트 처리를 개시하면서, 2회째의 카운트 처리가 완료된 후, 카운터부(254)의 후단에서 초기값 Dini의 분을 보정한다. 제1 방법은, 카운터부(254)의 후단에서 초기값 Dini의 분을 보정할 필요가 없고, 1화소분의 AD 변환 처리 결과를 얻을 수 있으면 되는 경우에 바람직한 방법이다. 한편, 제2 방법은, 복수개 화소의 신호 성분 Vsig의 적화(積和) 연산의 AD 변환 처리 결과를 얻는 경우에 바람직한 방법이다.
그리고, 여기서는 1화소분의 화소 신호 전압 Vx에 대하여, 리셋 레벨 Srst와 신호 레벨 Ssig와의 차분 결과로 나타내는 신호 성분 Vsig의 디지털 데이터 Dsig를 취득하는 사례에서 설명하였으나, 이 구조를 이용함으로써, 임의의 2종류의 처리 대상 신호의 감산 처리 결과의 디지털 데이터를 취득할 수도 있다. 이 경우, 감수(減數) 즉 빼는 쪽에 대하여 보수의 카운트 처리를 할당하고, 피감수(被減數) 즉 빼내지는 쪽에 대하여 실수의 카운트 처리를 할당한다.
＜원리: 제1 예＞
도 3은, 제2 처리예의 컬럼 AD 변환 처리의 동작 원리의 제1 예를 설명하는 도면이다. 제1 예는, 카운터부(254)로서 업 카운터를 사용한 예이며, 감산 요소의 처리 대상 신호의 일례인 1회째의 리셋 레벨 Srst에 대한 AD 변환 처리시에는, 참조 신호 SLP_ADC와 화소 신호 전압 Vx(리셋 레벨 Srst)가 동일하게 된 시점으로부터, 참조 신호 SLP_ADC가 소정의 종료값에 도달하는 시점까지, 구체적으로는, 그 회의 최대 AD 변환 기간에 도달하는 시점까지의 기간에 업 카운트 모드로 카운트 처리를 행하고, 가산 요소의 일례인 2회째의 신호 레벨 Ssig에 대한 AD 변환 처리시에는, 참조 신호 SLP_ADC가 초기값 SLP_ini로부터 변화를 개시한 시점으로부터 참조 신호 SLP_ADC와 화소 신호 전압 Vx(신호 레벨 Ssig)가 동일하게 될 때까지의 기간에 업 카운트 모드로 카운트 처리를 행하는 예를 나타내고 있다.
이 경우, 1회째의 리셋 레벨 Srst에 대한 AD 변환 처리에서의 카운트수(Drst_cnt 라고 함)는, 도면으로부터 명백한 바와 같이, 리셋 레벨 Srst에 대한 최대 AD 변환 기간에 대응하는 최대 카운트수 Drm로부터, 참조 신호 SLP_ADC의 변 화를 개시한 시점으로부터 참조 신호 SLP_ADC와 화소 신호 전압 Vx(리셋 레벨 Srst)가 동일하게 될 때까지의 기간에 대응하는 카운트수 Drst를 뺀 값(=Drm－Drst)으로 된다. 따라서, 1회째의 AD 변환 처리 후에 카운터부(254)에 유지되는 카운트값 D1은 수식 1의 (1-1)과 같이 된다.
여기서, 만일, 1회째의 카운트 처리의 초기값 Dini를, 리셋 레벨 Srst에 대한 최대 AD 변환 기간에 대응하는 최대 카운트수 Drm의 마이너스수(negative number)로 설정하면, 1회째의 리셋 레벨 Srst에 대한 AD 변환 처리 후에 카운터부(254)에 유지되는 카운트값 D1은 수식 1의 (1-2)로 나타낸다.
[수식 1]
Figure 112008033276003-PAT00001
1회째의 P상의 처리시에, 화소 신호 전압 Vx에 있어서의 리셋 레벨 Vrst를 전압 비교부(252)에서 검지하여 카운터부(254)에서 카운트 동작을 행할 때, 초기값 Dini를 최대 카운트수 Drm의 마이너스수로 설정함으로써, 단위 화소(3)의 리셋 레벨 Vrst를 판독하여 리셋 레벨 Vrst의 AD 변환을 실시하고, 리셋 레벨 Vrst의 디지털 데이터를 마이너스수로서 유지하게 할 수 있는 것을 알 수 있다.
제1 처리예에서는, 단위 화소(3)의 리셋 레벨 Vrst를 판독하여 리셋 레벨 Vrst의 AD 변환을 실시하고, 리셋 레벨 Vrst의 디지털 데이터를 마이너스수로서 유지하기 위해, 1회째의 카운트 처리시에는, 2회째의 카운트 처리시의 카운트 모드와 상이한 모드로 하지 않으면 안되지만, 제2 처리예의 제1 예의 동작 원리의 구조를 채용하면, 그와 같은 카운트 모드의 전환이 불필요해진다.
이 후의 2회째의 신호 레벨 Ssig에 대한 AD 변환 처리시에는, 1회째와 동일한 업 카운트 모드로, 1회째의 AD 변환 처리 후에 카운터부(254)에 유지된 카운트값 D1(=Dini+(Drm－Drst)=－Drst)으로부터 카운트 처리를 개시하고, 참조 신호 SLP_ADC와 화소 신호 전압 Vx(신호 레벨 Ssig)가 동일하게 되었을 때의 카운트값을 유지한다. 이 2회째의 신호 레벨 Ssig에 대한 AD 변환 처리에서의 카운트수(Dsig_cnt라고 함)는, 도면으로부터 명백한 바와 같이, 리셋 레벨 Srst와 신호 성분 Vsig를 합성한 것에 대응하므로, "Drst＋Dsig"가 된다. 따라서, 2회째의 AD 변환 처리 후에 카운터부(254)에 유지되는 카운트값 D2는 수식 2와 같이 된다.
[수식 2]
Figure 112008033276003-PAT00002
수식 2로부터 명백한 바와 같이, 2행째에 나타낸 감산식은 리셋 레벨 Srst와 신호 레벨 Ssig 사이에서의 감산 처리를 행하고 있는 것으로 된다. 이것으로 알 수 있는 바와 같이, 신호 레벨 Ssig는, 리셋 레벨 Srst에 신호 성분 Vsig를 가한 레벨이므로, 신호 레벨 Ssig의 AD 변환 결과의 카운트수는, 기본적으로는 "Drst＋Dsig"이지만, 2회째의 카운트 처리의 개시점을, 리셋 레벨 Srst의 AD 변환 결과인 "－Drst"로 함으로써, 제1 처리예와 마찬가지로, 실제로 유지되는 카운트값을, "－Drst＋(Dsig＋Drst)= Dsig"로 할 수 있다. 제1 처리예와 마찬가지로 CDS 기능과 신 호 성분 Vsig에 대한 AD 변환을 동시에 실현할 수 있다.
그리고, 전례에서는 초기값 Dini를 최대 카운트수 Drm의 마이너스수로 하고 있었지만, 제1 처리예와 마찬가지로 "0"이라도 된다. 이 경우, 2회째의 카운트 처리 후에 카운터부(254)에 유지되는 카운트값 D2는 수식 3과 같이 되어, 신호 성분 Vsig의 디지털값 Dsig에 최대 카운트수 Drm를 가산한 상태로 된다.
[수식 3]
Figure 112008033276003-PAT00003
최대 카운트수 Drm은, 정수(定數)이며, 통신·타이밍 제어부(20)에 의해 외부로부터 조정할 수 있다. 또한, 그 값은 리셋 레벨 Srst에 대한 최대 AD 변환 기간에 따라 임의로 결정할 수 있는 것이다. 이로부터 알 수 있는 바와 같이, 통신·타이밍 제어부(20)는, 복수의 처리 대상 신호의 적화 연산 결과의 디지털 데이터를 취득하는데 있어서, 적화 연산 결과의 디지털 데이터가, 감산 요소의 처리 대상 신호에 대한 카운트 처리에 있어서의 참조 신호 SLP_ADC가 초기값 Dini로부터 종료값에 도달하는 기간에 대응하는 카운트값만큼(본 예에서는, Drm)이 수정된 것으로 되도록 하는 수정부의 기능을 가진다.
또, 카운터부(254)의 후단에 디지털 연산부(29)를 설치하고 보정 연산하는(본 예에서는, 감산하는) 것에 의해 수정이 대처 가능하며, 용이하게 신호 성분 Vsig의 디지털값 Dsig를 취득할 수 있다. 이 경우, 디지털 연산부(29)가 수정부의 기능을 가진다. 단, 초기값 Dini를 최대 카운트수 Drm의 마이너스수로 해둠으로써, 2회에 이르는 카운트 처리에서 최종적으로 얻어지는 값은, 플러스의 신호 성분 Vsig를 나타내므로, 1화소의 신호 성분 Vsig의 디지털 데이터 Dsig를 취득하는 것으로 충분하다면, 기존의 시스템과의 친화성이 높다.
＜원리: 제2 예＞
도 3a는, 제2 처리예의 컬럼 AD 변환 처리의 동작 원리의 제2 예를 설명하는 도면이다. 제2 예는, 카운터부(254)로서 다운 카운터를 사용한 예이며, 가산 요소의 일례인 1회째의 리셋 레벨 Srst에 대한 AD 변환 처리시에는, 참조 신호 SLP_ADC가 초기값 SLP_ini로부터 변화를 개시한 시점으로부터 참조 신호 SLP_ADC와 화소 신호 전압 Vx(리셋 레벨 Srst)가 동일하게 될 때까지의 기간에 다운 카운트 모드로 카운트 처리를 행하고, 감산 요소의 일례인 2회째의 신호 레벨 Ssig에 대한 AD 변환 처리시에는, 참조 신호 SLP_ADC와 화소 신호 전압 Vx(신호 레벨 Ssig)가 동일하게 된 시점으로부터, 참조 신호 SLP_ADC가 소정의 종료값에 도달하는 시점까지, 구체적으로는, 그 회의 최대 AD 변환 기간에 도달하는 시점까지의 기간에 다운 카운트 모드로 카운트 처리를 행하는 예를 나타내고 있다.
이 경우, 1회째의 리셋 레벨 Srst에 대한 AD 변환 처리에서의 카운트수 Drst_cnt는, 리셋 레벨 Srst의 디지털값 Drst로 된다. 따라서, 다운 카운트 모드인 점도 고려하면, 1회째의 AD 변환 처리 후에 카운터부(254)에 유지되는 카운트값 D1은 수식 4와 같이 된다.
[수식 4]
Figure 112008033276003-PAT00004
이 후의 2회째의 신호 레벨 Ssig에 대한 AD 변환 처리시에는, 참조 신호 SLP_ADC와 화소 신호 전압 Vx(신호 레벨 Ssig)가 동일하게 된 시점으로부터, 1회째와 동일한 다운 카운트 모드로, 1회째의 AD 변환 처리 후에 카운터부(254)에 유지된 카운트수 "Dini－Drst"로부터 카운트 처리를 개시하고, 그 회의 최대 AD 변환 기간에 도달하면 카운트 처리를 정지하고, 그 시점의 카운트값을 카운터부(254)에 유지한다.
2회째의 신호 레벨 Ssig에 대한 AD 변환 처리에서의 카운트수 Dsig_cnt는, 도면으로부터 명백한 바와 같이, 신호 레벨 Ssig에 대한 최대 AD 변환 기간에 대응하는 최대 카운트수 Dsm로부터, 참조 신호 SLP_ADC의 변화를 개시한 시점으로부터 참조 신호 SLP_ADC와 화소 신호 전압 Vx(신호 레벨 Ssig)가 동일하게 될 때까지의 기간에 대응하는 카운트수 "Drst＋Dsig"를 뺀 값(=Dsm-(Drst＋Dsig))이 된다. 따라서, 다운 카운트 모드인 점도 고려하면, 2회째의 AD 변환 처리 후에 카운터부(254)에 유지되는 카운트값 D2는 수식 5의 (5-1)과 같이 된다.
[수식 5]
Figure 112008033276003-PAT00005
본 예의 경우, 1회째의 리셋 레벨 Srst는, 가산 요소의 일례이지만, 마이너 스 방향으로의 카운트를 행하는 다운 카운트 모드와의 조합에 의해 실질적으로 감산 처리를 행하게 되어, 수식 5의 (5-1)의 1행째에 나타낸 바와 같이, 사실상, AD 변환 후에는 감산 요소로 변환할 수 있다.
또, 본 예의 경우, 2회째의 신호 레벨 Ssig는, 감산 요소의 일례이지만, 마이너스 방향으로의 카운트를 행하는 다운 카운트 모드와의 조합에 의해 실질적으로 감산 처리를 행하도록 되어, 수식 5의 (5-1)의 1행째로부터 추측되는 것과 같이, 사실상, AD 변환 후에는 감산 요소와 감산 처리와의 합성으로 가산 요소로 변환할 수 있다.
수식 5의 (5-1)로부터 명백한 바와 같이, 2행째에 나타낸 감산식은 수식 2의 2행째에 나타낸 감산식과 동일한 성분을 포함하고 있고, 리셋 레벨 Srst와 신호 레벨 Ssig 사이에서의 감산 처리를 행하고 있는 것으로 된다. 수식 2와의 상위로서는, "Dini－Dsm"의 성분이 존재하지만, 리셋 레벨 Srst와 신호 레벨 Ssig에 대한 2회에 이르는 업 카운트 모드에서의 카운트 처리에 의해 신호 성분 Vsig에 따른 Dsig를 취득할 수 있다.
여기서, 만일, 1회째의 카운트 처리의 초기값 Dini를, 신호 레벨 Ssig에 대한 최대 AD 변환 기간에 대응하는 최대 카운트수 Dsm로 설정하면, 2회째의 신호 레벨 Ssig에 대한 AD 변환 처리 후에 카운터부(254)에 유지되는 카운트값 D2는 수식 5의 (5-2)에 나타낸다. 제1 처리예나 제1 예의 동작 원리와 마찬가지로, 실제로 유지되는 카운트값을, "Dsig"로 할 수 있다. 제1 처리예나 제1 예의 동작 원리와 마찬가지로 CDS 기능과 신호 성분 Vsig에 대한 AD 변환을 동시에 실현할 수 있다. 제 2 예의 동작 원리의 구조를 채용해도, 제1 처리예와 같은 카운트 모드의 전환이 불필요해진다.
보수(補數)의 카운트 처리를 1회째의 처리로 할 것인지 2회째의 처리로 할 것인지에 따라 업 카운트 모드로 할 것인지 다운 카운트 모드로 할 것인지를 설정하는 동시에, 초기값 Dini를 보수의 카운트 처리를 행할 때의 최대 카운트수 Dsm에 대응한 값으로 하면서, 카운트 모드에 따라 플러스수로 할 것인지 마이너스수로 할 것인지 설정하고 있고, 제1 예와 제2 예의 각 동작 원리는, 기본적인 구조에 큰 차이는 없다.
그리고, 전례에서는 초기값 Dini를 최대 카운트수 Dsm로 하고 있었지만, 제1 처리예와 마찬가지로 "0"이라도 된다. 이 경우, 2회째의 카운트 처리 후에 카운터부(254)에 유지되는 카운트값은, "Dini－Dsm＋Dsig= －Dsm＋Dsig"로 되어, 신호 성분 Vsig의 디지털값 Dsig로부터 최대 카운트수 Dsm를 감산한 상태로 된다. 이 최대 카운트수 Dsm는, 정수(定數)이며, 통신·타이밍 제어부(20)에 의해 외부로부터 조정할 수 있다. 또한, 그 값은 신호 레벨 Ssig에 대한 최대 AD 변환 기간에 따라 임의로 결정할 수 있는 것이다.
그러므로, 예를 들면, 카운터부(254)의 후단에 디지털 연산부(29)를 설치하고 보정 연산하는(본 예에서는 가산하는) 것에 의해 대처 가능하며, 용이하게 신호 성분 Vsig의 디지털값 Dsig를 취득할 수 있다. 이 경우, 디지털 연산부(29)가 수정부의 기능을 가진다. 단, 이 통신·타이밍 제어부(20)가 수정부의 기능을 가지도록 하고, 초기값 Dini를 최대 카운트수 Dsm로 해둠으로써, 2회에 이르는 카운트 처리 로 최종적으로 얻어지는 값은, 플러스의 신호 성분 Vsig를 나타내므로, 1화소의 신호 성분 Vsig의 디지털 데이터 Dsig를 취득하는 것만으로 충분하면, 기존의 시스템과의 친화성이 높다.
＜AD 변환 처리 동작；제3 처리예의 동작＞
도시하지 않지만, 제3 처리예의 경우에는, 다운 카운트 동작과 업 카운트 동작 중 어느 한쪽에서만 동작하면서, 2회에 이르는 각 회의 처리시에 어느 쪽도, 카운트 개시를 참조 신호 SLP_ADC의 변화 개시 시점으로 하여 카운트 종료를 참조 신호 SLP_ADC와 처리 대상 신호 전압이 일치하는 시점으로 하거나, 또는 카운트 개시를 참조 신호 SLP_ADC와 처리 대상 신호 전압이 일치하는 시점으로 하여 카운트 종료를 그 회의 원하는 카운트수에 도달하는 시점(전형적으로는 최대 AD 변환 기간이 도달한 시점)으로 한다.
그리고, 컬럼 AD 회로(250)는, 각 회의 카운트 결과를 리셋 레벨 Srst에 관한 AD 변환 데이터 Drst_cnt와 신호 레벨 Ssig에 관한 AD 변환 데이터 Dsig_cnt로서 디지털 연산부(29)에 출력한다. 디지털 연산부(29)는, AD 변환 데이터 Drst_cnt, Dsig_cnt를 사용하여 차분 처리를 행함으로써 신호 성분 Vsig에 관한 AD 변환 데이터 Dsig를 취득한다.
＜참조 신호 SLP_SUN용의 참조 신호 생성부의 구성예＞
도 4 및 도 4a는, 각 수직열의 흑화 검출부(400)에 공급하는 참조 신호 SLP_SUN을 생성하는 참조 신호 생성부(460)를 설명하는 도면이다. 여기서, 도 4는, 각 수직열의 흑화 검출부(400)에 공급하는 참조 신호 SLP_SUN을 생성하는 참조 신 호 생성부(460)의 일구성예를 나타낸 도면이다. 도 4a는, 참조 신호 생성부(460)에서 생성되고 출력단(460_out)로부터 출력되는 참조 신호 SLP_SUN의 일례를 나타낸 도면이다.
본 실시예의 참조 신호 생성부(460)는, 흑화 검출부(400)에 의해 고광량 촬상 조건인지 여부를 판정하기 위한 참조 신호 SLP_SUN로서 초기값 및 상기 판정 레벨을 시계열로 가지는 것, 구체적으로는, 당초는 초기값 레벨로, 소정 시간 경과 후에는 판정 레벨에 이를 수 있는 것을 생성한다.
도 4에 나타낸 바와 같이, 참조 신호 생성부(460)는, 복수개의 저항 소자(472_k)가 직렬 접속된 저항 회로(470)와, 저항 회로(470)의 어떤 단(段)에 있어서의 전압 레벨을 후단에 전달하는 스위치부(480)와, 저항 회로(470)에 동작 전류를 공급하는 스위치로서 기능하는 NMOS 트랜지스터(490)를 구비하고 있다.
저항 회로(470)의 한쪽 단부는 전원 VDDDA에 접속되어 있다. NMOS 트랜지스터(490)는, 소스단이 접지되고, 출력단인 드레인단이 저항 회로(470)의 다른 쪽 단부에 접속되고, 게이트단에는 제어 신호 STBY가 공급되고 있다. 스탠바이 시에는 저항 회로(470)의 동작 전류(DC 전류)를 스톱(stop)시킬 수 있도록, 제어 신호 STBY를 액티브 H로 한다.
저항 회로(470)는, 도시한 예에서는, 6개의 저항 소자(472_1~472_6)가 전원 VDDDA와 NMOS 트랜지스터(490)의 출력 측(드레인단) 사이에 종속 접속되어 있다. 그리고, 전원 VDDDA 측으로부터 2단째와 3단째 사이(탭 T2라고 함)는, 3단째와 4단째 사이(탭 T3라고 함), 4단째와 5단째 사이(탭 T4라고 함), 5단째와 6단째 사이 (탭 T6라고 함)의 전압 레벨(탭 전압이라고도 함)을 후단에 전달할 수 있도록, 트랜스퍼 게이트 구성의 아날로그 스위치를 가지는 스위치부(480)가 설치되어 있다.
구체적으로는, 참조 신호 생성부(460)는, 상보성(相補性) 회로 기술로 형성된 CMOS 구조의 극성이 상이한 2개의 CMOS의 SW 트랜지스터(482P, 482N)를, 소스단끼리와 드레인단끼리를 접속한 트랜스퍼 게이트 구성의 아날로그 스위치(482)를 탭 T2, T3, T4, T5의 각각에 대하여 구비한다.
또, 참조 신호 생성부(460)는, 각 탭 T2, T3, T4, T5의 각 아날로그 스위치(482_2~482_5)에 대하여 공통으로 트랜스퍼 게이트 구성의 아날로그 스위치(동일하게 2개의 CMOS의 SW 트랜지스터(482P, 482N)로 이루어짐)(482_0)를 구비한다.
또한, 참조 신호 생성부(460)는, 참조 신호 생성부(460)의 출력단(460_out)으로부터 출력되는 참조 신호 SLP_SUN을 초기화(본 예에서는, 전원 전위)하는 스위치로서 PMOS 트랜지스터(484)를 구비한다. 참조 신호 생성부(460)의 출력단(460_out)은, 아날로그 스위치(482_0)의 출력단(드레인단 측)과 PMOS 트랜지스터(484)의 드레인단 측에 공통으로 접속되어 있다.
아날로그 스위치(482)를 구성하는 SW 트랜지스터(482P, 482N)의 입력단(소스단 측)은, 저항 회로(470)가 대응하는 탭 T2, T3, T4, T5 측에 접속되고, 각 SW 트랜지스터(482P, 482N)의 출력단(드레인단 측)은 전체 탭 공통으로, 아날로그 스위치(482_0)의 입력단(소스단 측)에 접속되어 있다.
SW 트랜지스터(482N_2~482N_5)의 게이트단에는 H액티브, SW 트랜지스터(482P_2~482P_5)의 게이트단에는 L액티브의 상보 관계를 가지는 제어 신호 (Ron_2~Ron_5)가 공급됨으로써, 상보 접속된 것이 각각 동시에 온 또는 동시에 오프하도록 되어 있다. 본 예의 경우, 제어 신호(Ron_2~Ron_5)는, 전원 VDDDA 측의 탭 T2로부터 하위 측의 탭 T3, T4, T5의 차례로 아날로그 스위치(482_2~482_5)를 온시키도록 한다. 또는, 어느 1개의 탭 전위의 아날로그 스위치(482_2~482_5)를 온시키도록 한다.
아날로그 스위치로서는, 원리적으로는, SW 트랜지스터(482P, 482N) 중 어느 한쪽만의 n채널형의 MOS 트랜지스터나 p채널형의 MOS 트랜지스터에 의한 스위치라도 되지만, 이 경우, 임계값 전압의 문제가 있으므로, n채널형 및 p채널형의 양쪽을 조합시켜 이용한 CMOS 스위치를 채용하고 있다.
PMOS 트랜지스터(484)는, 소스단이 전원 VDDDA에 접속되고, 게이트단에 액티브 H의 제어 신호 SUNSEL가 공급된다. 아날로그 스위치(482_0)는, SW 트랜지스터(482N)의 게이트단에는 제어 신호 SUNSEL가 공급되고, SW 트랜지스터(482P)의 게이트단에는, 제어 신호 SUNSEL을 논리 반전한 제어 신호 xSUNSEL가 공급된다.
제어 신호 SUNSEL가 인액티브 L(로우)일 때 PMOS 트랜지스터(484)가 온하는 동시에 아날로그 스위치(482_0)(의 각 SW 트랜지스터(482N, 482P))가 오프함으로써, 참조 신호 SLP_SUN이 전원 전위로 초기화된다. 제어 신호 SUNSEL가 액티브 H(하이)일 때 PMOS 트랜지스터(484)가 오프하는 동시에 아날로그 스위치(482_0)(의 각 SW 트랜지스터(482N, 482P))가 온함으로써, 저항 회로(470)에서 스위치부(480)에 의해 생성되는 과도 응답을 가지는 참조 신호 SLP_SUN이 출력단(460_out)으로부터 출력된다.
도 4a에는, 참조 신호 생성부(460)에서 생성되어 출력단(460_out)으로부터 출력되는 참조 신호 SLP_SUN의 일례가, 제어 신호 SUNSEL, 제어 신호(Ron_2~Ron_5)와 함께 나타나 있다. 도 4에 나타낸 바와 같이, 참조 신호 생성부(460)는, 단순하게 저항 탭을 세트로 하여 구성되어 있고, 아날로그 스위치(482)의 전환에 의해 초기값 V_ini와 흑화 현상의 판정 레벨 V_det가 시계열로 나타나는 참조 신호 SLP_SUN을 생성할 수 있도록 되어 있다.
예를 들면, 저항 탭 비선택시는, 제어 신호 SUNSE가 인액티브 L로 되므로 아날로그 스위치(482_0)가 오프되어 저항 분압의 출력 부분은 하이 임피던스(Hi－Z) 상태로 되고, 이 때 PMOS 트랜지스터(484)가 온함으로써 출력단(460_out)의 전위를 직접 전원 VDDDA 레벨로 끌어올린다. 전원 VDDDA 레벨이 초기값 V_ini로 된다.
한편, 저항 탭 T2, T3, T4, T5의 전환에 의해, 흑화 현상의 존재를 판정하기 위한 판정 레벨 V_det를 설정할 수 있다. 예를 들면, 도 4a (1)에는, 전원 VDDDA 측의 탭 T2로부터 하위 측의 탭 T3, T4, T5의 순서로 아날로그 스위치(482_2~482_5)를 온시키는 경우를 나타내고 있다. 이 경우, 아날로그 스위치(482_5)가 온했을 때의 탭 T5의 전위가 판정 레벨 V_det의 전위(최종값)로 된다. 기본적으로는 계단형으로 변화하는 것이지만, 저항 회로(470)에는 다양한 부하 용량이 접속되므로, 그 부하 용량 사이의 적분 효과에 의해, 초기값 V_ini로부터 판정 레벨 V_det가 될 때까지 완만하게 변화한다.
한편, 도 4a (2)에는, 어느 1개의 탭 전위의 아날로그 스위치(482_2~482_5)를 온시키는 경우를 나타내고 있다. 이 경우, 도 4a (1)에 나타낸 경우보다 신속하 게, 대응하는 탭 전위(판정 레벨 V_det 상당)에 도달한다.
＜＜전압 비교부, 흑화 검출부, 데이터 유지 제어부의 관계＞＞
도 5는, AD 변환용의 전압 비교부(252)와 흑화 검출부(400)와 데이터 유지 제어부(500)의 관계를 설명하는 도면이다. 여기서는, 화소 어레이부(10) 내의 단위 화소(화소 셀)(3) 및 판독 전류 제어부(24)의 구성도 나타내고 있다. 또, 카운트 위상 전환부(260)가, 데이터 유지 제어부(500)의 후단에 설치되는 경우로 나타내고 있다.
＜전체 개요＞
단위 화소(3)로부터 처리 대상 신호로서 출력되는 화소 신호 전압 Vx는, 전압 비교부(252)와 흑화 검출부(400)에 공통으로 공급된다. 전압 비교부(252)와 흑화 검출부(400)는, 대략 마찬가지의 회로 구성으로 되어 있다.
제2 비교부로서의 전압 비교부(252)는, 참조 신호 생성부(27)의 DA 변환 회로(27a)에서 생성된 AD 변환용의 참조 신호 SLP_ADC와 화소 신호 전압 Vx를 비교하는 비교부(COMP)(301)와 비교부(301)의 비교 결과를 논리 레벨의 정보로 변환하는 앰프 기능을 가진 버퍼부(350)를 가진다.
비교부(301)는, 한쪽의 입력단에 참조 신호 생성부(27)의 DA 변환 회로(27a)에서 생성된 AD 변환용의 참조 신호 SLP_ADC가 공급되고, 다른 쪽의 입력단에는 수직 신호선(19)로부터의 화소 신호 전압 Vx가 공급된다.
버퍼부(350)는, NAND 게이트를 기본 요소로서 구비하고 있고, 한쪽의 입력단에는 비교부(301)의 비교 출력이 공급되고, 다른 쪽의 입력단에는 전압 비교 부(252)의 비교 출력 COMP를 액티브하게 할 것인지 여부를 제어하는 액티브 H의 제어 신호 VCOEN이 공급된다.
흑화 검출부(400)는, 참조 신호 생성부(460)에서 생성된 흑화 현상 판정용의 참조 신호 SLP_SUN와 화소 신호 전압 Vx를 비교하는 비교부(COMP)(401)와 비교부(401)의 비교 결과를 논리 레벨의 정보로 변환하는 앰프 기능을 가진 버퍼부(450)를 가진다.
비교부(401)는, 한쪽의 입력단에 참조 신호 생성부(460)에서 생성된 흑화 현상 판정용의 참조 신호 SLP_SUN이 공급되고, 다른 쪽의 입력단에는 수직 신호선(19)로부터의 화소 신호 전압 Vx가 공급된다.
버퍼부(450)는, NAND 게이트를 기본 요소로서 구비하고 있고, 한쪽의 입력단에는 비교부(401)의 비교 출력이 공급되고, 다른 쪽의 입력단에는 흑화 검출부(400)의 판정 출력 SUNOUT를 액티브하게 할 것인지 여부를 제어하는 액티브 H의 제어 신호 SUNEN이 공급된다. 흑화 검출부(400)는, 비교부(401)가 흑화 현상을 검지하면 그 출력이 L레벨로 변화되고, 이 변화 정보가 제어 신호 SUNEN이 H레벨일 때 버퍼부(450)로부터 논리 반전되어 출력된다. 즉, 버퍼부(450)의 출력인 흑화 검출 정보 SUNOUT는, 흑화 현상이 검지되지 않을 때는 L레벨로 되고, 흑화 현상이 검지되면 H레벨로 된다.
데이터 유지 제어부(500)는, 전압 비교부(252)로부터의 비교 펄스 COMP와 흑화 검출부(400)로부터의 흑화 판정 신호 SUNOUT에 따라 카운터부(254)의 카운트값의 유지 동작을 제어하는 제어 신호 VCO를 비교 펄스 COMP에 대신하여 후단 회로에 전달한다.
그러므로, 데이터 유지 제어부(500)는, 전압 비교부(252)로부터의 비교 펄스 COMP를 논리 반전하는 인버터(502)와, 흑화 검출부(400)로부터의 흑화 판정 신호 SUNOUT를 논리 반전하는 인버터(504)와, 래치 회로(510)와, 출력 버퍼로서 기능하는 2입력형의 NAND 게이트(520)를 가진다.
래치 회로(510)는, 입출력 간이 비스듬하게 접속된 2개의 2입력형의 NAND 게이트(512, 514)와, NAND 게이트(512)의 출력을 논리 반전하는 인버터(516)를 가진다. NAND 게이트(512)는, 한쪽의 입력단에 인버터(504)의 출력(즉 흑화 검출부(400)로부터의 흑화 판정 신호 SUNOUT를 논리 반전한 것)이 공급되고, 다른 쪽의 입력단에 NAND 게이트(514)의 출력이 공급된다. NAND 게이트(514)는, 한쪽의 입력단에 리셋 신호 SUNRST가 공급되고, 다른 쪽의 입력단에 NAND 게이트(512)의 출력이 공급된다. NAND 게이트(520)는, 한쪽의 입력단에 인버터(502)의 출력(즉 전압 비교부(252)로부터의 비교 펄스 COMP를 논리 반전한 것)이 공급되고, 다른 쪽의 입력단에 인버터(516)의 출력이 공급되고, 비교 펄스 COMP에 대신하는 제어 신호 VCO를 출력한다.
＜단위 화소와 판독 전류 제어부의 구성예＞
화소 어레이부(10) 내의 단위 화소(3)의 구성은, 통상의 CMOS 이미지 센서와 마찬가지이다. 단위 화소(3)의 화소 내 앰프로서는, 단위 화소(3)의 전하 생성부에서 생성ㆍ축적된 신호 전하를 전기 신호로서 출력할 수 있는 것이면 되고, 다양한 구성을 채용할 수 있지만, 일반적으로는, FDA(Floating Diffusion Amp: 플로팅 디퓨전 앰프) 구성의 것이 사용된다.
단위 화소(3)로서는, 일례로서는, 전하 생성부에 대하여, 전하 판독부(전송 게이트부/판독 게이트부)의 일례인 판독 선택용 트랜지스터를 가지는 전송부, 리셋 게이트부의 일례인 리셋 트랜지스터를 가지는 초기화부, 수직 선택용 트랜지스터, 및 플로팅 디퓨전(플로팅 노드라고도 함)의 전위 변화를 검지하는 검지 소자의 일례인 소스 폴로워 구성의 증폭용 트랜지스터를 가지는, CMOS 센서로서 범용적인 4개의 트랜지스터로 이루어지는 구성을 사용할 수 있다.
또는, 전하 생성부에 의해 생성된 신호 전하에 대응하는 신호 전압을 증폭하기 위한, 드레인선(DRN)에 접속된 증폭용 트랜지스터와, 전하 생성부를 리셋하기 위한 리셋 트랜지스터와, 수직 시프트 레지스터로부터 전송 배선(TRF)을 통하여 주사되는 판독 선택용 트랜지스터(전송 게이트부)를 가지는, 3개의 트랜지스터로 이루어지는 구성을 사용할 수도 있다.
물론, 이들 화소 구성은 일례이며, 통상의 CMOS 이미지 센서의 어레이 구성이면, 어느 쪽의 것이라도 사용할 수 있다.
예를 들면, 도 5에 나타낸 4TR 구성의 단위 화소(3)는, 광을 수광하여 전하로 변환하는 광전 변환 기능과 동시에, 그 전하를 축적하는 전하 축적 기능의 각 기능을 겸비한 전하 생성부(32)와, 전하 생성부(32)에 대하여, 전하 판독부(전송 게이트부/판독 게이트부)의 일례인 판독 선택용 트랜지스터(전송 트랜지스터)(34), 리셋 게이트부의 일례인 리셋 트랜지스터(36), 수직 선택용 트랜지스터(40), 및 플로팅 디퓨전(38)의 전위 변화를 검지하는 검지 소자의 일례인 소스 폴로워 구성의 증폭용 트랜지스터(42)를 가진다.
전송부를 구성하는 판독 선택용 트랜지스터(34)는, 전송 신호 φTRG가 공급되는 전송 구동 버퍼(도시하지 않음)에 의해 전송 배선(판독 선택선 TX)(55)을 통하여 구동되게 되어 있다. 초기화부를 구성하는 리셋 트랜지스터(36)는, 리셋 신호 φRst가 공급되는 리셋 구동 버퍼(도시하지 않음)에 의해 리셋 배선(RST)(56)을 통하여 구동되게 되어 있다. 수직 선택용 트랜지스터(40)는, 수직 선택 신호 φVSEL가 공급되는 선택 구동 버퍼(도시하지 않음)에 의해 수직 선택선(SEL)(52)을 통하여 구동되게 되어 있다. 각 구동 버퍼는, 수직 주사부(14)의 수직 구동부(14b)에 의해 구동 가능하게 되어 있다.
포토 다이오드 PD 등의 수광 소자 DET로 구성되는 검지부의 일례인 전하 생성부(32)는, 수광 소자 DET의 일단(애노드 측)이 저전위 측의 기준 전위 Vss(부전위: 예를 들면, -1V 정도)에 접속되고, 타단(음극 측)이 판독 선택용 트랜지스터(34)의 입력단(전형적으로는 소스)에 접속되어 있다. 그리고, 기준 전위 Vss는 접지 전위 GND로 하는 경우도 있다.
판독 선택용 트랜지스터(34)는, 출력단(전형적으로는 드레인)이 리셋 트랜지스터(36)와 플로팅 디퓨전(38)과 증폭용 트랜지스터(42)가 접속되는 접속 노드에 접속되고, 제어 입력단(게이트)에는 전송 구동 버퍼로부터 전송 펄스 TRG가 공급된다.
화소 신호 생성부(5)에 있어서의 리셋 트랜지스터(36)는, 소스가 플로팅 디퓨전(38)에, 드레인이 전원 Vrd(통상은 도시한 바와 같이 전원 Vdd와 공통으로 함) 에 각각 접속되고, 게이트(리셋 게이트 RG)에는 화소 리셋 펄스 Rst가 리셋 구동 버퍼로부터 입력된다.
수직 선택용 트랜지스터(40)는, 일례로서, 드레인이 증폭용 트랜지스터(42)의 소스에, 소스가 화소선(51)에 각각 접속되고, 게이트(특히 수직 선택 게이트 SELV)가 수직 선택선(52)에 접속되어 있다. 그리고, 이와 같은 접속 구성에 한정되지 않고, 수직 선택용 트랜지스터(40)와 증폭용 트랜지스터(42)의 배치를 역으로 하여, 수직 선택용 트랜지스터(40)는, 드레인이 전원 Vdd에, 소스가 증폭용 트랜지스터(42)의 드레인에 접속되고, 증폭용 트랜지스터(42)의 소스가 화소선(51)에 접속되도록 해도 된다. 수직 선택선(52)에는, 수직 선택 신호 φVSEL이 인가된다.
증폭용 트랜지스터(42)는, 게이트가 플로팅 디퓨전(38)에 접속되고, 드레인이 전원 Vdd에, 소스는 수직 선택용 트랜지스터(40)를 통하여 화소선(51)에 접속되고, 또한 수직 신호선(19)에 접속되게 되어 있다.
수직 신호선(19)은, 그 일단이 컬럼 처리부(26) 측으로 연장되는 동시에, 그 경로에 있어서, 판독 전류원부(24)가 접속되고, 증폭용 트랜지스터(42) 사이에서, 대략 일정한 동작 전류(판독 전류)가 공급되는 소스 폴로워 구성이 채용되게 되어 있다.
구체적으로는, 판독 전류원부(24)는, 각 수직열에 설치된 NMOS형의 트랜지스터(특히 부하 MOS 트랜지스터라고 함)(242)와 모든 수직열에 대하여 공용되는 전류 생성부(245) 및 게이트 및 드레인이 공통으로 접속되어 소스가 소스선(248)에 접속된 NMOS형의 트랜지스터(246)를 가지는 기준 전류원부(244)를 구비하고 있다.
각 부하 MOS 트랜지스터(242)는, 드레인이 대응하는 열의 수직 신호선(19)에 접속되고, 소스가 접지선인 소스선(248)에 공통으로 접속되어 있다. 이로써, 각 수직열의 부하 MOS 트랜지스터(242)는 기준 전류원부(244)의 트랜지스터(246) 사이에서 게이트끼리가 접속되어 전류 미러 회로를 구성하고, 수직 신호선(19)에 대해 전류원으로서 기능하도록 접속되어 있다.
전류 생성부(245)에는, 필요시에만 소정 전류를 출력하도록 하기 위한 부하 제어 신호 SFLACT가, 도시하지 않은 부하 제어부로부터 공급되게 되어 있다. 전류 생성부(245)는, 신호 판독시에는, 부하 제어 신호 SFLACT의 액티브 상태가 입력됨으로써, 각 증폭용 트랜지스터(42)에 접속된 부하 MOS 트랜지스터(242)에 의해, 미리 결정된 정전류(定電流)를 계속 흐르게 할 수 있도록 되어 있다. 즉, 부하 MOS 트랜지스터(242)는, 선택행의 증폭용 트랜지스터(42)와 소스 폴로워를 세트로 하여 판독 전류를 증폭용 트랜지스터(42)에 공급함으로써 수직 신호선(19)으로 신호를 출력시킨다.
이와 같은 4TR 구성에서는, 플로팅 디퓨전(38)은 증폭용 트랜지스터(42)의 게이트에 접속되어 있으므로, 증폭용 트랜지스터(42)는 플로팅 디퓨전(38)의 전위(이하, FD 전위라고 함)에 대응한 신호를 전압 모드로, 화소선(51)을 통하여 수직 신호선(19(53))에 출력한다.
＜전압 비교부의 구성＞
도 6은, 흑화 검출부(400)의 비교부(401)의 구성예를 나타낸 개략 회로도이다. 비교부(401)는, 회로 구성을 연구함으로써, 단위 화소(3)마다의 리셋 성분 ΔV 의 불균일에 좌우되지 않고 고광량 촬상 조건인지 여부를 판정할 수 있도록 하는 점에 특징을 가진다.
비교부(401)의 기본 구성은, 일반적으로 널리 알려져 있는 차동(差動) 앰프 구성을 채용하고 있고, NMOS형의 트랜지스터(403, 404)를 가지는 차동 트랜지스터쌍부(402)와, 차동 트랜지스터쌍부(402)의 출력 부하로 되는 PMOS형의 트랜지스터(412, 414)를 가지는 전원 측에 배치된 부하 트랜지스터쌍부(410)와, 각 부(402, 410)에 일정한 동작 전류를 공급하는 접지(GND) 측에 배치된 NMOS형의 정전류원 트랜지스터(422)를 가지는 전류원부(420)를 구비하고 있다.
트랜지스터(403, 404)의 각 소스가 공통으로 정전류원 트랜지스터(422)의 드레인과 접속되고, 트랜지스터(403, 404)의 각 드레인(출력 단자)에 부하 트랜지스터쌍부(410)의 대응하는 트랜지스터(412, 414)의 드레인이 접속되어 있다. 정전류원 트랜지스터(422)의 게이트에는, DC 게이트 전압 VG_SUN이 입력된다.
차동 트랜지스터쌍부(402)의 출력(도시한 예에서는 트랜지스터(404)의 드레인)은, 도시하지 않은 앰프 기능을 가진 버퍼부(450)에 접속되고, 충분한 증폭이 행해진 후, 흑화 검출 정보 SUNOUT로서 출력되게 되어 있다.
또, 비교부(401)는, 비교부(401)의 동작점을 리셋하는 동작점 리셋부(430)를 가진다. 동작점 리셋부(430)는, PMOS형의 스위치 트랜지스터(432, 434)와 신호 결합용의 용량 소자(436, 438)를 가지고 있다.
여기서, 스위치 트랜지스터(432)는, 트랜지스터(403)의 게이트(입력 단자)-드레인(출력 단자) 사이에 접속되고, 또 스위치 트랜지스터(434)는, 트랜지스 터(404)의 게이트(입력 단자)-드레인(출력 단자) 사이에 접속되고, 각 게이트에는 공통으로 비교기 리셋 신호 PSET_SUN이 공급되게 되어 있다.
비교기 리셋 신호 PSET_SUN이 액티브로 되는 타이밍은, 예를 들면, 단위 화소(3)의 리셋 트랜지스터(36)의 게이트단에 공급되는 리셋 신호 Rst가 액티브의 기간 내로, 또 참조 신호 SLP_SUN이 초기값 V_ini에 있는 기간 내로 한다. 또는, 단위 화소(3)의 리셋 트랜지스터(36)의 게이트단에 공급되는 리셋 신호 RST가 액티브로부터 인액티브하게 변화된 후의 화소 신호 전압 Vx가 리셋 레벨 Srst로 되는 기간 내로, 참조 신호 SLP_SUN이 초기값 V_ini에 있는 기간 내라도 된다.
또, 트랜지스터(403)의 게이트(입력 단자)에는, 용량 소자(436)를 통하여 화소 신호 Vx가 공급되고, 트랜지스터(404)의 게이트(입력 단자)에는, 도시하지 않은 참조 신호 생성부(460)로부터 참조 신호 SLP_SUN이 공급되게 되어 있다.
이와 같은 구성에 있어서, 동작점 리셋부(430)는, 용량 소자(436, 438)를 통하여 입력되는 신호에 대하여 샘플/홀드 기능을 발휘한다. 즉, 화소 신호 Vx와 참조 신호 SLP_SUN(상세하게는 흑화 현상의 판정 레벨 V_det)와의 비교를 개시하기 직전만 비교기 리셋 신호 PSET_SUN을 액티브(본 예에서는 L레벨)로 하고, 차동 트랜지스터쌍부(402)의 동작점을 드레인 전압(판독 전위；기준 성분이나 신호 성분을 판독하는 동작 기준값)으로 리셋한다. 그 후, 용량 소자(436)를 통하여 화소 신호 Vx를 트랜지스터(403)에, 또 용량 소자(438)를 통하여 참조 신호 SLP_SUN(상세하게는 판정 레벨 V_det)를 입력하고, 화소 신호 Vx와 참조 신호 SLP_SUN(상세하게는 판정 레벨 V_det)가 동 전위로 되기까지 비교를 행한다.
비교 처리 개시의 당초는, 화소 신호 Vx보다 참조 신호 SLP_SUN의 판정 레벨 V_det가 낮고, 비교부(401)의 출력은 H레벨에 있다. 그 후, 화소 신호 Vx와 참조 신호 SLP_SUN의 판정 레벨 V_det가 동 전위로 되면 비교부(401)의 출력은 H레벨로부터 L레벨로 반전한다. 이 L레벨이, 도시하지 않은 NAND 구성을 기본으로 하는 버퍼부(450)의 한쪽의 입력단에 공급된다. 버퍼부(450)의 다른 쪽의 입력단에 공급되는 제어 신호 SUNEN이 액티브 H이면, 버퍼부(450)는, L레벨을 H레벨로 논리 반전한다. 이로써, 흑화 검출부(400)는, 화소 신호 전압 Vx와 판정 레벨 V_det가 일치했을 때 흑화 검출 정보 SUNOUT를 L레벨로부터 H레벨로 변화시킨다. 즉, 흑화 검출부(400)는, 흑화 현상을 검지하면 흑화 검출 정보 SUNOUT를 H레벨로 한다.
비교기 리셋 신호 PSET_SUN이 액티브로 되는 타이밍은, 예를 들면, 단위 화소(3)의 리셋 트랜지스터(36)의 게이트단에 공급되는 리셋 신호 Rst가 액티브의 기간 내로, 또 참조 신호 SLP_SUN이 초기값 V_ini에 있는 기간 내로 한다. 또는, 단위 화소(3)의 리셋 트랜지스터(36)의 게이트단에 공급되는 리셋 신호 Rst가 액티브로부터 인액티브하게 변화된 후의 화소 신호 전압 Vx가 리셋 레벨 Srst로 되는 기간 내로, 참조 신호 SLP_SUN이 초기값 V_ini에 있는 기간 내라도 된다.
단위 화소(3)의 리셋 트랜지스터(36)의 게이트단에 리셋 신호 RST(의 액티브 상태)를 공급하여 리셋(화소 리셋이라고 함)하면, 수직 신호선(19)의 화소 신호 전압 Vx는, 리셋 신호 Rst가 액티브 상태의 기간에서는 비교적 큰 전압 레벨의 노이즈 펄스가 생기고, 그 후, 리셋 신호 Rst가 액티브로부터 인액티브하게 변화하면 리셋 레벨 Srst로 낙착(落着)한다. 이 리셋 액티브시의 노이즈 펄스의 레벨과 그 후의 리셋 레벨 Srst는 단위 화소(3)마다 불균일해진다. 전하 생성부(32)에서 검출된 신호 전하에 따른 신호 레벨 Ssig는 리셋 레벨 Srst에 중첩되어 화소 신호 전압 Vx로서는 신호 레벨 Ssig로서 나타난다. 따라서, 리셋 레벨 Srst가 불균일해지면 신호 레벨 Ssig도 불균일해진다. 이때, 신호 레벨 Ssig 그 자체에는 불균일의 영향은 존재하지 않는다. CDS 처리에서는, 이 점을 감안하여, 리셋 레벨 Srst와 신호 레벨 Ssig의 차분을 취함으로써 불균일의 영향이 존재하지 않는 신호 레벨 Ssig를 취득한다.
이 화소 리셋 동작에 의한 화소 신호 전압 Vx의 불균일은, 흑화 현상의 판정 시에도 마찬가지이며, 화소 신호 전압 Vx에 있어서의 리셋 레벨 Srst나 신호 레벨 Ssig의 단위 화소(3)마다의 불균일을 고려한 판정을 행하지 않으면, 각 단위 화소(3)에 관하여 적정한 판정을 할 수 없게 된다.
그래서, 본 실시예에서는, 참조 신호 SLP_SUN이 초기값 V_ini에 있는 기간 내(리셋 트랜지스터(36)가 리셋되어 있을 때 또는 화소 신호 전압 Vx가 리셋 레벨 Srst에 있을 때)에 비교기 리셋 신호 PSET_SUN을 액티브하게 하여 차동 트랜지스터쌍부(402)의 트랜지스터(403, 404)의 게이트와 드레인을 일시적으로 접속(쇼트)하여 다이오드 접속으로 한다.
초기값 레벨 V_ini와 판정 레벨 V_det를 시계열로 가지는 참조 신호 SLP_SUN 및 단위 화소(3)로부터의 화소 신호 전압 Vx를 각각 비교부(401)에 용량 결합에 의해 입력하도록 하고, 참조 신호 SLP_SUN이 초기값 레벨 V_ini에 있을 때 비교부(401)의 입출력 사이를 쇼트하여 초기값 레벨 V_ini와 화소 리셋 시의 화소 신호 전압 Vx를 정렬하는 초기화 동작에 의해, 판정 레벨 V_det가, 화소 리셋에 의한 화소 신호 전압의 불균일의 영향을 받지 않도록 하는 것이다.
이 후, 단위 화소(3)의 증폭용 트랜지스터(42)로부터의 입력에 트랜지스터(404)의 오프셋 성분을 가한 것을 트랜지스터(404)의 입력 단자(게이트)에 유지한 후에 참조 신호 SLP_SUN(상세하게는 판정 레벨 V_det)을 입력하여, 화소 신호 Vx와 참조 신호 SLP_SUN(상세하게는 판정 레벨 V_det)의 비교를 개시한다. 이렇게 함으로써, 단위 화소(3)마다, 화소 신호의 판독 전위에서 비교부(401)의 동작점이 설정되게 되므로, 흑화 현상의 유무의 판정 시에, 리셋 레벨 Srst의 불균일의 영향을 쉽게 받지 않게 된다.
도 6a는, 전압 비교부(252)의 비교부(301)의 구성예를 나타낸 개략 회로도이다. 비교부(301)는, 회로 구성을 연구함으로써, 리셋 성분 ΔV의 불균일에 좌우되지 않고 비교 기간을 설정할 수 있도록 하는 점에 특징을 가진다.
비교부(301)의 기본적인 구성은, 흑화 검출부(400)의 비교부(401)와 같다. 여기서는, 대응하는 구성 요소에 관하여, 비교부(401)의 400번대의 참조 번호를 300번대로 바꾸어 나타낸다. 이하, 비교부(401)와의 상위점을 중심으로 설명한다.
정전류원 트랜지스터(322)의 게이트에는, DC 게이트 전압 VG_ADC가 입력된다. 차동 트랜지스터쌍부(302)의 출력(도시한 예에서는 트랜지스터(304)의 드레인)은, 도시하지 않은 앰프 기능을 가진 버퍼부(350)에 접속되고, 충분한 증폭이 행해진 후, 비교 펄스 COMP로서 출력되게 되어 있다.
동작점 리셋부(330)의 스위치 트랜지스터(332, 334)의 각 게이트에는 공통으 로 비교기 리셋 신호 PSET_ADC가 공급되게 되어 있다.
비교기 리셋 신호 PSET_ADC가 액티브로 되는 타이밍은, 단위 화소(3)의 리셋 트랜지스터(36)의 게이트단에 공급되는 리셋 신호 Rst가 액티브로부터 인액티브하게 변화된 후의 화소 신호 전압 Vx가 리셋 레벨 Srst로 되는 기간 내로 한다. 또는, 단위 화소(3)의 리셋 트랜지스터(36)의 게이트단에 공급되는 리셋 신호 Rst가 액티브의 기간 내로 한다. 이들 기간은, 참조 신호 SLP_ADC는 램프형으로의 변화 개시 레벨인 초기값보다 조금 낮은 리셋 레벨에 있는 것으로 한다.
트랜지스터(303)의 게이트(입력 단자)에는, 용량 소자(336)를 통하여 화소 신호 Vx가 공급되고, 트랜지스터(304)의 게이트(입력 단자)에는, 도시하지 않은 참조 신호 생성부(27)로부터 참조 신호 SLP_ADC가 공급되게 되어 있다.
이와 같은 구성에 있어서, 동작점 리셋부(330)는, 용량 소자(336, 338)를 통하여 입력되는 신호에 대하여 샘플/홀드 기능을 발휘한다. 즉, 화소 신호 Vx와 참조 신호 SLP_ADC와의 비교를 개시하기 직전 만 비교기 리셋 신호 PSET_ADC를 액티브(본 예에서는 L레벨)로 하여, 차동 트랜지스터쌍부(302)의 동작점을 드레인 전압(판독 전위；기준 성분이나 신호 성분을 판독하는 동작 기준값)으로 리셋한다. 그 후, 용량 소자(336)를 통하여 화소 신호 Vx를 트랜지스터(303)에, 또 용량 소자(338)를 통하여 참조 신호 SLP_ADC(의 변화 기간)를 입력하고, 화소 신호 Vx와 참조 신호 SLP_ADC가 동 전위로 되기까지 비교를 행한다. 화소 신호 Vx와 참조 신호 SLP_ADC가 동 전위로 되면 출력이 반전한다.
비교 처리 개시의 당초는, 화소 신호 Vx보다 참조 신호 SLP_ADC가 높고, 비 교부(301)의 출력은 L레벨에 있다. 그 후, 화소 신호 Vx와 참조 신호 SLP_ADC가 동 전위로 되면 비교부(301)의 출력은 L레벨로부터 H레벨로 반전한다. 이 H레벨이, 도시하지 않은 NAND 구성을 기본으로 하는 버퍼부(350)의 한쪽의 입력단에 공급된다. 버퍼부(350)의 다른 쪽의 입력단에 공급되는 제어 신호 VCOEN이 액티브 H이면, 버퍼부(350)는, H레벨을 L레벨로 논리 반전한다. 이로써, 전압 비교부(252)는, 화소 신호 전압 Vx와 참조 신호 SLP_ADC가 일치했을 때 비교 펄스 COMP를 H레벨로부터 L레벨로 변화시킨다.
상기 비교 펄스 COMP는, 도시하지 않은 데이터 유지 제어부(500)에 공급된다(도 5를 참조). L레벨로 변화된 비교 펄스 COMP의 정보는, 인버터(502)에 의해 논리 반전되어 H레벨로 변화된 정보로서 NAND 게이트(520)의 한쪽의 입력단에 공급된다.
흑화 검출부(400)에 의해 흑화 현상이 검출되어 있지 않을 때 NAND 게이트(520)의 다른 쪽의 입력단이 H레벨에 있으면, NAND 게이트(520)는, 한쪽의 입력단에 공급된 H레벨로 변화된 정보에 따라 그 출력을 L레벨로 변화시킨다.
이로써, 데이터 유지 제어부(500)를 추가한 경우라도, 흑화 검출부(400)에 의해 흑화 현상이 검출되어 있지 않는 한, 전압 비교부(252)와 참조 신호 SLP_ADC와 화소 신호 전압 Vx를 비교한 결과의 정보가 그대로 후단의 회로(카운터부(254) 등)에 통지되게 된다.
여기서, 비교기 리셋 신호 PSET_ADC를 공급하여 차동 트랜지스터쌍부(302)의 트랜지스터(303, 304)의 게이트와 드레인을 일시적으로 접속(쇼트)하여 다이오드 접속으로 하고, 단위 화소(3)의 증폭용 트랜지스터(42)의 입력에 트랜지스터(304)의 오프셋 성분을 가한 것을 트랜지스터(304)의 입력 단자(게이트)에 유지한 후에 참조 신호 SLP_ADC를 입력하여, 화소 신호 Vx와 참조 신호 SLP_ADC와의 비교를 개시한다. 이렇게 함으로써, 단위 화소(3)마다, 화소 신호의 판독 전위로 전압 비교부(252)의 동작점이 설정되게 되므로, 리셋 레벨 Srst의 불균일의 영향을 쉽게 받지 않게 된다.
기준 성분이 불균일하고, 게인을 올렸을 때는, 불균일도 게인배되므로 비교 기간을 짧게 한 경우에는, 기준 성분이 비교 가능 범위를 넘어 정확한 비교를 할 수 없게 되는 경우가 생길 수 있다. 이것을 피할 수 있도록, 기준 성분에 대하여 비교 처리와 카운트 처리를 행할 때는, 먼저, 전압 비교부(252)(상세하게는 비교부(301))를 기준 성분을 판독하는 동작 기준값에 리셋하고, 이 후에, 비교부(301)에 참조 신호 SLP_ADC를 공급하고 나서 비교 처리와 카운트 처리를 개시하도록 하는 것이다. 단, 비교부(301)를 동작 기준값에 리셋하면 kTC 잡음의 발생이 우려되므로, 신호 레벨 Ssig(즉 신호 성분 Vsig)에 대하여 비교 처리와 카운트 처리를 행할 때는, 비교부(301)의 리셋을 행하지 않으므로, 즉시 비교부(301)에 참조 신호 SLP_ADC를 공급하여 비교 처리와 카운트 처리를 개시한다.
＜전압 비교부, 흑화 검출부, 데이터 유지 제어부의 동작＞
도 7~도 8a는, 전압 비교부(252), 흑화 검출부(400), 및 데이터 유지 제어부(500)의 동작예를 설명하는 도면이다. 여기서, 도 7 및 도 7a는, 흑화 현상 발생의 유무를 화소 신호 전압 Vx의 P상 레벨(즉, 리셋 레벨 Srst)로 판정하는 경우와 D상 레벨(즉, 신호 레벨 Ssig)로 판정하는 경우의 차이를 설명하는 도면이다. 도 8 및 도 8a는, 흑화 현상 발생의 유무를 화소 신호 전압 Vx의 D상 레벨(즉 신호 레벨 Ssig)로 판정하는 경우의 신호 타이밍예를 나타낸 도면이다.
도 7의 (1)에는, 전하 생성부(32)에 입사하는 광량과 신호 출력(신호 성분 Vsig=신호 레벨 Ssig－리셋 레벨 Srst)의 관계가 나타나 있다. 또, 도 7의 (2)에는, 흑화 현상이 생기지 않는 통상 시와 흑화 현상이 생겼을 때의 각 화소 신호 전압 Vx의 1H 기간의 변화 상태와 흑화 현상의 판정 레벨의 관계가 나타나 있다. 도 7a의 (1)에는, 흑화 현상 발생의 유무를 화소 신호 전압 Vx의 P상 레벨로 판정하는 경우의 참조 신호 SLP_ADC, 화소 신호 전압 Vx, 및 판정 레벨 V_det의 관계가 나타나 있다. 도 7a의 (2)에는, 흑화 현상 발생의 유무를 화소 신호 전압 Vx의 D상 레벨로 판정하는 경우의 참조 신호 SLP_ADC, 화소 신호 전압 Vx, 및 판정 레벨 V_det의 관계가 나타나 있다.
도 7의 (1)에 나타낸 바와 같이, 광량이 증가함에 따라 리셋 레벨 Srst와 신호 레벨 Ssig의 차분으로 나타낸 신호 성분 Vsig가 선형으로 증가하여 간다. 이것은 화소 신호 전압 Vx를 판독하는 과정에서, 먼저, 플로팅 디퓨전(38)을 리셋 상태로 한 후에 리셋 레벨 Srst를 출력하고(P상), 다음에 전하 생성부(32)에 축적된 신호 전하가 플로팅 디퓨전(38)에 전송되고, 신호 레벨 Ssig를 판독하는 동작이 적절히 행해지고 있는 상태이다. 이 상태에서는, 도 7의 (2)에 점선으로 나타낸 화소 신호 전압 Vx와 같이, 화소 신호 전압 Vx의 리셋 레벨 Srst(P상 레벨)가 시간의 경과에 관계없이 일정하게, 신호 성분 Vsig로서 선형의 출력을 얻을 수 있는 상태이 다.
입사광량이 일정한 광량 P1을 넘으면 신호 레벨 Ssig가 포화되어 버려, 리셋 레벨 Srst와 신호 레벨 Ssig의 차분으로 나타낸 신호 성분 Vsig는 포화 신호 레벨이 상한값으로 되고, 그 일정한 포화 신호 레벨이 출력된다. 그 이상의 광을 입사해도 잠시 동안은 포화 신호 레벨로부터 변화하지 않는다. 포화 신호 레벨은, 단위 화소(3)의 전하 생성부(32)나 플로팅 디퓨전(38)의 용량, 단위 화소(3)의 소스 폴로워의 특성 등에 의존한다.
그리고, 또한 광량 P2보다 입사광량이 초과하면, 플로팅 디퓨전(38)을 리셋 상태로 한 후, 리셋 레벨 Srst를 출력하는 사이에 플로팅 디퓨전(38) 내부에서도 광전 변환이 일어나, 리셋 레벨 Srst를 일정한 상태로 유지할 수 없는 상태로 된다. 이 상태에서는, 도 7의 (2)에 실선으로 나타낸 화소 신호 전압 Vx와 같이, 화소 신호 전압 Vx의 리셋 레벨 Srst(P상 레벨)가 시간의 경과와 함께 저하되어 가는 상태이다. 그 결과, 강한 광이 조사되고 있음에도 불구하고 리셋 레벨 Srst와 신호 레벨 Ssig의 차분으로 나타낸 신호 성분 Vsig가 작아진다. 신호 성분 Vsig는, D상 레벨과 P상 레벨의 차분으로 되므로, P상 레벨이 내려간 만큼 신호 성분 Vsig가 내려가게 되기 때문이다. 그러므로, 매우 밝음에도 불구하고 검게 보이는 흑화 현상이 생긴다.
이와 같은 흑화 현상이 신호 성분 Vsig에 나타나지 않도록, 흑화 현상을 검지하여 신호 성분 Vsig의 정보를 보정하는 것이 행해진다. 일례로서, 신호 레벨 Ssig가 포화하는 영역에 있는지 또는 포화하는 영역 직전인지, 또는 리셋 레벨 Srst가 변화하는 영역에 있는지에 따라 입사광이 매우 강한지 여부를 검출하고, 그 검출 결과에 따라 신호 성분 Vsig를 취득하는 처리를 행하는 것에 대한 보정을 행한다.
여기서, 리셋 레벨 Srst가 변화하는 영역에 있는지의 판정은, 도 7의 (2)이나 도 7a의 (1)에 나타낸 바와 같이, P상 레벨과 판정 레벨 V_det1의 비교를 행함으로써 행해진다. 이와 같이, P상으로 검지를 행할 때는, 리셋 레벨 Srst의 화소 불균일 성분이나 마진(ΔV)을 예상하여, 적절한 리셋 레벨 Srst로부터 ΔV 레벨이 낮은 전위로 판정 레벨 V_det1을 설정하게 된다. 그러므로, 포화 레벨까지(광량 P2까지) 적정한 신호로서 취급할 수 있는 반면, 도 7의 (1)의 광량 P2~P3 사이에 나타낸 바와 같이, 일단 어둡게 되는 현상이 확인되어 버린다.
한편, 신호 레벨 Ssig가 포화하는 영역에 있는지 또는 포화하는 영역 직전인지의 판정은, 도 7의 (2)나 도 7a의 (2)에 나타낸 바와 같이, D상 레벨과 판정 레벨 V_det2라는 비교를 행함으로써 행해진다.
상세하게는, 도 8에 나타낸 바와 같이, D상의 처리 기간에 접어든 직후의 일정 기간에 제어 신호 SUNEN을 액티브 H로 해두고, 화소 신호 전압 Vx가 리셋 레벨 Srst로부터 신호 레벨 Ssig에 이를 때까지의 천이(遷移) 기간에 참조 신호 SLP_SUN의 판정 레벨 V_det2를 횡단하는 시점을 검지한다. 즉, D상의 AD 변환 전에 검지를 행한다. 화소 신호 전압 Vx가 신호 레벨 Ssig에 이르는 과정에서 판정 레벨 V_det2와 일치했을 때 비교부(401)의 출력은 L레벨로 된다. 이 때, 제어 신호 SUNEN이 액티브 H에 있으므로, 버퍼부(450)로부터의 흑화 판정 신호 SUNOUT가 H레벨로 된다.
신호 성분 Vsig가 완전하게 포화 레벨로 되기 전에 검지를 행하려면, 도 7의 (2)나 도 7a의 (2)에 나타낸 바와 같이, 포화 레벨보다 판정 레벨 V_det2의 전위가 높고, 그 결과, 도 7의 (1)의 V_det2로 나타낸 바와 같이, 어두워지는 것은 원리적으로는 일어나지 않는다. 단, V_det2 이상(광량 P5 이상)에서는 적정한 신호로서 취급할 수 없게 되어, 다이나믹 레인지가 좁아진다.
그리고, 본 실시예의 흑화 현상의 판정 동작에서는, 먼저, 도 7의 (2)에 나타낸 바와 같이, 참조 신호 SLP_SUN을 화소 신호 전압 Vx의 리셋 레벨 Srst로 초기화하는 점에 특징을 가진다. 상세하게는, 도 5에 의해 설명한 바와 같이, 참조 신호 SLP_SUN이 초기값 V_ini에 있는 기간 내에 비교기 리셋 신호 PSET_SUN을 액티브하게 하여 비교부(401)를 초기화한다. 이 동작은, 전압 비교부(252)에 있어서의 P상의 비교 처리 전에 비교부(301)에 대하여 비교기 리셋 신호 PSET_ADC를 액티브하게 하여 비교부(401)를 초기화하는 동작과 마찬가지의 이점이 있다.
흑화 현상의 유무의 판정 시에, 단위 화소(3)마다 화소 리셋 시의 노이즈 펄스 레벨이나 리셋 레벨 Srst가 불균일해도, 비교기 리셋 신호 PSET_SUN을 액티브하게 함으로써, 불균일에 추종하여 참조 신호 SLP_SUN(상세하게는 초기값 V_ini)의 전위가 자동적으로 비교부(401)에 설정되고, 이로써, 판정 레벨 V_det도 화소 리셋 시의 노이즈 펄스 레벨이나 리셋 레벨 Srst의 불균일에 따른 전위로 설정되게 된다. 따라서, 각 컬럼열의 화소 신호 전압 Vx에 있어서의 리셋 시의 불균일의 영향을 억제할 수 있다. 이 결과, 흑화 현상 판정 시에, 컬럼열의 불균일을 억제할 수 있다. 결과, 태양광 등, 강한 광이 입사했을 때, 화면을 균일하게 화이트 드롭아 웃(white dropout)시킬 수 있다.
도 7의 (2)에서는, 참조 신호 생성부(460)에 있어서의 아날로그 스위치(482_2~482_5) 중 어느 1개만 온시켜 참조 신호 SLP_SUN을 초기값 V_ini로부터 대략 즉시로 판정 레벨 V_det2로 천이시키는 예로 나타내고 있지만, 도 8a에 나타낸 바와 같이 아날로그 스위치(482_2~482_5)를 고전위 측으로부터 차례대로 온시켜 참조 신호 SLP_SUN을 단계적으로 천이시키도록 해도 된다.
＜구체적인 동작예＞
도 8a를 참조하여, 전압 비교부(252), 흑화 검출부(400), 데이터 유지 제어부(500)의 동작 개요를 설명한다. 여기서는, 카운터부(254)는, P상 및 D상의 어느 쪽도 업 카운트 모드로 카운트 처리하는 동시에, 각 상의 카운트값(n비트)을 개별적으로 디지털 연산부(29)에 전송하는 예, 즉 제3 처리예의 AD 변환 처리를 적용하는 예로 나타낸다.
먼저, 처리 사이클의 최초에, 리셋 신호 SUNRST를 액티브 H로 하여, 래치 회로(510)를 리셋한다. 이렇게 함으로써 인버터(516)의 출력이 H레벨로 된다. 그 후, 리셋 신호 SUNRST를 인액티브 L로 하여 둔다. 즉, P상 레벨과 D상 레벨의 AD 변환 처리 전에, 래치 회로(510)에 의해 래치된 상태를 리셋하기 위해, 제어 신호 SUNRST를 일시적으로 H레벨로 하여 해제한다.
그 후, 참조 신호 SLP_SUN이 초기값 V_ini에 있는 기간 내에 비교기 리셋 신호 PSET_SUN을 액티브하게 하여 비교부(401)를 초기화한다. 이렇게 함으로써, 흑화 현상의 판정 레벨 V_det가 각 단위 화소(3)의 리셋 상태에 적합한 레벨로 설정된 다. 그러므로 흑화 현상의 검지 불균일을, 회로적으로 방지할 수 있다.
또한, 참조 신호 SLP_ADC가 리셋 레벨에 있는 기간 내에 비교기 리셋 신호 PSET_ADC를 액티브하게 하여 비교부(301)를 초기화한다.
이 후, 참조 신호 SLP_ADC를 초기값으로부터 소정의 경사로 변화시키면서, 전압 비교부(252)에 의해, 화소 신호 전압 Vx의 P상 레벨(리셋 레벨 Srst)과 참조 신호 SLP_ADC를 비교한다. 비교 처리 개시 당초는 참조 신호 SLP_ADC 쪽이 리셋 레벨 Srst보다 전압이 높으므로 비교 펄스 COMP는 H레벨이다. 흑화 현상이 생기고 있지 않으면, 도면 중에 점선으로 나타낸 화소 신호 전압 Vx와 같이, P상의 비교 처리(사실상의 AD 변환 처리) 기간에서는, 리셋 레벨 Srst는 일정하고, 전압 비교부(252)는 리셋 레벨 Srst와 참조 신호 SLP_ADC가 일치하는 시점을 확실하게 검지할 수 있어, 그 검지 시점에서 비교 펄스 COMP를 L레벨로 변화시킨다.
카운터부(254)는, 예를 들면, 카운트 클록 CK1을 비교 펄스 COMP로 취득하여, 내부의 계수 회로(예를 들면, 플립플롭의 종속 접속)에 공급하도록 되어 있다. 또, 비교 펄스 COMP에 관계없이, 각 상의 카운트 동작 유효 기간이 경과했을 때, 계수 회로에의 카운트 클록 CK1의 공급을 정지한다.
예를 들면, 비교 펄스 COMP가 H레벨인 기간은, 카운트 클록 CK1가 계수 회로에 공급되므로, 계수 회로는 카운트 클록 CK1의 수를 계수할 수 있지만, 비교 펄스 COMP가 L레벨로 되면 카운트 클록 CK1의 공급이 정지되므로, 계수 처리를 중지하고 그 시점의 카운트값을 유지한 채로 된다.
이로써, 카운터부(254)는, 참조 신호 SLP_ADC의 변화 개시 시점으로부터 카 운트 처리를 개시하고, 비교 펄스 COMP가 L레벨로 변화되었을 때, 그 시점의 카운트값 Drst_cnt를 유지한다. 디지털 연산부(29)에는, 이 때의 카운트값 Drst_cnt가 P상의 AD 변환 데이터로서 전송된다.
이 후, D상의 처리 기간에 접어들면, 참조 신호 SLP_ADC를 초기값으로부터 소정의 경사로 변화시키면서, 전압 비교부(252)에 의해, 화소 신호 전압 Vx의 D상 레벨(신호 레벨 Ssig)과 참조 신호 SLP_ADC를 비교한다. 비교 처리 개시 당초는 참조 신호 SLP_ADC 쪽이 신호 레벨 Ssig보다 전압이 높으므로 비교 펄스 COMP는 H레벨이다. 흑화 현상이 생기고 있지 않으면, 도면 중에 점선으로 나타낸 화소 신호 전압 Vx와 같이, P상의 비교 처리 기간 중 일정 레벨에 있던 리셋 레벨 Srst에 신호 성분 Vsig가 중첩된 신호 레벨 Ssig가 나타난다. 전압 비교부(252)는 신호 레벨 Ssig와 참조 신호 SLP_ADC가 일치하는 시점을 확실하게 검지할 수 있어, 그 검지 시점에서 비교 펄스 COMP를 L레벨로 변화시킨다. 카운터부(254)는, 참조 신호 SLP_ADC의 변화 개시 시점으로부터 카운트 처리를 개시하고, 비교 펄스 COMP가 L레벨로 변화되었을 때, 그 시점의 카운트값 Dsig_cnt를 유지한다. 디지털 연산부(29)에는, 이 때의 카운트값 Dsig_cnt가 D상의 AD 변환 데이터로서 전송된다.
디지털 연산부(29)에서는, P상의 AD 변환 데이터 Drst_cnt와 D상의 AD 변환 데이터 Dsig_cnt의 차분 처리에 의해 신호 성분 Vsig의 AD 변환 데이터 Dsig=Dsig_cnt－Drst_cnt를 취득한다.
한편, 흑화 현상이 생기고 있을 때는, 먼저 P상의 비교 처리 기간에서는, 도면 중 실선으로 나타낸 화소 신호 전압 Vx와 같이, 리셋 레벨 Srst가 시간과 동시 에 저하된다. 따라서, 그 저하 정도에 따라서는, 전압 비교부(252)는 리셋 레벨 Srst와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 있을 때도 있고, 검지할 수 없을 때도 있다. 도시한 실선의 예는, 리셋 레벨 Srst와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 없는 경우를 나타내고 있다.
전압 비교부(252)는, 리셋 레벨 Srst와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 있었을 때는, 그 시점에서 비교 펄스 COMP를 L레벨로 변화시킨다. 카운터부(254)는, 참조 신호 SLP_ADC의 변화 개시 시점으로부터 카운트 처리를 개시하고, 비교 펄스 COMP가 L레벨로 변화되었을 때, 그 시점의 카운트값 Dsig_cont를 유지한다. 디지털 연산부(29)에는, 이 때의 카운트값 Dsig_cnt가 P상의 AD 변환 데이터로서 전송된다.
또, 전압 비교부(252)는, 리셋 레벨 Srst와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 없을 때는, P상의 처리 기간이 경과해도 비교 펄스 COMP를 H레벨로 한 채이다. 이 때, 카운트 동작 유효 기간이 경과하면, 카운터부(254)의 계수 회로에의 카운트 클록 CK1의 공급이 정지된다. 이로써, 카운터부(254)는, 참조 신호 SLP_ADC의 변화 개시 시점으로부터 카운트 처리를 개시하고, P상의 카운트 동작 유효 기간이 경과했을 때, P상의 카운트 동작 유효 기간에 상당하는 카운트값 Drst_cnt(=Drm)를 유지한다. 디지털 연산부(29)에는, 이 때의 카운트값 Drst_cnt가 P상의 AD 변환 데이터로서 전송된다.
이 후, D상의 처리 기간에 접어들면, 참조 신호 SLP_ADC를 초기값으로부터 소정의 경사로 변화시키면서, 전압 비교부(252)에 의해, 화소 신호 전압 Vx의 D상 레벨(신호 레벨 Ssig)과 참조 신호 SLP_ADC를 비교한다. 비교 처리 개시 당초는 참조 신호 SLP_ADC 쪽이 신호 레벨 Ssig보다 전압이 높으므로 비교 펄스 COMP는 H레벨이다. 흑화 현상이 생기고 있는 경우, 도면 중 실선으로 나타낸 화소 신호 전압 Vx와 같이, P상의 비교 처리 기간 중 점차 저하되는 리셋 레벨 Srst의 최종값에 신호 성분 Vsig가 중첩된 신호 레벨 Ssig가 나타난다. 전압 비교부(252)는 신호 레벨 Ssig와 참조 신호 SLP_ADC가 일치하는 시점을 검지하려고 하지만, 리셋 레벨 Srst의 최종값의 저하 정도에 따라서는, 전압 비교부(252)는 신호 레벨 Ssig와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 있을 때도 있고, 검지할 수 없을 때도 있다. 도시한 실선의 예는, 신호 레벨 Ssig와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 없는 경우를 나타내고 있다.
전압 비교부(252)는, 신호 레벨 Ssig와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 있었을 때는, 그 시점에서 비교 펄스 COMP를 L레벨로 변화시킨다. 카운터부(254)는, 참조 신호 SLP_ADC의 변화 개시 시점으로부터 카운트 처리를 개시하고, 비교 펄스 COMP가 L레벨로 변화되었을 때, 그 시점의 카운트값 Dsig_cnt를 유지한다. 디지털 연산부(29)에는, 이 때의 카운트값 Dsig_cnt가 D상의 AD 변환 데이터로서 전송된다.
또, 전압 비교부(252)는, 신호 레벨 Ssig와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 없을 때는, D상의 처리 기간이 경과해도 비교 펄스 COMP를 H레벨로 한 채이다. 이 때, 카운트 동작 유효 기간이 경과하면, 카운터부(254)의 계수 회로에의 카운트 클록 CK1의 공급이 정지된다. 이로써, 카운터부(254)는, 참조 신 호 SLP_ADC의 변화 개시 시점으로부터 카운트 처리를 개시하고, D상의 카운트 동작 유효 기간이 경과했을 때, D상의 카운트 동작 유효 기간에 상당하는 카운트값 Dsig_cnt(=Dsm)를 유지한다. 디지털 연산부(29)에는, 이 때의 카운트값 Dsig_cnt가 D상의 AD 변환 데이터로서 전송된다.
디지털 연산부(29)에서는, P상의 AD 변환 데이터 Drst_cnt와 D상의 AD 변환 데이터 Dsig_cnt의 차분 처리에 의해 신호 성분 Vsig의 AD 변환 데이터 Dsig를 취득하도록 한다. 이 때, 전술한 설명으로부터 이해할 수 있는 바와 같이, P상 처리 기간에 있어서의 흑화 현상 시의 전위 저하 정도에 따라, P상의 AD 변환 데이터 Drst_cnt나 D상의 AD 변환 데이터 Dsig_cnt는, 각각 2종류의 값을 채용할 수 있게 된다. 그러므로, 이대로는, 디지털 연산부(29)에 있어서의 차분 처리에 의해 얻어지는 신호 성분 Vsig의 AD 변환 데이터 Dsig는, 4 (= 2×2) 종류의 값을 채용할 수 있게 된다.
한편, 전압 비교부(252)와 카운터부(254)에 의한 AD 변환 처리(비교 처리 및 카운트 처리)와 병행하여, 흑화 검출부(400)에서는 흑화 현상의 존재를 판정하고 있다. 흑화 검출부(400)는, 고광량 촬상 조건인 흑화 현상이 발생하고 있는 것을 검지하면 흑화 판정 신호 SUNOUT를 H레벨로 한다.
예를 들면, 흑화 현상이 생기는 경우에는, 흑화 검출부(400)의 비교부(401)는, D상 처리 기간에 접어들어 화소 신호 전압 Vx가 신호 레벨 Ssig로 천이하는 과정에서 참조 신호 SLP_SUN의 판정 레벨 V_det와 일치하는 시점을 검지한다. D상의 AD 변환 처리 전에 흑화 현상의 검지를 행하는 것이다. 비교부(401)는, 일치하는 시점을 검지하면 출력을 L레벨로 변화시킨다. 이 L레벨로 변화된 정보는, 버퍼부(450)의 한쪽의 단자에 통지된다.
이 때, 버퍼부(450)의 다른 쪽의 단자에 공급되고 있는 제어 신호 SUNEN이 당초는 L레벨에 있으므로, 버퍼부(450)의 출력인 흑화 검출 정보 SUNOUT는 비교부(401)의 출력(L/H)에 관계없이 L레벨인 채이다. 그리고, 제어 신호 SUNEN이 H레벨로 완전히 교체되는 타이밍에 동기하여, 버퍼부(350)는 흑화 검출 정보 SUNOUT를 H레벨로 한다.
흑화 검출 정보 SUNOUT가 H레벨로 되면, 데이터 유지 제어부(500)의 래치 회로(510)의 출력이 L레벨로 유지되므로, 비교 출력 COMP에 대신하는 제어 신호 VCO는, 전압 비교부(252)의 비교 펄스 COMP에 관계없이, H레벨로 고정된다. 즉, 데이터 유지 제어부(500)는, 제어 신호 VCO를, 비교 동작 개시 전의 논리 상태로 고정한다.
따라서, 카운터부(254)를, 비교 펄스 COMP가 아니고 제어 신호 VCO로 카운트 클록 CK1을 취득하여, 내부의 계수 회로(예를 들면, 플립플롭의 종속 접속)에 공급하도록 구성하면, 먼저, 흑화 현상이 생기지 않을 때는, P상 및 D상의 어느 쪽도 비교 펄스 COMP와 실질적으로 같은 타이밍에서 각 상의 AD 변환값에 상당하는 카운트값 Drst_cnt, Dsig_cnt를 유지하게 할 수 있다.
또, 흑화 현상이 생겼을 때, 먼저 P상 처리로, 전압 비교부(252)가 리셋 레벨 Srst와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 있었을 때는, 비교 펄스 COMP와 실질적으로 같은 타이밍에서 AD 변환값에 상당하는 카운트값 Drst_cnt를 유지하게 할 수 있다. 전압 비교부(252)가 리셋 레벨 Srst와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 없을 때는, P상의 카운트 동작 유효 기간에 대응하는 카운트값 Drst_cnt(=Drm)을 유지한다.
이에 대하여, D상 처리에서는, 흑화 검출부(400)가 흑화 현상을 검지함으로써, 전압 비교부(252)의 비교 펄스 COMP에 관계없이 제어 신호 VCO가 H레벨로 고정되므로, 전압 비교부(252)가 신호 레벨 Ssig와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 있는지 여부에 관계없이, 카운터부(254)는, D상의 카운트 동작 유효 기간에 대응하는 카운트값 Dsig_cnt(=Dsm)를 유지하게 된다.
이로써, 디지털 연산부(29)에서의 차분 처리에 의해 얻어지는 신호 성분 Vsig의 AD 변환 데이터 Dsig는, 2 (= 2×1) 종류의 값을 채용할 수 있게 된다. 따라서, 여전히, 흑화 검출시에 사용해야 할 화소 데이터가 안정되지 않는다.
여기서, 본 실시예에서는, D상의 AD 변환 처리 전에 흑화 현상 판정 처리를 행하는 흑화 현상의 유무를 특정하여 둠으로써, 전압 비교부(252)와 카운터부(254)에 의해 P상의 AD 변환 처리를 행했을 때는, 신호 레벨 Ssig의 AD 변환 데이터는, 전술한 바와 같이, 반드시, D상의 카운트 동작 유효 기간에 대응하는 카운트값 Dsig_cnt(=Dsm)로 된다. Dsm는 포화 레벨 상당하므로, 이 Dsm(최대 카운트수)를 흑화 현상이 검지되었을 때의 보정 데이터로서 사용하는 것이 고려된다.
그러므로, 데이터 유지 제어부(500)는, 촬상 조건 판정부의 일례인 흑화 검출부(400)가 고광량 촬상 조건인 것으로 판정한 것을 조건으로 하여, 전압 비교부(252)에 의한 비교 출력(비교 펄스 COMP)에 대신하는 제어 신호 VCO를 비교 개시 전과 같은 상태로 수정하고, 이 수정 후의 비교 결과로 규정되는 카운트 동작 유효 기간에서 카운터부(254)에 의해 카운트 처리를 행하여 카운트값을 유지하고, 카운터부(254)에 의해 유지된 카운트값을 사용하여 소정의 보정을 행하도록 제어한다.
예를 들면, 데이터 유지 제어부(500)는, 제어 신호 VCO를 디지털 연산부(29)에 통지함으로써, 디지털 연산부(29)에 있어서의 차분 처리의 실행을 제어하는 구성으로 한다. 디지털 연산부(29)는, 카운트값 Dsig_cnt를 수취했을 때 제어 신호 VCO가 L레벨일 때(흑화 현상이 검지되지 않을 때)에는 카운트값 Drst_cnt와 카운트값 Dsig_cnt의 차분 처리를 행하지만, 카운트값 Dsig_cnt를 수취했을 때 제어 신호 VCO가 H레벨일 때(흑화 현상이 검지되었을 때)에는 카운트값 Dsig_cnt를 보정 데이터로서 사용한다.
이와 같이, 흑화 현상이 검지되었을 때는, 디지털 연산부(29)에 있어서의 차분 처리를 행하지 않고 D상의 카운트값 Drst_cnt를 사용하는 것으로 하면, 흑화 검출시의 화소 데이터를 D상의 카운트 동작 유효 기간에 대응하는 카운트값 Drst_cnt(=Dsm)으로 확실하게 할 수 있어, 흑화 현상이 생기고 있는 부분을 화이트 표시로 할 수 있다.
태양광과 같은 매우 강한 광이 단위 화소(3)의 전하 생성부(32)에 입사해도, 디지털 연산부(29)에서의 보정 처리 후의 화소 데이터 레벨이 화이트 레벨로 되므로, 가장 밝은 부분이 검게 가라앉아 버리는 흑화 현상을 회피할 수 있다.
그리고, 여기서는, D상에서의 흑화 현상 판정을 행하는 경우에, 흑화 현상이 검지되었을 때 차분 처리를 행하지 않고, 흑화 현상이 검지되었을 때의 화소 데이 터(보정 데이터)로서 제어 신호 VCO 하의 D상에서의 AD 변환 결과, 즉 D상의 카운트 동작 유효 기간에 대응하는 카운트값 Drst_cnt(=Dsm)를 사용하는 예를 나타냈으나, 이것은 필수는 아니다. 예를 들면, 그 외의 포화 레벨에 상당하는 미리 결정된 레벨로 변환(보정)하도록 해도 된다.
또, 도 8a에서는, P상 및 D상의 어느 쪽도 업 카운트 모드로 카운트 처리하는 동시에, 각 상의 카운트값을 개별적으로 디지털 연산부(29)에 전송하는 경우에서의 흑화 현상 검지시의 보정 데이터 취급에 대하여 설명하였으나, 흑화 현상이 발생하고 있는 상태의 데이터가 출력 회로(28)에 전송되지 않도록 제어하는데 있어서, 어떠한 제어를 행할 것인지, 또 어떻게 하여 보정 데이터를 생성할 것인지는, 컬럼 AD 회로(250)에 의해 차분 처리를 행하는 구성인 것인지 여부나, 제1 ~ 제3 처리예의 어느 쪽을 AD 변환 처리로서 적용할 것인지 등에 따라 그 외의 태양을 취할 수 있다.
다음에, 그 변형예에 대하여 설명한다. 그리고, 특별한 언급하지 않는 한, 각 변형예는, 비교 펄스 COMP에 대신하는 제어 신호 VCO 하에서 AD 변환 처리(특히 카운트 처리)를 행하는 것으로 한다.
＜화소 데이터의 보정 처리: 변형예 1＞
예를 들면, 컬럼 AD 회로(250)에 의해 차분 처리를 행하는 동시에, 제1 처리예의 AD 변환 처리를 적용하는 경우(변형예 1)이면, D상의 처리시에, P상의 판독 및 AD 변환시에 취득된 리셋 레벨 Srst의 디지털값 Drst로부터 P상과는 역의 모드로 카운트 처리를 개시하는 것이 아니고, D상의 카운트 처리 전에, 초기값 "0"으로 리셋하고 나서 카운트를 개시하도록 하면 된다. 이렇게 함으로써, D상의 처리 후에 카운터부(254)에 유지되는 카운트값은, D상의 카운트 동작 유효 기간에 대응하는 최대 카운트수 Dsm으로 되고, 흑화 현상 검지시의 보정 데이터로서 출력 회로(28)에 전송된다.
＜화소 데이터의 보정 처리: 변형예 2＞
또, 컬럼 AD 회로(250)에 의해 차분 처리를 행하는 동시에, 제2 처리예의 AD 변환 처리를 적용하는 경우(변형예 2)에는, P상 및 D상 중 어느 한쪽은 참조 신호 SLP_ADC와 화소 신호 전압 Vx가 동일하게 된 시점으로부터 그 회의 최대 AD 변환 기간에 도달하는 시점까지의 기간에 카운트 처리를 행하는 점을 고려할 필요가 있다. 비교 펄스 COMP에 대신하는 제어 신호 VCO 하에서 AD 변환 처리(특히 카운트 처리)를 행하는 경우, 흑화 현상이 검지되면 제어 신호 VCO가 H레벨로 고정되고, 결과, 참조 신호 SLP_ADC와 화소 신호 전압 Vx가 동일하게 된 시점으로부터 그 회의 최대 AD 변환 기간에 도달하는 시점까지의 기간(카운트 동작 유효 기간)에 카운트 처리를 행할 수 없게 되기 때문이다.
여기서, 제2 처리예는, 상세하게는, 도 3에 나타낸 원리(제1 예)와 도 3a에 나타낸 원리(제2 예)가 있다. 이 중, 제1 예는, D상의 처리는, 사실상, 제1 처리예의 AD 변환 처리를 적용하는 경우와 같다. 따라서, 제2 처리예의 제1 예의 AD 변환 처리를 적용하는 경우에는, D상의 처리시에, P상의 판독 및 AD 변환시에 취득된 리셋 레벨 Srst의 디지털값 Drst로부터 P상과는 역의 모드로 카운트 처리를 개시하지 않고, D상의 카운트 처리 전에, 초기값 "0"으로 리셋하고 나서 카운트를 개시하도 록 하면 된다. 이렇게 함으로써, D상의 처리 후에 카운터부(254)에 유지되는 카운트값은, D상의 카운트 동작 유효 기간에 대응하는 최대 카운트수 Dsm으로 되고, 이것이 흑화 현상 검지시의 보정 데이터로서 출력 회로(28)에 전송된다.
한편, 제2 예는, D상의 처리시에 참조 신호 SLP_ADC와 화소 신호 전압 Vx가 동일하게 된 시점으로부터 그 회의 최대 AD 변환 기간에 도달하는 시점까지의 기간에 카운트 처리를 행하려고 하므로, 이대로는, 실제로는 D상의 처리시에 카운트 처리가 행해지지 않고, 그 결과, P상의 판독 및 AD 변환시에 취득된 리셋 레벨 Srst의 디지털값 Drst가 D상의 처리 후에 카운터부(254)에 유지되어 버린다.
그러므로, 제2 처리예의 제2 예의 AD 변환 처리를 적용하는 경우에는, D상의 처리시에, 카운트 동작 유효 기간을, 참조 신호 SLP_ADC가 초기값 SLP_ini로부터 변화를 개시한 시점으로부터 참조 신호 SLP_ADC와 화소 신호 전압 Vx(신호 레벨 Ssig)가 동일하게 될 때까지의 기간으로 되도록 한다. 이것은, 카운트 위상 전환부(260)에 의해 제어할 수 있다.
그러므로, 데이터 유지 제어부(500)는, 제어 신호 VCO를 카운트 위상 전환부(260)에 통지함으로써, 카운트 위상 전환부(260)에 있어서의 카운트 동작 유효 기간의 설정 처리의 실행을 제어하는 구성으로 한다. 카운트 위상 전환부(260)는, 제어 신호 VCO가 L레벨일 때(흑화 현상이 검지되지 않을 때)에는 통상의 카운트 동작 유효 기간의 설정 처리를 행하지만, 제어 신호 VCO가 H레벨일 때(흑화 현상이 검지되었을 때)에는, D상의 처리시에, 카운트 동작 유효 기간을, 참조 신호 SLP_ADC가 초기값 SLP_ini로부터 변화를 개시한 시점으로부터 참조 신호 SLP_ADC와 화소 신호 전압 Vx(신호 레벨 Ssig)가 동일하게 될 때까지의 기간으로 되도록 한다.
이렇게 함으로써, 카운트 모드가 상이할 뿐, 사실상, 제1 처리예의 AD 변환 처리나 제2 처리예의 제1 예의 AD 변환 처리를 적용하는 경우와 같아지게 된다. 따라서, D상의 카운트 처리 전에, 초기값 "0"으로 리셋하고 나서 카운트를 개시하도록 하면 된다. 이렇게 함으로써, D상의 처리 후에 카운터부(254)에 유지되는 카운트값은, D상의 카운트 동작 유효 기간에 대응하는 최대 카운트수 Dsm으로 되고, 이것이 흑화 현상 검지시의 보정 데이터로서 출력 회로(28)에 전송된다.
＜구체적인 동작예의 변형예＞
도 9는, 흑화 현상 발생의 유무를 화소 신호 전압 Vx의 P상 레벨(즉 리셋 레벨 Srst)로 판정하는 경우의 신호 타이밍예를 나타낸 도면이며, 구체적인 동작예의 변형예를 설명하는 것이다. 여기서, 카운터부(254)는, P상 및 D상의 어느 쪽도 업 카운트 모드로 카운트 처리하는 동시에, 각 상의 카운트값(n비트)을 개별적으로 디지털 연산부(29)에 전송하는 예, 즉 제3 처리예의 AD 변환 처리를 적용하는 예로 나타낸다.
도 7~도 8a에서의 설명에 있어서, 본 실시예에서는, 흑화 현상의 판정 동작시에, 참조 신호 SLP_SUN을 화소 신호 전압 Vx의 리셋 레벨 Srst로 초기화하는 점에 특징이 있는 취지를 나타낸다. 이 구조는, D상 처리시에 흑화 현상을 판정하는 경우에 한정되지 않고, P상 처리시에 흑화 현상을 판정하는 경우에도 적용할 수 있다. 이 구체적인 동작예의 변형예는, 이 점을 나타낸 것이다.
도 9에서는, 참조 신호 생성부(460)에 있어서의 아날로그 스위치(482_2~482_5)를 고전위 측으로부터 차례대로 온시켜 참조 신호 SLP_SUN을 단계적으로 천이시키는 예로 나타내고 있지만, 아날로그 스위치(482_2~482_5) 중 어느 1개만 온시켜 참조 신호 SLP_SUN을 초기값 V_ini로부터 대략 즉시로 판정 레벨 V_det2에 천이시키도록 해도 된다.
P상 처리시에 흑화 현상이 흑화 검출부(400)에 의해 검지되어 흑화 검출 정보 SUNOUT가 H레벨로 되면, 데이터 유지 제어부(500)는, 비교 출력 COMP에 대신하는 제어 신호 VCO를, 전압 비교부(252)의 비교 펄스 COMP에 관계없이, 비교 동작 개시 전의 논리 상태와 같은 H레벨로 고정한다.
그러므로, P상 처리 및 D상 처리의 어느 쪽에 있어서도, 전압 비교부(252)가 리셋 레벨 Srst나 신호 레벨 Ssig와 참조 신호 SLP_ADC가 일치하는 시점을 검지할 수 있는지 여부에 관계없이, 카운터부(254)는, P상의 카운트 동작 유효 기간에 대응하는 카운트값 Drst_cnt(=Drm)와, D상의 카운트 동작 유효 기간에 대응하는 카운트값 Dsig_cnt(=Dsm)를 각각의 AD 변환 데이터로서 유지하게 된다.
이들 AD 변환 데이터 Dsm(P상 처리의 최대 카운트수), Drm(D상 처리의 최대 카운트수)가 디지털 연산부(29)에 전송된다. 이로써, 디지털 연산부(29)에서의 차분 처리에 의해 얻어지는 신호 성분 Vsig의 AD 변환 데이터 Dsig는, 확실하게, "Dsm－Drm"의 1종류의 값을 채용할 수 있게 된다. 따라서, "Dsm－Drm"을 흑화 검출시의 보정 데이터로서 사용하는 것만으로, 흑화 검출시의 화소 데이터가 안정된다. "Dsm－Drm"은 대체로 포화 레벨인 것으로 생각되고, 흑화 현상이 생기고 있는 부분 을 화이트 표시로 할 수 있다.
태양광과 같은 매우 강한 광이 단위 화소(3)의 전하 생성부(32)에 입사해도, 디지털 연산부(29)에서의 보정 처리 후의 화소 데이터 레벨이 화이트 레벨로 되므로, 가장 밝은 부분이 검게 가라앉아 버리는 흑화 현상을 회피할 수 있다.
그리고, 여기서는, P상에서의 흑화 현상 판정을 행하는 경우에, 흑화 현상이 검지되었을 때의 화소 데이터(보정 데이터)로서 "Dsm－Drm"을 사용하는 예를 나타냈으나, 이것은 필수는 아니다. 예를 들면, 그 외의 포화 레벨에 상당한 미리 결정된 레벨로 변환(보정)하도록 해도 된다.
또, 도 9에서는, P상 및 D상의 어느 쪽도 업 카운트 모드로 카운트 처리하는 동시에, 각 상의 카운트값을 개별적으로 디지털 연산부(29)에 전송하는 경우에서의 흑화 현상 검지시의 보정 데이터 취급에 대하여 설명하였으나, 흑화 현상이 발생하고 있는 상태의 데이터가 출력 회로(28)에 전송되지 않도록 제어하는데 있어서, 어떠한 제어를 행할 것인지, 또 어떻게 하여 보정 데이터를 생성할 것인지는, 컬럼 AD 회로(250)에 의해 차분 처리를 행하는 구성인 것인지의 여부나, 제1 ~ 제3 처리예의 어느 쪽을 AD 변환 처리로서 적용할 것인지 등에 따라 그 외의 태양을 취할 수 있다. 이 점은, D상에서의 흑화 현상 판정을 행하는 경우와 공통된다. 그 대처 방법에 대하여는 상세한 설명을 생략하지만, D상에서의 흑화 현상 판정을 행하는 경우에서의 화소 데이터의 보정 처리의 각 변형예에서 유의한 사항에 대하여 마찬가지로 유의한 처리를 행하면 된다.
＜촬상 장치＞
도 10은, 전술한 고체 촬상 장치(1)와 마찬가지의 구조를 이용한 물리 정보 취득 장치의 일례인 촬상 장치의 개략 구성을 나타낸 도면이다. 이 촬상 장치(8)는, 가시광선 컬러 화상을 얻는 촬상 장치로 되어 있다. 전술한 고체 촬상 장치(1)의 구조는 고체 촬상 장치만이 아니라 촬상 장치에도 적용할 수 있다. 이 경우, 촬상 장치로서도, 흑화 현상의 판정 시에 화소 리셋 시의 화소 신호 전압의 화소마다의 불균일의 영향을 억제할 수 있는 구조를 실현할 수 있게 된다.
이 때, 예를 들면, 참조 신호 비교형 AD 변환을 실행하기 위한 참조 신호 SLP_ADC나 흑화 현상 판정용의 참조 신호 SLP_SUN의 생성 또는 흑화 현상 판정용의 비교부에 대한 초기화의 제어는, 외부의 주제어부에 있어서, 제어용의 지시 정보를 통신·타이밍 제어부(20)에 대한 데이터 설정으로 임의로 지정 가능하도록 한다.
구체적으로는, 촬상 장치(8)는, 형광등이나 태양광 등의 조명 하에 있는 피사체 Z의 상을 담지(擔持)하는 광 L을 촬상 장치 측으로 도광하여 결상시키는 촬영 렌즈(802)와, 광학 로우 패스 필터(804)와, 예를 들면, R, G, B의 색필터가 베이어 배열로 되어 있는 색필터군(812)과, 화소 어레이부(10)와, 화소 어레이부(10)를 구동하는 구동 제어부(7)와, 화소 어레이부(10)로부터 출력되는 화소 신호의 동작 전류를 제어하는 판독 전류 제어부(24)와, 화소 어레이부(10)로부터 출력된 화소 신호에 대하여 CDS 처리나 AD 변환 처리 등을 행하는 컬럼 처리부(26)와, 컬럼 처리부(26)에 참조 신호 SLP_ADC를 공급하는 참조 신호 생성부(27)와, 컬럼 처리부(26)로부터 출력된 촬상 신호를 처리하는 카메라 신호 처리부(810)를 구비하고 있다. 도면 중 점선으로 나타낸 바와 같이, 광학 로우 패스 필터(804)와 맞추어, 적외광 성분을 저감시키는 적외광 컷필터(805)를 설치할 수도 있다.
또한, 촬상 장치(8)는, 흑화 현상을 판정하는 흑화 검출부(400)와, 흑화 검출부(400)에 참조 신호 SLP_SUN을 공급하는 참조 신호 생성부(460)와, 흑화 검출부(400)로부터의 흑화 검출 정보 SUNOUT에 따라 AD 변환용의 비교 출력을 조정함으로써, 카메라 신호 처리부(810)에의 출력 신호가, 고광량 촬상 조건에 기인하는 폐해가 억제된 것으로 되도록 소정의 보정을 행하도록 제어하는 데이터 유지 제어부(500)를 구비하고 있다. 컬럼 처리부(26)의 후단에 설치된 카메라 신호 처리부(810)는, 촬상 신호 처리부(820)와, 촬상 장치(8)의 전체를 제어하는 주제어부로서 기능하는 카메라 제어부(900)를 가진다.
촬상 신호 처리부(820)는, 색필터로서 원색 필터 이외의 것이 사용되고 있을 때 컬럼 처리부(26)의 AD 변환 기능부로부터 공급되는 디지털 촬상 신호를 R(적), G(녹), B(청)의 원색 신호로 분리하는 원색 분리 기능을 구비한 신호 분리부(822)와, 신호 분리부(822)에 의해 분리된 원색 신호 R, G, B에 따라 색신호 C에 관한 신호 처리를 행하는 색신호 처리부(830)를 가진다. 또 촬상 신호 처리부(820)는, 신호 분리부(822)에 의해 분리된 원색 신호 R, G, B에 따라 휘도 신호 Y에 관한 신호 처리를 행하는 휘도 신호 처리부(840)와, 휘도 신호 Y/색신호 C에 따라 영상 신호 VD를 생성하는 인코더부(860)를 가진다.
색신호 처리부(830)는, 도시하지 않지만, 예를 들면, 화이트 밸런스 앰프, 감마 보정부, 색차 매트릭스부 등을 가진다. 휘도 신호 처리부(840)는, 도시하지 않지만, 예를 들면, 신호 분리부(822)의 원색 분리 기능부로부터 공급되는 원색 신 호에 따라 비교적 주파수가 높은 성분까지도 포함하는 휘도 신호 YH를 생성하는 고주파 휘도 신호 생성부와, 화이트 밸런스 앰프로부터 공급되는 화이트 밸런스가 조정된 원색 신호에 따라 비교적 주파수가 낮은 성분만을 포함하는 휘도 신호 YL을 생성하는 저주파 휘도 신호 생성부와, 2종류의 휘도 신호 YH, YL에 따라 휘도 신호 Y를 생성하여 인코더부(860)에 공급하는 휘도 신호 생성부를 가진다.
인코더부(860)는, 색신호부 반송파에 대응하는 디지털 신호로 색차 신호 R－Y, B－Y를 디지털 변조한 후, 휘도 신호 처리부(840)에 의해 생성된 휘도 신호 Y와 합성하여, 디지털 영상 신호 VD(=Y＋S＋C；S는 동기 신호, C는 크로마 신호)로 변환한다. 인코더부(860)로부터 출력된 디지털 영상 신호 VD는, 또한 후단의 도시를 생략한 카메라 신호 출력부에 공급되고, 모니터 출력이나 기록 미디어에의 데이터 기록 등에 제공된다. 이 때, 필요에 따라 DA 변환에 의해 디지털 영상 신호 VD가 아날로그 영상 신호 V로 변환된다.
본 실시예의 카메라 제어부(900)는, 컴퓨터가 행하는 연산과 제어의 기능을 초소형의 집적회로에 집약시킨 CPU(Central Processing Unit)를 대표예로 하는 전자 계산기의 중추(中樞)를 이루는 마이크로 프로세서(microprocessor)(902)와, 판독 전용의 기억부인 ROM(Read Only Memory)(904), 수시 기입 및 판독할 수 있는 동시에 휘발성의 기억부의 일례인 RAM(Random Access Memory)(906)과, 도시하지 않은 그 외의 주변 부재를 가지고 있다. 마이크로 프로세서(902), ROM(904), 및 RAM(906)를 모아서, 마이크로 컴퓨터(microcomputer)라고도 한다.
"휘발성의 기억부"란, 장치의 전원이 오프된 경우에는, 기억 내용을 소멸해 버리는 형태의 기억부를 의미한다. "불휘발성의 기억부"란, 장치의 메인 전원이 오프된 경우라도, 기억 내용을 계속 유지하는 형태의 기억부를 의미한다. 기억 내용을 계속 유지할 수 있는 것이면 되고, 반도체제의 메모리 소자 자체가 불휘발성을 가지는 것에 한정되지 않고, 백업 전원을 구비함으로써, 휘발성의 메모리 소자를 "불휘발성"을 갖도록 구성하는 것이라도 된다. 또, 반도체제의 메모리 소자에 의해 구성하는 것에 한정되지 않고, 자기 디스크나 광디스크 등의 매체를 이용하여 구성해도 된다. 예를 들면, 하드 디스크 장치를 불휘발성의 기억부로서 이용할 수 있다. 또, CD－ROM 등의 기록 매체로부터 정보를 판독하는 구성을 채용하는 것에서도 불휘발성의 기억부로서 이용할 수 있다.
카메라 제어부(900)는, 시스템 전체를 제어하는 것이며, 특히 흑화 현상의 판정 시에 화소 리셋 시의 화소 신호 전압의 화소마다의 불균일의 영향을 억제하는 처리와의 관계에 있어서는, 참조 신호 SLP_SUN의 생성의 제어, 및 흑화 현상 판정용의 비교부에 대한 초기화의 제어를 위한 각종의 제어 펄스의 온/오프 타이밍이나 설정값을 조정하는 기능을 가지고 있다. ROM(904)에는 카메라 제어부(900)의 제어 프로그램 등이 저장되어 있지만, 특히 본 예에서는, 카메라 제어부(900)에 의해, 각종의 제어 펄스의 온/오프 타이밍을 설정하기 위한 프로그램이 저장되어 있다. RAM(906)에는 카메라 제어부(900)가 각종 처리를 행하기 위한 데이터 등이 저장되어 있다.
또, 카메라 제어부(900)는, 메모리 카드 등의 기록 매체(924)를 삽입 및 인출 가능하게 구성하고, 또 인터넷 등의 통신망과의 접속이 가능하게 구성하고 있 다. 예를 들면, 카메라 제어부(900)는, 마이크로 프로세서(902), ROM(904), 및 RAM(906) 외에, 메모리 판독부(907) 및 통신 I/F(인터페이스)(908)를 구비한다.
기록 매체(924)는, 예를 들면, 마이크로 프로세서(902)에 소프트 웨어를 처리하기 위한 프로그램 데이터나, 휘도 신호 처리부(840)로부터의 휘도계 신호에 따른 측광 데이터 DL의 수속 범위나 노광 제어 처리(전자 셔터 제어를 포함함), 참조 신호 SLP_SUN의 생성의 제어, 및 흑화 현상 판정용의 비교부에 대한 초기화의 제어를 위한 각종의 제어 펄스의 온/오프 타이밍의 설정값 등의 다양한 데이터를 등록하는 등을 위해 이용된다.
메모리 판독부(907)는, 기록 매체(924)로부터 판독한 데이터를 RAM(906)에 저장(인스톨)한다. 통신 I/F(908)는, 인터넷 등의 통신망 사이의 통신 데이터의 송수신을 중개한다.
그리고, 이와 같은 촬상 장치(8)는, 구동 제어부(7) 및 컬럼 처리부(26)를, 화소 어레이부(10)와 별체로 하여 모듈형의 것으로 나타내고 있지만, 고체 촬상 장치(1)에 대하여 설명한 바와 같이, 이들이 화소 어레이부(10)와 동일한 반도체 기판 상에 일체적으로 형성된 원칩의 고체 촬상 장치(1)를 이용해도 되는 것은 물론이다. 또, 도면에서는, 화소 어레이부(10)나 구동 제어부(7)나 컬럼 처리부(26)나 참조 신호 생성부(27)나 카메라 신호 처리부(810), 및 흑화 현상 판정 및 데이터 보정에 관련되는 흑화 검출부(400), 참조 신호 생성부(460), 데이터 유지 제어부(500) 외에, 촬영 렌즈(802), 광학 로우 패스 필터(804), 또는 적외광 컷필터(805) 등의 광학계도 포함하는 상태로, 촬상 장치(8)를 나타내고 있고, 이 태양 은, 이들을 모아서 패키징된 촬상 기능을 가지는 모듈형의 형태로 하는 경우에 매우 적합하다.
여기서, 전술한 고체 촬상 장치(1)에 있어서의 모듈과의 관계에 있어서는, 도시한 바와 같이, 화소 어레이부(10)(촬상부)와, AD 변환 기능이나 차분(CDS) 처리 기능을 구비한 컬럼 처리부(26) 등의 화소 어레이부(10) 측과 밀접하게 관련한 신호 처리부(컬럼 처리부(26)의 후단의 카메라 신호 처리부는 제외함) 및 흑화 현상 판정 및 데이터 보정에 관련되는 기능부가 모아져 패키징된 상태로 촬상 기능을 가지는 모듈형의 형태로 고체 촬상 장치(1)를 제공하도록 하고, 그 모듈형의 형태로 제공된 고체 촬상 장치(1)의 후단에, 나머지의 신호 처리부인 카메라 신호 처리부(810)를 설치하여 촬상 장치(8)의 전체를 구성하도록 해도 된다.
또는, 도시하지 않지만, 화소 어레이부(10)와 촬영 렌즈(802) 등의 광학계가 모아져 패키징된 상태로 촬상 기능을 가지는 모듈형의 형태로 고체 촬상 장치(1)를 제공하도록 하고, 그 모듈형의 형태로 제공된 고체 촬상 장치(1)뿐아니라, 카메라 신호 처리부(810)도 모듈 내에 설치하여, 촬상 장치(8)의 전체를 구성하도록 해도 된다. 또, 고체 촬상 장치(1)에 있어서의 모듈의 형태로서, 카메라 신호 처리부(200)에 상당하는 카메라 신호 처리부(810)를 포함해도 되고, 이 경우에는, 사실상, 고체 촬상 장치(1)와 촬상 장치(8)가 동일한 것이라고 볼 수도 있다. 이와 같은 촬상 장치(8)는, 「촬상」을 행하기 위한, 예를 들면, 카메라나 촬상 기능을 가지는 휴대 기기로서 제공된다. 그리고, 「촬상」은, 통상의 카메라 촬영시의 상의 촬영만아니라, 광의(廣義)의 의미로서, 지문 검출 등도 포함하는 것이다.
이와 같은 구성의 촬상 장치(8)에 있어서는, 전술한 고체 촬상 장치(1)의 모든 기능을 포함하여 구성되어 있고, 전술한 고체 촬상 장치(1)의 기본적인 구성 및 동작과 마찬가지로 할 수 있고, 흑화 현상 판정 시에 단위 화소의 각각에 적합한 판정 레벨로 설정하는 초기화를 행하는 구조나, 흑화 현상 검출시에 AD 변환용의 비교부로부터의 비교 출력을 비교 개시 전의 상태로 고정하는 구조를 실현할 수 있게 된다.
이상, 본 발명에 대하여 실시예를 사용하여 설명하였으나, 본 발명의 기술적 범위는 상기 실시예에 기재된 범위에는 한정되지 않는다. 발명의 요지를 벗어나지 않는 범위에서 상기 실시예에 다양한 변경 또는 개량을 가할 수 있고, 그와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함된다.
또, 전술한 실시예는, 클레임(청구항)에 관한 발명을 한정하는 것이 아니고, 또 실시예 중 설명되어 있는 특징의 조합 모두가 발명의 해결 수단에 필수적인 것으로는 한정되지 않는다. 전술한 실시예에는 각종 단계의 발명이 포함되어 있고, 개시되는 복수개의 구성 요건에 있어서의 적당한 조합에 의해 각종의 발명을 추출할 수 있다. 실시예에 나타낸 전체 구성 요건으로부터 몇개의 구성 요건이 삭제되어도, 효과가 얻어지는 데 있어서, 이 몇개의 구성 요건이 삭제된 구성이 발명으로서 추출될 수 있다.
예를 들면, 화소 리셋 시의 화소 신호 전압 Vx에 따라 흑화 현상의 판정 레벨 V_det를 조정하기 위해, 화소 신호 전압 Vx와 참조 신호 SLP_SUN을 각각 용량 결합으로 비교부(401)에 입력하도록 하고, 참조 신호 SLP_SUN이 초기값 레벨 V_ini 에 있을 때 입출력 사이를 쇼트하여 초기값 레벨 V_ini와 화소 리셋 시의 화소 신호 전압 Vx를 정렬하는 초기화 동작을 행하도록 하고 있었지만, 이와 같은 동작에 한정되지 않는다. 화소 리셋에 의한 화소 신호 전압이 단위 화소마다 불균일해도, 그 영향을 완화할 수 있도록, 단위 화소의 각각에 적합한 판정 레벨로 설정하는 구조의 것이면 어떠한 것이라도 된다.
예를 들면, 화소 리셋 시의 화소 신호 전압 Vx를 단위 화소(3)마다 측정하는 기능부와, 그 측정 결과에 따라 단위 화소(3)마다 판정 레벨 V_det를 조정하는 기능부를 설치해도 된다.
도 1은 본 발명에 관한 고체 촬상 장치의 일실시예인 CMOS 고체 촬상 장치의 개략 구성도의 제1 실시예를 나타낸 도면이다.
도 1a는 본 발명에 관한 고체 촬상 장치의 일실시예인 CMOS 고체 촬상 장치의 개략 구성도의 제2 실시예를 나타낸 도면이다.
도 2는 컬럼 AD 변환 처리의 제1 처리예의 동작을 설명하기 위한 타이밍 차트이다.
도 3은 제2 처리예의 컬럼 AD 변환 처리의 동작 원리의 제1 예를 설명하는 도면이다.
도 3a는 제2 처리예의 컬럼 AD 변환 처리의 동작 원리의 제2 예를 설명하는 도면이다.
도 4는 흑화 현상 검출용의 참조 신호를 생성하는 참조 신호 생성부의 일구성예를 나타낸 도면이다.
도 4a는 참조 신호 생성부에서 생성되는 참조 신호의 일례를 나타낸 도면이다.
도 5는 AD 변환용의 전압 비교부와 흑화 검출부와 데이터 유지 제어부의 관계를 설명하는 도면이다.
도 6은 흑화 검출부의 비교부의 구성예를 나타낸 개략 회로도이다.
도 6a는 AD 변환용의 전압 비교부의 구성예를 나타낸 개략 회로도이다.
도 7은 흑화 현상 발생의 유무를 화소 신호 전압의 P상 레벨로 판정하는 경 우와 D상 레벨로 판정하는 경우의 차이를 설명하는 도면(그 1)이다.
도 7a는 흑화 현상 발생의 유무를 화소 신호 전압의 P상 레벨로 판정하는 경우와 D상 레벨로 판정하는 경우의 차이를 설명하는 도면(그 2)이다.
도 8은 흑화 현상 발생의 유무를 화소 신호 전압의 D상 레벨로 판정하는 경우의 신호 타이밍예를 나타낸 도면(도 8 (1))이다.
도 8a는 흑화 현상 발생의 유무를 화소 신호 전압의 D상 레벨로 판정하는 경우의 신호 타이밍예를 나타낸 도면(도 8 (2))이다.
도 9는 흑화 현상 발생의 유무를 화소 신호 전압의 P상 레벨로 판정하는 경우의 신호 타이밍예를 나타낸 도면이다.
도 10은 고체 촬상 장치와 마찬가지의 구조를 이용한 물리 정보 취득 장치의 일례인 촬상 장치의 개략 구성을 나타낸 도면이다.
[도면의 주요 부분에 대한 부호의 설명]
(1)…고체 촬상 장치, (10)…화소 어레이부, (12)…수평 주사부,
(14)…수직 주사부, (15)…행 제어선, (18)…수평 신호선,
(19)…수직 신호선, (20)…통신·타이밍 제어부, (23)…클록 변환부,
(24)…판독 전류 제어부, (250)…컬럼 AD 회로, (252)…전압 비교부,
(253)…카운트 동작 제어부, (254)…카운터부, (256)…데이터 기억부,
(258)…스위치, (26)…컬럼 처리부, (260)…카운트 위상 전환부,
(27)…참조 신호 생성부, (27a)…DA 변환 회로, (28)…출력 회로,
(29)…디지털 연산부, (3)…단위 화소, (301)…비교부,
(32)…전하 생성부, (350)…버퍼부, (400)…흑화 검출부, (401)…비교부,
(450)…버퍼부, (460)…참조 신호 생성부, (470)…저항 회로,
(480)…스위치부, (5)…화소 신호 생성부, (500)…데이터 유지 제어부,
(510)…래치 회로, (7)…구동 제어부, (8)…촬상 장치,
(900)…카메라 제어부

Claims (6)

  1. 전하 생성부 및 상기 전하 생성부에서 생성된 전하에 따른 처리 대상 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 복수개 배치되어 이루어지는 화소 어레이부와,
    상기 단위 화소의 각각에 적합한 판정 레벨과 상기 단위 화소로부터 출력된 처리 대상 신호를 비교함으로써, 포화 레벨을 부여하는 광량보다 강한 고광량의 정보가 상기 전하 생성부에 입사된 고광량 촬상 조건인지 여부를 판정하는 촬상 조건 판정부, 및
    상기 촬상 조건 판정부가 상기 고광량 촬상 조건인 것으로 판정한 것을 조건으로 하여, 상기 단위 화소로부터 출력된 처리 대상 신호에 따른 출력 신호가, 상기 고광량 촬상 조건에 기인하는 폐해가 억제된 것으로 되도록, 출력 신호의 보정을 행하도록 제어하는 제어부
    를 포함하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 고광량 촬상 조건인지 여부를 판정하기 위한 초기값 및 상기 판정 레벨을 시계열로 가지는 참조 신호를 생성하는 참조 신호 생성부를 더 구비하고,
    상기 촬상 조건 판정부는, 상기 참조 신호 생성부에서 생성된 상기 참조 신호와 상기 단위 화소로부터 출력된 신호를 비교하는 비교부를 구비하고, 상기 참조 신호가 상기 초기값의 기간에 상기 비교부를 상기 처리 대상 신호를 판독하는 동작 기준값으로 리셋함으로써 상기 단위 화소의 각각에 적합한 상기 판정 레벨이 설정되도록 하고, 이 후에, 상기 참조 신호가 상기 판정 레벨의 기간에 상기 비교 처리를 행하는, 고체 촬상 장치.
  3. 제2항에 있어서,
    상기 단위 화소로부터 출력되는 처리 대상 신호는, 화소 리셋에 의한 기준 성분과 상기 전하 생성부에 의해 생성된 전하에 따른 신호 성분을 시계열로 나타내는 것이며,
    상기 촬상 조건 판정부는, 상기 기준 성분에 대하여 상기 비교 처리를 행하기 전에 상기 비교부에 대한 상기 리셋 처리를 행하고 상기 비교부에 상기 판정 레벨을 공급하여 상기 기준 성분과의 상기 비교 처리를 행하고, 상기 신호 성분에 대하여 상기 비교 처리 전에는 상기 비교부에 대한 상기 리셋 처리를 행하지 않고, 상기 비교부에 상기 판정 레벨을 공급하여 상기 신호 성분과의 상기 비교 처리를 행하는, 고체 촬상 장치.
  4. 제3항에 있어서,
    상기 비교부는, 상기 처리 대상 신호가 용량 결합으로 입력되는 입력 단자 및 출력 단자를 가지는 제1 트랜지스터와, 상기 참조 신호가 용량 결합으로 입력되는 입력 단자 및 출력 단자를 가지는 제2 트랜지스터가 차동(差動)쌍을 구성하도록 접속된 차동 트랜지스터쌍부와, 상기 트랜지스터의 상기 입력 단자와 상기 출력 단자를 접속할 수 있도록 구성된 상기 리셋을 행하는 동작점 리셋부를 구비하고,
    상기 기준 성분에 대하여 상기 비교 처리를 행할 때는, 상기 트랜지스터의 상기 입력 단자와 상기 출력 단자를 일시적으로 접속하도록 상기 동작점 리셋부를 제어함으로써 상기 리셋을 행하는, 고체 촬상 장치.
  5. 제1항에 있어서,
    상기 단위 화소로부터 출력되는 아날로그의 처리 대상 신호에 대하여, 디지털 데이터로 변환하기 위한 점차 값이 변화하는 AD 변환용의 참조 신호와 상기 처리 대상 신호를 비교하는 제2 비교부 및 지정된 카운트 동작 유효 기간에 의해 카운트 처리를 행하고, 카운트 처리가 완료된 시점의 카운트값을 유지하는 카운터부를 구비하고, 처리 대상 신호의 디지털 데이터를 취득하는 AD 변환부를 구비하고,
    상기 제어부는, 상기 촬상 조건 판정부가 상기 고광량 촬상 조건인 것으로 판정한 것을 조건으로 하여, 상기 제2 비교부에 의한 비교 출력을 비교 개시 전과 같은 상태로 수정하고, 상기 수정 후의 비교 결과로 규정되는 카운트 동작 유효 기간에서 상기 카운터부에 의해 카운트 처리를 행하여 카운트값을 유지하고, 상기 카운터부에 의해 유지된 카운트값을 사용하여 상기 출력 신호의 보정을 행하도록 제어하는, 고체 촬상 장치.
  6. 전하 생성부 및 상기 전하 생성부에서 생성된 전하에 따른 처리 대상 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 복수개 배치되어 이루어지는 화소 어레이부와,
    상기 단위 화소의 각각에 적합한 판정 레벨과 상기 단위 화소로부터 출력된 처리 대상 신호를 비교함으로써, 포화 레벨을 부여하는 광량보다 강한 고광량의 정보가 상기 전하 생성부에 입사된 고광량 촬상 조건인지 여부를 판정하는 촬상 조건 판정부와,
    상기 촬상 조건 판정부가 상기 고광량 촬상 조건인 것으로 판정한 것을 조건으로 하여, 상기 단위 화소로부터 출력된 처리 대상 신호에 따른 출력 신호가, 상기 고광량 촬상 조건에 기인하는 폐해가 억제된 것으로 되도록, 출력 신호의 보정을 행하도록 제어하는 제어부, 및
    상기 제어부를 제어하는 주제어부
    를 포함하는 촬상 장치.
KR1020080043456A 2007-05-11 2008-05-09 고체 촬상 장치 및 촬상 장치 KR101433118B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00127099 2007-05-11
JP2007127099A JP4281822B2 (ja) 2007-05-11 2007-05-11 固体撮像装置、撮像装置

Publications (2)

Publication Number Publication Date
KR20080100143A true KR20080100143A (ko) 2008-11-14
KR101433118B1 KR101433118B1 (ko) 2014-08-22

Family

ID=40114157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080043456A KR101433118B1 (ko) 2007-05-11 2008-05-09 고체 촬상 장치 및 촬상 장치

Country Status (5)

Country Link
US (1) US8031241B2 (ko)
JP (1) JP4281822B2 (ko)
KR (1) KR101433118B1 (ko)
CN (1) CN101304469B (ko)
TW (1) TWI389562B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5108713B2 (ja) * 2008-10-10 2012-12-26 パナソニック株式会社 固体撮像装置及び撮像装置
JP5218309B2 (ja) * 2009-07-14 2013-06-26 ソニー株式会社 固体撮像素子およびその制御方法、並びにカメラシステム
JP5251778B2 (ja) * 2009-08-03 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
JP5166469B2 (ja) * 2010-03-24 2013-03-21 株式会社東芝 固体撮像装置
JP2011229120A (ja) 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2012010055A (ja) 2010-06-24 2012-01-12 Sony Corp 固体撮像装置
TW201210330A (en) * 2010-08-19 2012-03-01 Hon Hai Prec Ind Co Ltd Power-source circuit for infrared-cut filter removable device
JP2012151664A (ja) * 2011-01-19 2012-08-09 Toshiba Corp 固体撮像装置
JP5901186B2 (ja) * 2011-09-05 2016-04-06 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5801665B2 (ja) * 2011-09-15 2015-10-28 キヤノン株式会社 固体撮像装置、ａ／ｄ変換器およびその制御方法
JP5806566B2 (ja) 2011-09-15 2015-11-10 キヤノン株式会社 Ａ／ｄ変換器および固体撮像装置
CN104662892B (zh) * 2012-10-25 2017-11-21 夏普株式会社 固体摄像装置
JP2014165845A (ja) * 2013-02-27 2014-09-08 Sony Corp 電子機器、制御方法、及び、イメージセンサ
TWI694726B (zh) * 2013-02-27 2020-05-21 日商新力股份有限公司 攝像元件
FR3012003B1 (fr) * 2013-10-14 2016-12-30 E2V Semiconductors Conversion analogique numerique a rampe, a multiples conversions ou unique conversion suivant le niveau de lumiere recu par un pixel
JP2016012903A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
CN104023179B (zh) * 2014-06-27 2017-08-15 北京智谷睿拓技术服务有限公司 成像控制方法和设备
JP6612492B2 (ja) * 2014-10-16 2019-11-27 株式会社リコー 光電変換素子、画像読取装置及び画像形成装置
JP6825578B2 (ja) * 2015-12-22 2021-02-03 ソニー株式会社 イメージセンサ、電子機器、制御装置、制御方法、及び、プログラム
JP6712883B2 (ja) * 2016-03-25 2020-06-24 本田技研工業株式会社 撮像装置および撮像方法
EP3445042B1 (en) * 2016-04-15 2021-03-31 Sony Corporation Solid-state imaging element, electronic device and control method for solid-state imaging element
CN105979175B (zh) * 2016-06-16 2019-06-21 天津安泰微电子技术有限公司 一种减少图像传感器中模拟电路符号位的方法
JP2017228885A (ja) * 2016-06-21 2017-12-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
JP6195142B1 (ja) * 2017-01-30 2017-09-13 テックポイント インクＴｅｃｈｐｏｉｎｔ，Ｉｎｃ． Ａｄ変換装置及び撮像装置
US10582138B2 (en) * 2017-09-22 2020-03-03 Semiconductor Components Industries, Llc Image sensors with dual conversion gain pixels and anti-eclipse circuitry
CN111183633B (zh) * 2017-11-30 2023-03-21 索尼半导体解决方案公司 固态摄像元件和电子器件
JP7245001B2 (ja) * 2018-05-29 2023-03-23 キヤノン株式会社 放射線撮像装置および撮像システム
US10623728B2 (en) * 2018-07-06 2020-04-14 Stmicroelectronics (Grenoble 2) Sas Image sensors for advanced driver assistance systems utilizing safety pixels to detect malfunctions
WO2020012574A1 (ja) * 2018-07-11 2020-01-16 オリンパス株式会社 画像処理装置
KR102543176B1 (ko) 2018-07-25 2023-06-14 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
JP6843190B2 (ja) * 2018-08-10 2021-03-17 シャープ株式会社 固体撮像素子
JP7327916B2 (ja) * 2018-09-11 2023-08-16 キヤノン株式会社 光電変換装置および機器
JP2020088457A (ja) * 2018-11-16 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US10469781B1 (en) * 2018-12-06 2019-11-05 BAE Systems Imaging Solutions Inc. Power distribution network adapted for imaging arrays
JP7264332B2 (ja) * 2019-03-07 2023-04-25 ホアウェイ・テクノロジーズ・カンパニー・リミテッド マルチアナログデジタル変換の方法
KR20200113817A (ko) 2019-03-26 2020-10-07 삼성전자주식회사 이미지 센서
CN110411483B (zh) * 2019-08-26 2021-08-17 中南大学 新型大尺寸传感阵列的读出电路及其传感器阵列
US12022216B2 (en) 2019-10-31 2024-06-25 Sony Semiconductor Solutions Corporation Overlight amount detection circuit, light receiving element, and electronic device
CN110798637A (zh) * 2019-11-29 2020-02-14 成都微光集电科技有限公司 一种抑制太阳黑子效应的图像传感器读出电路及读出方法
JP7145989B2 (ja) * 2020-04-01 2022-10-03 シャープ株式会社 固体撮像素子
KR20210128147A (ko) * 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20210132364A (ko) * 2020-04-27 2021-11-04 에스케이하이닉스 주식회사 이미지 센서
CN112261325B (zh) * 2020-10-22 2023-03-24 成都微光集电科技有限公司 图像传感器的太阳黑子消除方法和电路、图像传感器
JP2022074445A (ja) * 2020-11-04 2022-05-18 キヤノン株式会社 アナログデジタル変換回路、光電変換装置、光電変換システム
CN112954240B (zh) * 2021-03-01 2023-04-18 哈尔滨工程大学 一种cmos图像传感器像素级adc电路
WO2022205126A1 (en) * 2021-03-31 2022-10-06 Huawei Technologies Co., Ltd. Single slope analog-to-digital converter, associated image sensor, and method
CN112804467B (zh) * 2021-04-15 2021-06-25 北京惠风智慧科技有限公司 一种基于多cmos传感器的图像编码方法及装置
JP2022164425A (ja) * 2021-04-16 2022-10-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US11777515B2 (en) * 2021-04-27 2023-10-03 Novatek Microelectronics Corp. Column analog-to-digital converter and local counting method thereof
CN116564243B (zh) * 2023-04-27 2024-06-25 惠科股份有限公司 亮度控制方法、显示装置及可读存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024949A (ja) * 1999-07-08 2001-01-26 Canon Inc 固体撮像装置及びそれを用いた撮像システム
JP4393225B2 (ja) 2004-02-26 2010-01-06 キヤノン株式会社 撮像装置
JP2005303746A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 撮像装置
JP4529834B2 (ja) 2005-07-29 2010-08-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4363390B2 (ja) 2005-10-04 2009-11-11 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4396655B2 (ja) * 2006-03-06 2010-01-13 ソニー株式会社 固体撮像装置
JP4685120B2 (ja) * 2008-02-13 2011-05-18 キヤノン株式会社 光電変換装置及び撮像システム

Also Published As

Publication number Publication date
TW200908719A (en) 2009-02-16
KR101433118B1 (ko) 2014-08-22
CN101304469B (zh) 2010-10-13
CN101304469A (zh) 2008-11-12
JP4281822B2 (ja) 2009-06-17
TWI389562B (zh) 2013-03-11
US20090009635A1 (en) 2009-01-08
JP2008283557A (ja) 2008-11-20
US8031241B2 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
KR101433118B1 (ko) 고체 촬상 장치 및 촬상 장치
US9509927B2 (en) Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus
US8253836B2 (en) Solid-state imaging device, imaging device and driving method of solid-state imaging device
JP5076568B2 (ja) データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器
TWI381725B (zh) 固態成像器件、成像裝置及電子裝置
JP4238900B2 (ja) 固体撮像装置、撮像装置
KR100737916B1 (ko) 이미지 센서 그리고 그것을 위한 테스트 시스템 및 테스트방법
KR101553427B1 (ko) 고체 촬상 장치 및 촬상 장치
US10038868B2 (en) Solid-state image sensing device and electronic device
JP5212022B2 (ja) 固体撮像装置、撮像装置、画素駆動電圧適正化装置、画素駆動電圧適正化方法
US8659693B2 (en) Solid-state image pickup element and camera system
US8004587B2 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
US20080259178A1 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
JP2007019682A (ja) Ａｄ変換装置並びに半導体装置
JP2008136042A (ja) 固体撮像装置、撮像装置
JP4683112B2 (ja) 固体撮像装置、撮像装置
JP2008136043A (ja) 固体撮像装置、撮像装置
JP2011171950A (ja) 信号処理装置、半導体装置、固体撮像装置、撮像装置、電子機器、ノイズ抑制方法
JP4888125B2 (ja) 固体撮像装置、撮像装置
JP2018011272A (ja) 固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器
JP4983265B2 (ja) 固体撮像装置、撮像装置
JP2013051575A (ja) 固体撮像装置、撮像装置および撮像方法
JP5569760B2 (ja) イメージセンサおよび制御方法
JP2013051497A (ja) 固体撮像装置、撮像装置および撮像方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 6