KR101553427B1

KR101553427B1 - 고체 촬상 장치 및 촬상 장치

Info

Publication number: KR101553427B1
Application number: KR1020107026089A
Authority: KR
Inventors: 시게따까 구도
Original assignee: 소니 주식회사
Priority date: 2008-05-30
Filing date: 2009-03-13
Publication date: 2015-09-15
Also published as: JP2009290658A; US8455809B2; EP2280536A1; US20110062310A1; EP2280536A4; TW201010419A; KR20110011629A; JP5266884B2; RU2479145C2; WO2009144993A1; BRPI0912262A2; RU2010147819A; CN102037722A; EP2280536B1; CN102037722B

Abstract

본 발명은, CMOS형의 고체 촬상 장치에 있어서, 누설 현상에 기인하는 암전류의 억제와 소자의 신뢰성 담보의 양립을 도모할 수 있도록 한다. 전자를 신호 전하로 하는 화소를 구동할 때에, 화소의 각 트랜지스터를 펄스 구동하기 위한 제어 신호의 부전압 레벨을, 전하 축적 시간이 길수록 큰 전압으로 되도록 조정한다. 바람직하게는, 신호 전하의 축적을 행하지 않을 때에는, 부전압 레벨을 접지 GND로 한다. 누설 현상에 의한 암전류가 문제로 되는 전하 축적 시간이 길 때에만 부전압 레벨을 크게 하므로, 암전류를 억제하는 경우라도, 화소나 그 구동 회로의 게이트 산화막에의 스트레스나 트랜지스터의 특성 열화는 억제된다.

Description

고체 촬상 장치 및 촬상 장치{SOLID-STATE IMAGING DEVICE AND IMAGING DEVICE}

본 발명은 고체 촬상 장치, 촬상 장치, 화소 구동 방법에 관한 것이다. 보다 상세하게는, 예를 들어 광이나 방사선 등의 외부로부터 입력되는 전자기파에 대해 감응성을 갖는 복수의 단위 화소가 배열되어 이루어지고, 단위 구성 요소에 의해 전기 신호로 변환된 물리량 분포를, 어드레스 제어에 의해 임의로 선택하여 전기 신호로서 판독 가능한, 예를 들어 고체 촬상 장치 등의 물리량 분포 검지의 반도체 장치나 그 밖의 전자 기기에 사용하기 적합한 화소 구동 기술에 관한 것이다.

광이나 방사선 등의 외부로부터 입력되는 전자기파에 대해 감응성을 갖는 단위 구성 요소(예를 들어 화소)를 라인 형상 혹은 매트릭스 형상으로 복수개 배열하여 이루어지는 물리량 분포 검지 반도체 장치가 다양한 분야에서 사용되고 있다.

예를 들어, 영상 기기의 분야에서는, 물리량 중의 광(전자기파의 일례)을 검지하는 CCD(Charge Coupled Device)형 혹은 MOS(Metal Oxide Semiconductor)나 CMOS(Complementary Metal-oxide Semiconductor)형의 고체 촬상 장치가 사용되고 있다. 이것들은, 단위 구성 요소(고체 촬상 장치에 있어서는 화소)에 의해 전기 신호로 변환된 물리량 분포를 전기 신호로서 판독한다.

또한, 고체 촬상 장치 중에는, 전하 생성부에서 생성된 신호 전하에 따른 화소 신호를 생성하는 화소 신호 생성부에 증폭용의 구동 트랜지스터를 갖는 증폭형 고체 촬상 소자(APS; Active Pixel Sensor/게인 셀이라고도 불림) 구성의 화소를 구비한 증폭형 고체 촬상 장치가 있다. 예를 들어, CMOS형 고체 촬상 장치의 대부분은 그러한 구성을 이루고 있다.

이러한 증폭형 고체 촬상 장치에 있어서 화소 신호를 외부로 판독하기 위해서는, 복수의 단위 화소가 배열되어 있는 화소부에 대해 어드레스 제어를 하여, 개개의 단위 화소로부터의 신호를 임의로 선택하여 판독하도록 하고 있다. 즉, 증폭형 고체 촬상 장치는, 어드레스 제어형의 고체 촬상 장치의 일례이다.

단위 화소는, 신호 전하를 생성하는 전하 생성부와, 전하 생성부에서 생성된 신호 전하에 대응하는 처리 대상 신호를 생성하여 출력하는 트랜지스터를 갖고 구성된 신호 출력부를 구비한다. 예를 들어, 전하 생성부로서 광전 변환을 행하는 포토다이오드를 갖는다. 신호 출력부는, 포토다이오드에서 생성된 신호 전하를 판독하는 판독 선택용 트랜지스터, 판독된 신호 전하를 화소 신호로 변환하는 증폭용 트랜지스터, 신호 전하를 리셋하는 리셋 트랜지스터, 판독하는 화소를 선택하는 선택용 트랜지스터를 갖는다.

여기서, MOS형 고체 촬상 장치에서는, 전하 생성부에서 생성된 신호 전하가, 신호 출력부측으로 누출되는 누설 현상에 의한 암전류의 문제가 있다. 특히, 장시간 축적시에는 암전류가 누적되어 그 성분이 커진다. 암전류 성분은 판독시에 신호 전하와 분리할 수 없고, 그 편차가 잡음으로 되어, 화질을 크게 악화시킨다. 예를 들어, 화소마다의 암전류 성분의 편차가 고정 패턴 잡음으로 되어, 화상에 백색점이 나타나, 간유리를 통해 촬영한 것처럼 된다. 또한, 암전류 성분의 시간적인 편차가 랜덤 잡음으로 된다. 이것으로부터, MOS형 고체 촬상 장치에서는, 암전류 성분을 어떻게 저감시킬지가 문제이다.

이로 인한 대책으로서, 예를 들어 재공표 특허: WO2003/085964호 공보에는, 판독 선택용 트랜지스터의 게이트(전송 게이트라 칭함)에 인가되는 전압을 접지 전위 이하로 하는, 즉 전송 게이트에 부전압을 인가하여, 전송 게이트의 채널에 정공을 축적시켜, 암전류를 저감시키는 구조가 제안되어 있다.

그러나, 이러한 부전압을 사용하는 경우, 전송 게이트의 부전압을 지나치게 낮추는, 즉 전송 게이트의 전압을 마이너스 방향으로 크게 하면, 화소나 그 구동 회로의 게이트 산화막에의 스트레스가 증가하고, 또한 핫 캐리어에 의한 트랜지스터의 특성 열화 등이 발생하여, 신뢰성(제품 수명)에 크게 영향을 미친다. 한편, 신뢰성을 고려하여 부전압을 높이면(마이너스 방향을 작게 하면), 누설을 완전히 방지할 수 없어, 장시간 축적시에 암전류에 의한 노이즈가 악화된다. 이와 같이, 현재 상황에서는, 신뢰성과 누설 현상의 양쪽을 충분히 만족시킬 수 없어, 부전압을 임의의 일정값으로 최적화하는 것이 곤란하다.

임의의 일정 부전압으로 사용하기 위해, 부전압이 인가되는 부분의 트랜지스터의 게이트 산화막의 후막화나, 신뢰성 내성을 높이는 등의 대책을 채용하는 것도 고려된다. 그러나 이 경우, 제조 공정수가 증가하여 비용 증가로 이어져 버린다.

본 발명은 상기 사정을 감안하여 이루어진 것이며, 소자의 신뢰성을 담보하면서, 누설을 기인으로 하는 암전류를 간이한 구조로 저감시키는 것을 목적으로 한다.

본 발명의 일 형태에 있어서는, 단위 화소를 구동할 때에, 신호 출력부의 각 트랜지스터를 펄스 구동하기 위한 제어 신호의 저레벨측 및 고레벨측 내의 신호 전하나 트랜지스터의 극성에 대응하는 조정 대상측의 전압 레벨을, 신호 전하의 축적 시간이 길수록 큰 전압으로 되도록 조정한다. 신호 전하의 축적을 행하지 않을 때에는, 축적 시간이 제로이기 때문에, 조정 대상측의 전압 레벨은 작은 전압으로 되도록 조정된다.

전하 생성부에서 생성된 신호 전하가 신호 출력부측으로 누출되는 누설 현상에 의한 암전류는, 전하 축적 시간이 길수록 크고, 노이즈도 문제가 된다. 한편, 이 누설 현상에 의한 암전류는, 조정 대상측의 전압 레벨을 크게 하면 적어진다.

따라서, 본 발명의 일 형태에 있어서는, 전하 축적 시간이 길수록 조정 대상측의 전압 레벨이 커지도록 조정하도록 했다. 누설 현상에 의한 암전류가 문제로 되는 전하 축적 시간이 길 때에만 조정 대상측의 전압 레벨을 크게 하고, 누설 현상에 의한 암전류가 문제로 되지 않는 전하 축적 시간이 짧을 때나 비촬상시에는 조정 대상측의 전압 레벨을 작게 한다.

누설 현상에 의한 암전류가 문제로 되는 전하 축적 시간이 길 때에만 조정 대상측의 전압 레벨을 크게 하므로, 암전류를 억제하는 경우라도, 화소나 그 구동 회로의 게이트 산화막에의 스트레스나 트랜지스터의 특성 열화는 억제된다.

이러한 구조를 적용한 고체 촬상 장치는, 원칩으로서 형성된 형태이어도 좋고, 화소 어레이부(촬상부)와, 신호 처리부 또는 광학계가 통합되어 패키징된 촬상 기능을 갖는 모듈 형상의 형태이어도 좋다. 또한, 고체 촬상 장치뿐만 아니라, 촬상 장치에도 적용 가능하다. 이 경우, 촬상 장치로서, 고체 촬상 장치와 마찬가지의 효과가 얻어진다. 여기서, 촬상 장치는, 예를 들어 카메라(혹은 카메라 시스템)나 촬상 기능을 갖는 휴대 기기인 것을 나타낸다. 또한「촬상」은, 통상의 카메라 촬영시의 상의 촬영뿐만 아니라, 넓은 의미로서 지문 검출 등도 포함하는 것이다.

본 발명의 일 형태에 따르면, 신호 전하의 축적 시간이 길수록 큰 전압으로 되도록 조정 대상측의 전압 레벨을 조정하도록 했다. 이에 의해, 소자의 신뢰성을 만족시키면서, 누설 현상에 기인하는 암전류를 억제할 수 있도록 조정 대상측의 전압 레벨을 최적의 상태로 설정할 수 있다. 암전류 억제와 소자의 신뢰성 담보의 양립을 도모할 수 있다. 전하 축적 시간에 따라서 제어 신호의 전압 레벨을 조정하는 간이한 구조로 끝나, 게이트 산화막의 후막화 등 트랜지스터의 제조 공정에 영향을 미치지 않고 실현할 수 있어 제조 공정수의 증가는 없다.

도 1은, 고체 촬상 장치의 기본 구성도.
도 2는, 수직 주사부와 화소 어레이부와의 인터페이스에 착안하여, 제1 실시 형태의 고체 촬상 장치를 도시한 도면.
도 2a는, 수직 어드레스 설정부와 수직 구동부와의 인터페이스 부분의 회로예를 설명하는 도면.
도 3은, 부전원의 구성예를 도시하는 도면.
도 4는, 부전원으로부터 출력되는 부의 출력 전압 Vout(디지털 부전압 DVSSw에 대응)의 조정예를 설명하는 도면.
도 5는, 부전압 조정을 실현하는 제1 예의 회로 구성을 도시하는 도면.
도 5a는, 부전압 조정을 실현하는 제2 예의 회로 구성을 도시하는 도면.
도 5b는, 부전압 조정을 실현하는 제3 예의 회로 구성을 도시하는 도면.
도 6은, 단위 화소를 구동하는 제어 펄스의 동작 타이밍의 일례를 나타내는 타이밍 차트.
도 7은, 수직 주사부와 화소 어레이부와의 인터페이스에 착안하여, 제2 실시 형태의 고체 촬상 장치를 도시한 도면.
도 8은, 수직 주사부와 화소 어레이부와의 인터페이스에 착안하여, 제3 실시 형태의 고체 촬상 장치를 도시한 도면.
도 9는, 수직 주사부와 화소 어레이부와의 인터페이스에 착안하여, 제4 실시 형태의 고체 촬상 장치를 도시한 도면.
도 10은, 제4 실시 형태의 부전원으로부터 출력되는 부의 출력 전압 Vout(디지털 부전압 DVSSw에 대응함)의 조정예를 설명하는 도면.
도 11은, 촬상 장치(제5 실시 형태)의 개략 구성도.

이하, 도면을 참조하여 본 발명의 실시 형태에 대해 상세하게 설명한다. 각 기능 요소에 대해 실시 형태별로 구별할 때에는, A, B, C, …등과 같이 대문자의 영어의 참조자를 부여하여 기재하고, 특별히 구별하지 않고 설명할 때에는 이 참조자를 할애하여 기재한다. 도면에 있어서도 마찬가지이다.

또한, 이하에 있어서는, X-Y 어드레스형의 고체 촬상 장치의 일례인 CMOS 고체 촬상 장치를 디바이스로서 사용한 경우를 예로 설명한다. 또한, 특별히 언급하지 않는 한, CMOS 고체 촬상 장치는, 모든 단위 화소가 NMOS(n 채널형의 MOS)로 이루어지고, 신호 전하는 부전하(전자)인 것으로서 설명한다. 단 이것은 일례이며, 대상으로 되는 디바이스는 MOS형의 고체 촬상 장치에 한정되지 않고, 단위 화소가 PMOS(p 채널형의 MOS)로 구성되어 있어도 좋고, 신호 전하는 정전하(정공ㆍ홀)이어도 좋다. 광이나 방사선 등의 외부로부터 입력되는 전자기파에 대해 감응성을 갖는 단위 화소를 라인 형상 혹은 매트릭스 형상으로 복수개 배열하여 이루어지고 어드레스 제어에 의해 신호를 판독하는 물리량 분포 검지용의 반도체 장치 전체에, 후술하는 모든 실시 형태를 마찬가지로 적용할 수 있다.

<고체 촬상 장치: 기본 구성>

도 1은, 본 발명에 관한 고체 촬상 장치의 일 실시 형태인 CMOS형의 고체 촬상 장치(CMOS 이미지 센서)의 기본 구성도이다.

고체 촬상 장치(1)는, 복수개의 단위 화소(3)가 2차원 매트릭스 형상으로 배열된 화소 어레이부(10)를 갖는다. 고체 촬상 장치(1)는, 예를 들어 R, G, B의 색 필터가 베이어 배열로 되어 있는 색 분해(색 분리) 필터를 사용함으로써, 화소 어레이부(10)를 컬러 촬상 대응으로 할 수 있다.

도 1에서는, 간단하게 하기 위해 행 및 열의 일부를 생략하여 도시하고 있지만, 현실적으로는, 각 행이나 각 열에는 수십 내지 수천의 단위 화소(3)가 배치된다. 후술하는 바와 같이, 단위 화소(3)는 검지부의 일례인 수광 소자(전하 생성부)로서의 포토다이오드 외에, 예를 들어 전하 전송용이나 리셋용이나 증폭용 등의 3개 혹은 4개의 트랜지스터를 갖는 화소 내 증폭기를 갖는다. 단위 화소(3)로부터는, 열마다 수직 신호선(19)을 통해 화소 신호 전압 Vx가 출력된다. 화소 신호 전압 Vx는, 리셋 레벨 Srst(P상 성분)와 신호 레벨 Ssig(D상 성분)를 포함한다.

고체 촬상 장치(1)는 또한, CDS(Correlated Double Sampling; 상관 2중 샘플링) 처리 기능이나 디지털 변환 기능을 이루는 AD 변환부(250)가 열 병렬로 설치되어 있는 칼럼 AD 변환부(26)를 갖는다. "열 병렬"이라 함은, 수직열의 수직 신호선(19)(열 신호선의 일례)에 대해 실질적으로 병렬로 복수의 CDS 처리 기능부나 디지털 변환부(AD 변환부) 등이 설치되어 있는 것을 의미한다. 이러한 판독 방식을 칼럼 판독 방식이라 칭한다.

고체 촬상 장치(1)는 또한, 구동 제어부(7), 단위 화소(3)에 화소 신호 판독용의 동작 전류(판독 전류)를 공급하는 판독 전류 제어부(24)와, 칼럼 AD 변환부(26)에 AD 변환용의 참조 신호 SLP_ADC를 공급하는 참조 신호 생성부(27)와, 출력부(28)를 구비하고 있다.

구동 제어부(7)는, 화소 어레이부(10)의 신호를 순차 판독하기 위한 제어 회로 기능의 실현을 위해 수평 주사부(12)(열 주사 회로), 수직 주사부(14)(행 주사 회로) 및 통신ㆍ타이밍 제어부(20)를 구비하고 있다.

수평 주사부(12)는, 열 어드레스나 열 주사를 제어하는 수평 어드레스 설정부(12a)나 수평 구동부(12b) 등을 갖는다. 수직 주사부(14)는, 행 어드레스나 행 주사를 제어하는 수직 어드레스 설정부(14a)나 수직 구동부(14b) 등을 갖는다. 수평 주사부(12)나 수직 주사부(14)는, 통신ㆍ타이밍 제어부(20)로부터 공급되는 제어 신호 CN1, CN2에 응답하여 행ㆍ열의 선택 동작(주사)을 개시한다.

통신ㆍ타이밍 제어부(20)는, 단자(5a)를 통해 입력되는 마스터 클록 CLK0에 동기한 클록을 디바이스 내의 각 부(주사부(12, 14)나 칼럼 AD 변환부(26))에 공급하는 타이밍 제너레이터(판독 어드레스 제어 장치의 일례)의 기능 블록을 구비한다. 또한, 단자(5a)를 통해 외부의 주 제어부로부터 공급되는 마스터 클록 CLK0을 수취하고, 또한 단자(5b)를 통해 외부의 주 제어부로부터 공급되는 동작 모드 등을 지령하는 데이터를 수취하고, 또한 고체 촬상 장치(1)의 정보를 포함하는 데이터를 외부의 주 제어부로 출력하는 통신 인터페이스의 기능 블록을 구비한다.

예를 들어, 통신ㆍ타이밍 제어부(20)는, 내부 클록을 생성하는 클록 변환부의 기능을 갖는 클록 변환부(20a) 및 통신 기능이나 각 부를 제어하는 기능을 갖는 시스템 제어부(20b) 등을 갖는다. 클록 변환부(20a)는, 단자(5a)를 통해 입력되는 마스터 클록 CLK0에 기초하여, 마스터 클록 CLK0보다도 고속 주파수의 펄스를 생성하는 체배 회로를 내장하고 있어, 카운트 클록 CKcnt1이나 카운트 클록 CKdac1 등의 내부 클록을 생성한다.

출력부(28)는, 수평 신호선(18) 상의 신호(디지털 데이터이지만 소진폭)를 검출하는 감지 증폭기(28a)(SㆍA)와, 고체 촬상 장치(1)와 외부와의 인터페이스 기능을 이루는 인터페이스부(28b)(I/F부)를 갖는다. 인터페이스부(28b)의 출력은 출력 단자(5c)에 접속되어 있고, 영상 데이터가 후단 회로로 출력된다. 출력부(28)는 또한, 감지 증폭기(28a)와 인터페이스부(28b) 사이에 각종 디지털 연산 처리를 행하는 디지털 연산부를 설치해도 좋다.

단위 화소(3)는, 행 선택을 위한 행 제어선(15)을 통해 수직 주사부(14)와, 또한 수직 신호선(19)을 통해 칼럼 AD 변환부(26)의 수직열마다 설치되어 있는 AD 변환부(250)와 각각 접속되어 있다. 여기서, 행 제어선(15)은 수직 주사부(14)로부터 화소에 들어가는 배선 전반을 나타낸다.

AD 변환부(250)에 있어서의 AD 변환 방식으로서는, 회로 규모나 처리 속도(고속화)나 분해능 등의 관점에서 다양한 방식이 고려되고 있지만, 일례로서, 참조 신호 비교형, 슬로프 적분형, 혹은 램프 신호 비교형 등으로도 칭해지는 AD 변환 방식을 채용한다. 참조 신호 비교형의 AD 변환시에 있어서는, 변환 개시(비교 처리의 개시)부터 변환 종료(비교 처리의 종료)까지의 시간에 기초하여 카운트 동작 유효 기간을 결정하고, 그 기간을 나타내는 카운트 인에이블 신호 EN에 기초하여 아날로그의 처리 대상 신호를 디지털 데이터로 변환한다.

이로 인해, 참조 신호 생성부(27)는, DA 변환부(270)(DAC; Digital Analog Converter)를 갖고, 통신ㆍ타이밍 제어부(20)로부터의 제어 데이터 CN4로 나타내어지는 초기값으로부터 카운트 클록 CKdac1에 동기하여, 제어 데이터 CN4로 나타내어지는 기울기(변화율)의 참조 신호 SLP_ADC를 생성한다. 카운트 클록 CKdac1은 카운터부(254)용의 카운트 클록 CKcnt1과 동일하게 해도 좋다.

AD 변환부(250)는, 비교부(252)(COMP)와, 업 카운트 모드와 다운 카운트 모드를 전환 가능한 카운터부(254)를 구비한다. 본 예에서는 또한, 카운터부(254)의 후단에, 스위치부(258)와 데이터 기억부(256)를 구비한다. 비교부(252)는, 참조 신호 생성부(27)에서 생성되는 참조 신호 SLP_ADC와, 선택 행의 단위 화소(3)로부터 수직 신호선(19)(H1, H2,…, Hh)을 경유하여 얻어지는 아날로그의 화소 신호 전압 Vx를 비교한다. 카운터부(254)는, 비교부(252)의 비교 출력 Co와 일정한 관계를 갖는 카운트 인에이블 신호 EN의 액티브 기간을 카운트 클록 CKcnt1로 카운트하고, 카운트 결과를 유지한다.

통신ㆍ타이밍 제어부(20)로부터 각 AD 변환부(250)의 카운터부(254)에는, 카운터부(254)가 P상ㆍD상의 카운트 처리를 다운 카운트 모드에서 동작하는 것인지 업 카운트 모드에서 동작하는 것인지, P상의 카운트 처리에 있어서의 초기값 Dini의 설정이나 리셋 처리 등, 그 밖의 제어 정보를 지시하는 제어 신호 CN5가 입력되어 있다.

비교부(252)의 한쪽의 입력 단자(+)는, 다른 비교부(252)의 입력 단자(+)와 공통으로, 참조 신호 생성부(27)에서 생성되는 참조 신호 SLP_ADC가 입력되고, 다른 쪽의 입력 단자(-)에는, 각각 대응하는 수직열의 수직 신호선(19)이 접속되고, 화소 어레이부(10)로부터의 화소 신호 전압 Vx가 각각 입력된다.

카운터부(254)의 클록 단자 CK에는, 다른 카운터부(254)의 클록 단자 CK와 공통으로, 통신ㆍ타이밍 제어부(20)로부터 카운트 클록 CKcnt1이 입력되어 있다. 데이터 기억부(256)를 설치하지 않은 경우, 카운터부(254)에는, 수평 주사부(12)로부터 제어선(12c)을 통해 제어 펄스가 입력된다. 카운터부(254)는, 카운트 결과를 유지하는 래치 기능을 갖고 있고, 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지는 카운터 출력값을 유지한다.

본 실시 형태에서는, AD 변환부(250)에서 CDS 처리를 완결시켜 두지만, 리셋 레벨 Srst의 P상 데이터와 신호 레벨 Ssig의 D상 데이터를 개별로 출력부(28)측으로 전송하여, AD 변환부(250)의 후단의 디지털 연산부에서 CDS 처리를 행해도 좋다. 본 출원인은, AD 변환부(250)에서 AD 변환과 CDS 처리를 행하는 참조 신호 비교형의 AD 변환 방식을 다양하게 제안하고 있고, 그것들도 기본적으로는 각 실시 형태로 채용할 수 있는 것이다.

수평 주사부(12)나 수직 주사부(14) 등의 구동 제어부(7)의 각 요소는, 화소 어레이부(10)와 함께, 반도체 집적 회로 제조 기술과 마찬가지의 기술을 사용하여 단결정 실리콘 등의 반도체 영역에 일체적으로 형성된 소위 1칩인 것(동일한 반도체 기판 상에 설치되어 있는 것)으로서, 본 실시 형태의 고체 촬상 장치(1)가 구성된다.

고체 촬상 장치(1)는, 이와 같이 각 부가 반도체 영역에 일체적으로 형성된 1칩으로서 형성된 형태이어도 좋고, 도시를 할애하지만, 화소 어레이부(10), 구동 제어부(7), 칼럼 AD 변환부(26) 등의 각종의 신호 처리부 외에, 촬영 렌즈, 광학 로우 패스 필터, 혹은 적외광 커트 필터 등의 광학계도 포함하는 상태에서, 이것들을 통합하여 패키징된 촬상 기능을 갖는 모듈 형상의 형태로 해도 좋다.

개개의 AD 변환부(250)의 출력측은, 예를 들어 카운터부(254)의 출력을 수평 신호선(18)에 접속할 수 있다. 혹은, 도시한 바와 같이, 카운터부(254)의 후단에, 이 카운터부(254)가 유지한 카운트 결과를 유지하는 래치를 구비한 메모리 장치로서의 데이터 기억부(256)와, 카운터부(254)와 데이터 기억부(256)와의 사이에 배치된 스위치부(258)를 구비하는 구성을 취할 수도 있다. 스위치부(258)는 수직열마다 스위치 SW를 갖는다.

데이터 기억부(256)를 구비하는 구성을 채용하는 경우, 스위치 SW에는, 다른 수직열의 스위치 SW와 공통으로, 통신ㆍ타이밍 제어부(20)로부터, 소정의 타이밍에서, 제어 펄스로서의 메모리 전송 지시 펄스 CN8이 공급된다. 스위치부(258)의 각 스위치 SW는, 메모리 전송 지시 펄스 CN8이 공급되면, 대응하는 카운터부(254)의 카운트값을 데이터 기억부(256)에 전송한다. 데이터 기억부(256)는, 전송된 카운트값을 유지ㆍ기억한다. 데이터 기억부(256)에는, 수평 주사부(12)로부터 제어선(12c)을 통해 제어 펄스가 입력된다. 데이터 기억부(256)는, 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지는, 카운터부(254)로부터 도입한 카운트값을 유지한다.

수평 주사부(12)는, 칼럼 AD 변환부(26)의 각 비교부(252)와 카운터부(254)가, 각각이 담당하는 처리를 행하는 것과 병행하여, 각 데이터 기억부(256)가 유지하고 있었던 카운트값을 판독하는 판독 주사부의 기능을 갖는다. 데이터 기억부(256)의 출력은 수평 신호선(18)에 접속되어 있다. 수평 신호선(18)은, AD 변환부(250)의 비트 폭분 혹은 그 2배 폭분(예를 들어 상보 출력으로 할 때)의 신호선을 갖고, 각각의 출력선에 대응한 감지 증폭기(28a)를 갖는 출력부(28)에 접속된다. 또한, 카운터부(254), 데이터 기억부(256), 스위치부(258) 및 수평 신호선(18)은 각각 n비트에 대응한 구성을 채용하고 있다.

여기서, 본 실시 형태의 고체 촬상 장치(1)는, 전원 계통으로서, 디지털 계통의 전원과 아날로그 계통의 전원의 2개의 전원 계통을 갖고 구동된다. 고체 촬상 장치(1)가 형성되는 반도체 칩에는, 디지털 정전압 DVDD용, 디지털 접지 전압 DVSS용, 아날로그 정전압 AVDD용, 아날로그 접지 전압 AVSS용의 각 전원 단자(도시하지 않음)가 설치된다.

고체 촬상 장치(1)는, 통신ㆍ타이밍 제어부(20)로부터의 축적 시간 설정 TS의 지시나 메뉴얼 조정용의 전압 설정 정보 TS-Vout에 기초하여 각 부에 공급하는 전원 전압을 생성하는 전원부(300)를 구비한다. 전원부(300)는, 디지털 정전압 DVDD나 아날로그 정전압 AVDD를 승압하여 디지털 정전압 DVDDw나 아날로그 정전압 AVDDw를 생성하는 정전원(302)과, 디지털 정전압 DVDD에 기초하여 디지털 부전압 DVSSw나 아날로그 부전압 AVSSw를 생성하는 부전원(304)을 갖는다. 즉, 구동 제어부(7)나 출력부(28) 등의 각 요소 외에 전원부(300)도, 화소 어레이부(10)와 함께, 반도체 집적 회로 제조 기술과 마찬가지의 기술을 사용하여 단결정 실리콘 등의 반도체 영역에 일체적으로 형성된 소위 1칩인 것으로서 고체 촬상 장치(1)가 구성되어 있다.

본 실시 형태에서는, 정전원(302)에 의해 디지털 정전압 DVDD나 아날로그 정전압 AVDD를 승압하고, 또한 부전원(304)에 의해 디지털 부전압 DVSSw나 아날로그 부전압 AVSSw를 생성함으로써, 고체 촬상 장치(1)(반도체 칩)의 내부에서 별개의 전원 전압값을 생성하고 있다. 이러한 구조를 취하면, 반도체 칩 외부로부터 공급되는 전원 전압값이 단일이라도, 칩 내부에서 복수의 전원 전압을 만들어 낼 수 있다. 디지털 부전압 DVSS를 사용함으로써, 암전류 기인의 노이즈를 저감시킬 수 있다.

또한, 여기서는, 정전원(302) 및 부전원(304)은, 일례로서 모두 고체 촬상 장치(1)에 내장되는 형태로 나타냈지만, 이것들을 화소 어레이부(10)나 구동 제어부(7) 등이 형성되는 반도체 영역과는 별개로 해도 좋다(후술하는 촬상 장치(8)를 참조).

<화소 어레이부와 수직 주사부의 인터페이스: 제1 실시 형태>

도 2는, 수직 주사부(14)와 화소 어레이부(10)와의 인터페이스에 착안하여, 제1 실시 형태의 고체 촬상 장치(1A)를 도시한 도면이다. 도 2a는, 수직 어드레스 설정부(14a)와 수직 구동부(14b)와의 인터페이스 부분의 회로예를 설명하는 도면이다.

단위 화소(3)는 일례로서, 전하 생성부(32) 외에, 각각 서로 다른 기능을 이루는 4개의 트랜지스터(판독 선택용 트랜지스터(34), 리셋 트랜지스터(36), 수직 선택용 트랜지스터(40), 증폭용 트랜지스터(42))를 기본 소자로서 구비한다. 판독 선택용 트랜지스터(34), 리셋 트랜지스터(36), 증폭용 트랜지스터(42)는 플로팅 디퓨전(38)과 함께 화소 신호 생성부(5)(신호 출력부)를 구성한다. 그리고, 화소 신호 생성부(5)와 수직 선택용 트랜지스터(40)에 의해, 전하 생성부(32)에서 생성된 신호 전하에 대응하는 화소 신호 전압 Vx를 생성하여 출력하는 신호 출력부(6)가 구성된다. 각 트랜지스터(34, 36, 40, 42)를 통합하여 화소 트랜지스터라고도 칭한다.

전송부를 구성하는 판독 선택용 트랜지스터(34)(전송 트랜지스터ㆍ판독 트랜지스터)의 게이트는, 동일 행의 당해 게이트와 공통으로 전송 배선(54)에 접속되고, 전송 신호 TRG로 구동된다. 초기화부를 구성하는 리셋 트랜지스터(36)의 게이트는, 동일 행의 당해 게이트와 공통으로 리셋 배선(56)에 접속되고, 리셋 신호 RST로 구동된다. 수직 선택용 트랜지스터(40)(셀렉트 트랜지스터)의 게이트는, 동일 행의 당해 게이트와 공통으로 수직 선택선(58)에 접속되고, 수직 선택 신호 VSEL로 구동된다. 전송 배선(54), 리셋 배선(56) 및 수직 선택선(58)이, 도 1의 행 제어선(15)이다.

전송 신호 TRG, 리셋 신호 RST, 및 수직 선택 신호 VSEL은, 일반적으로는, 모두 액티브 H(하이; 전원 전압 레벨), 인액티브 L(로우; 기준 레벨)의 2치 펄스가 사용된다. 전원 전압 레벨은 예를 들어 3V 정도로 한다. 기준 레벨은, 예를 들어 0.4 내지 0.7V 혹은 접지 레벨의 0V로 하지만, 경우에 따라서는, 일부 혹은 전부의 펄스에 대해서는 -1V 정도의 부전위로 한다.

포토다이오드 PD 등의 수광 소자 DET로 구성되는 검지부의 일례인 전하 생성부(32)는, 수광 소자 DET의 일단부(애노드측)가 저전위측의 기준 전위 Vss(부전위: 예를 들어 -1V 정도)에 접속되고, 타단부(캐소드측)가 판독 선택용 트랜지스터(34)의 입력 단자(전형적으로는 소스)에 접속되어 있다. 또한, 기준 전위 Vss는 접지 전위 GND로 해도 좋다. 판독 선택용 트랜지스터(34)는, 출력 단자(전형적으로는 드레인)가 리셋 트랜지스터(36)와 플로팅 디퓨전(38)과 증폭용 트랜지스터(42)가 접속되는 접속 노드에 접속된다. 리셋 트랜지스터(36)는, 소스가 플로팅 디퓨전(38)에, 드레인이 리셋 전원 Vrd(통상은 아날로그용의 전원 Vdd=AVDD와 공통으로 함)에 각각 접속된다.

수직 선택용 트랜지스터(40)는, 일례로서, 드레인이 증폭용 트랜지스터(42)의 소스에, 소스가 화소선(51)에 각각 접속되고, 게이트(특히 수직 선택 게이트SELV라 함)가 수직 선택선(58)에 접속되어 있다. 화소선(51)은, 동일 열의 당해 화소선(51)과 공통으로 수직 신호선(19)에 접속된다. 증폭용 트랜지스터(42)는, 게이트가 플로팅 디퓨전(38)에 접속되고, 드레인이 전원 Vdd에, 소스는 수직 선택용 트랜지스터(40)를 통해 화소선(51)에 접속되고, 또한 수직 신호선(19)에 접속되도록 되어 있다. 또한 이러한 접속 구성에 한정되지 않고, 수직 선택용 트랜지스터(40)와 증폭용 트랜지스터(42)의 배치를 반대로 하여, 수직 선택용 트랜지스터(40)는, 드레인이 전원 Vdd에, 소스가 증폭용 트랜지스터(42)의 드레인에 접속되고, 증폭용 트랜지스터(42)의 소스가 화소선(51)에 접속되도록 해도 좋다.

수직 신호선(19)은, 그 일단부가 칼럼 AD 변환부(26)측으로 연장됨과 함께, 그 경로에 있어서, 판독 전류 제어부(24)가 접속된다. 판독 전류 제어부(24)는, 그 상세한 것은 도시를 할애하지만, 각 수직열에 대해 부하 MOS 트랜지스터를 갖고, 기준 전류원부와 트랜지스터 사이에서 게이트끼리가 접속되어 커런트 미러 회로를 구성하고, 수직 신호선(19)에 대해 전류원으로서 기능하도록 되어 있다. 그리고, 증폭용 트랜지스터(42)와의 사이에서, 대략 일정한 동작 전류(판독 전류)가 공급되는 소스 폴로워 구성이 채용되도록 되어 있다.

수직 주사부(14)에는, 전원 전압으로서, 정전원(302)으로부터 디지털 정전압 DVDDw나 아날로그 정전압 AVDDw가 정전원 단자에 공급되고, 부전원(304)으로부터 디지털 부전압 DVSSw나 아날로그 부전압 AVSSw가 부전원 단자에 공급된다(x는 1 내지 3 중 어느 하나). 또한 기준 단자가 기준 전위(접지)에 접속된다. 예를 들어, 수직 어드레스 설정부(14a)는, 일례로서, 디코더를 이용한 구성으로 되어 있다. 수직 어드레스 설정부(14a)는, 정전원 단자에는 정전원(302)으로부터 디지털 정전압 DVDD1 혹은 아날로그 정전압 AVDD1이 공급되고, 기준 단자가 기준 전위(접지: GND)에 접속되어 있다.

수직 구동부(14b)는, 각 행의 행 제어선(15)(전송 배선(54), 리셋 배선(56), 수직 선택선(58))의 각각에 대해, 레벨 시프터(146)(L/S)와 드라이버(148)를 갖는다. 레벨 시프터(146)와 드라이버(148)는, 정전원 단자가 도시하지 않은 정전원(302)에 접속되고, 부전원 단자가 부전원(304)에 접속되어 있다(상세한 것은 후술함).

예를 들어, 도 2a에 도시한 바와 같이, 수직 어드레스 설정부(14a)의 출력단은, 접지측의 n 채널형의 MOS 트랜지스터(nMOS(172))와 정전원측의 p 채널형의 MOS 트랜지스터(pMOS(173))가 직렬 접속된 CMOS 인버터를 갖고, 펄스를 상보 출력한다. CMOS 인버터의 입력측이 레벨 시프터(146)의 비반전 입력 IN으로 되고, CMOS 인버터의 출력이 레벨 시프터(146)의 반전 입력 xIN으로 된다.

레벨 시프터(146)는, 승압형의 구성으로 되어 있고, 차동 구성을 채용하는 제1 회로 블록(180_1)과 제2 회로 블록(180_2)의 조합과 CMOS 인버터로 구성되어 있다. 각 회로 블록(180_1, 180_2)에는, 수직 어드레스 설정부(14a)에 공급되는 디지털 정전압 DVDD1 혹은 아날로그 정전압 AVDD1보다도 고전압의 아날로그 정전압 AVDDw가 정전원(302)으로부터 정전원 단자에 공급되고, 부전원(304)으로부터 아날로그 부전압 AVSSw가 부전원 단자에 공급된다.

제1 회로 블록(180_1)은 부전원측의 nMOS(182)와 정전원측의 pMOS(183)가 직렬 접속되고, 제2 회로 블록(180_2)은 부전원측의 nMOS(184)와 정전원측의 pMOS(185)가 직렬 접속되어 있다. 제1 회로 블록(180_1)의 nMOS(182)의 드레인을 제2 회로 블록(180_2)의 pMOS(185)의 게이트에 접속하고, 제2 회로 블록(180_2)의 nMOS(184)의 드레인을 제1 회로 블록(180_1)의 pMOS(183)의 게이트에 접속한 멜빵식 접속 구조를 채용하고 있다. CMOS 인버터는, 부전원측의 nMOS(186)와 정전원측의 pMOS(187)가 직렬 접속되어 있다. 제2 회로 블록(180_2)의 출력(nMOS(184)와 pMOS(185)의 접속점)이 nMOS(186) 및 pMOS(187)의 게이트에 공통으로 접속된다.

반전 입력 xIN이 nMOS(182)의 게이트에 공급되고, 비반전 입력 IN이 nMOS(184)의 게이트에 공급된다. nMOS(182)의 드레인에는, 반전 입력 xIN과 역논리의 출력 펄스(진폭은 대략 AVSSw 내지 AVDDw)가 얻어지고, 이 출력 펄스가pMOS(185)의 게이트에 공급된다. nMOS(184)의 드레인에는, 비반전 입력 IN과 역논리의 출력 펄스(진폭은 대강 AVSSw 내지 AVDDw)가 얻어지고, 이 출력 펄스가pMOS(183)의 게이트에 공급된다. 즉, 레벨 시프터(146)는, 그 입력단에 있어서 상보(차동) 입력의 인터페이스를 갖고 있고, nMOS(182, 184)의 게이트에 상보 입력 펄스의 공급을 받음으로써, 출력단에 있어서 멜빵식의 정귀환 루프를 갖도록 되어 있다.

비반전 입력 IN이 제2 회로 블록(180_2)에 입력되어 논리 반전되고, 또한 CMOS 인버터(nMOS(186), pMOS(187))에서 논리 반전됨으로써, 입력과 동일한 논리이고 또한 전압 레벨이 변환된 출력 펄스가 얻어진다. 본 예에 의거하여 말하면, 레벨 시프터(146)에는, 하이 레벨이 디지털 정전압 DVDD1(혹은 아날로그 정전압 AVDD1)로, 로우 레벨이 GND의 입력 펄스(전송 펄스 TRG, 리셋 펄스 RST, 수직 선택 펄스 VSEL)가 수직 어드레스 설정부(14a)로부터 공급된다. 그리고, 레벨 시프터(146)는, 그 입력 펄스를, 하이 레벨이 아날로그 정전압 AVDDw로 로우 레벨이 아날로그 부전압 AVSSw의 펄스로 변환하여 출력한다. 레벨 시프터(146)에 의해 전압 레벨이 변환된 각 펄스는, 드라이버(148)를 통해, 단위 화소(3)가 대응하는 트랜지스터(34, 36, 42)의 게이트에 공급되고, 각 트랜지스터(34, 36, 42)를 구동한다.

제1 실시 형태의 고체 촬상 장치(1A)에 있어서의 수직 구동부(14b)에서는, 레벨 시프터(146)와 드라이버(148)의 각 전원 단자에 공급되는 전압은, 이하와 같이 되어 있다. 우선, 리셋 펄스 RST용의 레벨 시프터(146_1)의 정전원 단자에는, 정전원(302)으로부터 아날로그 정전압 AVDD2_1이 공급된다. 전송 펄스 TRG용의 레벨 시프터(146_2)의 정전원 단자에는, 정전원(302)으로부터 아날로그 정전압 AVDD2_2가 공급된다. 수직 선택 펄스 VSEL용의 레벨 시프터(146_3)의 정전원 단자에는, 정전원(302)으로부터 아날로그 정전압 AVDD2_3이 공급된다.

리셋 펄스 RST용의 드라이버(148_1)의 정전원 단자에는, 정전원(302)으로부터 아날로그 정전압 AVDD3_1이 공급된다. 전송 펄스 TRG용의 드라이버(148_2)의 정전원 단자에는, 정전원(302)으로부터 아날로그 정전압 AVDD3_2가 공급된다. 수직 선택 펄스 VSEL용의 드라이버(148_3)의 정전원 단자에는, 정전원(302)으로부터 아날로그 정전압 AVDD3_3이 공급된다.

수직 어드레스 설정부(14a)용의 디지털 정전압 DVDD1(혹은 아날로그 정전압 AVDD1), 레벨 시프터(146)용의 아날로그 정전압 AVDD2_1, AVDD2_2, AVDD2_3, 드라이버(148)용의 아날로그 정전압 AVDD3_1, AVDD3_2, AVDD3_3의 취급은, 예를 들어 다음과 같이 한다. 우선 수직 어드레스 설정부(14a)용의 정전원은 디지털용/아날로그용의 어느 것이어도 좋다. 한편, 수직 구동부(14b)측에서는, AVDD2_1, AVDD2_2, AVDD2_3, AVDD3_1, AVDD3_2, AVDD3_3을 모두 공통으로 한다. 물론 이것은 일례이며, 재공표 특허: WO2003/085964호 공보에 기재한 바와 같이 적절하게 변경이 가능하다.

또한 제1 실시 형태의 수직 구동부(14b)에서는, 레벨 시프터(146)와 드라이버(148)의 부전원 단자는, 리셋 펄스 RST용, 전송 펄스 TRG용, 수직 선택 펄스 VSEL용을 구별하지 않고, 모두 공통으로 부전원(304A)에 접속하여, 동일한 아날로그 부전압 AVSS2를 공급한다. 제1 실시 형태의 부전원(304A)은, 외부의 주 제어부로부터 축적 시간의 설정 정보(축적 시간 설정 TS)가 입력되어 있고, 이 정보에 기초하여 출력 전압 Vout를 생성(조정)한다. 따라서, 아날로그 부전압 AVSS2는, 축적 시간 설정 TS에 따른 부전압 레벨로 조정된다.

<부전원의 구성예>

도 3은, 부전원(304)의 일 구성예를 도시하는 도면이다. 부전원(304)은, 차지 펌프 회로를 채용하고 있다. 구체적으로는, 부전원(304)은, 오차 증폭부(310)와, 전원 전압 생성부(320)와, 평활 용량(330)과, 귀환부(340)와, 출력 전압 제어부(350)를 구비한다. 출력 전압 Vout에 대응하는 아날로그 부전압 AVSSw의 마이너스측의 최대값은, 디바이스(특히 화소 어레이부(10)의 단위 화소(3)의 트랜지스터)가 파괴(브레이크 다운)하지 않을 정도로 한다.

전원 전압 생성부(320)는, 오차 증폭부(310)의 출력에 기초하여 출력 전압 Vout를 생성한다. 출력 전압 제어부(350)는, 축적 시간 설정 TS에 기초하여, 오차 증폭부(310)나 귀환부(340)를 제어함으로써, 전원 전압 생성부(320)에서 생성되는 출력 전압 Vout의 크기를 조정한다.

오차 증폭부(310)는, 연산 증폭기 등으로 구성되는 오차 증폭기(312)와 참조 전압 Vref1(참조 신호)을 생성하는 참조 신호 생성부(316)를 갖는다. 오차 증폭기(312)는, 비반전 입력 단자(+)에 참조 신호 생성부(316)로부터 참조 전압 Vref1이 공급되고, 반전 입력 단자(-)에 귀환부(340)로부터 귀환 전압 Vfb(귀환 신호)가 공급된다.

전원 전압 생성부(320)는, 스위치(322_1 내지 322_4) 및 용량값 Cp의 펌프 용량(324)을 갖는다. 스위치(322_1)는, 일단부가 접지되고, 타단부가 펌프 용량(324)의 일단부(324a) 및 스위치(322_2)의 일단부와 접속되어 있다. 스위치(322_2)의 타단부는 평활 용량(330)의 일단부 및 귀환부(340)의 접속점인 당해 부전원(304)의 출력 단자(304out)에 접속되어 있다. 평활 용량(330)의 타단부는 접지되어 있다.

스위치(322_3)는, 일단부에 디지털 정전압 DVDD가 공급되고, 타단부가 펌프 용량(324)의 타단부(324b) 및 스위치(322_4)의 일단부와 접속되어 있다. 스위치(322_4)의 타단부는 오차 증폭기(312)의 출력 단자에 접속되어 있다.

귀환부(340)는, 제1 저항 소자(342)와, 제2 저항 소자(344)와, 기준 전압 Vref0(기준 신호)을 생성하는 기준 신호 생성부(346)를 갖는다. 제1 저항 소자(342)는, 일단부가 출력 단자(304out)에 접속되고, 타단부가 제2 저항 소자(344)의 일단부에 접속되어 있다. 제2 저항 소자(344)의 타단부에는 기준 신호 생성부(346)로부터 기준 전압 Vref0이 공급된다. 귀환부(340)는, 기준 전압 Vref0과 출력 단자(304out)의 출력 전압 Vout(부전압) 사이의 전압을 저항 소자(342, 344)로 저항 분압하여 귀환 전압 Vfb를 생성한다. 오차 증폭부(310)의 오차 증폭기(312)는, 이 귀환 전압 Vfb와 참조 전압 Vref1의 차분을 증폭하여 제어 전압 Vo(0V 내지 디지털 정전압 DVDD의 범위 내)를 생성하고, 스위치(322_4)에 공급한다. 전체적으로 부귀환 회로가 구성되어 있다.

여기서 우선, 스위치(322_1, 322_3)를 온, 스위치(322_2, 322_4)를 오프로 하여, 디지털 정전압 DVDD와 접지(GND) 사이를 펌프 용량(324)을 통해 접속함으로써, 펌프 용량(324)에 전하를 충전한다. 그 후, 스위치(322_1, 322_3)를 오프, 스위치(322_4)를 온하여 펌프 용량(324)의 타단부(324b)를 오차 증폭기(312)의 출력 단자에 접속한다. 0<제어 전압 Vo<디지털 정전압 DVDD이기 때문에, 펌프 용량(324)의 일단부(324a)는 접지에 대해 부전위로 된다. 이때, 스위치(322_2)를 온으로 하면, 펌프 용량(324)에 축적된 전하가 평활 용량(330)과의 사이에서 용량 분배되고, 부전하가 평활 용량(330)에 축적된다. 그 결과, 출력 단자(304out)에 부의 출력 전압 Vout가 생성된다. 이 부의 출력 전압 Vout는, 아날로그 부전압 AVSSw에 대응한다.

이 출력 전압 Vout는, 제어 전압 Vo에 의존하는 것이고, 또한 제어 전압 Vo는, 참조 전압 Vref1과 귀환 전압 Vfb로 규정되는 것이며, 귀환 전압 Vfb는, 출력 전압 Vout, 저항 소자(342, 344)의 저항비, 기준 전압 Vref0으로 규정되는 것이다. 부전원(304)은 전체적으로 부귀환 회로가 구성되어 있으므로, 결과적으로는, 출력 전압 Vout는, 저항 소자(342, 344)의 저항비, 기준 전압 Vref0, 참조 전압 Vref1에 의해 일정 전위로 관리된다. 바꾸어 말하면, 저항 소자(342, 344)의 저항비, 기준 전압 Vref0, 참조 전압 Vref1 중 어느 하나(그것들 복수의 조합이어도 좋음)를 조정함으로써, 출력 전압 Vout를 조정할 수 있다.

<부전압 조정의 기본>

도 4는, 부전원(304)으로부터 출력되는 부의 출력 전압 Vout(아날로그 부전압 AVSSw에 대응함)의 조정예를 설명하는 도면이다. 본 실시 형태에서는, 부전원(304)은, 출력 단자(304out)의 출력 전압 Vout를 조정 가능하게 구성하고 있지만, 그 조정은 촬상시에 있어서의 축적 시간 설정에 따라서 행한다. 기본적인 고려 방법은, 신호 출력부(6)의 각 트랜지스터(34, 36, 42)를 펄스 구동하기 위한 제어 신호(전송 신호 TRG, 리셋 신호 RST, 수직 선택 신호 VSEL)의 저레벨측 및 고레벨측 내의 신호 전하의 극성에 대응하는 측의 레벨이 축적 시간이 길어질수록 큰 전압으로 되도록 한다.

본 실시 형태에서는, 신호 출력부(6)의 각 트랜지스터는 NMOS로 이루어지고 신호 전하가 부전하(전자)인 것으로 하고 있는 것에 대응하여, 부전하의 극성에 대응하는 부전원(304)의 출력 전압 Vout(아날로그 부전압 AVSSw)의 마이너스측의 값이 축적 시간이 길어질수록 커지도록 한다. 전하 축적 시간 설정과 연동한 화소 트랜지스터 구동용의 제어 신호 전압의 레벨 설정 처리를 행하는 것이다.

이것은, 저조도하에서의 촬상시 등에서는 축적 시간이 길어질수록 암전류 기인의 노이즈가 증가하지만, 디지털 부전압 DVSSw(특히 판독 선택용 트랜지스터(34)용)의 마이너스측의 값을 크게 함으로써, 암전류를 저감시킬 수 있는 것에 기초한다.

전하 축적 시간이 길어질수록 암전류가 문제로 될 수 있지만, 전하 축적 시간이 길어짐에 따라서 부전압 레벨을 크게 하면 암전류를 저감시킬 수 있고, S/N을 향상시켜, 화질을 향상시킬 수 있다. 판독 선택용 트랜지스터(34)에 착안했을 때에는, 부전압을 이용함으로써, 전송 게이트의 진폭을 크게 취할 수 있고, 전하 생성부(32)(포토다이오드)의 포화 신호량을 크게 하여, 다이나믹 레인지를 확대할 수도 있다. 암전류의 저감 자체도 다이나믹 레인지의 향상으로 이어진다.

예를 들어 도 4의 (1)에 도시한 바와 같이, 축적 시간 설정 TS와 출력 단자(304out)의 출력 전압 Vout(부전압 레벨)의 관계는, 0초≤TS<0.5초에서는 -1.0V, 0.5초≤TS<1.0초에서는 -1.1V, 1.0초≤TS<1.5초에서는 -1.2V, 1.5초≤TS<2.0초에서는 -1.3V, 2.0초≤TS에서는 -1.4V라 하는 바와 같이, 축적 시간이 길어질수록 부전압 레벨을 크게 한다.

또한, 여기서는 5단계로 부전압 레벨을 조정하는 구성으로 하고 있지만, 그 단수는 4 이하이어도 좋고, 6 이상이어도 좋다. 각각에 맞추어 스위치(318, 348)나 참조 신호 생성부(316)나 기준 신호 생성부(346) 등의 부재나 스위치(318, 348)를 제어하는 제어선이 증감하는 것은 말할 필요도 없다. 물론, 고려 방법으로서는, 무단계로 부전압 레벨을 조정하는 구성을 채용하는 것도 가능하다.

또한, 신호 전하의 축적을 행하지 않는 비촬상시에는, 축적 시간이 제로이기 때문에, 부전압 레벨은 작은 전압이면 좋고, 마이너스측에 레벨을 갖는 것도 불필요하며, 예를 들어 도 4의 (2)에 도시한 바와 같이, 기준 전위(본 예의 경우는 접지=0V)로 해도 좋다. 비촬상시의 전압을 기준 전위로 하면, 화소나 그 구동 회로의 트랜지스터에의 스트레스나 특성 열화를 확실하게 억제할 수 있다.

또한, 도 4에 도시한 바와 같은, 축적 시간 설정 TS와 출력 전압 Vout의 관계는, 미리 설정 등록하여 고정인 것으로 해도 좋고, 외부의 주 제어부로부터의 전압 설정 정보 TS-Vout에 기초하여 적절하게 변경할 수 있도록 해도 좋다. 온도 환경이 바뀌면 암전류의 발생 상황도 바뀌지만, 이러한 대응을 취해 두면, 전원부(300)가 환경 조건에 따른 자동 조정 기능을 구비하고 있지 않은 경우이어도, 촬상 장치(8)가 도시하지 않은 조작 패널로부터, 축적 시간에 대한 출력 전압 Vout를 실정에 맞추어 적절하게 변경(메뉴얼 조정)할 수 있다.

<부전압 조정: 제1 예>

도 5는, 도 4에 도시한 부전압 조정을 실현하는 제1 예의 부전원(304)의 회로 구성을 도시하는 도면이다. 제1 예는, 기준 전압 Vref0과 참조 전압 Vref1을 일정하게 한 채, 저항 소자(342, 344)의 저항비를 조정함으로써 귀환 전압 Vfb를 조정하고, 이에 의해 출력 전압 Vout를 조정하는 것이다.

구체적으로는, 제2 저항 소자(344)를, 저항 소자와 스위치의 조합으로 구성된 것으로 하고, 스위치를 온/오프 제어함으로써, 제2 저항 소자(344)의 저항값 R_344를 조정하고, 이에 의해, 귀환 전압 Vfbㆍ출력 전압 Vout를 조정하는 구조로 한다. 복수의 저항 소자의 배치의 방법으로서는 직렬 회로나 병렬 회로나 직접 병렬 회로 등 다양한 회로 구성을 채용할 수 있다. 그 다양한 저항 회로 구성에 대해 합성 저항값을 적절하게 변경하도록 스위치를 배치한다. 이하에서는, 설명을 간단하게 하기 위해, 일례로서, 복수의 저항 소자가 종속 접속되어 제2 저항 소자(344)가 구성되는 예로 설명한다.

우선, 제1 예의 부전원(304_1)에 있어서, 제2 저항 소자(344)의 부분은, 복수개의 제2 저항 소자(344_1 내지 344_x)(도면에서는 x=1 내지 5)의 종속 접속을 갖는다. 기준 신호 생성부(346)측의 제2 저항 소자(344_1)를 제외한 각 제2 저항 소자(344_x)에는 병렬로 스위치(348_x)가 접속되어 있다. 출력 전압 제어부(350)는, 각 스위치(348_x)를 제어하는 제어 로직(354)을 갖는다. 각 스위치(348_x)의 제어 입력 단자에는, 제어 로직(354)으로부터 스위치 제어 신호 SW_x가 공급된다.

제어 로직(354)은, 외부로부터의 축적 시간(전자 셔터)의 설정에 따라서, 스위치(348_x) 중 어느 것을 온시킬지를 제어한다. 그 결과, 제2 저항 소자(344)의 저항값 R_344가 축적 시간 설정에 따라서 조정되고, 결과적으로, 출력 전압 Vout가 축적 시간 설정에 따라서 조정된다.

즉, 출력 전압 제어부(350)는, 제2 저항 소자(344)에 스위치(348_x)를 설치하여 저항값 R_344를 축적 시간 설정에 따라서 가변하도록 하고, 저항 소자(342, 344)의 저항 분압비를 바꾸도록 함으로써, 도 4에 도시한 바와 같이, 축적 시간 설정에 따른 부전압 설정을 행한다. 이와 같이, 귀환부(340)의 저항 소자(342, 344)의 저항 분압의 조정에 의해 귀환 전압 Vfb를 조정하여 부전압을 결정하는 회로를 사용함으로써, 소규모의 회로로 축적 시간 설정에 따른 부전압 레벨의 조정을 용이하게, 또한 소비 전력에의 영향도 없게 실현할 수 있다.

본 예에서는, 저항 소자(342, 344)의 저항 분압의 조정에 의해 귀환 전압 Vfb를 조정하고 있었지만, 고려 방법으로서는, 무단계로 저항값을 조정 가능한 가변 저항 소자(예를 들어 반도체 소자의 동작 저항을 이용함)를 사용하여 무단계로 귀환 전압 Vfb(부전압 레벨)를 조정하는 구성을 채용하는 것도 가능하다. 단, 일반적으로 그러한 가변 저항 소자의 저항값은 온도 등의 환경의 영향을 받아, 귀환 전압 Vfb, 즉 출력 전압 Vout의 관리 정밀도가 나빠진다. 이 점에서는, 제2 저항 소자(344)를, 제2 저항 소자(344_x)와 스위치 SW_x의 조합으로 등가적으로 구성된 것으로 하고, 출력 전압 제어부(350)로 스위치 SW_x를 온/오프 제어하는 구조의 쪽이, 귀환 전압 Vfbㆍ출력 전압 Vout의 관리 정밀도를 높게 할 수 있는 이점이 있다.

<부전압 조정: 제2 예>

도 5a는, 도 4에 도시한 부전압 조정을 실현하는 제2 예의 부전원(304)의 회로 구성을 도시하는 도면이다. 제2 예는, 참조 전압 Vref1과 저항 소자(342, 344)의 저항비를 일정하게 한 채, 기준 전압 Vref0을 조정함으로써 귀환 전압 Vfbㆍ출력 전압 Vout를 조정하는 것이다.

구체적으로는, 제2 예의 부전원(304_2)의 기준 신호 생성부(346)는, 각각 서로 다른 기준 전압 Vref0_x를 생성하는 기준 신호 생성부(346_x)와 스위치(348_x)(도면에서는 x=1 내지 5)의 조합으로 구성되어 있다. 기준 신호 생성부(346_x)와 스위치(348_x)는 직렬 접속되어 있다. 출력 전압 제어부(350)는, 각 스위치(348_x)를 제어하는 제어 로직(354)을 갖는다. 각 스위치(348_x)의 제어 입력 단자에는, 제어 로직(354)으로부터 스위치 제어 신호 SW_x가 공급된다.

제어 로직(354)은, 외부로부터의 축적 시간(전자 셔터)의 설정에 따라서, 스위치(348_x)의 어느 것을 온시킬지를 제어한다. 그 결과, 기준 신호 생성부(346)의 기준 전압 Vref0이 축적 시간 설정에 따라서 조정되고, 결과적으로, 출력 전압 Vout가 축적 시간 설정에 따라서 조정된다.

즉, 출력 전압 제어부(350)는, 각각 서로 다른 기준 전압 Vref0_x를 생성하는 기준 신호 생성부(346_x)와 스위치(348_x)를 설치하여, 기준 전압 Vref0을 축적 시간 설정에 따라서 가변하도록 함으로써, 도 4에 도시한 바와 같이 축적 시간 설정에 따른 부전압 설정을 행한다. 이와 같이, 귀환부(340)의 기준 전압 Vref0의 조정에 의해 부전압을 결정하는 회로를 사용함으로써, 소규모의 회로로 축적 시간 설정에 따른 부전압 레벨의 조정을 용이하게, 또한 소비 전력에의 영향도 없게 실현할 수 있다. 또한, 화소 구조에 의하지 않고 사용할 수 있다.

<부전압 조정: 제3 예>

도 5b는, 도 4에 도시한 부전압 조정을 실현하는 제3 예의 부전원(304)의 회로 구성을 도시하는 도면이다. 제3 예는, 기준 전압 Vref0과 저항 소자(342, 344)의 저항비를 일정하게 한 채, 참조 전압 Vref1을 조정함으로써 제어 전압 Vo를 조정하여 출력 전압 Vout를 조정하는 것이다.

구체적으로는, 제3 예의 부전원(304_3)의 오차 증폭부(310)는, 각각 서로 다른 참조 전압 Vref1_x를 생성하는 참조 신호 생성부(316_x)와 스위치(318_x)(도면에서는 x=1 내지 5)의 조합으로 구성되어 있다. 참조 신호 생성부(316_x)와 스위치(318_x)는 직렬 접속되어 있다. 출력 전압 제어부(350)는, 각 스위치(318_x)를 제어하는 제어 로직(354)을 갖는다. 각 스위치(318_x)의 제어 입력 단자에는, 제어 로직(354)으로부터 스위치 제어 신호 SW_x가 공급된다.

제어 로직(354)은, 외부로부터의 축적 시간(전자 셔터)의 설정에 따라서, 스위치(318_x) 중 어느 것을 온시킬지를 제어한다. 그 결과, 참조 신호 생성부(316)의 참조 전압 Vref1이 축적 시간 설정에 따라서 조정되고, 결과적으로, 출력 전압 Vout가 축적 시간 설정에 따라서 조정된다.

즉, 출력 전압 제어부(350)는, 각각 서로 다른 참조 전압 Vref1_x를 생성하는 참조 신호 생성부(316_x)와 스위치(318_x)를 설치하여, 참조 전압 Vref1을 축적 시간 설정에 따라서 가변하도록 함으로써, 도 4에 도시한 바와 같이 축적 시간 설정에 따른 부전압 설정을 행한다. 이와 같이, 오차 증폭부(310)의 참조 전압 Vref1의 조정에 의해 부전압을 결정하는 회로를 사용함으로써, 소규모의 회로로 축적 시간 설정에 따른 부전압 레벨의 조정을 용이하게, 또한 소비 전력에의 영향도 없게 실현할 수 있다. 또한, 화소 구조에 의하지 않고 사용할 수 있다.

또한, 도시를 할애하지만, 도 5 내지 도 5b에 도시한 전원부(300)의 각 구성예(제1 예 내지 제3 예)는 임의로 조합할 수 있다.

<구동 타이밍 예>

도 6은, 단위 화소(3)를 구동하는 제어 펄스의 동작 타이밍의 일례를 나타내는 타이밍 차트이다. 수직 어드레스 설정부(14a)는, 선택 행의 수직 선택 펄스 VSEL을 액티브 H로 하여 수직 선택용 트랜지스터(40)를 온시킨 상태에서(t10), 리셋 펄스 RST를 소정 기간 액티브 H로 하여 리셋 트랜지스터(36)를 온시킨다(t12 내지 t14). 그 후, 전송 펄스 TRG를 소정 기간 액티브 H로 하여 판독 선택용 트랜지스터(34)를 온시킴으로써, 전하 생성부(32)에 축적되어 있는 신호 전하를 플로팅 디퓨전(38)에 전송시킨다(t16 내지 t18).

이 전하 전송이 끝나면, 전송 펄스 TRG와 리셋 펄스 RST를 대략 동시에 액티브 H로 하여 판독 선택용 트랜지스터(34)와 리셋 트랜지스터(36)를 온시킴으로써, 전하 생성부(32)의 불필요 전하를 배출시킨다(t20 내지 t22). 그 후, 당해 선택 행의 수직 선택 펄스 VSEL을 인액티브 L로 하고(t24), 다음 행의 구동으로 이행한다. 이에 의해, 기간 t14 내지 t16에서는, 수직 신호선(19)의 화소 신호 전압 Vx는 리셋 레벨 Srst로 된다. 기간 t18 내지 t20에서는, 수직 신호선(19)의 화소 신호 전압 Vx는 신호 레벨 Ssig로 된다.

이러한 각 제어 펄스 TRG, RST, VSEL은 레벨 시프터(146)에 입력된다. 레벨 시프터(146)에는, 전원 전압으로서, 정전원(302)으로부터 디지털 정전압 DVDDw가, 부전원(304)으로부터 아날로그 부전압 AVSSw가 입력되어 있고, 제어 펄스 TRG, RST, VSEL의 하이 레벨이 아날로그 정전압 AVDDw, 로우 레벨이 아날로그 부전압 AVSSw로 레벨 시프트되어, 드라이버(148)를 통해 단위 화소(3)를 구동한다.

여기서, 부전원(304)에 있어서는, 출력 전압 제어부(350)는, 외부로부터의 축적 시간(전자 셔터)의 설정에 연동하여, 부의 출력 전압 Vout를 조정하고 있다. 이로 인해, 축적 시간의 설정 기간에 따라서 아날로그 부전압 AVSSw가 도 4에 도시한 바와 같이 변화한다.

예를 들어, 프레임 레이트가 10frame/sec의 CMOS 이미지 센서에 있어서의 1프레임 축적시의 축적 시간은 0.1초, 50frame/sec의 CMOS 이미지 센서에서는 0.02초이다. 이로 인해 1초나 2초 축적의 장시간 축적을 사용하는 경우는, 야간 등의 어두운 장소에서의 촬영에 한정되어 화상 취득시뿐이며, 사용 빈도가 매우 적다. 따라서, 이 기간만 부전압을 낮추어도(마이너스측의 값을 크게 해도), 게이트 산화막에의 스트레스나 핫 캐리어 등의 트랜지스터 특성 열화에의 영향은 거의 없어, 암전류 기인의 노이즈(백색점)를 저감시킬 수 있다.

이와 같이, 제1 실시 형태의 구조에 따르면, 축적 시간을 길게 설정했을 때에, 이것에 연동하여 부전압을 제어함으로써, 암전류 기인의 노이즈를 억제할 수 있다. 또한, 축적 시간 설정에 따라서 부전압 레벨을 제어하는 것뿐이므로, 회로 규모나 소비 전류에의 영향이 거의 발생하지 않는다.

<화소 어레이부와 수직 주사부의 인터페이스: 제2 실시 형태>

도 7은, 수직 주사부(14)와 화소 어레이부(10)와의 인터페이스에 착안하여, 제2 실시 형태의 고체 촬상 장치(1B)를 도시한 도면이다.

제2 실시 형태의 고체 촬상 장치(1B)에 있어서의 수직 구동부(14b)에서는, 우선, 정전압측에 대해서는 제1 실시 형태와 마찬가지이다. 이에 대해, 제2 실시 형태의 부전원(304B)은, 각 펄스 RST, TRG, VSEL별로 제1 실시 형태의 부전원(304A)을 구비하고 있다. 각 부전원(304A)에는, 외부의 주 제어부로부터 축적 시간의 설정 정보가 입력되어 있고, 각 아날로그 부전압 AVSS2_k(k는 1 내지 3)는 축적 시간 설정에 따른 부전압 레벨로 되도록 조정된다.

부전압측에 대해서는 우선, 리셋 펄스 RST용, 전송 펄스 TRG용, 수직 선택 펄스 VSEL용의 각각에서 레벨 시프터(146)와 드라이버(148)의 부전원 단자를 공통으로 접속하여 아날로그 부전압 AVSS2를 공급하도록 하고 있다. 한편, 각 펄스 RST, TRG, VSEL용에는, 각각 별개의 아날로그 부전압 AVSS2_1, AVSS2_2, AVSS2_3을 공급하도록 하고 있다. 각 트랜지스터(34, 36, 40)에 각각의 부전압을 공급하여 레벨을 최적화함으로써 스트레스의 저감이나 특성의 최적화를 도모한다.

예를 들어, 단위 화소(3)를 구성하는 판독 선택용 트랜지스터(34), 리셋 트랜지스터(36), 수직 선택용 트랜지스터(40)는, 각각에 최적인 특성의 것으로 되므로, 게이트 사이즈(W/L)나 임계값 전압 Vth가 상이한 경우가 있다. 이 경우, 제1 실시 형태와 같이, 각 펄스 RST, TRG, VSEL용을 구별하지 않고 동일한 아날로그 부전압 AVSSw를 공급하고 있으면, 각 트랜지스터에 대해서는 부전압 레벨을 최적화할 수는 없다.

이에 반해, 제2 실시 형태와 같이, 각 펄스 RST, TRG, VSEL별로 부전압 레벨이 최적화된 아날로그 부전압 AVSSw_k를 공급함으로써, 단위 화소(3)를 구성하는 각 트랜지스터의 특성에 의하지 않고 부전압 설정의 최적화가 가능하다. 스트레스 경감이나 트랜지스터 오프시의 누설량 등의 특성의 최적화를 트랜지스터별로 도모할 수 있다.

<화소 어레이부와 수직 주사부의 인터페이스: 제3 실시 형태>

도 8은, 수직 주사부(14)와 화소 어레이부(10)와의 인터페이스에 착안하여, 제3 실시 형태의 고체 촬상 장치(1C)를 도시한 도면이다. 제3 실시 형태에서는, 화소 어레이부(10)를, 단위 화소(3) 내의 일부의 요소를 복수의 단위 화소(3)로 공유한 구성을 갖는 화소 공유 구조의 단위 화소군(2)이 행 및 열에 배열된 것으로 하고 있다.

화소 어레이부(10) 내의 단위 화소군(2)을 구성하는 단위 화소(3)의 구성은, 통상의 CMOS 이미지 센서와 마찬가지이다. 여기서는, 화소 공유 구조의 일례로서, 2개의 단위 화소(3)의 조합으로 단위 화소군(2)이 구성되는 2화소 공유의 경우로 도시한다. 또한, 단위 화소(3)나 그것을 조합한 단위 화소군(2)의 구성은 일례이며, 여기서 도시한 것에는 한정되지 않는다. 예를 들어, 도 8에 도시한 구성에 있어서는, 2개의 단위 화소(3)로 1개 단위 화소군(2)을 구성하지만, 이에 한정되지 않고, 예를 들어 3개나 4개나 8개의 단위 화소(3)로 1개 단위 화소군(2)을 구성해도 좋다.

회로 구성적으로는, 단위 화소군(2)은, 2개의 전하 생성부(32a, 32b)를 갖고, 판독 선택용 트랜지스터(34)를 제외한 리셋 트랜지스터(36), 플로팅 디퓨전(38), 증폭용 트랜지스터(42)를 공유하는 구성으로 되어 있다. 또한, 공유 대상의 화소는, 인접하고 있는 것으로 하고, 인접 방향은, 정방 격자 형상으로 단위 화소(3)가 배열되어 있는 경우에는, 화면의 수직 방향이나 수평 방향 혹은 그 양쪽(즉 기울기)의 어느 것이어도 좋다. 본 실시 형태에서는, 행방향(수직 방향)으로 2개의 단위 화소(3)가 공유되어 1개의 단위 화소군(2)이 구성되는 것으로 한다.

2개의 전하 생성부(32a, 32b)에 축적된 각 신호 전하 Qa, Qb를 공통의 화소 신호 생성부(5)로 이송하는 수단으로서 기능하기 위해, 독립하여 판독 선택용 트랜지스터(34a, 34b), 전송 배선(54a, 54b)이 설치된다. 이에 대해, 수직 구동부(14b)는, 독립하여 레벨 시프터(146a, 146b)나 드라이버(148a, 148b)를 갖는다. 레벨 시프터(146a, 146b)에는, 수직 어드레스 설정부(14a)로부터 각각 별개로 전송 펄스 TRGa, TRGb가 공급된다.

전하 생성부(32a)와 판독 선택용 트랜지스터(34a)와 화소 신호 생성부(5)로 제1 단위 화소(3a)가 구성되고, 전하 생성부(32b)와 판독 선택용 트랜지스터(34b)와 화소 신호 생성부(5)로 제2 단위 화소(3b)가 구성된다고 볼 수 있다.

즉, 이러한 구성에서는, 전체적으로는, 5개의 트랜지스터로 단위 화소군(2)이 구성되어 있지만, 각각의 전하 생성부(32a, 32b)로부터 본 경우에는, 4개의 트랜지스터로 단위 화소(3)가 구성된 4TR 구성이다.

또한, 컬러 촬상용으로 하는 경우에는, 공유 대상으로 되는 단위 화소(3)는, 동일한 색 화소에만 한정되지 않고 복수 색으로 FDA 구성의 전하-전압 변환부(화소 신호 생성부(5))를 공유하도록 구성해도 좋고, 동일한 색 화소만으로 FDA 구성의 전하-전압 변환부(화소 신호 생성부(5))를 공유하도록 구성해도 좋다.

제3 실시 형태의 고체 촬상 장치(1C)에 있어서의 수직 구동부(14b)에서는, 우선, 정전압측에 대해서는 제1 실시 형태와 마찬가지이다. 이에 대해, 제3 실시 형태의 부전원(304C)은, 리셋 펄스 RST용과 수직 선택 펄스 VSEL용에는 공통이며, 전송 펄스 TRGa용과 전송 펄스 TRGb용에는 각각 별개로, 제1 실시 형태의 부전원(304A)을 구비하고 있다. 각 부전원(304A)에는, 외부의 주 제어부로부터 축적 시간의 설정 정보가 입력되어 있고, 각 아날로그 부전압 AVSS2_k*(k는 1 내지 3, *는 k=2일 때의 a, b)는 축적 시간 설정에 따른 부전압 레벨로 되도록 조정된다.

부전압측에 대해서는 우선, 리셋 펄스 RST용, 전송 펄스 TRGa용, 전송 펄스 TRGb용, 수직 선택 펄스 VSEL용의 각각에서 레벨 시프터(146)와 드라이버(148)의 부전원 단자를 공통으로 접속하여 아날로그 부전압 AVSS2를 공급하도록 하고 있다. 또한, 리셋 펄스 RST용과 수직 선택 펄스 VSEL용은 동일한 아날로그 부전압 AVSS2_1로 하면서, 전송 펄스 TRGa용과 전송 펄스 TRGb용에는, 각각 별개의 아날로그 부전압 AVSS2_2a, AVSS2_2b를 공급하도록 하고 있다. 적어도, 각 트랜지스터(34a, 34b)에 각각의 부전압을 공급하여 레벨을 최적화한다.

도 8에 도시한 바와 같이, 단위 화소군(2) 내에서 복수의 전하 생성부(32)로 플로팅 디퓨전(38)을 공유하는 구성을 취한 경우, 적색 화소와 녹색 화소가 배열되는 R-Gr행과 청색 화소와 녹색 화소가 배열되는 B-Gb행에서 플로팅 디퓨전(38)의 배치에 차가 발생하기 때문에, 전하 생성부(32)나 판독 선택용 트랜지스터(34)(전송 게이트)의 형상이나 배치가 행에 따라 상이한 경우가 있다. 이 형상이나 방향의 차이에 의해 암전류의 특성에도 차가 발생하기 때문에, 각 행에서 별개로 부전압을 공급하여, 레벨을 최적화함으로써 암전류의 차를 저감시킬 수 있다. 이와 같이, 플로팅 디퓨전(38)을 복수의 전하 생성부(32)에서 공유하는 구성을 취한 경우, 각 행에서 별개로 부전압을 공급함으로써, 형상ㆍ배치의 차에 의한 암전류의 차를 저감시킬 수 있다. 단위 화소군(2)을 구성하는 각 트랜지스터 형상ㆍ배치에 의하지 않고 부전압 설정의 최적화가 가능하다.

또한, 도시하지 않지만, 각 펄스 RST, TRGa, TRGb, VSEL용에 각각 별개의 아날로그 부전압 AVSS2_1, AVSS2_2a, AVSS2_2b, AVSS2_3을 공급하도록 해도 좋다. 각 펄스 RST, TRGa, TRGb, VSEL별로 부전압 레벨이 최적화된 아날로그 부전압 AVSS2_k를 공급함으로써, 단위 화소군(2)을 구성하는 각 트랜지스터 형상ㆍ배치ㆍ특성에 의하지 않고 부전압 설정의 최적화가 가능하다.

<화소 어레이부와 수직 주사부의 인터페이스: 제4 실시 형태>

도 9 및 도 10은, 제4 실시 형태의 고체 촬상 장치(1D)를 설명하는 도면이다. 여기서 도 9는, 수직 주사부(14)와 화소 어레이부(10)와의 인터페이스에 착안하여, 제4 실시 형태의 고체 촬상 장치(1D)를 도시한 도면이다. 제1 실시 형태에 대한 변형예에서 나타내지만, 제2ㆍ제3 실시 형태에 대해서도 마찬가지로 적용할 수 있다. 도 10은, 제4 실시 형태의 부전원(304D)으로부터 출력되는 부의 출력 전압 Vout(아날로그 부전압 AVSSw에 대응함)의 조정예를 설명하는 도면이다.

제4 실시 형태는, 아날로그 부전압 AVSSw를 환경 조건(예를 들어 온도나 습도)에 따라서 자동 조정하는 것이다. 이로 인해, 제4 실시 형태의 부전원(304D)은, 제1 실시 형태의 부전원(304A) 외에 환경 조건 검출부(306)를 구비한다. 환경 조건 검출부(306)는, 일례로서는, 고체 촬상 장치(1)의 주위 온도를 검출하는 온도 검출부(308)를 갖는다.

본 실시 형태에 있어서, 온도 검출부(308)는, 도시하지 않은 온도 센서를 갖고, 이 온도 센서를 이용하여, 장치 내에 있어서의 원하는 위치의 온도를 검출하도록 하고 있다. 일례로서는, 단위 화소(3)를 구성하는 트랜지스터의 주위 온도를 검지하기 위해, 화소 어레이부(10)의 근방의 온도를 검지하도록 온도 센서를 배치하면 좋다. 온도 센서로서는, 예를 들어 백금 측온 저항체, 서미스터, 열전대 등으로 구성된 전자식 센서를 사용하는 것이 바람직하다. 혹은, 물체로부터 방사되는 적외선을 측정하고, 그 적외선의 양으로부터 물체의 온도를 측정하는 비접촉 방식의 것을 사용해도 좋다.

온도 검출부(308)의 온도 검지 결과는 부전원(304A)의 출력 전압 제어부(350)에 공급된다. 출력 전압 제어부(350)는, 축적 시간 설정 TS에 기초하여 출력 전압 Vout를 조정할 뿐만 아니라, 온도 검출부(308)가 검출한 온도에 기초하여 주위 온도가 높을수록 출력 전압 Vout가 커지도록 조정한다.

암전류는 고온이 될수록 증가하는 경향이다. 따라서, 도 9에 도시한 바와 같이 부전원(304D)에 온도 검출 기능을 이루는 환경 조건 검출부(306)(온도 검출부(308))를 설치하고, 고온시에는, 보다 부전압 레벨을 낮춤으로써 암전류 기인의 노이즈(백색점)를 개선한다. 부전압원에 온도 검출 기능을 부가함으로써, 고온시의 백색점을 저감시킬 수 있다.

예를 들어, 도 10에 도시한 바와 같이, 전하 축적 시간이 0.5초 이상에서는, 25도의 부전압 조정 특성(도 4의 (1)과 동일함)에 대해, 또한 Δy(y는 1 내지 4)분만큼 부전압 레벨을 크게 한다. 이때, 본 예에서는 축적 시간이 길어질수록 Δy를 크게 함으로써 축적 시간이 길고, 또한 주위 온도가 높아질수록 상승적으로 부전압 레벨이 커지도록 하고 있다.

예를 들어, Δy=0.05×y로 한다. 이 경우, 축적 시간 설정 TS와 출력 단자(304out)의 출력 전압 Vout(부전압 레벨)의 관계는, 0초≤TS<0.5초에서는 -1.0V, 0.5초≤TS<1.0초에서는 -1.1V-Δ1=-1.15V, 1.0초≤TS<1.5초에서는 -1.2V-Δ2=-1.3V, 1.5초≤TS<2.0초에서는 -1.3V-Δ3=-1.45V, 2.0초≤TS에서는 -1.4V-Δ4=-1.6V라 하는 바와 같이 축적 시간이 길고, 또한 주위 온도가 높아질수록 부전압 레벨이 커진다. 또한, 본 예의 경우, 25도의 전압 레벨 설정과 60도의 전압 레벨 설정으로, 전체적으로는 8단계로 부전압 레벨을 조정하는 구성에 대응할 필요가 있다.

<촬상 장치: 제5 실시 형태>

도 11은, 제5 실시 형태를 설명하는 도면이다. 제5 실시 형태는, 전술한 고체 촬상 장치(1)의 각 실시 형태에 채용하고 있었던 부전압 조정의 구조를, 물리 정보 취득 장치의 일례인 촬상 장치에 적용한 것이다. 도 11은, 그 촬상 장치(8)의 개략 구성도이다.

촬상 장치로서도, 신호 출력부(6)의 각 트랜지스터 구동용의 제어 신호의 저레벨측 및 고레벨측 내의 신호 전하나 트랜지스터의 극성에 대응하는 측을, 전하 축적 시간이 길어질수록 큰 전압으로 함으로써 암전류 저감을 도모하는 구조를 실현할 수 있게 된다. 이때, 예를 들어 적어도, 전하 축적 시간의 설정 정보 등 제어 신호의 전압 레벨 설정에 관한 제어는, 외부의 주 제어부에 있어서, 제어용의 지시 정보를 통신ㆍ타이밍 제어부(20)에 대한 데이터 설정으로 임의로 지정할 수 있도록 한다.

구체적으로는, 촬상 장치(8)는, 촬영 렌즈(802), 광학 로우 패스 필터(804), 색 필터군(812), 화소 어레이부(10), 구동 제어부(7), 칼럼 AD 변환부(26), 참조 신호 생성부(27), 카메라 신호 처리부(810)를 구비하고 있다. 도면 중에 점선으로 나타낸 바와 같이, 광학 로우 패스 필터(804)와 함께, 적외광 성분을 저감시키는 적외광 커트 필터(805)를 설치할 수도 있다.

또한, 본 실시 형태에서는, 정전원(302)이나 부전원(304)을 갖는 전원부(300)를, 화소 어레이부(10), 구동 제어부(7), 칼럼 AD 변환부(26) 및 참조 신호 생성부(27)가 형성되는 반도체 영역(반도체 칩)과는 별개로 설치하고 있다.

촬영 렌즈(802)는, 형광등이나 태양광 등의 조명 아래에 있는 피사체 Z의 상을 담지하는 광 L을 촬상 장치측에 도광하여 결상시킨다. 색 필터군(812)은, 예를 들어 R, G, B의 색 필터가 베이어 배열로 되어 있다. 구동 제어부(7)는, 화소 어레이부(10)를 구동한다. 판독 전류 제어부(24)는, 화소 어레이부(10)로부터 출력되는 화소 신호의 동작 전류를 제어한다. 칼럼 AD 변환부(26)는, 화소 어레이부(10)로부터 출력된 화소 신호에 대해 CDS 처리나 AD 변환 처리 등을 실시한다. 참조 신호 생성부(27)는, 칼럼 AD 변환부(26)에 참조 신호 SLP_ADC를 공급한다. 카메라 신호 처리부(810)는, 칼럼 AD 변환부(26)로부터 출력된 촬상 신호를 처리한다.

칼럼 AD 변환부(26)의 후단에 설치된 카메라 신호 처리부(810)는 촬상 신호 처리부(820)와, 촬상 장치(8)의 전체를 제어하는 주 제어부로서 기능하는 카메라 제어부(900)를 갖는다. 촬상 신호 처리부(820)는 신호 분리부(822)와, 색 신호 처리부(830)와, 휘도 신호 처리부(840)와, 인코더부(860)를 갖는다.

신호 분리부(822)는, 색 필터로서 원색 필터 이외의 것이 사용되고 있을 때에 칼럼 AD 변환부(26)의 AD 변환 기능부로부터 공급되는 디지털 촬상 신호를 R(적색), G(녹색), B(청색)의 원색 신호로 분리하는 원색 분리 기능을 구비한다. 색 신호 처리부(830)는, 신호 분리부(822)에 의해 분리된 원색 신호 R, G, B에 기초하여 색 신호 C에 관한 신호 처리를 행한다. 휘도 신호 처리부(840)는, 신호 분리부(822)에 의해 분리된 원색 신호 R, G, B에 기초하여 휘도 신호 Y에 관한 신호 처리를 행한다. 인코더부(860)는, 휘도 신호 Y/색 신호 C에 기초하여 영상 신호 VD를 생성한다.

색 신호 처리부(830)는, 도시를 할애하지만, 예를 들어 화이트 밸런스 증폭기, 감마 보정부, 색차 매트릭스부 등을 갖는다. 휘도 신호 처리부(840)는, 도시를 할애하지만, 예를 들어 고주파 휘도 신호 생성부와, 저주파 휘도 신호 생성부와, 휘도 신호 생성부를 갖는다. 고주파 휘도 신호 생성부는, 신호 분리부(822)의 원색 분리 기능부로부터 공급되는 원색 신호에 기초하여 비교적 주파수가 높은 성분까지도 포함하는 휘도 신호 YH를 생성한다. 저주파 휘도 신호 생성부는, 화이트 밸런스 증폭기로부터 공급되는 화이트 밸런스가 조정된 원색 신호에 기초하여 비교적 주파수가 낮은 성분만을 포함하는 휘도 신호 YL을 생성한다. 휘도 신호 생성부는, 2종류의 휘도 신호 YH, YL에 기초하여 휘도 신호 Y를 생성하여 인코더부(860)에 공급한다. 휘도 신호 YL은 노광 제어에도 이용된다.

인코더부(860)는, 색 신호 부 반송파에 대응하는 디지털 신호로 색차 신호 R-Y, B-Y를 디지털 변조한 후, 휘도 신호 처리부(840)에서 생성된 휘도 신호 Y와 합성하여, 디지털 영상 신호 VD(=Y+S+C; S는 동기 신호, C는 크로마 신호)로 변환한다. 인코더부(860)로부터 출력된 디지털 영상 신호 VD는, 또한 후단의 도시를 할애한 카메라 신호 출력부에 공급되고, 모니터 출력이나 기록 미디어에의 데이터 기록 등에 제공된다. 이때, 필요에 따라서, DA 변환에 의해 디지털 영상 신호 VD가 아날로그 영상 신호 V로 변환된다.

본 실시 형태의 카메라 제어부(900)는, 마이크로프로세서(microprocessor)(902), 판독 전용의 기억부인 ROM(Read Only Memory)(904), RAM(Random Access Memory)(906), 도시를 할애한 그 밖의 주변 부재를 갖고 있다.마이크로프로세서(902)는, 컴퓨터가 행하는 연산과 제어의 기능을 초소형의 집적 회로에 집약시킨 CPU(Central Processing Unit)를 대표예로 하는 전자 계산기의 중추를 이루는 것과 마찬가지의 것이다. RAM(906)은, 수시 기입 및 판독이 가능함과 함께 휘발성의 기억부의 일례이다. 마이크로프로세서(902), ROM(904) 및 RAM(906)을 통합하여, 마이크로컴퓨터(microcomputer)라고도 칭한다.

카메라 제어부(900)는 시스템 전체를 제어하는 것이며, 본 실시 형태에서는 특히, 전하 축적 시간 설정과 연동한 화소 트랜지스터 구동용의 제어 신호 전압의 레벨 설정 처리를 행하는 기능을 갖는다. 이 기능과의 관계에 있어서는, 카메라 제어부(900)는, 화소 어레이부(10)를 구동하는 제어 신호의 전압 레벨을 조정하기 위해, 전원부(300)(정전원(302), 부전원(304))로부터 출력되는 전원 전압의 레벨을 조정하는 축적 시간 설정 TS를 전원부(300)에 공급한다. ROM(904)에는 카메라 제어부(900)의 제어 프로그램 등이 저장되어 있지만, 특히 본 예에서는, 카메라 제어부(900)에 있어서, 전하 축적 시간 설정과 연동한 화소 트랜지스터 구동용의 제어 신호 전압의 레벨 설정을 제어하기 위한 프로그램이 저장되어 있다. RAM(906)에는 카메라 제어부(900)가 각종 처리를 행하기 위한 데이터 등이 저장되어 있다.

또한, 카메라 제어부(900)는, 메모리 카드 등의 기록 매체(924)를 삽입 분리 가능하게 구성하고, 또한 인터넷 등의 통신망과의 접속이 가능하게 구성하고 있다. 예를 들어, 카메라 제어부(900)는, 마이크로프로세서(902), ROM(904) 및 RAM(906) 외에 메모리 판독부(907) 및 통신 I/F(인터페이스)(908)를 구비한다.

기록 매체(924)는, 예를 들어 마이크로프로세서(902)에 소프트웨어 처리를 하게 하기 위한 프로그램 데이터나, 휘도 신호 처리부(840)로부터의 휘도계 신호에 기초하는 측광 데이터 DL의 수렴 범위나 노광 제어 처리(전자 셔터 제어를 포함함)를 위한 각종의 제어 정보의 설정값 등의 다양한 데이터를 등록하는 등을 위해 이용된다. 예를 들어, 도 4에 도시한 바와 같은, 축적 시간 설정 TS와 정전원(302)이나 부전원(304)의 출력 전압 Vout(DVDDw, DVSSw, AVDDw, AVSSw)의 관계를 나타내는 전압 설정 정보 TS-Vout가 기록된다.

메모리 판독부(907)는, 기록 매체(924)로부터 판독한 데이터를 RAM(906)에 저장(인스톨)한다. 통신 I/F(908)는, 인터넷 등의 통신망과의 사이의 통신 데이터 전달을 중개한다.

또한, 이러한 촬상 장치(8)는, 구동 제어부(7) 및 칼럼 AD 변환부(26)를, 화소 어레이부(10)와 별개로 하여 모듈 형상의 것으로 도시하고 있지만, 고체 촬상 장치(1)에 대해 설명한 바와 같이, 이것들이 화소 어레이부(10)와 동일한 반도체 기판 상에 일체적으로 형성된 원칩인 것의 고체 촬상 장치(1)를 이용해도 좋은 것은 말할 필요도 없다. 또한, 도 11에서는, 화소 어레이부(10)나 구동 제어부(7)나 칼럼 AD 변환부(26)나 참조 신호 생성부(27)나 카메라 신호 처리부(810) 외에, 촬영 렌즈(802), 광학 로우 패스 필터(804), 혹은 적외광 커트 필터(805) 등의 광학계도 포함하는 상태에서 촬상 장치(8)를 도시하고 있고, 이 형태는, 이것들을 통합하여 패키징된 촬상 기능을 갖는 모듈 형상의 형태로 하는 경우에 적합하다.

여기서, 전술한 고체 촬상 장치(1)에 있어서의 모듈과의 관계에 있어서는, 도시한 바와 같이, 화소 어레이부(10)(촬상부)와, AD 변환 기능이나 차분(CDS) 처리 기능을 구비한 칼럼 AD 변환부(26) 등의 화소 어레이부(10)측과 밀접하게 관련한 신호 처리부(칼럼 AD 변환부(26)의 후단의 카메라 신호 처리부는 제외함)가 통합되어 패키징된 상태에서 촬상 기능을 갖는 모듈 형상의 형태로 고체 촬상 장치(1)를 제공하도록 하고, 그 모듈 형상의 형태로 제공된 고체 촬상 장치(1)의 후단에, 나머지 신호 처리부인 카메라 신호 처리부(810)를 설치하여 촬상 장치(8)의 전체를 구성하도록 해도 좋다.

또는, 도시를 할애하지만, 화소 어레이부(10)와 촬영 렌즈(802) 등의 광학계가 통합되어 패키징된 상태에서 촬상 기능을 갖는 모듈 형상의 형태로 고체 촬상 장치(1)를 제공하도록 하고, 그 모듈 형상의 형태로 제공된 고체 촬상 장치(1)에 부가하여, 카메라 신호 처리부(810)도 모듈 내에 설치하여, 촬상 장치(8)의 전체를 구성하도록 해도 좋다. 또한, 고체 촬상 장치(1)에 있어서의 모듈의 형태로서, 카메라 신호 처리부(810)를 포함해도 좋고, 이 경우에는, 사실상, 고체 촬상 장치(1)와 촬상 장치(8)가 동일한 것으로 간주할 수도 있다. 이러한 촬상 장치(8)는,「촬상」을 행하기 위한, 예를 들어 카메라나 촬상 기능을 갖는 휴대 기기로서 제공된다. 또한,「촬상」은, 통상의 카메라 촬영시의 상의 촬영뿐만 아니라, 넓은 의미로서 지문 검출 등도 포함하는 것이다.

이러한 구성의 촬상 장치(8)에 있어서는, 전술한 고체 촬상 장치(1)의 모든 기능을 포함하여 구성되어 있고, 전술한 고체 촬상 장치(1)의 기본적인 구성 및 동작과 마찬가지로 할 수 있다. 노광 제어 처리에 있어서 결정되는 셔터 시간이 전하 축적 시간에 대응하므로, 카메라 제어부(900)는, 그 설정 정보(축적 시간 설정 TS)나 전압 설정 정보 TS-Vout를 전원부(300)에 통지한다. 정전원(302)은, 카메라 제어부(900)로부터의 축적 시간 설정 TS나 전압 설정 정보 TS-Vout에 기초하여, 디지털 정전압 DVDDw나 아날로그 정전압 AVDDw가, 축적 시간이 길수록 큰 전압 레벨로 되도록 조정함으로써 암전류 저감을 도모한다. 부전원(304)은, 카메라 제어부(900)로부터의 축적 시간 설정 TS나 전압 설정 정보 TS-Vout에 기초하여, 디지털 부전압 DVSSw나 아날로그 부전압 AVSSw가, 축적 시간이 길수록 큰 전압 레벨로 되도록 조정함으로써 암전류 저감을 도모한다.

이상, 본 발명에 대해 실시 형태를 사용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 발명의 요지를 일탈하지 않는 범위에서 상기 실시 형태에 다양한 변경 또는 개량을 가할 수 있고, 그러한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함된다.

또한, 상기의 실시 형태는, 클레임(청구항)에 관한 발명을 한정하는 것은 아니고, 또한 실시 형태에서 설명되어 있는 특징의 조합 모두가 발명의 해결 수단에 필수적이라고는 할 수 없다. 전술한 실시 형태에는 다양한 단계의 발명이 포함되어 있고, 개시되는 복수의 구성 요건에 있어서의 적절한 조합에 의해 다양한 발명을 추출할 수 있다. 실시 형태에 나타내어지는 전체 구성 요건으로부터 몇 개의 구성 요건이 삭제되어도, 효과가 얻어지는 한에 있어서, 이 몇 개의 구성 요건이 삭제된 구성이 발명으로서 추출될 수 있다.

예를 들어, 신호 출력부(6)가 4개의 트랜지스터(34, 36, 40, 42)를 갖는 4TR 구성의 화소로 설명했지만, 수직 선택용 트랜지스터(40)를 구비하지 않는 3TR 구성의 화소에 대해서도, 상기 실시 형태에서 설명한 바와 마찬가지의 작용ㆍ효과를 향유할 수 있다. 이 경우에도, 예를 들어 2개의 포토다이오드(전하 생성부(32))와 2개의 판독 선택용 트랜지스터(34)에 대해, 리셋 트랜지스터(36)와 증폭용 트랜지스터(42)는 1개씩으로 공유하는 등, 원리적으로 동일한 동작의 화소에 대해서도 마찬가지로 제3 실시 형태의 구조를 적용할 수 있다.

또한, 상기 실시 형태에서는, NMOS로 구성되어 있는 단위 화소로 구성된 센서를 일례로 설명했지만, 이에 한정되지 않고, PMOS로 이루어지는 화소인 것에 대해서도, 신호 전하나 트랜지스터의 극성에 따라서 제어 신호의 전위 관계를 반전(전위의 정부를 반대로)하여 고려함으로써, 상기 실시 형태에서 설명한 바와 마찬가지의 작용ㆍ효과를 향유할 수 있다.

즉, 신호 전하를 홀로 한 MOS형의 고체 촬상 장치에서는, 적어도 판독 선택용 트랜지스터(34)는 상기 실시 형태와는 반대 도전형인 PMOS 트랜지스터가 사용된다. 따라서, 전하 생성부(32)에 전하를 축적할 때에는, p 채널형의 판독 선택용 트랜지스터(34)의 게이트 전압으로서 정전압, 즉 이 경우의 기준 전위인 정전원 전압에 대해 보다 높은 레벨로 승압한 정전압을 인가하도록 변형하면 좋다. 이 경우에도, 정전압 레벨을 전하 축적 시간에 따라, 축적 시간이 길수록 정전압 레벨이 보다 높아지도록 조정한다. 또한, 신호 전하의 축적을 행하지 않는 비촬상시에는, 정전압 레벨은 작은 전압이면 좋고, 플러스측에 레벨을 갖는 것은 불필요하며, 예를 들어 기준 전위(본 예의 경우에는 정전원 전압)로 해도 좋다.

또한, 단위 화소(3)의 구성은, 상기 실시 형태에서 나타낸 상태에 있어서, 기판이나 반도체 영역의 도전형을 모두 반대 도전형으로 치환한 구성으로 할 수 있다. 이 경우에도, 신호 전하나 제어 신호의 전위 관계를, 필요에 따라서 반전(전위의 정부를 반대로) 하도록 변형을 가하면 좋다.

Claims

삭제
삭제
고체 촬상 장치로서,
신호 전하를 생성하는 전하 생성부, 및 트랜지스터를 구비하여 상기 전하 생성부에서 생성된 신호 전하에 대응하는 처리 대상 신호를 생성하여 출력하는 신호 출력부를 갖는 단위 화소를 구비하고,
상기 신호 출력부의 각 트랜지스터를 펄스 구동하기 위한 제어 신호의 저레벨측 및 고레벨측 내의 상기 신호 전하나 상기 트랜지스터의 극성에 대응하는 조정 대상측이 상기 신호 전하의 축적 시간이 길수록 큰 전압으로 되어 있고,
상기 신호 출력부는, 각각 서로 다른 기능을 이루는 복수의 트랜지스터를 갖고, 또한 일부의 트랜지스터는 복수의 상기 단위 화소로 공유하고, 공유되지 않은 부분에는 각각 별개의 트랜지스터를 갖는 구성을 갖고,
동일한 기능을 이루는 상기 공유되지 않은 부분의 각 트랜지스터는, 상기 조정 대상측이 상기 축적 시간에 따른 전압으로 되어 있는, 고체 촬상 장치.
고체 촬상 장치로서,
신호 전하를 생성하는 전하 생성부, 및 트랜지스터를 구비하여 상기 전하 생성부에서 생성된 신호 전하에 대응하는 처리 대상 신호를 생성하여 출력하는 신호 출력부를 갖는 단위 화소를 구비하고,
상기 신호 출력부의 각 트랜지스터를 펄스 구동하기 위한 제어 신호의 저레벨측 및 고레벨측 내의 상기 신호 전하나 상기 트랜지스터의 극성에 대응하는 조정 대상측이 상기 신호 전하의 축적 시간이 길수록 큰 전압으로 되어 있고,
상기 조정 대상측은 또한 주위 온도가 높을수록 큰 전압으로 되어 있는, 고체 촬상 장치.
고체 촬상 장치로서,
신호 전하를 생성하는 전하 생성부, 및 트랜지스터를 구비하여 상기 전하 생성부에서 생성된 신호 전하에 대응하는 처리 대상 신호를 생성하여 출력하는 신호 출력부를 갖는 단위 화소를 구비하고,
상기 신호 출력부의 각 트랜지스터를 펄스 구동하기 위한 제어 신호의 저레벨측 및 고레벨측 내의 상기 신호 전하나 상기 트랜지스터의 극성에 대응하는 조정 대상측이 상기 신호 전하의 축적 시간이 길수록 큰 전압으로 되어 있고,
전원 전압을 출력하는 전원부와,
상기 전원부로부터 공급되는 전원 전압에 따른 크기의 상기 제어 신호를 상기 트랜지스터에 공급하는 구동부를 구비하고,
상기 구동부와 상기 전원부는 상기 전하 생성부 및 상기 신호 출력부가 배치되는 반도체 영역에 일체적으로 형성되어 있고,
상기 전원부는 상기 조정 대상측의 전원 전압을 상기 신호 전하의 축적 시간에 기초하여 조정하는, 고체 촬상 장치.
제5항에 있어서, 상기 신호 출력부는 각각 서로 다른 기능을 이루는 복수의 트랜지스터를 갖고, 상기 전원부는 각 트랜지스터별로 상기 조정 대상측의 전원 전압을 상기 축적 시간에 따른 전압이 되도록 조정하는, 고체 촬상 장치.
제5항에 있어서, 상기 신호 출력부는 각각 서로 다른 기능을 이루는 복수의 트랜지스터를 갖고, 또한 일부의 트랜지스터는 복수의 상기 단위 화소로 공유하고, 공유되지 않은 부분에는 각각 별개의 트랜지스터를 갖는 구성을 갖고,
상기 전원부는 동일한 기능을 이루는 상기 공유되지 않은 부분의 각 트랜지스터용의 상기 조정 대상측의 전원 전압을 상기 축적 시간에 따른 전압으로 되도록 조정하는, 고체 촬상 장치.
제5항에 있어서, 상기 전원부는 상기 트랜지스터의 주위 온도를 검지하는 온도 검출부를 갖고, 상기 온도 검출부가 검출한 온도에 기초하여, 상기 조정 대상측의 전원 전압을 상기 주위 온도가 높을수록 커지도록 조정하는, 고체 촬상 장치.
제5항에 있어서, 상기 전원부는 상기 신호 전하의 축적 시간과 상기 조정 대상측의 전원 전압과의 관계를 변경 가능하게 구성되어 있는, 고체 촬상 장치.
제5항에 있어서,
상기 전원부는, 참조 신호와 귀환 신호의 차를 증폭하는 오차 증폭부와, 상기 오차 증폭부의 출력에 기초하여 상기 조정 대상측의 전원 전압을 생성하는 전원 전압 생성부와, 상기 전원 전압 생성부가 생성한 출력 전압에 대응하는 상기 귀환 신호를 상기 오차 증폭부에 통지하는 귀환부와, 상기 전원 전압 생성부에서 생성되는 상기 전원 전압의 크기를 제어하는 출력 전압 제어부를 갖고,
상기 귀환부는, 기준 신호를 생성하는 기준 신호 생성부와, 일단부가 상기 전원 전압의 출력 단자에 접속된 제1 저항 소자와, 일단부가 상기 제1 저항 소자의 타단부와 접속되고 타단부가 상기 기준 신호 생성부의 상기 기준 신호의 출력 단자와 접속된 제2 저항 소자를 갖는, 고체 촬상 장치.
제10항에 있어서, 제2 저항 소자는, 저항 소자와 스위치의 조합으로 구성된 것이며, 상기 출력 전압 제어부는 상기 축적 시간에 따라서 상기 스위치를 온/오프 제어하는, 고체 촬상 장치.
제10항에 있어서, 기준 신호 생성부는, 각각 서로 다른 기준 신호를 생성하는 기준 신호 생성부와 스위치의 조합으로 구성되어 있고, 상기 출력 전압 제어부는 상기 축적 시간에 따라서 상기 스위치를 온/오프 제어하는, 고체 촬상 장치.
제10항에 있어서, 상기 오차 증폭부는, 각각 서로 다른 참조 신호를 생성하는 참조 신호 생성부와 스위치의 조합을 갖고, 상기 출력 전압 제어부는 상기 축적 시간에 따라서 상기 스위치를 온/오프 제어하는, 고체 촬상 장치.
제5항에 있어서, 상기 전원부는, 비촬상시에는, 상기 제어 신호의 저레벨측 및 고레벨측 내의 상기 신호 전하나 상기 트랜지스터의 극성에 대응하는 측의 전원 전압을 기준 전위로 하는, 고체 촬상 장치.
촬상 장치로서,
신호 전하를 생성하는 전하 생성부, 및 트랜지스터를 구비하여 상기 전하 생성부에서 생성된 신호 전하에 대응하는 처리 대상 신호를 생성하여 출력하는 신호 출력부를 갖는 단위 화소가 2차원 매트릭스 형상으로 배열된 화소 어레이부와,
전원 전압을 출력하는 전원부와,
상기 전원부로부터 공급되는 전원 전압에 따른 크기를 갖고, 상기 신호 출력부의 각 트랜지스터를 펄스 구동하기 위한 제어 신호를 상기 트랜지스터에 공급하는 구동부와,
상기 구동부 및 상기 전원부를 제어하는 주 제어부를 구비하고,
상기 주 제어부는, 상기 구동부를 제어하여 상기 신호 전하의 축적 시간을 조정함과 함께, 이 축적 시간의 정보를 상기 전원부에 통지하고,
상기 전원부는, 상기 주 제어부로부터의 상기 축적 시간의 정보에 기초하여, 상기 제어 신호의 저레벨측 및 고레벨측 내의 상기 신호 전하나 상기 트랜지스터의 극성에 대응하는 조정 대상측의 전원 전압이 상기 신호 전하의 축적 시간이 길수록 큰 전압으로 되도록 조정하는, 촬상 장치.
삭제