JP7264332B2

JP7264332B2 - マルチアナログデジタル変換の方法

Info

Publication number: JP7264332B2
Application number: JP2021543354A
Authority: JP
Inventors: 孝正桜木
Original assignee: ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Priority date: 2019-03-07
Filing date: 2019-03-07
Publication date: 2023-04-25
Anticipated expiration: 2039-03-07
Also published as: CN113508532A; JP2022522269A; WO2020177125A1

Description

本開示はアナログデジタル変換器（ＡＤＣ）に関し、具体的には、マルチ変換ＡＤＣに関する。より詳細には、本開示は、マルチ変換機能を備えたシングルスロープＡＤＣ（ＳＳＡＤＣ）に関する。本開示はまた、静止画（静止画像）又は動画（ビデオ画像）などのデジタル画像を生成するイメージセンサに関する。さらに本開示は、モバイルデバイス又はデジタルカメラなどの、イメージセンサを有する装置に関する。

デジタルスチルカメラ、デジタルビデオカメラ、及びカメラ機能を備えたデバイス（例えば、携帯電話、スマートフォン、無線通信端末、タブレットデバイス、及びパーソナルコンピュータなど）がそれぞれ、ＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化物半導体）型又はＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ：電荷結合素子）型などのイメージセンサを含む。

イメージセンサは、入射光の強度に対応する信号レベルのアナログ信号を出力する複数の画素セルと、これらの画素セルから出力されるアナログ信号をデジタル信号に変換する複数のＡＤＣとを含む。

シングルスロープＡＤＣ（ＳＳＡＤＣ）は、ＡＤＣの１つのタイプとして知られている。ＳＳＡＤＣは、ランプ波形を有する基準信号（ランプ波基準信号）と画素セルから出力されるアナログ信号とをコンパレータに比較させ、コンパレータの出力に基づいてデジタル信号を出力する。ＳＳＡＤＣは、量子化ノイズ及び入力ノイズなどのテンポラルノイズを減らすことができ、低電力及び小シリコン面積という有利な特徴を有する。

ＳＳＡＤＣに関しては、米国特許第８，８１６，８９３号の明細書がマルチ変換機能を有するＳＳＡＤＣ（マルチ変換ＡＤＣ）を提案している。マルチ変換ＡＤＣは、アナログ信号からデジタル信号への変換を複数回行い、ランプ波基準信号の各期間におけるそれぞれの変換結果の平均を出力する。各変換結果を平均することで、量子化ノイズとアナログ信号及びランプ波基準信号のノイズとが減少する。

以下ではさらに、図６及び図７を参照してマルチ変換ＡＤＣ（ＡＤＣ９０）を説明する。図６は、従来技術によるＡＤ変換器を説明する概略回路図である。図７は、従来技術によるランプ波基準信号の改変を説明するタイミングチャートである。

図６に示すように、ＡＤＣ９０では、アナログ信号がコンデンサＣ０を介してコンパレータの反転（－）入力端子に入力される。ランプ波基準信号がコンデンサＣ１及びＣ２を介してコンパレータの非反転（＋）入力端子に入力される。ランプ波基準信号の信号レベルは、スイッチＳＷ１のオン／オフ切り替えによってリセットされる。図６では、リセットの後のランプ波基準信号が「改変されたランプ波基準信号」として示されている。

スイッチＳＷ１のオン／オフ切り替えは、制御回路から出力されるランプ波制御信号によって制御されている。制御回路は、コンパレータの出力に基づいて、スイッチＳＷ１のオン／オフ切り替えを行う。例えば、制御回路は、リセットの後のランプ波基準信号が入力画素信号と等しい又はそれより低い場合、コンパレータから出力されるハイレベルの信号に応答してオン／オフ切り替えを行う。

例えば、図７に示すように、ランプ波基準信号の信号レベルは、長い信号サンプリングの部分で一度リセットされ、その波形は２つののこぎり波を含む波形に改変されている。この部分では、１回のＡＤ変換が行われる。短い信号サンプリングの部分では、ランプ波基準信号の信号レベルは５回リセットされ、その波形は６つののこぎり波を含む波形に改変されている。この部分では、６回のＡＤ変換が行われる。

変換カウンタが、コンパレータの出力に基づいて、ランプ波基準信号の各期間におけるＡＤ変換の回数をカウントする。コンパレータの出力がハイレベルにある間に、累積カウンタがマスタークロックのパルスの数をカウントする。算術演算器が、累積カウンタにより行われたカウントの結果を変換カウンタによるカウントの結果で割り、平均値を計算する。この平均化によって、量子化ノイズ及び入力ノイズが減少する。イメージセンサは、それぞれが同じＡＤＣ９０の構造を有する複数のＡＤＣを含み、これらのＡＤＣは、ランプ波基準信号を伝達するための共通のランプ波基準ラインを介して、互いに電気的に接続されている。

前述のＡＤＣ９０では、スイッチＳＷ１のオン／オフ切り替えで過渡電流が生成されることにより、スイッチングノイズ電圧が寄生抵抗によって共通のランプ波基準ラインで発生し得る。スイッチングノイズ電圧はランプ波基準信号の波形の障害を引き起こし、その障害によって他のコンパレータが誤った比較結果を出力することになる。さらに、コンパレータ出力の誤りはデジタル信号にノイズ（スイッチングノイズ）を発生させる。ランプ波基準信号の波形の障害は、共通のランプ波基準ラインを介して他のＡＤＣに伝搬する。その結果、共通の基準ラインを介して伝搬するスイッチングノイズ（すなわち、クロストークノイズ）は、イメージセンサから最終的に出力されるデジタル画像の劣化を引き起こす。

複数の実施形態によって、ＡＤ変換器、イメージセンサ、モバイルデバイス又はデジタルカメラなどの装置、アナログ信号をデジタル信号に変換する方法、及びデジタル画像を生成する方法が提供される。例えば、モバイルデバイスは、携帯電話、スマートフォン、無線通信端末、タブレットデバイス、又はパーソナルコンピュータなどであってもよく、モバイルデバイスは画像及び／又は映像を記録することができる。

前述の目的を実現するために、以下の技術的解決手段が実施形態に用いられる。

一実施形態の第１態様が、マルチアナログデジタル変換を行う方法を提供する。第１態様による方法は、複数のアナログデジタル変換器（ＡＤＣ）のうちのある１つのＡＤＣがランプ波発生器からランプ波基準信号を受信する段階と、受信したランプ波基準信号に基づいてＡＤＣの制御回路がローカルランプ波信号を生成する段階と、ＡＤＣのコンパレータがＡＤＣに入力されるアナログ信号とローカルランプ波信号とを比較する段階と、ＡＤＣがコンパレータの出力に基づいてデジタル信号を生成する段階とを含み、ローカルランプ波信号はコンパレータの出力に基づいて、受信したランプ波基準信号の信号レベルを所定の初期レベルにリセットすることにより生成され、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間において、ランプ波発生器から出力されるランプ波基準信号の信号レベルが保持され、ＡＤＣがデジタル信号を生成するプロセスが中断される。

第１態様によれば、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間において、ＡＤＣがデジタル信号を生成するプロセスが中断されることにより、複数のＡＤＣのうちの少なくとも１つのリセットに起因したノイズが原因でデジタル信号に起こる障害を回避することが可能になる。

具体的には、特定のＡＤＣに発生したノイズが共通のランプ波基準ラインを通じて他のＡＤＣに伝搬したとしても、ノイズが原因で起こる障害がこれらのＡＤＣのいずれにおいてもデジタル信号に生じることはないので、クロストークノイズが原因でデジタル信号に起こる障害も回避され得る。デジタル信号を生成するプロセスが中断される期間では、ＡＤ変換が行われない。そのため、ＡＤ変換の回数を減らすことが可能になるので、ＡＤＣの消費電力を減らすことができる。さらに、マルチＡＤ変換によって、量子化ノイズ及び入力ノイズなどのテンポラルノイズを減らすことができる。

第１態様による方法の第１の実行可能な実装形態では、デジタル信号を生成する段階は、ランプ波基準信号の各期間における変換回数をカウントする段階と、コンパレータの出力が所定レベルにある間にマスタークロックのパルスの数をカウントする段階と、カウントされた変換回数とカウントされたマスタークロックのパルスの数とに基づいてデジタル信号を生成する段階とを含み、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間では、変換回数をカウントする段階とマスタークロックのパルスの数をカウントする段階とが中断される。

第１態様の第１の実行可能な実装形態によれば、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間において、ランプ波基準信号の各期間における変換回数をカウントする段階と、マスタークロックのパルスの数をカウントする段階とは中断される。これにより、受信したランプ波基準信号のリセットに起因したノイズのカウント結果に対する影響を回避することが可能になるので、当該ノイズによってコンパレータが誤った比較結果を出力することになっても、当該ノイズが原因でデジタル信号に起こる障害を回避することが可能である。さらに、変換回数をカウントする段階とマスタークロックのパルスの数をカウントする段階とが中断される期間では、カウントプロセスが停止するので、処理負荷を減らすことができ、したがって、ＡＤＣの消費電力が削減される。

第１態様又は第１態様の第１の実行可能な実装形態による方法の第２の実行可能な実装形態では、本方法はさらに、受信したランプ波基準信号の信号レベルをリセットするために、ランプ波基準信号の期間より短い期間を有するパルストレインをＡＤＣが受信する段階を含み、パルストレインの各パルスの幅がリセットの後の所定期間に対応し、受信したランプ波基準信号の信号レベルを所定の初期レベルにリセットすることは、パルストレイン内のパルスの立ち上がりエッジで行われる。

第１態様の第２の実行可能な実装形態によれば、ランプ波基準信号の期間より短い期間を有するパルストレインに基づいて、受信したランプ波基準信号の信号レベルをリセットすることにより、ＡＤ変換がランプ波基準信号の各期間で複数回行われる。さらに、パルストレインの各パルスの幅はリセットの後の所定期間に対応し、受信したランプ波基準信号の信号レベルが、パルストレイン内のパルスの立ち上がりエッジで所定の初期レベルにリセットされることにより、ノイズが原因でデジタル信号に起こる障害を、パルストレインを用いて回避することが可能になる。特に、パルストレインを各ＡＤＣに供給することで、各ＡＤＣが前述した制御を容易に行うことが可能になる。

第１態様又は第１態様の第１の実行可能な実装形態若しくは第２の実行可能な実装形態による方法の第３の実行可能な実装形態では、受信したランプ波基準信号の信号レベルを所定の初期レベルにリセットする段階は、スイッチング回路による切り替えによって行われ、リセットの後の所定期間はスイッチング回路の切り替えに起因した過渡現象のセトリング時間より長い期間に設定される。

第１態様の第３の実行可能な実装形態によれば、リセットの後の所定期間が、スイッチング回路の切り替えに起因した過渡現象のセトリング時間より長い期間に設定されることで、スイッチング回路の切り替えに起因したスイッチングノイズが原因でデジタル信号に起こる障害を回避することが可能になる。

第１態様又は第１態様の第２の実行可能な実装形態による方法の第４の実行可能な実装形態では、パルストレインは、パルストレイン内の１つのパルスがマスタークロックのＮ個のパルス（Ｎは２以上）ごとに現れるように設定される。例えば、ＡＤ変換の分解能が１０ビットの場合、Ｎは１６、３２、又は６４に設定される。

第１態様の第４の実行可能な実装形態によれば、パルストレインの個々のパルスがマスタークロックのパルスに基づいて等間隔に設定されるので、ＡＤ変換の分解能とランプ波基準信号の各期間で行われ得るＡＤ変換の最大回数とに基づいて、パルストレインを容易に設定することができる。

第１態様又は第１態様の第２の実行可能な実装形態若しくは第４の実行可能な実装形態による方法の第５の実行可能な実装形態では、ランプ波基準信号は、パルストレインのローレベル期間にマスタークロックから抽出されるパルスセットに基づいて生成される。

第１態様の第５の実行可能な実装形態によれば、各ＡＤＣは、デジタル信号を生成するプロセスが中断される期間に、パルストレインに基づくランプ波基準信号のランプダウンを停止する制御を容易に行うことができる。

一実施形態の第２態様が、マルチアナログデジタル変換回路を提供する。第２態様による回路は、ランプ波基準信号を生成するように構成されたランプ波発生器と、ランプ波発生器からランプ波基準信号を受信するように構成された複数のアナログデジタル変換器（ＡＤＣ）とを含み、複数のＡＤＣのうちのある１つのＡＤＣは、ランプ波発生器からランプ波基準信号を受信し、受信したランプ波基準信号に基づいてローカルランプ波信号を生成するように構成されたコントローラと、当該ＡＤＣに入力されるアナログ信号とローカルランプ波信号とを比較するように構成されたコンパレータとを含み、コントローラは、受信したランプ波基準信号の信号レベルをコンパレータの出力に基づいて所定の初期レベルにリセットするデジタル信号を生成し、ランプ波発生器は、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間では、ランプ波基準信号の信号レベルを一定に保持し、ＡＤＣはコンパレータの出力に基づいてデジタル信号を生成し、リセットの後の所定期間ではデジタル信号を生成するプロセスを中断する。

第２態様によれば、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間において、ＡＤＣがデジタル信号を生成するプロセスが中断されることにより、複数のＡＤＣのうちの少なくとも１つのリセットに起因したノイズが原因でデジタル信号に起こる障害を回避することが可能になる。

第２態様による回路の第１の実行可能な実装形態では、ＡＤＣは、ランプ波基準信号の各期間における変換回数のカウントと、コンパレータの出力が所定レベルにある間の、マスタークロックのパルスの数のカウントと、カウントされた変換回数及びカウントされたマスタークロックのパルスの数に基づくデジタル信号の生成とを行い、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間では、変換回数をカウントすること及びマスタークロックのパルスの数をカウントすることが中断される。

第２態様の第１の実行可能な実装形態によれば、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間において、ランプ波基準信号の各期間における変換回数をカウントすること及びマスタークロックのパルスの数をカウントすることは中断される。これにより、受信したランプ波基準信号のリセットに起因したノイズのカウント結果に対する影響を回避することが可能になるので、当該ノイズによってコンパレータが誤った比較結果を出力することになっても、当該ノイズが原因でデジタル信号に起こる障害を回避することが可能である。さらに、変換回数をカウントすること及びマスタークロックのパルスの数をカウントすることが中断される期間には、カウントプロセスが停止するので、処理負荷を減らすことができ、したがって、ＡＤＣの消費電力が削減される。

第２態様又は第２態様の第１の実行可能な実装形態による回路の第２の実行可能な実装形態では、ＡＤＣはさらに、受信したランプ波基準信号の信号レベルをリセットするために、ランプ波基準信号の期間より短い期間を有するパルストレインを受信し、パルストレインの各パルスの幅がリセットの後の所定期間に対応し、受信したランプ波基準信号の信号レベルを所定の初期レベルにリセットすることは、パルストレイン内のパルスの立ち上がりエッジで行われる。

第２態様の第２の実行可能な実装形態によれば、ランプ波基準信号の期間より短い期間を有するパルストレインに基づいて、受信したランプ波基準信号の信号レベルをリセットすることにより、ＡＤ変換がランプ波基準信号の各期間で複数回行われる。さらに、パルストレインの各パルスの幅はリセットの後の所定期間に対応し、受信したランプ波基準信号の信号レベルが、パルストレイン内のパルスの立ち上がりエッジで所定の初期レベルにリセットされることにより、ノイズが原因でデジタル信号に起こる障害を、パルストレインを用いて回避することが可能になる。特に、パルストレインを各ＡＤＣに供給することで、各ＡＤＣが前述した制御を容易に行うことが可能になる。

第２態様又は第２態様の第１の実行可能な実装形態若しくは第２の実行可能な実装形態による回路の第３の実行可能な実装形態では、コントローラは、スイッチング回路による切り替えによって、受信したランプ波基準信号の信号レベルの所定の初期レベルへのリセットを行い、リセットの後の所定期間は、スイッチング回路の切り替えに起因した過渡現象のセトリング時間より長い期間に設定される。

第２態様の第３の実行可能な実装形態によれば、リセットの後の所定期間が、スイッチング回路の切り替えに起因した過渡現象のセトリング時間より長い期間に設定されることで、スイッチング回路の切り替えに起因したスイッチングノイズが原因でデジタル信号に起こる障害を回避することが可能になる。

第２態様又は第２態様の第２の実行可能な実装形態による回路の第４の実行可能な実装形態では、パルストレインは、パルストレイン内の１つのパルスがマスタークロックのＮ個のパルス（Ｎは２以上）ごとに現れるように設定される。例えば、ＡＤ変換の分解能が１０ビットの場合、Ｎは１６、３２、又は６４に設定される。

第２態様の第４の実行可能な実装形態によれば、パルストレインの個々のパルスがマスタークロックのパルスに基づいて等間隔に設定されるので、ＡＤ変換の分解能とランプ波基準信号の各期間で行われ得るＡＤ変換の最大回数とに基づいて、パルストレインを容易に設定することができる。

第２態様又は第２態様の第２の実行可能な実装形態若しくは第４の実行可能な実装形態による回路の第５の実行可能な実装形態では、ランプ波発生器は、パルストレインのローレベル期間にマスタークロックから抽出されるパルスセットに基づいてランプ波基準信号を生成する。

第２態様の第５の実行可能な実装形態によれば、各ＡＤＣは、デジタル信号を生成するプロセスが中断される期間に、パルストレインに基づくランプ波基準信号のランプダウンを停止する制御を容易に行うことができる。

一実施形態の第３態様がイメージセンサを提供する。第３態様によるイメージセンサは、受光量に対応するレベルのアナログ信号を光電変換によって生成するように構成された複数の画素セルと、複数の画素セルのうちの少なくとも１つからアナログ信号として出力されるアナログ信号を受信するように構成されたマルチアナログデジタル変換回路とを含み、当該回路は、ランプ波基準信号を生成するように構成されたランプ波発生器と、ランプ波発生器からランプ波基準信号を受信するように構成された複数のアナログデジタル変換器（ＡＤＣ）とを含み、複数のＡＤＣのうちのある１つのＡＤＣは、ランプ波発生器からランプ波基準信号を受信して、受信したランプ波基準信号に基づいてローカルランプ波信号を生成するように構成されたコントローラと、当該ＡＤＣに入力されるアナログ信号とローカルランプ波信号とを比較するように構成されたコンパレータとを含み、コントローラは、受信したランプ波基準信号の信号レベルをコンパレータの出力に基づいて所定の初期レベルにリセットすることでデジタル信号を生成し、ランプ波発生器は、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間では、ランプ波基準信号の信号レベルを一定に保持し、ＡＤＣはコンパレータの出力に基づいてデジタル信号を生成し、リセットの後の所定期間ではデジタル信号を生成するプロセスを中断する。

第３態様によれば、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間において、ＡＤＣがデジタル信号を生成するプロセスが中断されることにより、複数のＡＤＣのうちの少なくとも１つのリセットに起因したノイズが原因でデジタル信号に起こる障害を回避することが可能になる。その結果、イメージセンサから出力されるデジタル信号のノイズが減少するので、出力画像の品質が向上する。

具体的には、特定のＡＤＣに発生したノイズが共通のランプ波基準ラインを通じて他のＡＤＣに伝搬したとしても、ノイズが原因で起こる障害がこれらのＡＤＣのいずれにおいてもデジタル信号に生じることはないので、クロストークノイズが原因でデジタル信号に起こる障害も回避され得る。クロストークノイズが発生するとイメージセンサから出力される画像の全体的な品質を低下させることがあるが、前述の構成を適用すると、クロストークノイズの回避につながるため、大量の画素を備えたイメージセンサから出力される画像の全体的な品質を著しく向上させることができる。

デジタル信号を生成するプロセスが中断される期間では、ＡＤ変換が行われない。そのため、ＡＤ変換の回数を減らすことが可能になるので、ＡＤＣの消費電力を減らすことができる。さらにマルチＡＤ変換は、量子化ノイズ及び入力ノイズなどのテンポラルノイズを減らすことができ、これは出力画像の品質のさらなる改善に寄与する。

第３態様によるイメージセンサの第１の実行可能な実装形態では、イメージセンサは、第２態様の第１から第５の実行可能な実装形態のうちのいずれか１つによる回路を含んでよい。

一実施形態の第４態様が、カメラ機能を有する装置を提供する。第４態様による装置は、望ましくは、静止画（静止画像）又は動画（ビデオ画像）などのデジタル画像を記録できるデジタルカメラ又はモバイルデバイスであってよい。例えば、モバイルデバイスは、携帯電話、スマートフォン、無線通信端末、タブレットデバイス、又はパーソナルコンピュータなどであってもよく、モバイルデバイスは画像及び／又は映像を記録することができる。

第４態様による装置は、受光量に対応するレベルのアナログ信号を光電変換によって生成するように構成された複数の画素セルを含むイメージセンサと、複数の画素セルのうちの少なくとも１つからアナログ信号として出力されるアナログ信号を受信するように構成されたマルチアナログデジタル変換回路とを含み、当該回路は、ランプ波基準信号を生成するように構成されたランプ波発生器と、ランプ波発生器からランプ波基準信号を受信するように構成された複数のアナログデジタル変換器（ＡＤＣ）とを含み、複数のＡＤＣのうちのある１つのＡＤＣは、ランプ波発生器からランプ波基準信号を受信して、受信したランプ波基準信号に基づいてローカルランプ波信号を生成するように構成されたコントローラと、当該ＡＤＣに入力されるアナログ信号とローカルランプ波信号とを比較するように構成されたコンパレータとを含み、コントローラは、受信したランプ波基準信号の信号レベルをコンパレータの出力に基づいて所定の初期レベルにリセットすることでデジタル信号を生成し、ランプ波発生器は、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間では、ランプ波基準信号の信号レベルを一定に保持し、ＡＤＣはコンパレータの出力に基づいてデジタル信号を生成し、リセットの後の所定期間ではデジタル信号を生成するプロセスを中断する。

第４態様によれば、複数のＡＤＣのうちの少なくとも１つでリセットを行った後の所定期間において、ＡＤＣがデジタル信号を生成するプロセスが中断されることにより、複数のＡＤＣのうちの少なくとも１つのリセットに起因したノイズが原因でデジタル信号に起こる障害を回避することが可能になる。その結果、イメージセンサから出力されるデジタル信号のノイズが減少するので、出力画像の品質が向上する。

具体的には、特定のＡＤＣに発生したノイズが共通のランプ波基準ラインを通じて他のＡＤＣに伝搬したとしても、ノイズが原因で起こる障害がこれらのＡＤＣのいずれにおいてもデジタル信号に生じることはないので、クロストークノイズが原因でデジタル信号に起こる障害も回避され得る。クロストークノイズが発生するとイメージセンサから出力される画像の全体的な品質を低下させることがあるが、前述の構成を適用すると、クロストークノイズの回避につながるため、大量の画素セルを備えたイメージセンサから出力される画像の全体的な品質を著しく向上させることができる。

デジタル信号を生成するプロセスが中断される期間では、ＡＤ変換が行われない。そのため、ＡＤ変換の回数を減らすことが可能になるので、ＡＤＣの消費電力を減らすことができる。消費電力の削減によって、デジタルカメラ又はモバイルデバイスなどの小型デバイスのバッテリによる動作時間が延びるので、これは使い勝手の向上に寄与する。さらにマルチＡＤ変換は、量子化ノイズ及び入力ノイズなどのテンポラルノイズを減らすことができ、これは出力画像の品質のさらなる改善に寄与する。

第４態様による装置の第１の実行可能な実装形態では、本装置内のイメージセンサは、第２態様の第１から第５の実行可能な実装形態のうちのいずれか１つによる回路を含んでよい。

本開示の一実施形態による装置を説明する概略ブロック図である。本開示の上記実施形態によるイメージセンサを説明する概略図である。本開示の上記実施形態によるマルチＡＤ変換回路を説明する概略回路図である。本開示の上記実施形態によるマルチＡＤ変換回路におけるコントローラを説明する概略回路図である。本開示の上記実施形態による読み出し回路における信号及びクロックを説明するタイミングチャートである。従来技術によるＡＤ変換器を説明する概略回路図である。従来技術によるランプ波基準信号の改変を説明するタイミングチャートである。

以下では、添付図面を参照して、複数の実施形態の技術的解決手段を説明する。後述する実施形態は、本開示に関する実施形態の全てではなく、ほんの一部にすぎないことが理解されるであろう。後述する実施形態に基づいて、創造的努力をすることなく当業者により導出され得る他の実施形態は全て、本開示の保護範囲に含まれるものとすることに留意されたい。

図１を参照して、カメラ機能を備えた装置１０が後述されることになる。図１は、本開示の一実施形態による装置を説明する概略ブロック図である。

装置１０は、例えば、モバイルデバイス又はデジタルカメラなどであってもよい。例えば、モバイルデバイスは、画像及び／又は映像を記録できる携帯電話、スマートフォン、無線通信端末、タブレットデバイス、及びパーソナルコンピュータなどであってよい。

図１に示すように、装置１０は、レンズ１０ａと、イメージセンサ１０ｂと、処理回路１０ｃと、記憶装置１０ｄとを含む。以後本明細書では、レンズ１０ａ及びイメージセンサ１０ｂのセットは「撮像ユニット」と呼ばれることがある。装置１０は複数の撮像ユニットを備えてよい。

レンズ１０ａは、入射光をイメージセンサ１０ｂに導く光学系である。イメージセンサ１０ｂは、レンズ１０ａを介して入力される光を光電変換によって電気信号（アナログ信号）に変換する。イメージセンサ１０ｂはまた、アナログ信号をデジタル信号に変換する。イメージセンサ１０ｂから出力されるデジタル信号が、処理回路１０ｃに入力される。

処理回路１０ｃは、イメージセンサ１０ｂから出力されるデジタル信号を処理して画像データを生成し、生成した画像データを記憶装置１０ｄに格納する。例えば、処理回路１０ｃは、ＪＰＥＧ（ＪｏｉｎｔＰｈｏｔｏｇｒａｐｈｉｃＥｘｐｅｒｔｓＧｒｏｕｐ）などの標準化団体によって標準化された圧縮／符号化方法に従ってデジタル信号を圧縮／符号化し、当該デジタル信号から画像データを生成する。処理回路１０ｃは、デジタル信号を生データとして記憶装置１０ｄに格納してよい。

次に、イメージセンサ１０ｂはさらに、図２を参照して説明される。図２は、本開示の上記実施形態によるイメージセンサを説明する概略図である。

図２に示すように、イメージセンサ１０ｂは、制御回路１１と、画素アレイ１２と、マルチＡＤ変換回路１３とを含む。

例示を簡略化するために、図２では画素アレイ１２は規則的に形成されているが、他の実施形態では、画素アレイ１２は規則的な配置であっても、不規則な配置であってもよく、もっと多くの又はもっと少ない画素、行、及び列を含んでもよい。さらに、画素アレイ１２は、スペクトルの可視領域で画像を記録するように設計された赤、緑、及び青の画素を含んでもよく、赤外線又は紫外線などのスペクトルの不可視領域で画像を記録する画素を含んでもよい。

例示を簡略化するために、図２は、それぞれ４つの画素セルを有する２つの列１２ａ及び１２ｂしか示していない。しかしながら、実際のイメージセンサは、数百から数千の列を含んでよく、各列は数百から数千の画素を含んでよい。

画素アレイ１２の各画素セルは受光した光の強度に対応する信号レベルを有するアナログ信号を出力する。各画素セルから出力されるアナログ信号は、マルチＡＤ変換回路１３に入力される。マルチＡＤ変換回路１３は、アナログ信号をデジタル信号に変換する複数のＡＤＣを含む。各ＡＤＣに対応する列の複数の画素セルから出力されるアナログ信号は、例えば、各ＡＤＣに入力される。制御回路１１は、前述の動作を制御する。

例えば、列１２ａの個々の画素セルから出力されるアナログ信号（第１画素信号）が、マルチＡＤ変換回路１３のＡＤＣ１３ａに入力される。列１２ｂの個々の画素セルから出力されるアナログ信号（第２画素信号）が、マルチＡＤ変換回路１３のＡＤＣ１３ｂに入力される。

ＡＤＣ１３ａは、第１画素信号に対してＡＤ変換を行い、第１デジタル信号を生成する。ＡＤＣ１３ａから出力される第１デジタル信号は、処理回路１０ｃに入力される。ＡＤＣ１３ｂは、第２画素信号に対してＡＤ変換を行い、第２デジタル信号を生成する。ＡＤＣ１３ｂから出力される第２デジタル信号は、処理回路１０ｃに入力される。

次に、マルチＡＤ変換回路１３はさらに、図３を参照して説明される。図３は、本開示の上記実施形態によるマルチＡＤ変換回路を説明する概略回路図である。

図３に示すように、マルチＡＤ変換回路１３は、ランプ波発生器１３ｃ、ＡＮＤ回路１３ｄ、ＡＤＣ１３ａ、ＡＤＣ１３ｂなどといった素子を含む。マルチＡＤ変換回路１３は実際には３つ又はそれより多くのＡＤＣを含むが、図３には説明のために、ＡＤＣ１３ａ及び１３ｂしか示されていない。マルチＡＤ変換回路１３は、マスタークロックを提供する素子及び制御クロックを提供する素子も含んでよく、これらの素子は後述される。

ＡＤＣ１３ａは、コントローラ１３１、コンパレータ１３２、ＤＦＦ（Ｄ型フリップフロップ）回路１３３、ＮＯＲ回路１３４、ＡＮＤ回路１３５、１３６、変換カウンタ１３７、カウンタ１３８、及び平均計算機１３９を含む。

ＡＤＣ１３ｂは、コントローラ１４１、コンパレータ１４２、ＤＦＦ回路１４３、ＮＯＲ回路１４４、ＡＮＤ回路１４５、１４６、変換カウンタ１４７、カウンタ１４８、及び平均計算機１４９を含む。マルチＡＤ変換回路１３に含まれる他のＡＤＣは、同じ回路構成を有する。

マスタークロックは、ＡＮＤ回路１３ｄ、１３６、１４６などに入力される。ＡＮＤ回路１３ｄの出力（ゲーテッドクロックＢ）がランプ波発生器１３ｃに入力される。ランプ波発生器１３ｃは、ゲーテッドクロックＢと同期するランプ波基準信号を生成する。ランプ波発生器１３ｃから出力されるランプ波基準信号は、コントローラ１３１、１４１のＩＮ端子に入力される。コントローラ１３１、１４１は、ランプ波基準信号に基づいてローカルランプ波信号を生成する。

図４を参照して、コントローラ１３１の具体的な回路構成が説明される。図４は、本開示の上記実施形態によるマルチＡＤ変換回路のコントローラを説明する概略回路図である。

図４に示すように、コントローラ１３１は、ＩＮ端子と、ＯＵＴ端子と、スイッチＳＷ１と、コンデンサＣ１とを含む。以後本明細書では、説明のために、スイッチＳＷ１はスイッチ１３１ａと呼ばれることがある。

スイッチ１３１ａは、コントローラ１３１のＣＮＴ端子に入力される信号（ゲーテッドクロックＡ１）の信号レベルに従ってオン／オフ切り替えを実行する。

具体的には、ゲーテッドクロックＡ１がハイレベルにある場合、スイッチ１３１ａはオンになり、反対にゲーテッドクロックＡ１がローレベルにある場合、スイッチ１３１ａはオフになる。

コントローラ１３１のＩＮ端子は、コンデンサＣ１の一端に接続される。コンデンサＣ１の他端は、スイッチ１３１ａの一端とコントローラ１３１のＯＵＴ端子とに接続される。リセット電圧Ｖ＿ＲＥＳＥＴが、スイッチ１３１ａの他端に供給される。コントローラ１３１は、クランプ回路として動作する。

上記動作によって、ゲーテッドクロックＡ１がハイレベルになると、コントローラ１３１は、ＩＮ端子に入力されるランプ波基準信号の信号レベルをリセット電圧Ｖ＿ＲＥＳＥＴに対応する初期レベルにリセットする。ゲーテッドクロックＡ１のハイレベル期間では、コントローラ１３１はＯＵＴ端子の信号レベルを初期レベルに保持する。ゲーテッドクロックＡ１のローレベル期間では、コントローラ１３１はリセットの後のランプ波基準信号をＯＵＴ端子に供給する。

コントローラ１３１は、前述の方法によってローカルランプ波信号を生成する。図４に示す回路構成は、コントローラ１４１及び他のＡＤＣに含まれるコントローラに適用されてよい。この構成がコントローラ１４１に適用される場合、例えば、コントローラ１４１は、コントローラ１４１のＣＮＴ端子に入力される信号（ゲーテッドクロックＡ２）の信号レベルに従ってスイッチＳＷ１のオン／オフ切り替えを行う。

再度図３を参照すると、コントローラ１３１から出力されるローカルランプ波信号（ＲＡＭＰ＿１）は、コンパレータ１３２の反転（－）端子に入力される。列１２ａから出力される第１画素信号は、コンパレータ１３２の非反転（＋）端子に入力される。コンパレータ１３２は、ＲＡＭＰ＿１と第１画素信号とを比較して、その比較結果に対応する信号レベルのイネーブル信号を出力する。

例えば、コンパレータ１３２は、ＲＡＭＰ＿１の信号レベルが第１画素信号の信号レベルと等しい又はそれより低い期間ではハイレベルを保持し、他の期間ではローレベルを保持するイネーブル信号（ハイレベル信号）を出力する。具体的には、コンパレータ１３２は、ＲＡＭＰ＿１信号レベルが第１画素信号と等しい又はそれより低い間はハイレベルを出力し、ローカルランプ波信号をリセットさせるＣＬＫ＿Ａの立ち上がり時間と同期して出力をローレベルに変更する。コンパレータ１３２から出力されるイネーブル信号は、ＤＦＦ回路１３３のＣＬＫ端子と、カウンタ１３８のＥＮ端子（ローアクティブ）とに入力される。

ハイレベル（固定）信号が、ＤＦＦ回路１３３のＤ（入力）端子に入力される。ＮＯＲ回路１３４の反転出力が、ＤＦＦ回路１３３のＲ（リセット）端子に入力される。コンパレータ１３２の出力と、マスタークロックから生成される制御クロック（ＣＬＫ＿Ａ）とが、ＮＯＲ回路１３４に入力される。ＣＬＫ＿Ａは、マスタークロックのＮ個のパルスごとに１つのパルスが現れるようなパルス信号である。

ＡＤＣ１３ａによって行われるＡＤ変換の分解能が１０ビットである場合、ＣＬＫ＿Ａは、マルチＡＤ変換の最大回数が「１６」に設定されているとすれば、マスタークロックの６４個のパルスごとに１つのパルスが現れるように設定される。すなわち、Ｎは６４に設定される（６４＝１０２４／１６）。ＮＯＲ回路１３４は、ＣＬＫ＿Ａとコンパレータ１３２の出力とのＮＯＲ演算を行う。ＮＯＲ回路１３４で行われる演算の結果は、反転された後に、ＤＦＦ回路１３３のＲ端子に入力される。

ＤＦＦ回路１３３のＱ（出力）端子から出力される信号が、ＡＮＤ回路１３５に入力される。ＤＦＦ回路１３３の出力とＣＬＫ＿ＡとがＡＮＤ回路１３５に入力される。ＡＮＤ回路１３５は、ＤＦＦ回路１３３の出力とＣＬＫ＿ＡとのＡＮＤ演算を行う。ＡＮＤ回路１３５で行われる演算の結果は、ゲーテッドクロックＡ１として、コントローラ１３１のＣＮＴ端子と変換カウンタ１３７とに入力される。

変換カウンタ１３７は、ゲーテッドクロックＡ１のパルスの数をカウントする。上述したように、ゲーテッドクロックＡ１がハイレベルの場合、コントローラ１３１はランプ波基準信号の信号レベルをリセットし、リセットの後のランプ波基準信号をＲＡＭＰ＿１として出力する。変換カウンタ１３７でリセットが行われる回数はＲＡＭＰ＿１のパルスの数に対応しているため、ゲーテッドクロックＡ１のパルスの数は、ＡＤＣ１３ａで行われるＡＤ変換の回数に対応している。

変換カウンタ１３７の出力が、平均計算機１３９に入力される。カウンタ１３８の出力も、平均計算機１３９に入力される。カウンタ１３８は、ＥＮ端子に入力される信号のハイレベル期間の間にクロック端子に入力される信号のパルスの数をカウントする。上述したように、コンパレータ１３２の出力は、カウンタ１３８のＥＮ端子（ローアクティブ）に入力される。ＡＮＤ回路１３６から出力される信号（ゲーテッドクロックＢ）は、カウンタ１３８のクロック端子に入力される。

マスタークロックと反転ＣＬＫ＿Ａとが、ＡＮＤ回路１３６に入力される。ＡＮＤ回路１３６は、マスタークロックと反転ＣＬＫ＿ＡとのＡＮＤ演算を行い、この演算結果をゲーテッドクロックＢとして出力する。換言すれば、ゲーテッドクロックＢは、ＣＬＫ＿Ａのローレベル期間に抽出されるマスタークロック内のパルスの集合である。

ゲーテッドクロックＢは、ＡＮＤ回路１３ｄでも生成されて、ランプ波発生器１３ｃにも供給される。ランプ波発生器１３ｃは、ゲーテッドクロックＢに基づいてランプ波基準信号を生成する。したがって、ゲーテッドクロックＢのパルスが存在しない期間では、ランプ波基準信号の信号レベルは当該期間の開始時の信号レベルに保持される。すなわち、ＣＬＫ＿Ａのハイレベル期間では、ランプ波基準信号の信号レベルは一定になる。この期間では、カウンタ１３８のカウント数は増加しない。

ＡＮＤ回路１３５から出力されるゲーテッドクロックＡ１に留意されたい。上述したように、ゲーテッドクロックＡ１は、ＤＦＦ回路１３３の出力をＣＬＫ＿Ａのパルスでゲーティングすることで得られる信号である。ゲーテッドクロックＡ１は次に、コントローラ１３１のＣＮＴ端子に入力され、スイッチ１３１ａによるオン／オフ制御に用いられる。換言すれば、スイッチ１３１ａによるオン／オフ制御は、ＣＬＫ＿Ａのパルスの立ち上がりエッジで実行される。

上述したように、ＣＬＫ＿Ａのハイレベル期間では、ランプ波発生器１３ｃはランプ波基準信号のレベルを一定に保持し、カウンタ１３８はそのカウントを中断する。すなわち、ＣＬＫ＿Ａのハイレベル期間では、ＡＤＣ１３ａでのＡＤ変換が中断される。ＣＬＫ＿Ａのハイレベル期間では、ＡＤＣ１３ｂでのＡＤ変換も中断される。したがって、スイッチングノイズがスイッチ１３１ａによるオン／オフ制御で発生しても、スイッチングノイズはＡＤＣ１３ａ、１３ｂでのＡＤ変換に影響を与えない。すなわち、クロストークノイズは、イメージセンサの各ＡＤＣでのＡＤ変換に影響を与えない。

上述したように、変換カウンタ１３７及びカウンタ１３８の出力は平均計算機１３９に入力される。平均計算機１３９は、カウンタ１３８の出力を変換カウンタ１３７の出力で割り、１回のＡＤ変換におけるマスタークロックのパルスの平均数を計算する。平均計算機１３９は次に、計算したパルスの平均数に対応する一連のビット値を第１デジタル信号として出力する。

マルチＡＤ変換回路１３に含まれるＡＤＣ１３ｂ及び他のＡＤＣは、ＡＤＣ１３ａの構成と同じ構成を有している。

例えば、コントローラ１４１は、前述のコントローラ１３１に対応している。コンパレータ１４２は、前述のコンパレータ１３２に対応している。ＤＦＦ回路１４３は、前述のＤＦＦ回路１３３に対応している。ＮＯＲ回路１４４は、前述のＮＯＲ回路１３４に対応している。ＡＮＤ回路１４５及び１４６は、前述のＡＮＤ回路１３５及び１３６にそれぞれ対応している。変換カウンタ１４７は、前述の変換カウンタ１３７に対応している。カウンタ１４８は、前述のカウンタ１３８に対応している。平均計算機１４９は、前述の平均計算機１３９に対応している。

しかしながら、列１２ｂから出力される第２画素信号がコンパレータ１４２の非反転（＋）端子に入力されることに留意されたい。その結果、コントローラ１４１から出力されるローカルランプ波信号（ＲＡＭＰ＿２）は、コントローラ１３１から出力されるＲＡＭＰ＿１と異なる。さらに、ＡＮＤ回路１４５から出力されて、コントローラ１４１のＣＮＴ端子と変換カウンタ１４７とに入力される信号（ゲーテッドクロックＡ２）が、ＡＮＤ回路１３５から出力されるゲーテッドクロックＡ１と異なる。さらに、第２デジタル信号が平均計算機１４９から出力される。

上述したように、ＡＤＣ１３ａ及び１３ｂ並びに他のＡＤＣは、同じマスタークロック、ランプ波基準信号、及びＣＬＫ＿Ａに基づいて動作する。したがって、これらのＡＤＣのうちのいずれか１つでランプ波基準信号がリセットされると、ランプ波基準信号の共通ラインを通ってスイッチングノイズが伝えられる。しかしながら上述したように、ＣＬＫ＿Ａのハイレベル期間では、各ＡＤＣは、スイッチングノイズの影響を回避するためにＡＤ変換を中断する。その結果、マルチＡＤ変換回路１３ではクロストークノイズも回避される。

次に、ＡＤＣ１３ａ及び１３ｂの具体的な動作がさらに、図５を参照して説明される。図５は、本開示の上記実施形態による読み出し回路における信号及びクロックを説明するタイミングチャートである。

図５の例では、第１画素信号の信号レベルが第２画素信号の信号レベルより高いものとする。

Ｔ０のタイミングで、ランプ波発生器１３ｃは、その出力のランプダウンをゲーテッドクロックＢと同期して開始する。カウンタ１３８、１４８は、ゲーテッドクロックＢのパルスをカウントする動作を開始する。

Ｔ１のタイミングで、ランプ波基準信号の信号レベルが第１画素信号の信号レベルに達する。このときに、コンパレータ１３２の出力がハイレベルになり、ＤＦＦ回路１３３の出力がハイレベルになる。次に、カウンタ１３８によるカウントが中断される。一方、カウンタ１４８は、第２画素信号のＡＤ変換のカウント動作を継続する。

Ｔ２のタイミングで、ＣＬＫ＿Ａがハイレベルになる。ゲーテッドクロックＡ１がハイレベルになることで、変換カウンタ１３７はカウントを行うことになる。すなわち、ＡＤ変換の回数を示すカウンタが「１」だけインクリメントされる。ゲーテッドクロックＢはローレベルになる。すなわち、カウンタ１３８、１４８へのマスタークロックの供給が中断される。コントローラ１３１は、ＲＡＭＰ＿１の信号レベルを初期レベルにリセットする。ランプ波発生器１３ｃは、その出力のランプダウンを中断する。

上述したように、Ｔ２のタイミングで、ＲＡＭＰ＿１が次のＡＤ変換のためにリセットされる。次いで、スイッチ１３１ａのオン／オフ切り替えによって共通のランプ波基準ライン上に充電／放電電流が生成されることにより、過渡現象がランプ波基準信号に現れることがある（参照記号「ＦＬ」で示される部分を参照）。ランプ波基準信号の障害が大きくなると、例えば、この障害によってＲＡＭＰ＿２が第２画素信号を妨害することになるため、誤った比較結果に基づく信号がコンパレータ１４２から出力されることがある。

しかしながら上述したように、本実施形態によるマルチＡＤ変換回路１３では、カウンタ１３８、１４８へのマスタークロックの供給が中断される。したがって、誤った比較結果に基づく信号がコンパレータ１４２から出力されたとしても、カウンタ１４８がカウントを行わないので、ＡＤ変換の結果はほとんど影響を受けない。そのような効果を得るには、ＣＬＫ＿Ａのパルス幅を過渡現象のセトリング時間よりかなり長く設定することが好ましい。

Ｔ３のタイミングで、ＣＬＫ＿Ａがローレベルになる。ランプ波発生器１３ｃが、その出力のランプダウンを再開する。したがって、ＲＡＭＰ＿１は、次のＡＤ変換のために初期レベルからランプダウンする。ＲＡＭＰ＿２は、Ｔ２のタイミングでランプ波基準信号の信号レベルからランプダウンする。ＤＦＦ回路１３３が出力をリセットすることにより、ゲーテッドクロックＡ１がローレベルになる。カウンタ１３８、１４８が、ゲーテッドクロックＢとして供給されるパルスのカウントを再開する。

Ｔ４のタイミングで、ＲＡＭＰ＿２のレベルが第２画素信号の信号レベルに達する。このときに、コンパレータ１４２の出力がハイレベルになる。ＤＦＦ回路１４３の出力がハイレベルになることにより、カウンタ１４８はカウント動作を中断する。Ｔ４のタイミングで、ＣＬＫ＿Ａはローレベルにあり、マスタークロックのパルスがゲーテッドクロックＢとしてランプ波発生器１３ｃに供給される。その結果、ランプ波発生器１３ｃはランプ波基準信号を生成し続ける。

Ｔ５のタイミングで、ＲＡＭＰ＿１のレベルが再度、第１画素信号の信号レベルに達する。このときに、コンパレータ１３２の出力がハイレベルになる。ＤＦＦ回路１３３の出力がハイレベルになることにより、カウンタ１３８はカウント動作を中断する。

Ｔ６のタイミングで、ＣＬＫ＿Ａがハイレベルになる。ゲーテッドクロックＡ１及びＡ２がハイレベルになることにより、変換カウンタ１３７及び１４７のそれぞれにおけるカウント数が「１」だけインクリメントされる。ＲＡＭＰ＿１及びＲＡＭＰ＿２の信号レベルは初期レベルにリセットされる。

Ｔ７のタイミングで、ＣＬＫ＿Ａがローレベルになる。ゲーテッドクロックＡ１及びＡ２がローレベルになることにより、第１画素信号及び第２画素信号に対する次のＡＤ変換が開始し、カウンタ１３８及び１４８がカウント動作を再開する。

Ｔ８のタイミングで、ＲＡＭＰ＿１の信号レベルが第１画素信号の信号レベルに達する。このときに、コンパレータ１３２の出力がハイレベルになり、カウンタ１３８はカウントを中断する。一方、ＲＡＭＰ＿２の信号レベルは第２画素信号の信号レベルに達していないので、カウンタ１４８はカウント動作を継続する。

Ｔ９のタイミングで、ＣＬＫ＿Ａがハイレベルになる。次に、カウンタ１４８はカウント動作を中断し、ランプ波発生器１３ｃがランプ波基準信号の出力を中断する。変換カウンタ１３７は、第１画素信号に対するＡＤ変換の回数を示すカウント数をゲーテッドクロックＡ１に従って「１」だけインクリメントする。変換カウンタ１４７は、第１画素信号に対するＡＤ変換の回数を示すカウント数をゲーテッドクロックＡ２に従って「１」だけインクリメントする。

前述のＡＤ変換を繰り返す動作は、ＣＬＫ＿Ａのパルスの数が所定数Ｎ（例えば、Ｎ＝１６）に達するまで継続する。この動作が終了した後に、平均計算機１３９及び１４９は、変換カウンタ１３７及び１４７のカウント数（ランプ波基準信号の１つの期間におけるＡＤ変換の回数）に基づいてカウンタ１３８及び１４８のカウント数を平均し、それぞれ、１回のＡＤ変換におけるマスタークロックのパルスの平均数を計算する。この平均計算によって、量子化ノイズ及び入力ノイズなどのテンポラルノイズが減少する。

これまでに説明したマルチＡＤ変換回路１３の回路構成及び動作は、単に説明するための例示にすぎず、この例は様々な他の実施形態の形に改変されてもよいことに留意されたい。例えば、ＡＤ変換の分解能は１０ビット以外の他の値に設定されてもよく、ＣＬＫ＿Ａのパルスの数Ｎは「１６」以外の他の数に設定されてもよい。ＣＬＫ＿Ａのパルスの配置に関しては、好ましい例として、前述の説明では等間隔に配置されたパルスを含むパルストレインを示しているが、ＣＬＫ＿Ａのパルスは不均等間隔に配置されてもよい。こうした改変も、本開示の技術的範囲に包含される。

上述したように、本開示の実施形態によって、スイッチングノイズが各ＡＤＣにおけるＡＤ変換の結果に影響するのを回避することが可能になる。具体的には、特定のＡＤＣで発生したスイッチングノイズが他のＡＤＣにおけるＡＤ変換の結果に影響するのを回避することが可能になり、したがって、イメージセンサに搭載された大量のＡＤＣにおけるクロストークノイズの発生を効果的に抑制できる。さらに、マルチＡＤ変換によってテンポラルノイズが減少する。こうした利点によって、イメージセンサから出力されるデジタル信号の品質が向上する。このような画像品質の向上は、装置１０で記録される出力画像の品質向上に寄与する。

前述の開示は、例示的な実施形態を単に開示しているだけであり、本発明の保護範囲を限定することを意図するものではない。前述の実施形態、並びに本発明の特許請求の範囲に基づいて導出され得る他の実施形態及び改変形態の全部又は一部が、当然ながら、本発明の範囲に含まれることは、当業者によって理解されるであろう。

Claims

マルチアナログデジタル変換の方法であって、前記方法は、
複数のアナログデジタル変換器（ＡＤＣ）のうちのある１つのＡＤＣがランプ波発生器からランプ波基準信号を受信する段階と、
前記ＡＤＣ内の制御回路が、受信した前記ランプ波基準信号に基づいてローカルランプ波信号を生成する段階と、
前記ＡＤＣ内のコンパレータが、前記ＡＤＣに入力されるアナログ信号と前記ローカルランプ波信号とを比較する段階と、
前記ＡＤＣが、前記コンパレータの出力に基づいてデジタル信号を生成する段階と
を備え、
前記ローカルランプ波信号は、受信した前記ランプ波基準信号の信号レベルを前記コンパレータの前記出力に基づいて所定の初期レベルにリセットすることで生成され、
前記複数のＡＤＣのうちの少なくとも１つで前記リセットを行った後の所定期間において、前記ランプ波発生器から出力される前記ランプ波基準信号の前記信号レベルが保持され、前記ＡＤＣがデジタル信号を生成するプロセスが中断され、
前記リセットの後の前記所定期間は、前記リセットに起因した過渡現象のセトリング時間より長い期間に設定される、方法。
デジタル信号を前記生成する段階は、
前記ランプ波基準信号の各期間における変換回数をカウントする段階と、
前記コンパレータの前記出力が所定レベルにある間に、マスタークロックのパルスの数をカウントする段階と、
カウントした前記変換回数とカウントした前記マスタークロックの前記パルスの前記数とに基づいて、前記デジタル信号を生成する段階と
を含み、
前記複数のＡＤＣのうちの少なくとも１つで前記リセットが行われた後の前記所定期間では、変換回数を前記カウントする段階と、マスタークロックのパルスの数を前記カウントする段階とが中断される、請求項１に記載の方法。
前記方法はさらに、
前記ＡＤＣが、前記ランプ波基準信号の期間より短い期間を有するパルストレインを受信して、受信した前記ランプ波基準信号の前記信号レベルをリセットする段階を備え、前記パルストレイン内の各パルスの幅が前記リセットの後の前記所定期間に対応しており、
受信した前記ランプ波基準信号の信号レベルを所定の初期レベルに前記リセットすることは、前記パルストレイン内のパルスの立ち上がりエッジで行われる、請求項１又は２に記載の方法。
受信した前記ランプ波基準信号の信号レベルを所定の初期レベルに前記リセットすることは、スイッチング回路による切り替えによって行われ、
前記リセットの後の前記所定期間は、前記スイッチング回路の前記切り替えに起因した過渡現象のセトリング時間より長い期間に設定される、請求項１から３のいずれか一項に記載の方法。
前記パルストレインは、前記パルストレイン内の１つのパルスがマスタークロックのＮ個のパルス（Ｎは２以上）ごとに現れるように設定される、請求項３に記載の方法。
前記ランプ波基準信号は、前記パルストレインのローレベル期間にマスタークロックから抽出されるパルスセットに基づいて生成される、請求項３又は５に記載の方法。
前記Ｎは１６、３２、又は６４に設定される、請求項５に記載の方法。
ランプ波基準信号を生成するように構成されたランプ波発生器と、
前記ランプ波発生器から前記ランプ波基準信号を受信するように構成された複数のアナログデジタル変換器（ＡＤＣ）と
を備えるマルチアナログデジタル変換回路であって、前記複数のＡＤＣのうちのある１つのＡＤＣが、
前記ランプ波発生器から前記ランプ波基準信号を受信し、受信した前記ランプ波基準信号に基づいてローカルランプ波信号を生成するように構成されたコントローラと、
前記ＡＤＣに入力されるアナログ信号と前記ローカルランプ波信号とを比較するように構成されたコンパレータと
を含み、
前記コントローラは、受信した前記ランプ波基準信号の信号レベルを前記コンパレータの出力に基づいて所定の初期レベルにリセットするデジタル信号を生成し、
前記複数のＡＤＣのうちの少なくとも１つで前記リセットを行った後の所定期間では、前記ランプ波発生器が前記ランプ波基準信号の前記信号レベルを一定に保持し、
前記ＡＤＣは前記コンパレータの前記出力に基づいてデジタル信号を生成し、前記リセットの後の前記所定期間ではデジタル信号を生成するプロセスを中断し、
前記リセットの後の前記所定期間は、前記リセットに起因した過渡現象のセトリング時間より長い期間に設定される、回路。
前記ＡＤＣは、
前記ランプ波基準信号の各期間における変換回数をカウントすることと、
前記コンパレータの前記出力が所定レベルにある間に、マスタークロックのパルスの数をカウントすることと、
カウントした前記変換回数とカウントした前記マスタークロックの前記パルスの前記数とに基づいて、前記デジタル信号を生成することと
を行い、
前記複数のＡＤＣのうちの少なくとも１つで前記リセットが行われた後の前記所定期間では、変換回数を前記カウントすることと、マスタークロックのパルスの数を前記カウントすることとが中断される、請求項８に記載の回路。
前記ＡＤＣはさらに、前記ランプ波基準信号の期間より短い期間を有するパルストレインを受信して、受信した前記ランプ波基準信号の前記信号レベルをリセットし、前記パルストレインの各パルスの幅が前記リセットの後の前記所定期間に対応しており、
受信した前記ランプ波基準信号の信号レベルを所定の初期レベルに前記リセットすることは、前記パルストレイン内のパルスの立ち上がりエッジで行われる、請求項８又は９に記載の回路。
前記コントローラは、スイッチング回路による切り替えによって、受信した前記ランプ波基準信号の信号レベルの所定の初期レベルへの前記リセットを行い、
前記リセットの後の前記所定期間は、前記スイッチング回路の前記切り替えに起因した過渡現象のセトリング時間より長い期間に設定される、請求項８から１０のいずれか一項に記載の回路。
前記パルストレインは、前記パルストレイン内の１つのパルスがマスタークロックのＮ個のパルス（Ｎは２以上）ごとに現れるように設定される、請求項１０に記載の回路。
前記ランプ波発生器は、前記パルストレインのローレベル期間にマスタークロックから抽出されるパルスセットに基づいて前記ランプ波基準信号を生成する、請求項１０又は１２に記載の回路。
前記Ｎは１６、３２、又は６４に設定される、請求項１２に記載の回路。
受光量に対応するレベルのアナログ信号を光電変換によって生成するように構成された複数の画素セルと、
前記複数の画素セルのうちの少なくとも１つからアナログ信号として出力される前記アナログ信号を受信するように構成されたマルチアナログデジタル変換回路と
を備えるイメージセンサであって、
前記マルチアナログデジタル変換回路は、ランプ波基準信号を生成するように構成されたランプ波発生器と、前記ランプ波発生器から前記ランプ波基準信号を受信するように構成された複数のアナログデジタル変換器（ＡＤＣ）とを含み、前記複数のＡＤＣのうちのある１つのＡＤＣが、
前記ランプ波発生器から前記ランプ波基準信号を受信して、受信した前記ランプ波基準信号に基づいてローカルランプ波信号を生成するように構成されたコントローラと、
前記ＡＤＣに入力されるアナログ信号と前記ローカルランプ波信号とを比較するように構成されたコンパレータと
を含み、
前記コントローラは、受信した前記ランプ波基準信号の信号レベルを前記コンパレータの出力に基づいて所定の初期レベルにリセットすることで前記ローカルランプ波信号を生成し、
前記ランプ波発生器は、前記複数のＡＤＣのうちの少なくとも１つで前記リセットを行った後の所定期間では、前記ランプ波基準信号の前記信号レベルを一定に保持し、
前記ＡＤＣは前記コンパレータの前記出力に基づいてデジタル信号を生成し、前記リセットの後の前記所定期間ではデジタル信号を生成するプロセスを中断し、
前記リセットの後の前記所定期間は、前記リセットに起因した過渡現象のセトリング時間より長い期間に設定される、イメージセンサ。
前記ＡＤＣは、
前記ランプ波基準信号の各期間における変換回数のカウントと、
前記コンパレータの前記出力が所定レベルにある間の、マスタークロックのパルスの数のカウントと、
カウントした前記変換回数とカウントした前記マスタークロックの前記パルスの前記数とに基づく前記デジタル信号の生成と
を行い、
前記複数のＡＤＣのうちの少なくとも１つで前記リセットが行われた後の前記所定期間では、変換回数を前記カウントすることと、マスタークロックのパルスの数を前記カウントすることとが中断される、請求項１５に記載のイメージセンサ。
前記ＡＤＣはさらに、前記ランプ波基準信号の期間より短い期間を有するパルストレインを受信して、受信した前記ランプ波基準信号の前記信号レベルをリセットし、前記パルストレインの各パルスの幅が前記リセットの後の前記所定期間に対応しており、
受信した前記ランプ波基準信号の信号レベルを所定の初期レベルに前記リセットすることは、前記パルストレイン内のパルスの立ち上がり時間で行われる、請求項１５又は１６に記載のイメージセンサ。
前記コントローラは、スイッチング回路による切り替えによって、受信した前記ランプ波基準信号の信号レベルの所定の初期レベルへの前記リセットを行い、
前記リセットの後の前記所定期間は、前記スイッチング回路の前記切り替えに起因した過渡現象のセトリング時間より長い期間に設定される、請求項１５から１７のいずれか一項に記載のイメージセンサ。
前記パルストレインは、前記パルストレイン内の１つのパルスがマスタークロックのＮ個のパルス（Ｎは２以上）ごとに現れるように設定される、請求項１７に記載のイメージセンサ。
前記ランプ波発生器は、前記パルストレインのローレベル期間にマスタークロックから抽出されるパルスセットに基づいて前記ランプ波基準信号を生成する、請求項１７又は１９に記載のイメージセンサ。
前記Ｎは１６、３２、又は６４に設定される、請求項１９に記載のイメージセンサ。
カメラ機能を備えた装置であって、前記装置は、
受光量に対応するレベルのアナログ信号を光電変換によって生成するように構成された複数の画素セルを含むイメージセンサと、前記複数の画素セルのうちの少なくとも１つからアナログ信号として出力される前記アナログ信号を受信するように構成されたマルチアナログデジタル変換回路とを備え、
前記マルチアナログデジタル変換回路は、ランプ波基準信号を生成するように構成されたランプ波発生器と、前記ランプ波発生器から前記ランプ波基準信号を受信するように構成された複数のアナログデジタル変換器（ＡＤＣ）とを含み、前記複数のＡＤＣのうちのある１つのＡＤＣが、
前記ランプ波発生器から前記ランプ波基準信号を受信して、受信した前記ランプ波基準信号に基づいてローカルランプ波信号を生成するように構成されたコントローラと、
前記ＡＤＣに入力されるアナログ信号と前記ローカルランプ波信号とを比較するように構成されたコンパレータと
を含み、
前記コントローラは、受信した前記ランプ波基準信号の信号レベルを前記コンパレータの出力に基づいて所定の初期レベルにリセットすることで前記ローカルランプ波信号を生成し、
前記ランプ波発生器は、前記複数のＡＤＣのうちの少なくとも１つで前記リセットを行った後の所定期間では、前記ランプ波基準信号の前記信号レベルを一定に保持し、
前記ＡＤＣは前記コンパレータの前記出力に基づいてデジタル信号を生成し、前記リセットの後の前記所定期間ではデジタル信号を生成するプロセスを中断し、
前記リセットの後の前記所定期間は、前記リセットに起因した過渡現象のセトリング時間より長い期間に設定される、装置。
前記ＡＤＣは、
前記ランプ波基準信号の各期間における変換回数のカウントと、
前記コンパレータの前記出力が所定レベルにある間の、マスタークロックのパルスの数のカウントと、
カウントした前記変換回数とカウントした前記マスタークロックの前記パルスの前記数とに基づく前記デジタル信号の生成と
を行い、
前記複数のＡＤＣのうちの少なくとも１つで前記リセットが行われた後の前記所定期間では、変換回数の前記カウントと、マスタークロックのパルスの数の前記カウントとが中断される、請求項２２に記載の装置。
前記ＡＤＣはさらに、前記ランプ波基準信号の期間より短い期間を有するパルストレインを受信して、受信した前記ランプ波基準信号の前記信号レベルをリセットし、前記パルストレインの各パルスの幅が前記リセットの後の前記所定期間に対応しており、
受信した前記ランプ波基準信号の信号レベルの所定の初期レベルへの前記リセットは、前記パルストレイン内のパルスの立ち上がり時間で行われる、請求項２２又は２３に記載の装置。
前記コントローラは、スイッチング回路による切り替えによって、受信した前記ランプ波基準信号の信号レベルの所定の初期レベルへの前記リセットを行い、
前記リセットの後の前記所定期間は、前記スイッチング回路の前記切り替えに起因した過渡現象のセトリング時間より長い期間に設定される、請求項２２から２４のいずれか一項に記載の装置。
前記パルストレインは、前記パルストレイン内の１つのパルスがマスタークロックのＮ個のパルス（Ｎは２以上）ごとに現れるように設定される、請求項２４に記載の装置。
前記ランプ波発生器は、前記パルストレインのローレベル期間にマスタークロックから抽出されるパルスセットに基づいて前記ランプ波基準信号を生成する、請求項２４又は２６に記載の装置。
前記Ｎは１６、３２、又は６４に設定される、請求項２６に記載の装置。