CN114979523A

CN114979523A - 图像传感器读出电路

Info

Publication number: CN114979523A
Application number: CN202210530842.2A
Authority: CN
Inventors: 蔡化; 陈正; 夏天; 陈飞
Original assignee: Chengdu Image Design Technology Co Ltd
Current assignee: Chengdu Image Design Technology Co Ltd
Priority date: 2022-05-16
Filing date: 2022-05-16
Publication date: 2022-08-30
Also published as: US20230370740A1; US11968467B2

Abstract

本发明提供了一种图像传感器读出电路，包括：第一模数转换单元，用于对采集的像素数据进行逐次逼近式高位模数转换后得到高位转换数据和余量像素数据；第二模数转换单元，与所述第一模数转换单元电连接，用于对所述余量像素数据进行单斜低位模数转换后得到低位转换数据；其中，所述第一模数转换单元的第一转换精度和所述第二模数转换单元的第二转换精度之和等于所述像素数据的预设转换精度。本发明能够以较低功耗和电路面积实现像素数据较高的图像转换帧率，有效缩短了像素数据转换周期。

Description

图像传感器读出电路

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种图像传感器读出电路。

背景技术

CMOS图像传感器(Image Sensor，CIS)是一种以互补金属氧化物半导体制作的图像传感器，目前已广泛应用于视频、监控、工业制造、汽车、家电等成像领域。随着近年来，CIS的应用需求的不断升级，CIS分辨率、帧率和图像质量的要求不断提高。如何在较短的时间内完成高质量的图像数据转换和传输已成为一个热门研究课题。CIS主流读出电路结构是以列级单斜模数转换器(SS-ADC)为主的读出电路，以保证CIS在合理的面积、功耗开销下具有足够的转换精度和速度。但是一个12位的SS-ADC需要至少4095个转换周期，在高帧率高分辨率应用下，需要ADC计数器具有很高的时钟频率才能满足短转换时间的要求，当频率提高时功耗也会相应提高，这对一些低功耗应用来说是不允许的。而一些应用采用逐次逼近模数转换器(successive approximation register Analog to digital converter，SAR-ADC)替代SS-ADC，虽然解决了高转换帧率的问题，但是由于每一列SAR-ADC均需要一个开关电容阵列组成的DAC，CIS分辨率较高时电容阵列会占用很大的面积。

因此，有必要提供一种新型的图像传感器读出电路以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种图像传感器读出电路，能够以较低功耗和电路面积实现像素数据较高的图像转换帧率，有效缩短了像素数据转换周期。

为实现上述目的，本发明的所述一种图像传感器读出电路，包括：

第一模数转换单元，用于对采集的像素数据进行逐次逼近式高位模数转换后得到高位转换数据和余量像素数据；

第二模数转换单元，与所述第一模数转换单元电连接，用于对所述余量像素数据进行单斜低位模数转换后得到低位转换数据；

其中，所述第一模数转换单元的第一转换精度和所述第二模数转换单元的第二转换精度之和等于所述像素数据的预设转换精度。

本发明所述图像传感器读出电路的有益效果在于：在预设转换精度内，先通过第一模数转换单元对采集的像素数据进行逐次逼近的高位转换后得到高位转换数据和余量像素数据，之后通过第二模数转换单元对余量像素数据进行单斜低位模数转换后得到低位转换数据，从而完成像素数据的模数转换过程，采用逐次逼近转换和单斜转换方式相结合，与传统的单斜转换相比，数据转换周期大大缩短，便于高分辨率下实现高输出帧率，而且有效降低了电路功耗和电路面积。

可选的，所述第一模数转换单元包括开关电容阵列、比较模块和控制逻辑模块，所述比较模块的第一输入端与所述开关电容阵列电连接，所述控制逻辑模块与所述开关电容阵列电连接以控制所述开关电容阵列的极板电压，所述比较模块的第二输入端输入比较基准电压，以对所述比较基准电压和所述第一输入端输入的电压信号进行比较，且所述比较模块的输出端与所述控制逻辑模块电连接，以通过所述控制逻辑模块输出所述高位转换数据。

可选的，所述开关电容阵列包括第一电容、K个第二电容和K个切换开关，K为正整数，所述第一电容和K个所述第二电容的一端均与所述第一输入端连接，所述第一电容的另一端输入斜波信号，每个所述第二电容的另一端均与一个所述切换开关的固定端电连接，所述切换开关具有至少两个切换端，两个所述切换端分别输入第一基准电压和第二基准电压，且所述控制逻辑模块与所述切换开关电连接，以切换所述切换开关输入的电压信号。

可选的，所述第一电容的电容大小为C，第i个所述第二电容的电容为2^i-1C，其中，1≤i≤K，i和K均为自然数。

可选的，每一个所述第二电容与所述切换开关一一对应，且所述第二基准电压大于所述第一基准电压。

可选的，所述比较基准电压等于所述第一基准电压与所述第二基准电压之差。

可选的，所述第二模数转换单元包括计数模块，所述比较模块的输出端与所述计数模块的输入端连接，所述计数模块在停止计数后输出低位转换数据。

可选的，所述图像传感器读出电路还包括输出单元，所述输出单元分别与所述计数模块的输出端和所述控制逻辑模块的输出端电连接，以获取所述高位转换数据和所述低位转换数据并统一为所述像素数据的电位对应的完整数据。

可选的，所述图像传感器读出电路包括控制开关，所述控制开关与所述比较模块的第一输入端电连接。

可选的，所述图像传感器读出电路还包括行选译码驱动单元、斜波发生器和时序控制单元，所述斜波发生器的输出端与所述第一电容连接以输入所述斜波信号，所述时序控制单元的输出端与所述斜波发生器的输入端连接，且所述时序控制单元与所述行选译码驱动单元的输入端连接，所述行选译码驱动单元的输出端与所述像素单元连接。

附图说明

图1为现有技术中的读出电路的的电路图；

图2为现有技术中的读出电路的工作时序图；

图3为本发明实施例所述图像传感器读出电路的电路图；

图4为本发明实施例所述图像传感器读出电路的工作时序图；

图5为本发明实施例所述图像传感器读出电路的整体电路图；

图6为本发明实施例所述像素单元中像素电路的电路图；

图7为本发明实施例的图6中所述像素电路的时序图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

在现有技术中，参考图1，现有的读出电路一般包括像素阵列101、比较器102、计数器103、斜波发生器104、时序控制105、行选译码驱动106和输出信号处理107，像素阵列101由若干个阵列排布的像素电路P组成，比较器102和计数器103组成模数转换器ADC。像素阵列101按逐行的方式读出，具体顺序为ROW(0)、ROW(1)、……、ROW(k-1)、ROW(k)，像素阵列101的每一列有一个输出总线，分别为PIX_OUT(0)、PIX_OUT(1)、…PIX_OUT(n-1)、PIX_OUT(n)。PIX_OUT输出接到ADC。比较器102将像素输出与斜波信号RAMP进行比较，比较结果决定了计数器103计数值的大小。ADC将上述VRST、VSIG电位分别进行判断，并将VRST-VSIG差值转换为数字量输出到系统。

具体的，结合时序图进行说明，参考图2，图2为图1所示读出电路对应的工作时序，也即是图2所述时序的Read读出阶段。进入Read阶段之后，选择信号SEL信号拉“高”，接收信号RX为“高”时对像素单元进行复位。之后接收信号RX、复位信号RST_CM由“高”变“低”，EN_CM为比较器使能控制信号，EN_CM也为“高”使所有的ADC中的比较器102进入工作状态。ADC工作过程由比较和计数两个过程组成，首先斜波信号RAMP开始下降时计数器CNT开始计数，直到比较器103信号发生“低”到“高”翻转时，CNT停止计数并存储当前计数值。要完成像素信号的模数转换，ADC需要进行两次上述操作，斜波信号RAMP作为ADC基准会产生两次，第一次斜波阶段(也即图2的“VR”阶段)ADC将判断并存储复位电位VRST，计数器CNT将在t1时间内计数并存储该t1时间段对应的计数值CN1；第二次斜波阶段(也即图2的“VS”阶段)ADC将判断并存储复位电位VSIG，计数器CNT将在t2时间内计数并存储该t2时间段对应的计数值CN2。最终计数器CNT将输出计数差值ΔCN＝CN2-CN1，对应VSIG-VRST的差值量。

针对现有技术存在的问题，本发明的实施例提供了一种图像传感器读出电路，参考图3，包括：

第一模数转换单元32，用于对采集的所述像素数据进行逐次逼近式高位模数转换后得到高位转换数据和余量像素数据。

在一些实施例中，所述第一模数转换单元32包括开关电容阵列321、比较模块和控制逻辑模块323，所述比较模块的第一输入端与所述开关电容阵列321电连接，所述控制逻辑模块323与所述开关电容阵列321电连接以控制所述开关电容阵列321的极板电压，所述比较模块的第二输入端输入比较基准电压，以对所述比较基准电压和所述第一输入端输入的电压信号进行比较，且所述比较模块的输出端与所述控制逻辑模块323电连接，以通过所述控制逻辑模块323输出所述高位转换数据。

第二模数转换单元33，与所述第一模数转换单元32电连接，用于对所述余量像素数据进行单斜低位模数转换后得到低位转换数据。

在一些实施例中，所述第二模数转换单元33包括计数模块，所述比较模块的输出端与所述计数模块的输入端连接，所述计数模块在停止计数后输出低位转换数据。

其中，所述第一模数转换单元32的第一转换精度和所述第二模数转换单元33的第二转换精度之和等于所述像素数据的预设转换精度。

在本实施例中，在采集像素数据之后，在预设转换精度内，先通过第一模数转换单元32对采集的像素数据进行逐次逼近的高位转换后得到高位转换数据和余量像素数据，之后通过第二模数转换单元33对余量像素数据进行单斜低位模数转换后得到低位转换数据，从而完成像素数据的模数转换过程，采用逐次逼近转换和单斜转换方式相结合，与传统的单斜转换相比，数据转换周期大大缩短，便于高分辨率下实现高输出帧率，而且有效降低了电路功耗和电路面积。

在又一些实施例中，所述开关电容阵列321包括第一电容3211、K个第二电容3212和K个切换开关3213，K为正整数，所述第一电容3211和K个所述第二电容3212的一端均与所述第一输入端连接，所述第一电容3211的另一端输入斜波信号，每个所述第二电容3212的另一端均与一个所述切换开关的固定端电连接，所述切换开关3213具有至少两个切换端，两个所述切换端分别输入第一基准电压和第二基准电压，且所述控制逻辑模块323与所述切换开关3213电连接，以切换所述切换开关3213输入的电压信号。

在一些实施例中，所述第一电容3211的电容大小为C，第i个所述第二电容3212的电容为2^i-1C，其中，1≤i≤K，i和K均为自然数。

在一些实施例中，每一个所述第二电容3212与所述切换开关3213一一对应，且所述第二基准电压VREF2大于所述第一基准电压VREF1。

在一些实施例中，所述比较基准电压等于所述第一基准电压VREF1与所述第二基准电压VREF2之差。

在一些实施例中，所述图像传感器读出电路包括控制开关31，所述控制开关31与所述比较模块的第一输入端电连接。

示例性的，所述比较模块为比较器322，所述计数模块为计数器331，所述开关电容阵列321中的K个控制开关3213，分别记为S(0)、S(1)、…S(K-2)、S(K-1)，每个控制开关3213连接到相应的第二电容3212的下极板，第一电容3211、K个第二电容3212的上极板接到比较器的正输入端FB。第一电容3211、K个第二电容3212大小按照加权二进制方式分布，即C、C、2C、4C、…、2^K-2C、2^K-1C。在控制逻辑模块323的控制下，除了第一电容3211下极板接斜波信号RAMP外，其它每个第二电容3212的下极板将接到第一基准电压VREF1或第二基准电压VREF2，比较器322的负输入端接比较基准电压VREF3，且VREF3＝VREF2-VREF1。开关电容阵列321、控制逻辑模块323及比较器322组成了高K位的SAR-ADC电路，而比较器322、计数器331组成了低J位的SS-ADC电路。从而使得本方案中的图像传感器读出电路首先对采集的像素数据PIX_OUT进行逐次逼近A/D转换，实现K位的转换精度；之后再对PIX_OUT余量进行精度为J位的单斜A/D转换。不仅能在合理的功耗、面积内实现较高的转换帧率，而且同传统的单斜AD转换相比，使转换周期大大缩短，有利于高分辨率下实现高输出帧率。

为了对本方案中的图像传感器读出电路进一步说明，结合时序图具体说明，参考图4，所述图像读出单路的信号读出过程也分为复位VRST、输出积分VSIG两个信号读出阶段，而这两个阶段的读出过程原理基本相同，图4的时序说明了本方案的图像传感器读出电路读出VRST或VSIG信号的过程。以VRST读出为例，首先将进行SAR-ADC的高K位转换(逐次逼近量化阶段)。在SHC为高，控制开关312导通，PIX_OUT被采样到第一电容3211和K歌第二电容3212的上极板FB端，而所有的第二电容3212的下极板均接到VREF1，此时斜波信号RAMP电位为VREF1，FB点的电位为PIX_OUT此时的电位VRST。在控制逻辑模块323控制下，最大的电容2^K-1C的下极板由接VREF1变为接VREF2(VREF2为比VREF1更高的基准电压)，使得FB电位增加(VREF2-VREF1)/2(由于每个第二电容3212是按加权二进制大小分布的，所以最小的单位电容C上变化VREF3电压，会使FB变化VREF3/2^K)，变为VRST+(VREF2-VREF1)/2＝VRST+VREF3/2，比较器322使能信号为周期脉冲方式，在比较器322使能时将该电压与VREF3进行比较且输出判断结果CMO。而SAR-ADC是由高位至低位逐位进行转换的，最高位转换时，若VRST+VREF3/2>VREF3，则控制逻辑模块323最高位的控制位B(K-1)输出为1，并且使最大的电容2^K-1C下极板接VREF1；若(VRST+VREF3)/2<VREF3，则控制逻辑模块323最高位的控制位B(K-1)输出为0，并且使最大的电容2^K-1C下极板保持接VREF2。次高位转换时，会将第二大的电容2^K-2C下极板接到VREF2，这样FB会在最高为判断结束后的电位基础上先增加VREF3/4，如果此时FB电位高于VREF3，则控制逻辑模块323次高位控制位B(K-2)输出为1，并且使第二大电容2^K-2C下极板改接到VREF1，反之则保持接到VREF2，控制逻辑模块323次高位控制位B(K-2)输出为0。以此类推，直至SAR-ADC将全部高K位的数据全部转换完，并且最小单位电容C被确定接VREF2或VREF1，最低位B(0)也会输出一个最终数据，高K位转换完成后，会剩余一个余量电压Vs(即FB端在高K位转换完后的电位，其电压范围是VREF3-VREF3/2^K至VREF3)。控制逻辑模块323逻辑将输出高K位的数据。

后续将进行低J位的SS-ADC转换，也就是斜坡量化阶段，斜坡信号RAMP先下掉至VRB，再逐渐台阶式上升，从VRB变化至最高电位VREF3(即变化范围是VREF3)，且量化精度是(VREF3)/2^J，RAMP每个变化步长是(VREF3)/2^J，共2J个台阶信号。由于RAMP接到最小的一个单位电容C，即第一电容3211上，通过电容分压，FB端变化范围是Vs至Vs+(VREF3)/2^K，其中FB在低J位转换阶段一个变化步长为VREF3/2^K+J。比较器使能信号EN_CM保持为高，计数器使能信号EN_CNT为高后，计数器331开始计数，当RAMP逐渐变化使FB高于VREF3时，比较器322翻转，CMO将由低变高，计数器331将停止计数并输出低J位的数据。之后再将高K位、低J位数据统一为VRST对应的完整数据暂存于列寄存器中。同理，待VSIG的数据转换完成后，列读出电路最终输出VRST-VSIG对应的数字量给到后级系统，从而完成像素数据的读出过程。

在本实施例中，由于SAR-ADC电路的每一位转换，只需一个时钟周期，高K位的转换仅需K个时钟周期；低J位的转换需要2^J-1个时钟周期，所以共需K+2^J-1时钟周期。而传统的SS-ADC的列读出电路完成一次ADC转换需要2^K+J-1个时钟周期，当ADC分辨率较高时(例如12位)，本发明提出的图像传感器读出电路明显具有更短的转换周期，有利于实现更高的帧率。假如K＝6，J＝6，传统SS-ADC的一次A/D转换需要4095个周期，本发明提出的SAR-SS-ADC需要69个周期，其中SAR-ADC高位转换为6个周期，共6μs(若SAR-ADC比较器使能时钟频率1MHz)，SS-ADC低位转换为63周期，共0.3μs(若SS-ADC转换计数器时钟频率为200MHz)。共需6.3μs，而12位的传统SS-ADC则需要20.48μs。另一方面，本发明提出的SAR和SS-ADC相结合的读出电路结构，兼顾了转换速度和面积，更有利于实现高分辨率高帧率的CIS应用。

在一些实施例中，参考图5，所述图像传感器读出电路还包括输出单元34，所述输出单元34分别与所述计数模块的输出端和所述控制逻辑模块323的输出端电连接，以获取所述高位转换数据和所述低位转换数据并统一为所述像素数据的电位对应的完整数据，以便于将读出的完整数据暂存在列存储器之中，以便于输出最终的数据至后续的系统。

在一些实施例中，参考图6，所述像素单元35包括若干个阵列排布的像素电路351，所述像素电路351包括感光二极管3511、电荷传输管3512、复位管3513、行选通管3514和放大管3515，所述感光二极管的3511阳极接地，所述感光二极管3511的阴极与所述电荷传输管3512的源极连接，所述电荷传输管3512的漏极和所述复位管3513的源极均与所述放大管3515的栅极连接，所述复位管3513的漏极和所述放大管3515的漏极均接工作电压，所述电荷传输管3512的栅极输入发送信号TX，所述复位管3513的栅极输入接收信号RX，所述行选通管3514的栅极输入选通信号SEL，所述行选通管3514的源极与电流源连接，所述行选通管3514源极与像素数据的输出端连接。

其中，感光二极管3511用于感光，并生成与光照强度成正比的光电子。电荷传输管3512作用是转移感光二极管3511内的光电子，当TX为高电压时，电荷传输管3512导通，会将感光二极管3511内的光电子转移到浮空节点FD上。复位管3513作用是在RX为高电位时，对浮空节点FD进行复位。当SEL为高电位行选通管3514导通时，放大管3515、行选通管3514与到地的电流源形成通路，此时放大管3515本质上为一个源极跟随器，跟随浮空节点FD电位的变化并最终由PIX_OUT输出。

示例性的，为了对像素电路351的工作过程进行具体说明，结合操作时序进行说明，参考图7，像素电路351的工作过程分为复位(Rst)、曝光(Exp)、信号读取(Read)。在Rst阶段，TX、RX为“高”，电荷传输管3512、复位管3513均导通，FD复位且其电位被拉高到VDD。之后，RX、TX为“低”，进入Exp阶段，感光二极管3511感光并积累电子。进入Read阶段，SEL为“高”，RX先为“高”复位FD，RX再拉“低”，TX保持为“低”，此时放大管3515受控于FD电位并通过PIX_OUT输出复位电位VRST。之后，TX拉“高”将感光二极管3511上的电子转移到FD，此时放大管3515受控于FD电位并通过PIX_OUT输出积分电位VSIG。而VRST、VSIG电位由后续的图像读取电路读取并转换为数字量后进行减法操作，得到感光二极管3511上光电子实际对应的数字量。若模数转换器ADC转换精度为12位，ADC参考电压范围为VREF，则最终输出为DOUT＝(VRST-VSIG)×2¹²/VREF。

需要说明的是，在本实施例中是以CIS标准四管像素单元电路结构进行说明的，但是本方案既可以采用四管像素单元，也可以采用其余结构的像素单元，其它结构的像素单元工作过程类似，此处不再赘述。

在一些实施例中，所述图像传感器读出电路还包括行选译码驱动单元36、斜波发生器37和时序控制单元38，所述斜波发生器37的输出端与所述第一电容3211连接以输入所述斜波信号，所述时序控制单元38的输出端与所述斜波发生器37的输入端连接，且所述时序控制单元38与所述行选译码驱动单元36的输入端连接，所述行选译码驱动单元36的输出端与所述像素单元35连接。

虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims

1.一种图像传感器读出电路，其特征在于，包括：

2.根据权利要求1所述的图像传感器读出电路，其特征在于，所述第一模数转换单元包括开关电容阵列、比较模块和控制逻辑模块，所述比较模块的第一输入端与所述开关电容阵列电连接，所述控制逻辑模块与所述开关电容阵列电连接以控制所述开关电容阵列的极板电压，所述比较模块的第二输入端输入比较基准电压，以对所述比较基准电压和所述第一输入端输入的电压信号进行比较，且所述比较模块的输出端与所述控制逻辑模块电连接，以通过所述控制逻辑模块输出所述高位转换数据。

3.根据权利要求2所述的图像传感器读出电路，其特征在于，所述开关电容阵列包括第一电容、K个第二电容和K个切换开关，K为正整数，所述第一电容和K个所述第二电容的一端均与所述第一输入端连接，所述第一电容的另一端输入斜波信号，每个所述第二电容的另一端均与一个所述切换开关的固定端电连接，所述切换开关具有至少两个切换端，两个所述切换端分别输入第一基准电压和第二基准电压，且所述控制逻辑模块与所述切换开关电连接，以切换所述切换开关输入的电压信号。

4.根据权利要求3所述的图像传感器读出电路，其特征在于，所述第一电容的电容大小为C，第i个所述第二电容的电容为2^i-1C，其中，1≤i≤K，i和K均为自然数。

5.根据权利要求3所述的图像传感器读出电路，其特征在于，每一个所述第二电容与所述切换开关一一对应，且所述第二基准电压大于所述第一基准电压。

6.根据权利要求3所述的图像传感器读出电路，其特征在于，所述比较基准电压等于所述第一基准电压与所述第二基准电压之差。

7.根据权利要求2所述的图像传感器读出电路，其特征在于，所述第二模数转换单元包括计数模块，所述比较模块的输出端与所述计数模块的输入端连接，所述计数模块在停止计数后输出低位转换数据。

8.根据权利要求7所述的图像传感器读出电路，其特征在于，所述图像传感器读出电路还包括输出单元，所述输出单元分别与所述计数模块的输出端和所述控制逻辑模块的输出端电连接，以获取所述高位转换数据和所述低位转换数据并统一为所述像素数据的电位对应的完整数据。

9.根据权利要求3所述的图像传感器读出电路，其特征在于，所述图像传感器读出电路包括控制开关，所述控制开关与所述比较模块的第一输入端电连接。

10.根据权利要求3至6任一项所述的图像传感器读出电路，其特征在于，所述图像传感器读出电路还包括行选译码驱动单元、斜波发生器和时序控制单元，所述斜波发生器的输出端与所述第一电容连接以输入所述斜波信号，所述时序控制单元的输出端与所述斜波发生器的输入端连接，且所述时序控制单元与所述行选译码驱动单元的输入端连接，所述行选译码驱动单元的输出端与所述像素单元连接。