KR20080091442A

KR20080091442A - 인덕터-캐패시터 공진기들을 이용하는 박막 대역통과 필터

Info

Publication number: KR20080091442A
Application number: KR1020087016405A
Authority: KR
Inventors: 리차드 첸 치앙
Original assignee: 티디케이가부시기가이샤
Priority date: 2005-12-06
Filing date: 2006-11-29
Publication date: 2008-10-13
Also published as: CN101326713B; CN101326713A; TWI389451B; WO2007067412A1; EP1961116A1; DE602006012220D1; KR101345887B1; JP5009931B2; TW200731664A; US7667557B2; US20070126529A1; ATE457549T1; EP1961116B1; JP2009518953A

Abstract

대역통과 필터는 하나 이상의 금속층을 포함하고, 각각의 층은 제1 영역(110) 및 제2 영역(120)을 포함한다. 필터는 2개 이상의 LC 공진기들(43, 433, 434) 및 2개 이상의 LC 공진기들을 병렬로 접속하기 위한 하나 이상의 결합 네트워크들(140)도 포함한다. 2개 이상의 LC 공진기들은 하나 이상의 층들의 제1 영역 내에 포함되고, 하나 이상의 결합 네트워크들은 하나 이상의 층들의 제2 영역 내에 포함된다.

대역통과 필터, 공진기, 결합 네트워크, 인덕터, 캐패시터

Description

인덕터-캐패시터 공진기들을 이용하는 박막 대역통과 필터{THIN-FILM BANDPASS FILTER USING INDUCTOR-CAPACITOR RESONATORS}

< 본원의 상호 참조 >

본원은, 여기에 참조문헌으로서 포함된, "대역통과 필터(Bandpass Filter)"의 제목의 2005년 12월 6일에 리차드 첸에 의해 출원된 미국 가출원 번호 60/748,045의 이익을 청구한다. 본원은, 여기에 참조문헌으로서 포함된 "인덕터-캐패시터 공진기들을 이용하는 박막 대역통과 필터"의 제목의 2006년 4월 21일에 리차드 첸에 의해 출원된 미국 특허출원번호 11/408,412의 이익을 청구한다.

< 발명의 분야 >

본 발명은 대역통과 필터에 관한 것이고, 보다 구체적으로 박막 대역통과 필터에 관한 것이다.

최근에, 이동 전화들 및 무선 LAN(Local Area Network) 라우터들과 같은 이동 통신 단말기들의 소형화의 눈에 띄는 진보는 본원에 포함된 다양한 컴포넌트들의 소형화로 인해 달성되었다. 통신 단말기에 포함된 가장 중요한 컴포넌트들 중 하나는 필터이다.

특히, 대역통과 필터들은 소정의 통과대역 밖의 주파수들을 이용하여 신호들 을 블로킹하거나 필터링하기 위한 통신 어플리케이션들에 종종 이용된다. 예를 들어, 블루투스 및 무선 LAN(Wireless LAN, WLAN)은 데이터 통신을 위해 2.4GHz 대역을 이용한다. 다른 통신 시스템들에 이용되는 근접 주파수 대역들은 GSM-900(880-960MHz), GSM-1800(1710-1990MHz, 홍콩과 영국에서 PCS로도 불림) 및 WCDMA(2110-2170MHz)를 포함한다. 2.4GHz 대역의 필터들은 바람직하게 이러한 근접 대역들을 배제(reject)하여 주파수 간섭이 최소화될 수 있다. 이러한 근접 대역들은 모두 저주파수이고 2.4GHz 주파수에 가깝기 때문에, 그 결과, 2.4GHz 필터는 바람직하게 저역 통과 엣지(low pass-band edge)에서 높은 가장자리 선택성(higher skirt selectivity)을 갖는다.

일반적으로, 대역통과 필터들은 바람직하게, 통과대역 엣지들(즉, 필터에 의해 크게 감쇠되지(attenuated) 않은 범위의 상부 및 하부 주파수들)에서 낮은 삽입 손실(insertion loss) 및 가파른 롤-오프 감쇠(steep roll-off attenuation)를 나타낸다. 대역 외 배제(out-band rejection) 또는 감쇠는 대역통과 필터에 있어 중요한 파라미터이다. 그것은 대역 내(in-band) 및 대역 외 신호들을 구별하는 필터의 성능을 측정한다. 더 큰 대역 외 배제 및 더 넓은 배제된 대역폭을 갖는 필터는 보통은 더 좋은 필터이다. 또한, 통과-대역과 대역 외 사이의 가파른 롤-오프 주파수 엣지를 갖는 필터가 더 좋은 필터이다. 고속 롤-오프를 달성하기 위해, 높은 공진기 Q(higher resonator Q) 및 많은 공진 회로들(즉, 많은 필터 섹션들)이 요구된다. 이는, 대역 외들에서 많은 전송 영점(transmission zeros)을 생성하고, 고차(higher order)의 대역 외 감쇠를 이끈다. 공교롭게도, 많은 섹션들 및 공진 회로들을 이용하는 것은 통과-대역에서의 필터의 삽입 손실 및 필터 치수(dimension)들을 증가시킨다. 이는 현대의 무선 통신 시스템에서의 소형화 요구에 유용하지 않다.

예를 들어, 일반적으로, 가파른 롤-오프 감쇠를 달성하기 위해, 낮은-손실의 고품질 요소(factor) 마이크로파 공진기 회로들이 이용된다. 마이크로파 공진기 회로들은 마이크로파 주파수의 낮은 손실을 실현하기 위해, 통상 1/4 파장 또는 반파장 전송 라인 구조들을 이용한다. 낮은 GHz 무선 어플리케이션들에 대해, 1/4 파장 또는 반파장 구조들은 전송 라인 구조들에 적응시키기 위해 대형 컴포넌트 크기를 요구한다. 1mm 길이, 0.5mm 폭, 0.3mm 두께의 회로 크기를 요구하는 것들과 같은 더 작은 전자 디바이스들에서 그러한 대형 컴포넌트들을 이용하는 것은 통상 만족스럽지 않다.

< 본 발명의 요약 >

앞선 관점에서, 본 발명은 인덕터-캐패시터(LC) 공진기들이 필터의 하나의 영역에서 구성되고, 결합 네트워크(coupling network)는 필터의 다른 영역에서 구성되는 대역 통과 필터를 제공한다. 이러한 방법에서, 고품질의 대역통과 필터는 겨우 2개의 박막 금속층들 및 작은 크기로 구성될 수 있다.

본 발명의 일 실시예에 따르면, 대역통과 필터는 하나 이상의 금속층들을 포함하고, 각각의 금속층은 제1 영역 및 제2 영역을 갖는다. 필터는 2개 이상의 LC 공진기들 및 2개 이상의 LC 공진기들을 병렬로 접속하기 위한 하나 이상의 결합 네트워크들도 포함한다. 2개 이상의 LC 공진기들은 하나 이상의 금속층들의 제1 영 역 내에 포함되고, 하나 이상의 결합 네트워크들은 하나 이상의 금속층들의 제2 영역에 포함된다.

이러한 필터 구조는, 2개보다 많은 금속층들이 이용될 수 있지만, 2개의 박막 금속층만이 이용되는 방식으로 배열될 수 있다. 그와 같이, 이러한 필터는 작은 크기로 구성될 수 있다. 부가적으로, 결합 네트워크로부터 떨어진 필터의 영역에 공진기들을 위치시킴으로써, 금속과 금속의 교차(crossover)를 막는(counteracting) 부가적인 금속층들이 요구되지 않는다. 즉, 결합 네트워크는 (모든 금속층들에서의) 공진기들과 다른 영역에 있기 때문에, 공진기들과 결합 네트워크 사이의 금속 중첩(overlap)은 조금도 존재하지 않는다. 그와 같이, 금속 중첩에 대한 보상(compensate)을 위해 부가적인 금속층을 구성하도록 하는 필요성이 매우 낮다. 그러한 중첩은 일반적으로 공진기 인덕터의 품질 요소(Q)를 일반적으로 악화시킨다.

본 발명의 다른 양태에 따르면, LC 공진기에 이용된 캐패시터는 LC 공진기의 인덕터의 본래의 감김(회전) 방향으로 위치된다.

본 발명의 다른 양태에 따르면, 대역통과 필터는 3개의 LC 공진기들을 포함한다.

본 발명의 다른 양태에 따르면, LC 공진기들 각각에서의 인덕터들은 동일한 감김(회전) 방향으로 위치된다.

본 발명의 다른 양태에 따르면, 더 얇은(thinner) 필터 두께는 기판의 한 측 상에 박막 프로세스를 이용함으로써 달성될 수 있다. 부가적으로, 기판은 대부분 절연 캐리어(carrier)로서 작용하기 때문에, 일반적으로 더 얇을 수 있다.

본원에서의 본 발명에 대한 설명들은 예시적이고 설명적일 뿐, 청구된 본 발명을 제한하는 것이 아니라는 것이 이해될 것이다.

도 1은 본 발명의 일 실시예에 따른, 대역통과 필터의 물리적인 레이아웃의 등각투영도(isometric view)를 나타낸다.

도 2는 본 발명의 일 실시예에 따른, 도 1에 나타낸 대역통과 필터의 상부 금속층의 물리적인 레이아웃을 나타낸다.

도 3은 본 발명의 일 실시예에 따른, 도 1에 나타낸 대역통과 필터의 하부 금속층의 물리적인 레이아웃을 나타낸다.

도 4는 본 발명의 일 실시예에 따른, 도 1에 나타낸 대역통과 필터의 개략도를 나타낸다.

도 5는 본 발명의 일 실시예에 따른, 대역통과 필터의 주파수 응답을 나타낸다.

도 6은 본 발명의 일 실시예에 따른, 상부 금속층 상에 인덕터들을 구비한 대역통과 필터의 단면도를 나타낸다.

도 7은 본 발명의 일 실시예에 따른, 하부 금속층 상에 인덕터들을 구비한 대역통과 필터의 단면도를 나타낸다.

도 8A, 8B 및 8C는 본 발명의 일 실시예에 따른, 하부 금속층 상에 인덕터들을 구비한 대역통과 필터의 제조 방법을 나타낸다.

도 9A, 9B 및 9C는 본 발명의 일 실시예에 따른, 상부 금속층 상에 인덕터들을 구비한 대역통과 필터의 제조 방법을 나타낸다.

도 10은 본 발명의 일 실시예에 따른, 결합 네트워크에서 코일형 인덕터들을 구비한 대역통과 필터의 물리적인 레이아웃의 등각투영도를 나타낸다.

도 11은 본 발명의 일 실시예에 따른, 직사각형의 인덕터 코일들을 구비한 대역통과 필터의 물리적인 레이아웃의 등각투영도를 나타낸다.

도 12는 본 발명의 일 실시예에 따른, 필터 패키지의 장측(long side) 상에 입력 및 출력 단자들을 구비한 대역통과 필터의 물리적인 레이아웃의 등각투영도를 나타낸다.

도 13은 본 발명의 일 실시예에 따른, 헤어핀형(hairpin-shaped)의 인덕터들을 구비한 대역통과 필터의 물리적인 레이아웃의 등각투영도를 나타낸다.

본 발명의 현재의 예시적인 실시예들에 대한 참조가 지금 상세히 이루어질 것이고, 그 예제들이 첨부된 도면들에 도시된다.

본 발명은 대역통과 필터에 관한 것이고, 보다 구체적으로 박막 대역통과 필터에 관한 것이다. 특히, 본 발명의 대역통과 필터는 블루투스 2.4GHz 어플리케이션들 및 더 낮은 GHz 어플리케이션들에서의 이용에 접합할 수 있다.

일 실시예에 따르면, 대역 통과필터는 하나 이상의 금속층들을 포함하고, 각각의 금속층은 제1 영역 및 제2 영역을 갖는다. 필터는 2개 이상의 LC 공진기들 및 2개 이상의 LC 공진기들을 병렬로 접속하기 위한 하나 이상의 결합 네트워크들 도 포함한다. 2개 이상의 LC 공진기들은 하나 이상의 금속층들의 제1 영역 내에 포함되고, 하나 이상의 결합 네트워크들은 하나 이상의 금속층들의 제2 영역에 포함된다.

도 1은 본 발명의 일 실시예에 따른, 대역통과 필터의 물리적인 레이아웃의 등각투영도를 나타낸다. 대역통과 필터(100)는 인덕터-캐패시터("LC") 공진기들(130) 및 결합 네트워크(140)를 포함한다. 도 1에 나타낸 바와 같이, 이용된 3개의 LC 공진기들이 존재한다. 그러나, 원하는 주파수 응답 및 어플리케이션에 따라 2개 이상의 공진기들이 이용될 수 있다. 도 1에 나타낸 바와 같이, 공진기들(130) 및 결합 네트워크(140)는 바람직하게 2개의 금속층들로 구성된다; 제1 금속층(200) 및 제2 금속층(300). 본 발명은 2개의 금속층들을 구비한 필터 구조로 한정되지 않는다. 소정의 어플리케이션에 대해 원하는바 대로 더 많은 금속층들이 이용될 수 있다. 특히, 더 많은 금속층들은, 3개보다 많은 공진기들 및 결과적으로 보다 많은 복합 결합 네트워크(complex coupling network)들을 갖는 어플리케이션들에 이용될 수 있다.

LC 공진기들(130)은 필터 패키지의 제1 영역(110)에 포함되고, 결합 네트워크(140)는 필터 패키지의 제2 영역(120)에 포함된다. 패키지는 입력 단자(150), 출력 단자(160), 및 접지 단자들(170 및 180)도 포함할 수 있다. 도 1에 나타낸 바와 같이, 결합 네트워크의 두 금속층들은, 공진기들의 두 금속층들이 구성되는 다른 영역과 구분되는 영역에 구성된다. 이러한 배열을 이용함으로써, 본 발명은, 1) 공진기 컴포넌트들로서의 인덕터 및 캐패시터가 두 금속층들로 구현될 유연 성(flexibility)을 가질 수 있게 하고, 2) 금속(즉, 다른 비-공진기 구조들로부터의 금속)이 공진기 Q를 악화시킬 수 있는, 공진기들을 가로지르는 것을 피하도록 도우며, 3) 이용될 부가적인 인덕터들(예를 들어, 도 1의 L51 및 L52)이 공진기들의 성능을 실질적으로 떨어뜨리지 않고 필터 대역 외 배제 성능을 조절하도록 한다.

도 1 내지 3에 나타낸 필터 레이아웃 도면들에서, L1 및 C1은 제1 공진기(130), L2 및 C2는 제2 공진기(130), 및 L3 및 C3는 제3 공진기(130)를 형성한다. C51 및 L51은 제1과 제2 공진기들 사이의 상호접속(결합) 회로이다. C52 및 L52는 제2와 제3 공진기들 사이의 상호접속(결합) 회로이다. C4 및 L4는 필터 입력(150)과 출력(160) 포트들 사이뿐만 아니라 제1과 제3 공진기들 사이의 결합 회로이다. C51 및 L51, C52 및 L52 및 C4 및 L4에 의해 형성된 결합 회로들 모두는 결합 네트워크(140)를 구성한다. 그러한 결합 네트워크는 대역통과 필터의 원하는 주파수 응답 특성들을 생성하는 것이 가능한 임의의 방식으로 배열될 수 있다. L6는 접지(170)에 대한 단자 인덕턴스(terminal inductance)를 나타낸다.

도 1에 나타낸 레이아웃은 측벽(sidewall) 패키징을 이용하여 1mm x 0.5mm 형태의 요소로 구성되는 대역통과 필터이다. 그러나, 임의의 크기 또는 타입의 패키징이 이용될 수 있다. 바람직하게는, 3개의 공진 구조들이 도 1에 나타낸 바와 같이 구현된다. 공진기들은 럼프형 인덕터(lumped inductor) 및 캐패시터 공진기들로서 구성된다. 동일한 인덕턴스 값에 대해, 자기 플럭스들이 코일 회전 마다 공유되기 때문에, 코일 인덕터는 일부분의 전송 라인의 것보다 더 작은 공간을 차 지하고, 결과적으로 이는 영역 당 인덕턴스 밀도를 증가시킨다.

도 2는 도 1에 나타낸 대역통과 필터의 상부층(200)의 물리적인 레이아웃을 나타낸다. 도 3은 도 1에 나타낸 대역통과 필터의 하부층(300)의 물리적인 레이아웃을 나타낸다. 도 2 및 도 3에 도시된 상부 및 하부층들은, 필터가 2개 이상의 LC 공진기들 및 2개 이상의 LC 공진기들을 병렬로 접속하기 위한 하나 이상의 결합 네트워크들을 포함하는 한, 다른 방식으로 놓이거나 및/또는 역으로될 수 있고, 2개 이상의 LC 공진기들은 하나 이상의 금속층들의 제1 영역 내에 포함되고, 하나 이상의 결합 네트워크들은 하나 이상의 금속층들의 제2 영역에 포함된다는 것을 주목해야 한다.

도 2에 나타낸 바와 같이, 제1(L1, L11 및 C1), 제2(L2, L21 및 C2) 및 제3(L3, L31, C3) 공진기들은 영역(110) 내 상부층(200)에 부분적으로 형성된다. 금속 영역(203)은 MIM(metal-insulator-metal) 캐패시터(C1)의 상부판(top plate)을 형성한다. 금속 영역(203)(C1)은 금속 영역(205)(L11)을 통해 금속 영역들(207)(L1)에 접속된다. 금속 영역(207)(L1)은 비아(209)를 통해 하부층(300) 상의 인덕터(L1)의 나머지 부분(remainder)에 접속된다. 기능적으로, 금속 영역(203 및 205)은 함께 금속 영역(203)에 의해 형성된 캐패시터(C1)와 직렬로 인덕터(L11)를 생성한다. 이러한 직렬 LC 회로(즉, C1 및 L11)는 LC 공진기를 형성하기 위해 인덕터(L1)에 대해 병렬이다.

금속 영역(207)(L1)은 제1 LC 공진기(L1, L11 및 C1)를 제2 LC 공진기(L2, L21 및 C2)에 접속하기 위해 금속 영역(215)(L21)에 접속된다. 금속 영역(213)은 MIM 캐패시터(C2)의 상부판을 형성한다. 금속 영역(213)(C2)은 금속 영역(215)(L21)을 통해 금속 영역(217)(L2)에 접속된다. 금속 영역(217)(L2)은 비아(219)를 통해 하부층(300) 상의 인덕터(L2)의 나머지 부분에 접속된다. 기능적으로, 금속 영역들(213 및 215)은 함께 금속 영역(213)에 의해 형성된 캐패시터(C2)와 직렬로 인덕터(L21)를 생성한다. 이러한 직렬 LC 회로(즉, C2 및 L21)는 LC 공진기를 형성하기 위해 인덕터(L2)에 대해 병렬이다.

금속 영역(217)(L2)은 제2 LC 공진기(L2, L21 및 C2)를 제3 LC 공진기(L3, L31 및 C3)에 접속하기 위해 금속 영역(225)(L31)에 접속된다. 금속 영역(223)은 MIM 캐패시터(C3)의 상부판을 형성한다. 금속 영역(223)(C3)은 금속 영역(225)(L31)을 통해 금속 영역(227)(L3)에 접속된다. 금속 영역(227)(L3)은 비아(229)를 통해 하부층(300) 상의 인덕터(L3)의 나머지 부분에 접속된다. 기능적으로, 금속 영역들(223 및 225)은 함께 금속 영역(223)에 의해 형성된 캐패시터(C3)와 직렬로 인덕터(L31)를 생성한다. 이러한 직렬 LC 회로(즉, C3 및 L31)는 LC 공진기를 형성하기 위해 인덕터(L3)에 대해 병렬이다.

LC 공진기 회로들 각각은 금속 영역(247)(L6)을 통해 접지(270)(여기서 측벽 종단(sidewall termination)에 연결된다. 금속 영역(247)(L6)은, 금속 영역(215)(L21)을 통해 금속 영역(207)(L1) 및 금속 영역(205)(L11)에 차례로 접속되는 금속 영역(217)(L2)에 접속된다. 금속 영역(247)(L6)은 금속 영역(225)(L31)을 통해 금속 영역(227)(L3) 및 금속 영역(223)(C3)에도 접속된다.

결합 네트워크(140)는 영역(120)의 상부층(200)에 부분적으로 포함된다. 금 속 영역(239)은 MIM 캐패시터(C51) 및 인덕터(L51)의 상부판 둘 다를 형성한다. 마찬가지로 금속 영역(241)은 MIM 캐패시터(C51) 및 인덕터(L52)의 상부판 둘 다를 형성한다. 금속 영역들(239 및 241)은 비아(233)를 통해 하부층(300) 상의 결합 네트워크의 나머지 부분에 접속된다. 부가적으로, 금속 영역(243)은 MIM 캐패시터(C4)의 상부판을 형성한다. 이러한 캐패시터는 비아(237)를 통해 하부층(300) 상의 결합 네트워크의 나머지 부분에 접속된다.

도 3에 나타낸 하부층(300)으로 되돌아가면, 금속 영역(350)(입력 단자)은 금속 영역(303)(C1)에 접속된다. 금속 영역(303)은 MIM 캐패시터(C1)의 하부판을 형성한다. 금속 영역(303)은 MIM 캐패시터(C51)의 하부판을 형성하는 금속 영역(339)에 접속된다. 금속 영역(303)(C1)은 제1 영역(110)(이는 공진기의 일부분임)에 있는 반면, 금속 영역(339)(C51)은 제2 영역(이는 결합 네트워크의 일부분임)에 있다는 것을 주목한다. 금속 영역(339)(C51)은 하부층(300)의 인덕터(L1)의 다른 부분을 형성하는 금속 영역들(307)에도 접속된다. 인덕터(L1)의 이 부분은 비아(209)를 통해 상부층 상의 인덕터의 나머지 부분에 접속된다.

금속 영역(313)은 MIM 캐패시터(C2)의 하부판을 형성한다. 금속 영역(313)은 비아(233)를 통해 제2 공진기(즉, L2, L21 및 C2)를 결합 네트워크(140)에 차례로 접속하는 금속 영역(390)에 접속된다. 금속 영역(313)(C2)은 제1 영역(110)(이는 공진기의 일부분임)에 있는 반면, 금속 영역(390)은 제2 영역(이는 결합 네트워크의 일부분임)에 있다는 것을 주목한다. 금속 영역(390)은 하부층(300)의 인덕터(L2)의 다른 부분을 형성하는 금속 영역들(317)에도 접속된다. 인덕터(L2)의 이 부분은 비아(219)를 통해 상부층 상의 인덕터의 잔유물에 접속된다.

금속 영역(323)은 MIM 캐패시터(C3)의 하부판을 형성한다. 금속 영역(323)은 MIM 캐패시터(C52)의 하부판을 형성하는 금속 영역(341)에 접속된다. 금속 영역(323)(C3)은 제1 영역(이는 공진기의 일부분임)에 있는 반면, 금속 영역(341)(C52)는 제2 영역(결합 네트워크의 일부분)에 있다는 것을 주목한다. 금속 영역(341)(C52)은 하부층(300)의 인덕터(L3)의 다른 부분을 형성하는 금속 영역들(327)에도 접속된다. 인덕터(L1)의 이 부분은 비아(229)를 통해 상부층 상의 인덕터의 나머지 부분에 접속된다. 금속 영역(327)(L3)은 금속 영역(360)(출력 포트)에도 접속된다.

영역(120)에 포함된 결합 네트워크(140)의 잔유물로 되돌아 가면, 금속 영역(339)(C51)은 MIM 캐패시터(C4)의 하부판 및 인덕터(L4)의 일부분을 형성하는 금속 영역(346)에 접속한다. 금속 영역(341)(C52)은 (인덕터(L4)의 다른 부분을 형성하는) 금속 영역(345)에 접속한다. 그 후, 금속 영역(345)은 비아(237)를 통해 결합 네트워크의 나머지 부분, 특히, 금속 영역(243)(캐패시터(C4)의 상부판)에 접속한다.

도 1 내지 도 3에 나타낸 바와 같이, 공진기 캐패시터들(즉, C1, C2 및 C3)은 그들이 접속되는 인덕터들(즉, 각각 L1, L2 및 L3)의 본래의 감김 방향으로 위치된다. 이 경우, 본래의 감김 방향은 신호의 방향이 상부층에서 하부층으로 흐르는 것으로서 정의된다. 그와 같이, 제1 공진기(L1, L11 및 C1)에 대해, 신호는 금속 영역(203)으로부터 금속 영역들(205 및 207)을 통해 반시계 방향으로, 비 아(209)를 통해 흐르고, 금속 영역들(307)을 통해 반시계 방향으로 계속 흐른다. 도 2 내지 도 3에 나타낼 수 있는 바와 같이, 금속 영역들(203 및 303)(캐패시터(C1)의 판들)은 코일과 동일한 방향으로 반시계형 코일의 시작과 끝에 위치된다. 이러한 배열은 공간 절약에 도움이 되고, 공진기 Q 값을 증가시킨다.

부가적으로, 도 1 내지 도 3에 나타낸 바와 같이 본 발명의 다른 양태는 이용된 2개 이상의 LC 공진기들 각각이 동일한 감김 방향을 갖는 것이다. 이는 임의의 2개의 이웃하는 인덕터들 또는 캐패시터들 사이에서 동일한 공간을 허여하고 결과적으로 임의의 2개의 이웃하는 인덕터들 간에 유사한 양의 상호 결합이 생성된다. 이는 균형있고 균일한 필터 구조를 생성하는 것을 돕는다.

도 4는 도 1 내지 도 3에 나타낸 대역통과 필터의 개략도를 나타낸다. 제1 LC 공진기(431)는 캐패시터(403)(C1) 및 인덕터(405)(L11)를 포함하는 LC 직렬 회로와 병렬인 인덕터(407)(L1)를 포함한다. LC 공진기(431)는 인덕터(447)(L6)를 통해 접지(470)에 접속된다. LC 공진기(431)는 입력 포트(450)에도 접속된다. 부가적으로, LC 공진기(431)는, 캐패시터(439)(C51) 및 인덕터(440)(L51)를 포함하는 LC 직렬 회로를 통해 LC 공진기(433)에 접속된다.

제2 LC 공진기(433)는, 캐패시터(413)(C2) 및 인덕터(415)(L21)를 포함하는 LC 직렬 회로와 병렬인 인덕터(417)(L2)를 포함한다. LC 공진기(433)는 인덕터(447)(L6)를 통해 접지(470)에 접속된다. 상술한 바와 같이, LC 공진기(433)는 캐패시터(439)(C51) 및 인덕터(440)(L51)를 포함하는 LC 직렬 회로를 통해 LC 공진기(431)에 접속된다. 부가적으로, LC 공진기(433)는, 캐패시터(441)(C52) 및 인덕 터(442)(L52)를 포함하는 LC 직렬 회로를 통해 LC 공진기(434)에 접속된다.

제3 LC 공진기(434)는, 캐패시터(423)(C3) 및 인덕터(425)(L31)를 포함하는 LC 직렬 회로와 병렬인 인덕터(427)(L3)를 포함한다. LC 공진기(434)는 인덕터(447)(L6)를 통해 접지(470)에 접속된다. 상술한 바와 같이, LC 공진기(434)는, 캐패시터(441)(C52) 및 인덕터(442)(L52)를 포함하는 LC 직렬 회로를 통해 LC 공진기(433)에 접속된다. 부가적으로, LC 공진기(434)는 출력 포트(460)에 접속된다.

마지막으로, LC 공진기(431)는, 캐패시터(443)(C4) 및 인덕터(445)(L4)를 포함하는 LC 직렬 회로를 통해 LC 공진기(434)에 접속된다. 마찬가지로, 입력 포트(450)는, 캐패시터(443)(C4) 및 인덕터(445)(L4)를 포함하는 LC 직렬 회로를 통해 출력 포트(460)에 접속된다.

바람직하게, 도 4에 나타낸 회로 컴포넌트들은 2.4GHz의 어플리케이션에서의 이용을 위해 대략 다음의 값들을 갖는다:

C1=1.8pF

L11=0.5nH

L1=1.1nH

C2=1.8pF

L21=0.5nH

L2=1.1nH

C3=1.8pF

L31=0.5nH

L3=1.1nH

C4=0.2pF

L4=0.6nH

C51=0.6pF

L51=0.3nH

C52=0.6pF

L52=0.3nH

L6=0.15nH

이러한 값들은 단지 예시적인 것임을 주목한다. 필터의 컴포넌트들의 값들은 임의의 통과대역 범위에서 어플리케이션을 적합하게 하는 임의의 값으로 변화될 수 있다.

도 5는 도 1 내지 도 3의 레이아웃 및 도 4의 컴포넌트 값들을 갖는 대역통과 필터의 주파수 응답을 나타낸다. 이러한 구성에서, 주파수 응답(500)은 대략 2.3GHz와 3.0GHz 사이의 통과대역(510)을 갖는다. 주파수 응답(500)은 통과대역(510)의 아래측의 2개의 전송 영점들(520) 및 통과대역(510)의 위측의 2개의 전송 영점들(520)을 포함한다.

도 5에 나타낸 주파수 응답은 단지 예시이다. LC 공진기들 및 결합 네트워크의 형상, 크기 및 컴포넌트 값들을 변경함으로써, 상이한 통과대역들 및 주파수 응답들이 달성될 수 있다. 요구되는 모든 것은 2개 이상의 LC 공진기들 및 2개 이상의 LC 공진기들을 병렬로 접속하기 위한 하나 이상의 결합 네트워크들을 포함하 는 필터이고, 여기서, 2개 이상의 LC 공진기들은 하나 이상의 금속층들의 제1 영역 내에 포함되고, 하나 이상의 결합 네트워크들은 하나 이상의 금속층들의 제2 영역에 포함된다.

도 6 및 도 7은 상부층 및 하부층 상의 인덕터들을 각각 나타내는 대역통과 필터 구조들의 단면도를 나타낸다. 대역통과 필터 구조들(600 및 700)은 기판(601), 제1 금속층(603), 제2 금속층(605), 절연층(607), 캐패시터 유전체층(direlectric layer)(609), 측벽 종단(612), 및 패시베이션(passivation)층(613)을 포함한다.

기판은 바람직하게는, 세라믹, 사파이어, 수정, 갈륨 아세나이드(GaAs), 또는 고저항 실리콘과 같은 낮은 소산(dissipation) 손실 재료로 구성되지만, 유리 또는 저저항 실리콘과 같은 다른 재료일 수 있다. 제1 및 제2 금속층들은 바람직하게, 구리로 구성되지만, 적절한 도전 속성(conductive property)들을 갖는 금, 알루미늄 또는 다른 재료들일 수 있다. 절연체는 바람직하게, 폴리이미드로 이루어지지만, 산화 실리콘, 포토-레지스트 재료들 또는 적정 절연 속성들을 갖는 다른 재료들과 같은 다른 재료일 수 있다. 캐패시터 유전체는 바람직하게, 질화 실리콘(Si₃N₄)으로 구성되지만, 알루미나(alumina), 산화 실리콘, 산화 탄탈륨 등을 포함하는 MIM(metal-insulator-metal) 캐패시터들을 만드는데 유용한 임의의 유전체 타입일 수 있다. 바람직하게, 패시베이션층은 질화 실리콘 또는 산화 알루미늄(Al₂O₃)으로 구성되지만, 전자 칩들의 상부에 대한 보호를 제공하는데 적합한 임 의의 재료일 수 있다. 측벽 종단들은 주석, 니켈, 구리 또는 니켈/구리/주석 샌드위치와 같은 임의의 적합한 도전체로 구성될 수 있다. 측벽 종단들은 대역통과 필터 패키지의 측들에 적용되어, 그들은 회로 보드 상의 솔더 패드들에 직접 본딩될 수 있다. 이는 대역통과 필터가 디바이스 내에서 더 적은 공간(room)을 차지하도록 한다.

금속, 절연 및 유전층들은 바람직하게, 임의의 일반적인 박막 프로세스를 이용하는 기판에 적용된다. 그러한 프로세스의 예들은 도금, CVD(chemical vapor deposition), PECVD(plasma-enhanced CVD), 열 증착, 전자빔 증착, 스퍼터링, 펄스 레이저 성막, MBE(molecular beam epitaxy), 반응성 스퍼터링, 화학적 에칭 및 드라이 에칭을 포함한다. 그러나, 박막들을 생성하기 위해 임의의 기술이 이용될 수 있다.

도 8A-C는 본 발명의 일 실시예에 따른, 하부층 상에 인덕터들을 갖는 대역통과 필터의 제조 방법을 도시한다. 상술한 바와 같이, 본 발명의 대역통과 필터는 바람직하게 박막 프로세스들을 이용하여 제조된다. 매우 작은 크기를 필요하지 않거나 원하지 않는 경우에, 다른 프로세스들이 이용될 수 있다.

다른 방법들 중 박막 프로세스들은 포토 마스크들 및 화학적 에칭을 이용함으로써 초미분 금속(fine metal) 패턴들의 생성을 허여할 수 있다. 통상 약 10 마이크로미터의 패턴 해상도를 갖는 LTCC(low temperature co-fired ceramic) 프로세스들과 비교하면, 박막 프로세스들은 마이크로미터 또는 심지어 서브-마이크로미터 레벨의 해상도들을 달성할 수 있다.

다시 도 8A-C의 단계(S801)에서, 제1 금속층(603)은 기판(601) 상에 성막된다. 기판들의 시작 두께는 프로세스 장비에 따라 0.5mm에서 5mm의 어디든지 가능하다. 바람직하게, 배면(backside) 프로세스 후, 최종(finish) 기판 두께는 100에서 500mm이다. 금속층은 바람직하게 1에서 20㎛ 두께일 수 있다. 금속은, 바람직하게는 스퍼터링 또는 도금에 의해 성막되는 임의의 박막 기술을 이용하여 성막될 수 있다. 단계(S802)에서, 제1 금속층에 패턴이 적용되고, 제1 금속층은 원하는 레이아웃을 형성하기 위해 에칭된다. 다음으로, 단계(S803)에서, 캐패시터 절연체(609)는 기판 및 제1 금속층 상으로 스퍼터링된다. 바람직하게, 절연체 두께는 0.06과 0.3㎛ 사이이다. 단계(S804)에서, 패턴은 절연체 상에 위치되고, 이는 원하는 레이아웃을 달성하기 위해 에칭된다.

다음으로, 단계(S805)에서, 절연체(607)는 기판, 제1 금속층 및 캐패시터 유전체 상으로 스퍼터링된다. 바람직하게, 절연체는 3과 6㎛ 사이의 두께이다. 단계(S806)에서, 절연체(607) 상에 패턴이 위치되고, 절연체는 원하는 레이아웃을 형성하기 위해 에칭된다. 단계(S806)은 절연체를 경화하기 위한 프로세스를 포함하기도 한다. 다음으로, 단계(S807)에서, 제2 금속층(605)은 제1 금속층, 캐패시터 유전체 및 절연체 상에 성막된다. 제2 금속층은 바람직하게 1에서 20㎛ 두께이다. 그 후, 단계(S808)에서, 제2 금속층(605) 상에 패턴이 위치되고, 제2 금속층은 원하는 패턴을 형성하기 위해 에칭된다. 단계(S809)에서, 패시베이션층(613)이 필터에 추가된다. 패시베이션층(613)은 20㎛에서 50㎛의 바람직한 두께로 제2 금속층(605) 및 절연체(607) 상에 적용된다. 마지막으로, 단계(S810)에서, 측벽 종단 들이 필터 패키지에 추가된다.

상술된 두께의 범위는 절대적 요구치들을 아니고, 단지 더 낮은 GHz 범위에서 동작하는 필터들을 제조하기 위한 바람직한 범위를 나타낸다. 다른 어플리케이션들에서의 이용을 위해 더 크거나 또는 더 작은 두께가 이용될 수 있다.

도 9A-C는, 대표적인 대역통과 필터가, 인덕터들이 상부층 상에 있는 상이한 패턴 레이아웃을 갖는 것을 제외하고, 도 8A-C에 있는 것과 동일한 제조 방법을 나타낸다.

도 1 내지 3에 나타낸 레이아웃들은 본 발명에 따른, 대역통과 필터를 생성하는데 이용될 수 있는 금속 영역들의 형상 및 크기에 대한 제한이 없다. 다음의 도면들은 몇몇 가능한 대안들을 나타낸다.

예를 들어, 도 10은 결합 네트워크에서 코일형 인덕터들을 갖는 대역통과 필터의 물리적인 레이아웃의 등각투영도를 나타낸다. 결합 네트워크(140)는 공진기들이 위치된 영역 이외의 영역에 위치되기 때문에, 본 발명은, 필터의 상이한 주파수 응답들을 달성하기 위해, 각각의 영역의 레이아웃을 변경하는데에 보다 많은 유연성을 제공한다. 특히, 인덕터들(L51 및 L52)은, 도 1 내지 3에 나타낸 바와 같이, 직선 인덕터들이라기 보다 코일형 인덕터들로서 구현될 수 있다. 인덕터들(L51 및 L52)에 대해 코일들을 이용함으로써, 이러한 2개의 인덕터들에 대한 인덕턴스가 증가될 수 있다. 주파수 응답의 더 높은 통과대역(예를 들어, 도 5에서의 5GHz 내지 8GHz)에서 대역 외 성능이 향상될 수 있다.

도 1은 LC 공진기들(130)의 인덕터 코일들이 둥글린(rounded) 코너들을 갖는 직사각형인 대역통과 필터 실시예를 나타낸다. 그러나, LC 공진기들(130)의 코일 인덕터들에 대한 상이한 형상들이 이용될 수도 있다. 예를 들어, 도 11은 직사각형의 인덕터 코일들을 갖는 대역통과 필터의 물리적인 레이아웃의 등각투영도를 나타낸다. 이러한 코일들은 둥글린 코너들과는 달리 사각 코너들을 갖는다. 다른 예로서, 도 1 및 도 11에 나타낸 바와 같이, 일반적인 대칭 코일과는 달리, 도 13은 대역통과 필터 헤어핀-형상의 인덕터들의 물리적인 등각투영도를 나타낸다. 삼각, 타원, 원형 또는 다각형을 포함하는 인덕터들의 다른 형상들이 가능할 수도 있다.

또한, 본 발명의 대역통과 필터의 패키지 레이아웃은 도 1에 나타낸 바와 같은 것에 한정되지 않는다. 입력, 출력, 및 접지 단자들은 임의의 방식으로 위치될 수 있다. 일례로서, 도 12는 도 1에 나타낸 바와 같이 단측(shorter side) 상과는 달리, 필터 패키지의 장측(longer side) 상에 입력 및 출력 단자들을 갖는 대역통과 필터의 물리적인 레이아웃의 등각투영도를 나타낸다. 마찬가지로, 접지 단자들은 단측에 플립된다(flipped).

본 발명의 다른 실시예들은 본원에 기재된 명세서 및 실시예들에 대한 고려로부터, 본 기술분야의 통상의 기술자들에게 명백할 것이다. 따라서, 명세서 및 예제들은 예시일 뿐, 본 발명의 실제 범위 및 사상은 다음의 특허청구범위들 및 그들의 법적인 균등물들로 설명된다.

Claims

하나 이상의 금속층들 - 각각의 금속층은 제1 영역 및 제2 영역을 가짐 - ;

2개 이상의 LC 공진기들 - 상기 2개 이상의 LC 공진기들은 상기 하나 이상의 금속층들의 상기 제1 영역 내에 포함됨 - ; 및

상기 2개 이상의 LC 공진기들을 병렬로 접속하기 위한 하나 이상의 결합 네트워크(coupling network)들

을 포함하며,

상기 하나 이상의 결합 네트워크들은 상기 하나 이상의 금속층들의 상기 제2 영역에 포함되는 대역통과 필터.
제1항에 있어서,

2개의 박막 금속층 및 3개의 LC 공진기들을 포함하는 대역통과 필터.
제1항에 있어서,

상기 2개 이상의 LC 공진기들 각각은 캐패시터 및 인덕터를 포함하고, 상기 캐패시터들은 각각의 LC 공진기 내의 그들 각각의 인덕터들의 본래의 감김(natural coiling) 방향으로 위치되는 대역통과 필터.
제1항에 있어서,

상기 2개 이상의 LC 공진기들 각각은 인덕터를 포함하고, 상기 2개 이상의 LC 공진기들의 각각의 인덕터는 동일한 감김 방향을 갖는 대역통과 필터.
제1항에 있어서,

상기 2개 이상의 LC 공진기들 및`상기 하나 이상의 결합 네트워크들은 기판의 한 측(one side) 상에 구성되는 대역통과 필터.
제1항에 있어서,

상기 하나 이상의 결합 네트워크들은 마이크로스트립-라인(microstrip-line) 구조들을 포함하는 대역통과 필터.
제1항에 있어서,

상기 하나 이상의 결합 네트워크들은 코일 인덕터들을 포함하는 대역통과 필터.
제1항에 있어서,

상기 2개 이상의 LC 공진기들 각각은 인덕터를 포함하고, 상기 2개 이상의 LC 공진기들 각각의 인덕터는 둥글린(rounded) 직사각형 코일의 형상인 대역통과 필터.
제1항에 있어서,

상기 2개 이상의 LC 공진기들 각각은 인덕터를 포함하고, 상기 2개 이상의 LC 공진기들의 각각의 인덕터는 직사각형 코일의 형상인 대역통과 필터.
제1항에 있어서,

상기 제1 영역 및 상기 제2 영역은 서로 중첩되지 않는 대역통과 필터.
하나 이상의 금속층들 - 각각의 금속층은 제1 영역 및 제2 영역을 가짐 - ;

2개 이상의 LC 공진기들 - 상기 2개 이상의 LC 공진기들은 상기 하나 이상의 금속층들의 상기 제1 영역 내에 포함됨 - ;

상기 2개 이상의 LC 공진기들을 병렬로 접속하기 위한 하나 이상의 결합 네트워크들 - 상기 하나 이상의 결합 네트워크들은 상기 하나 이상의 금속층들의 상기 제2 영역 내에 포함됨 - ;

입력 단자 및 출력 단자 - 상기 입력 단자 및 상기 출력 단자는 대역통과 필터를 포함하는 패키지의 반대측들 상에 위치됨 - ; 및

제1 및 제2 접지 전극을 포함하는 2개 이상의 접지 전극들

을 포함하며,

상기 제1 및 제2 접지 전극들은 상기 대역통과 필터를 포함하는 상기 패키지의 반대측들 상에 위치되는 대역통과 필터.
제11항에 있어서,

2개 이상의 박막 금속층들 및 3개 이상의 LC 공진기들을 포함하는 대역통과 필터.
제11항에 있어서,

상기 2개 이상의 LC 공진기들 각각은 캐패시터 및 인덕터를 포함하고, 상기 캐패시터들은 각각의 LC 공진기들 내의 그들 각각의 인덕터들의 본래의 감김 방향으로 위치되는 대역통과 필터.
제11항에 있어서,

상기 2개 이상의 LC 공진기들 각각은 인덕터를 포함하고, 상기 2개 이상의 LC 공진기들 각각의 인덕터는 동일한 감김 방향을 갖는 대역통과 필터.
제11항에 있어서,

상기 2개 이상의 LC 공진기들 및 상기 하나 이상의 결합 네트워크들은 기판의 한 측 상에 구성되는 대역통과 필터.
제11항에 있어서,

상기 하나 이상의 결합 네트워크들은 마이크로스트립-라인 구조들을 포함하는 대역통과 필터.
제11항에 있어서,

상기 하나 이상의 결합 네트워크들은 코일 인덕터들을 포함하는 대역통과 필터.
제11항에 있어서,

상기 2개 이상의 LC 공진기들 각각은 인덕터를 포함하고, 상기 2개 이상의 LC 공진기들 각각의 인덕터는 둥글린 직사각형 코일의 형상인 대역통과 필터.
제11항에 있어서,

상기 2개 이상의 LC 공진기들은 인덕터를 포함하고, 상기 2개 이상의 LC 공진기들의 각각의 인덕터는 직사각형 코일의 형상인 대역통과 필터.
제11항에 있어서,

상기 제1 영역 및 상기 제2 영역은 서로 중첩되지 않는 대역통과 필터.
제1 박막 금속층 및 제2 박막 금속층 - 각각의 금속층은 제1 영역 및 제2 영역을 갖고, 상기 제1 영역 및 상기 제2 영역은 중첩되지 않음 - ;

제1, 제2 및 제3 LC 공진기 - 각각의 LC 공진기는 상기 제1 및 제2 박막 금속층들의 상기 제1 영역 내에 포함되고, 각각의 LC 공진기는 동일한 감김 방향을 갖는 인덕터를 포함함 - ;

상기 3개의 공진기들을 병렬로 접속하기 위한 결합 네트워크 - 상기 결합 네트워크는 상기 제1 및 제2 박막 금속층들의 상기 제2 영역 내에 포함됨 - ;

상기 제1 LC 공진기에 접속된 입력 단자 및 상기 제3 LC 공진기에 접속된 출력 단자 - 상기 입력 단자 및 상기 출력 단자는 대역통과 필터를 포함하는 패키지의 반대측들 상에 위치됨 - ; 및

상기 대역 통과 필터를 포함하는 상기 패키지의 반대측들 상에 위치된 제1 및 제2 접지 전극

을 포함하는 대역통과 필터.