KR101588311B1 - GaAs 기판 쿼트리쳐 커플러 및 그 제조방법 - Google Patents

GaAs 기판 쿼트리쳐 커플러 및 그 제조방법 Download PDF

Info

Publication number
KR101588311B1
KR101588311B1 KR1020140076531A KR20140076531A KR101588311B1 KR 101588311 B1 KR101588311 B1 KR 101588311B1 KR 1020140076531 A KR1020140076531 A KR 1020140076531A KR 20140076531 A KR20140076531 A KR 20140076531A KR 101588311 B1 KR101588311 B1 KR 101588311B1
Authority
KR
South Korea
Prior art keywords
line
port
gaas substrate
metal layer
coupler
Prior art date
Application number
KR1020140076531A
Other languages
English (en)
Other versions
KR20160000057A (ko
Inventor
왕종
김남영
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020140076531A priority Critical patent/KR101588311B1/ko
Publication of KR20160000057A publication Critical patent/KR20160000057A/ko
Application granted granted Critical
Publication of KR101588311B1 publication Critical patent/KR101588311B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 일 측면에 따르면, GaAs 기판의 상부 나선형 패턴 중 최외곽 테두리 라인 일측에 형성되는 제1포트 및 제3 포트; 및 상기 나선형 패턴 중 최내곽 테두리 라인 내부 일측에서 상기 제1, 제3 포트로부터 수평으로 대응되는 지점에 형성되는 제2, 제4 포트; 를 포함하며, 상기 나선형 패턴은 상기 제1, 제3 포트로부터 상기 제2, 제4 포트를 연결하는 사각형상의 라인 구조에서 직각 밴드 부분을 120도의 경사면 각도로 꺽어서 전체적으로 팔각 라인 형태의 마이크로 스트립 라인이 최외곽 테두리 라인에서 최내각 테두리라인 까지 다수의 열로 형성되며, 각 마이크로 스트립 라인의 각 열마다 상기 마이크로 스트립선을 엇갈려서 교차시키는 에어 브릿지가 각각 형성되는 것을 특징으로 하는 마이크로 스트립 쿼트리쳐 커플러가 제공된다.

Description

GaAs 기판 쿼트리쳐 커플러 및 그 제조방법{quadrature coupler on GaAs substrate and manufacturing method thereof}
본 발명은 IPD(Integrated passive devices) 공정으로 제작되는 GaAs 기판에 형성된 쿼트리쳐 커플러 기술에 관한 것이다
커플링(Coupling)은 독립된 공간 또는 선로 간에서 전, 자계적으로 교류 신호 에너지가 상호 전달되는 현상을 의미한다. 커플러(Coupler)는 이러한 커플링의 정도를 인위적으로 조절하는 것으로, 선로의 길이와 간격을 임의로 조절하여 한쪽에 원하는 전력이 전달되도록 하는 장치이다.
특히 -3dB 쿼트리쳐 커플러는 두 개의 평행한 전송선과 상기 두 전송선 사이의 두 개 이상의 가지전송선으로 구성되며, 상기 전송선은 상기 가지전송선으로 물리적으로 커플링되어 있다.
두 개의 출력은 각각 반반씩의 power 즉 -3dB 카플러로서 입력전압을 균등하게 나뉜다. 하나의 출력 포트는 다른 출력 포트와 90°상 시프트(shift)를 보여준다.
이러한 -3dB 쿼트리쳐 커플러는 주로 무선 통신시스템의 전력 배분 및 증폭 기능으로 사용된다.
무선 통신시스템 기술의 발달과 기기의 소형화 다른 기기와의 통합 추세로 인하여 신뢰성이 높고 작은 부피의 무선 통신 부품에 대한 필요성이 증대되고 있다.
무선통신부품의 능동 부품들은 대부분 반도체 기술 및 패키지 기술의 발전으로 가격이 저렴하여지고 더욱 소형화되고 있는 추세이다.
또한, 무선 통신 시스템에서 사용되는 커플러 및 방향성 결합기와 같은 수동 소자의 경우 소형화 기술을 적용하여 다른 능동 부품들과 결합되는 one chip으로 적용하는 기술이 연구되고 있다.
최근, 무선 통신시스템은 대량의 데이터 통신을 처리하기 위하여 빠른 속도 및 고성능을 요구한다. 고속 통신으로 4G 네트워크를 나타내는 LTE (long-term evolution) 어플리케이션은 이동통신(무선) 시장에서 지배적이다. LTE 동작 주파수 중에서, 824 MHz 내지 915 MHz의 주파수 범위를 갖는 대역 5 및 8은 LTE 어플리케이션을 위하여 가장 인기 있는 주파수 대역이다.
이러한 주파수 대역에 적합하고 소형이며 작은 손실 특성을 가지는 결합기가 요구된다.
본 발명의 배경기술은 대한민국 공개특허공보 KR 2000-0036223A호(2000.06.26)에 개시되어 있다.
KR 2000-0036223 A
본 발명의 목적은 초소형이며 낮은 손실을 가지는 GaAs 기판 쿼트리쳐 커플러 및 그 제조방법을 제공하는 것이다.
본 발명의 목적은 격리도가 높으며, 경제적으로 제조할 수 있는 초소형 마이크로 스트립 쿼드러쳐 커플러를 제공하는 것이다.
본 발명의 일 측면에 따르면, GaAs 기판의 상부 나선형 패턴 중 최외곽 테두리 라인 일측에 형성되는 제1포트 및 제3 포트; 및 상기 나선형 패턴 중 최내곽 테두리 라인 내부 일측에서 상기 제1, 제3 포트로부터 수평으로 대응되는 지점에 형성되는 제2, 제4 포트; 를 포함하며, 상기 나선형 패턴은 상기 제1, 제3 포트로부터 상기 제2, 제4 포트를 연결하는 사각형상 구조에서 직각 밴드 부분을 120도의 경사면 각도로 꺽어서 전체적으로 팔각 형상 나선 라인이 최 외곽 테두리 라인에서 최 내각 테두리라인 까지 다수의 열로 형성되며, 각 팔각 형상 나선 라인의 각 열마다 라인을 엇갈려서 교차시키는 에어 브릿지가 각각 형성되는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러가 제공된다.
또한, 상기 팔각 형상 라인은 상기 최외곽 테두리 라인 및 최내각 테두리라인을 포함하여 5 열로 형성되며, 상기 라인의 선폭은 15㎛이고, 각 열 간의 간격은 15㎛인 것을 특징으로 한다.
또한, 상기 제1 포트에 접속된 제1 나선 라인선은, 상기 최외곽 라인을 1/2바퀴 돌아서 제1 에어 브릿지에서 교차되면서 제2 내부라인으로 연결되며, 상기 제2 내부라인을 1/4 바퀴 돌아서 제2 에어 브릿지에서 교차되면서 제3 내부라인으로 연결되고, 상기 제3 내부라인을 1/2 바퀴를 돌아서 제3 에어 브릿지에서 교차되면서 제4 내부라인으로 연결되며, 상기 제4 내부라인을 3/4 바퀴 돌아서 제4 에어 브릿지에서 교차되면서, 제5 내부라인으로 연결되며 상기 제5내부라인을 1/2 바퀴를 돌아서 상기 제2 포트에 접속되는 것을 특징으로 한다.
또한, 상기 제3 포트에 접속된 제2 나선 라인선은 제1포트에 접속된 제1 마이크로 스트립선과 반대측의 최외곽 라인을 1/2바퀴 돌아서 제1 에어 브릿지에서 교차되면서 제2 내부라인으로 연결되며, 상기 제2 내부라인을 3/4 바퀴를 돌아서 제2 에어 브릿지에서 교차되면서 제3 내부라인으로 연결되고, 상기 제3 내부라인을 1/2 바퀴를 돌아서 제3 에어 브릿지에서 교차되면서 제4 내부라인으로 연결되며, 상기 제4 내부라인을 1/4 바퀴 돌아서 제4 에어 브릿지에서 교차되면서, 제5 내부라인으로 연결되고 상기 제5 내부라인을 1/2 바퀴를 돌아서 상기 제4 포트에 접속되는 것을 특징으로 한다.
또한, 상기 에어 브릿지에서 크로스 섹션의 에어 공간은 1.78㎛로 형성되는 것을 특징으로 한다.
또한, 상기 GaAs 기판 쿼트리쳐 커플러의 인덕턴스는(L1)은 5.85 [nH]이고, 커패시턴스(C1)는 2.14[pF]의 값을 가지는 것을 특징으로 한다.
또한, 상기 GaAs 기판 쿼트리쳐 커플러는 평면 크기가 840 ×730㎛ 이하로 형성되는 것을 특징으로 한다.
또한, 상기 GaAs 기판 쿼트리쳐 커플러는 869 MHz에서 -3.40 ~ 3.45 dB의 삽입 손실 및 -3.43 dB의 커플링을 갖는 것을 특징으로 한다.
또한, 상기 GaAs 기판 쿼트리쳐 커플러는 869 MHz에서 -22 ~ 23.45dB의 격리도를 갖는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따르면, (a) GaAs 기판 위에 유전체로 사용될 Si3N4,을 0.2㎛ 두께로 증착하여 마스킹하는 제1유전체 증착 단계; (b) 상기 (a)단계 후에 NiCr 금속층이 선로 저항값을 정의하기 위해 금속층이 개방되는 지정된 구간에 형성되는 레지스트층 형성단계; (c) 상기 (b)단계 후에 씨드 금속층을 증착하여 나선형 패턴을 마스킹하는 단계; (d) 상기 (c)단계 후에 Cu-Au 하부 금속층을 증착하는 단계; (e) 상기 (d)단계 후에 커패시터의 유전층을 형성하기 위해 Si3N4가 0.2㎛ 두께로 증착되는 제2유전체층 증착 단계; (f) 상기 (e)단계 후에 에어 브릿지 패터닝 형성단계; (g) 상기 (f)단계 후에 Cu-Au 상부 금속층을 증착하는 단계; 및 (h) 상기 (g) 단계 후에 실리콘 질화막에 의한 최종 패시베이션 공정 단계; 를 포함하며, 상기 나선형 패턴은 전체적으로 사각 형태에서 각 직각 밴드 부분을 120도의 경사면 각도로 꺽어서 전체적으로 팔각 형상 라인으로 형성되며 그 내부에 일정 간격을 가진 다단의 패턴으로 형성되는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러 제조방법이 제공된다.
또한, 상기 하부 금속층은 5㎛의 두께를 가지며, 전체두께 중 Cu : Au를 90 ~ 80% : 10 ~ 20%의 비율로 형성되는 것을 특징으로 한다.
또한, 상기 상부 금속층은 5㎛의 두께를 가지며, 전체두께 중 Cu : Au를 50 ~ 70 : 30 ~ 50%의 비율로 형성되는 것을 특징으로 한다.
본 발명의 일 실시 예에 따르면, 고집적화를 제공하는 IPD process를 이용하여 소형 쿼트리쳐 커플러를 제공함으로써 다른 능동 부품과의 집적화를 용이하게 할 수 있다.
본 발명의 일 실시 예에 따른 쿼드러쳐 커플러는 종래에 비하여 격리도(isolation)가 높은 결합기를 구현할 수 있다.
본 발명의 일 실시 예에 따른 쿼드러쳐 커플러는 종래에 비하여 매우 초소형이며, 낮으며, 종래의 기술에 비하여 작은 손실을 가진다.
본 발명의 일 실시 예에 따르면, 불연속에 의한 방사 및 표면파에 의한 손실을 최소화하는 결합기를 구현할 수 있다.
본 발명의 일 실시 예에 따른 에어 브릿지 패턴에서 얽혀서 교차되는 상호 인덕터의 변환 효과는 소형의 크기 및 쿼드러쳐 커플러의 인덕터의 높은 Q 인자를 제공할 수 있다.
본 발명의 일 실시 예에 쿼드러쳐 커플러는 LTE 대역 5 및 8의 LTE 어플리케이션용으로 적용될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 GaAs 기판상에 IPD 공정으로 구현되는 초소형 쿼트리쳐 커플러의 횡단면도를 도시한 것이다.
도 2는 본 발명의 일 실시 예에 따른 GaAs 기판 쿼트리쳐 커플러의 공정 순서도이다.
도 3은 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러의 레이아웃을 도시한 것이다.
도 4는 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러의 마이크로사진을 도시한 것이다.
도 5는 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러의 주파수에 대한 인덕터의 품질계수 및 결합계수를 도시한 것이다.
도 6은 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러의 주파수에 대한 S-파라미터 측정 결과에 대한 그래프이다.
본 발명에 따른 GaAs 기판 쿼트리쳐 커플러 실시 예들을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시 예에 따른 GaAs 기판상에 IPD 공정으로 구현되는 초소형 쿼트리쳐 커플러의 횡단면도를 도시한 것이다.
본 발명의 일 실시 예에 따른 GaAs 기판 쿼트리쳐 커플러는 GaAs 기판상에 형성된다.
GaAs 기판의 경우 고주파수 범위에서 RF특성이 우수하며, 낮은 유전체 손실로 인하여 라인 같은 전송선로의 구형에 적합하며, High Q를 얻을 수 있으나, Si기판의 경우는 고주파수에서 RF누설로 High Q의 구현이 곤란할 수 있다.
또한, 본 발명의 일 실시 예에 따르면, IPD(Integrated passive devices) 공정을 이용한 MMIC(Monolithic Microwave Integrated Circuits)집중 소자형 소형 쿼트리쳐 커플러가 구현된다.
MMIC(Monolithic Microwave Integrated Circuit)는 화합물 반도체의 응용 부품으로서 이동통신기기 시장에 급격히 확대되면서, 고주파 특성이 우수하고, 신호크기에 따른 특성변화가 적으며, RF단의 여러 소자들을 단일 칩으로 집적 가능하게 한 정보통신용 부품이다.
MMIC는 반도체 기판상에 능동소자와 수동소자는 물론이고 단위 소자에 연결도 일괄 공정으로 동시 제작이 가능하므로, 종래의 부품에 비해 크기가 작으면서 신뢰성 또한 높고 특성도 좋다. 또한, MMIC는 개별 부품에 대한 패키지가 별도로 필요치 않으므로 제조 코스트도 낮출 수 있다.
본 발명의 일 실시 예에서는 MMIC에서는 능동소자의 기판으로 사용되는 반도체를 수동소자의 제작에도 그대로 이용하여 별도의 연결수단 없이 한 기판 위에 마이크로파 회로 동작에 필요한 모든 RF소자를 구현할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 GaAs 기판 쿼트리쳐 커플러의 공정 순서도이다.
도 2를 참조하면, 먼저 201단계에서 기판으로 사용되는 GaAs 기판(17)이 준비된다.
본 발명의 일 실시 에에 따르면, GaAs 기판(17)은 ground 기능을 수행하며 그 바로 위에 일정두께의 유전체 기판을 올린 후 유전체 위에 회로 구조를 구현하게 된다. 이를 통해 신호선과 ground간의 거리와 매질특성이 균일하게 배치되고, 선로와 ground 사이에 전자파 field 에너지에 신호를 보존하며 전송하게 된다.
극소형 쿼트리쳐 커플러를 구현하는데 필요한 파라미터 중 고려되어야 할 파라미터는 높이(h)와 비유전율 및 유전체손실이 작아야 한다.
본 발명의 일 실시 예에 따른 GaAs 기판은 유전율은 12.9, 유전체 손실(tanσ)은 0.0005의 특성을 가진다.
본 발명의 일 실시 예에 따른 GaAs 기판(17)의 두께는 200㎛이다.
다음은 202단계에서 GaAs 기판(17) 위에 유전체로 사용될 Si3N4 , SiO2 등을 PECVD (Plasma Enhanced Chemical Vapor Deposition)등의 방법을 이용하여 0.2㎛ 두께로 증착한다.
본 발명의 일 실시 예에서 제1유전체층은 금속층이 기판과 점착력을 좋게 하기 위한 목적이 포함되며 Si3N4가 제1유전체층으로 증착된다.
제1유전체층으로 증착된 후, 203단계에서 레지스터층을 증착단계가 수행된다.
레지스터층은 NiCr 금속층이 선로 저항값을 정의하기 위해 금속층이 개방되는 지정된 구간에 형성된다
다음,에어-브릿지 후속-포토 공정(air-bridge post-photo process)에 의해 씨드 금속층이 증착되는 단계(204)가 수행된다.
그리고 GaAs 기판(17)의 씨드 금속층은 하부 금속층 구조인 나선형 패턴을 정의하기 위하여 마스킹된다.
도 3을 참조하면, 상기 나선형 패턴은 전체적으로 사각 형태에서 각 직각 밴드 부분을 120도의 경사면 각도로 꺽어서 전체적으로 팔각 형상의 라인으로 형성되며 그 내부에 일정 간격을 가진 다단의 패턴으로 형성된다.
다음, 금속-절연체-금속 (MIM) 커패시터를 위한 하부 금속층(M1)을 증착하는 단계(205)가 수행된다. 205단계에서는 나선형 인덕터를 위한 금속 직선 비라인(beeline)및 링(ring) 패턴을 형성하기 위한 Cu/Au 도금 코팅 또는 증착 단계(205)가 수행된다.
하부 금속층(M1)은 균질한 파리미터를 위하여 표면 거칠기를 균등하게 하기 위하여 Au를 첨가한다. 본 발명의 일 실시 예에 따른 하부 금속층(M1)은 전체두께 중 Cu : Au를 90 ~ 80% : 10 ~ 20%의 비율로 형성된다.
Au가 20% 비율보다 크게 되면 가격 면에서 비경제적이며, Au가 10%보다 적게 되면, 표면 거칠기가 불균등하여 파라미터의 신뢰도가 떨어질 수 있다.
본 발명의 바람직한 실시 예에서는,하부 금속층(M1)은 4.5㎛의 Cu 및 0.5㎛의 Au를 포함하여 형성된다.
다음은 제2 유전체층(14)을 형성하는 단계(206)가 수행된다.
제2 유전체층(14)은 커패시터의 유전층을 형성하기 위하여 Si3N4가 0.2㎛ 두께로 증착되며, 커패시터를 위한 유전체를 정의하기 위하여 마스킹된다
다음은 에어 브릿지 패터닝 단계(207)가 수행된다.
에어 브릿지 패터닝 단계(207)는 Cu/Au 상부 금속 도금 코팅 공정 전에 수행되며, 에어-브릿지 패턴은 상부 금속 및 에어 브릿지가 나선형 인덕터를 위한 금속 비라인(beeline) 주위로 끊어진 코일 경로에 형성된 에어-브릿지 상호접속을 갖는 커패시터를 위해 형성된다.
다음은 상부 금속층(11, M2) 도금 코팅 또는 증착 단계(208)가 수행된다.
상부 금속층(M2)은 가격 면에서는 구리로 모두 사용하는 것이 유리하나, 구리의 경우, 표면산화 및 높은 확산성을 가지기 때문에 열처리 과정에서 구리 실리사이드가 형성되는 등 소자의 신뢰성 및 성능을 감소시킬 수 있기 때문에 상부 금속층의 경우 전체 두께의 30 ~ 50% 정도를 Au로 형성하게 된다.
본 발명의 일 실시 예에 따른 상부 금속층(11, M2)은, Cu : Au를 50 ~ 70 : 50~30 비율로 형성된다.
Au가 50% 비율보다 크게 되면 가격 면에서 비경제적이며, Au가 30%보다 적게 되면, 확산성 방지를 위하여 확산방지막의 두께를 더 두껍게 하여야 하기 때문에 전체적으로 사이즈가 커지게 된다. 또한, 표면 거칠기가 불균등하여 파라미터의 신뢰도가 떨어질 수 있다.
본 발명의 바람직한 실시 예에서는 상부 금속층(11, M2)은 3㎛의 Cu 및 2㎛의 Au를 포함하여 형성된다.
다음은 최종 패시베이션(passivation) 공정 단계(209)가 수행된다.
최종 패시베이션(passivation) 공정 단계(209)에서는 유해한 환경을 차단하고 특성의 안정화를 꾀하는 확산 방지막의 역할을 하는 실리콘 질화막(SiN Layer)에 의해 상부 금속층 및 노출 부위가 캐핑될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러의 레이아웃을 도시한 것이다.
도 3(a)는 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러의 등가 회로 성분을 도시한 것이다.
도 3(a)를 참조하면, 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러의 두 개의 출력에는 각각 반반씩의 power, 즉 -3dB couple로서 입력 전력을 군등하게 배분하는 기능을 하며, 두 개의 균등한 출력 신호는 90도의 위상차를 가지며 50옴의 종단 임피던스를 가진다.
본 발명의 일 실시 예에 따르면, GaAs 기판 쿼드러쳐 커플러의 일측 선로 인덕터(L1)는 5.85 [nH]이고, 입, 출력 포트의 커패시턴스(C1)는 2.14[pF]의 값을 가지는 것을 특징으로 한다.
도 3(b)는 본 발명의 일 실시 예에 따른 GaAs 기판 쿼트리쳐 커플러의 단면 형상이며, 도 4는 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러의 마이크로 사진을 나타낸다.
도 3(b)를 참조하면, 본 발명의 일 실시 예에 따른 GaAs 기판 쿼트리쳐 커플러의 나선형 패턴은 전체적으로 사각 형태에서 각 직각 밴드 부분을 120도의 경사면 각도로 꺽어서 전체적으로 팔각 형상의 나선 라인으로 형성되며 그 내부에 일정 간격을 가진 다단의 나선 라인으로 형성된다.
커플러의 나선 라인을 사각 형태로 형성하면, 직각 밴드에서 일어나는 불연속 효과가 발생될 수 있다. 이러한 불연속 효과들은 표면파나 복사파를 만들 뿐 아니라 특성 임피던스 부정합을 일으키는 원인이 될 수 있다.
본 발명의 일 실시 예에서는 사각 형태의 면적을 최대한 활용하고 코너의 부드러운 처리를 위하여 사각형상의 라인 구조에서 직각 밴드 부분을 120도의 경사면 각도로 꺽어서 전체적으로 팔각 형상 라인으로 형성함으로써, 불연속에 의한 방사 및 표면파에 의한 손실을 최소화하는 구조를 채택한다.
본 발명의 일 실시 예에 따른 GaAs 기판 쿼트리쳐 커플러는 크기가 840 ×730㎛ 이하인 초소형 결합기를 구현할 수 있다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 GaAs 기판 쿼트리쳐 커플러는 크기가 838㎛ ×726㎛의 면적으로 형성될 수 있다.
도 4를 참조하면, GaAs 기판 쿼트리쳐 커플러를 구현하기 위한 상부 금속의 두께는 5㎛이고 에어 브릿지에서 크로스 섹션의 에어 공간은 1.78㎛로 형성된다.
본 발명의 일 실시 예에 따르면, GaAs 기판(17)의 상부 최외곽 테두리 라인 일측에 제1, 제3 포트(P1(61), P3(63)가 형성되고 최내곽 테두리 라인의 내부에서 상기 제1, 제3 포트(P1(61), P3(63)로부터 수평으로 대응되는 지점에 제2, 제4 포트(P2(62), P4(64))가 형성된다.
본 발명의 일 실시 예에 따르면, 상기 제1, 제3 포트(P1(61), P3(63))로부터 상기 제2, 제4 포트(P2(62), P4(64))를 연결하는 사각형상의 라인 구조에서 직각 밴드 부분을 120도의 경사면 각도로 꺽어서 전체적으로 팔각 형상 라인이 다수의 열로 형성된다.
그리고 각 라인 열마다 나선 라인을 엇갈려서 교차시키는 에어 브릿지가 각각 형성된다.
본 발명의 일 실시 예에 따르면, 상기 팔각 라인 형태의 라인은 상기 최외곽 테두리 라인 및 최내각 테두리 라인을 포함하여 5열로 형성되며, 상기 라인의 선폭은 15㎛이고, 각 열 간의 간격은 15㎛이다.
상기 제1포트(P1)는 신호 전송용 입력단으로 사용되면 제2, 제3 포트로 신호가 전송된다. 그리고 제4포트(P4)는 격리포트(isolated port)로 사용된다.
도 3(b) 및 도 5를 참조하면, 제1 포트(P1)에 접속된 제1 나선 라인선(21)은, 최외곽 테두리 라인을 반바퀴 돌아서 제1 에어 브릿지(31)에서 교차되면서 제2 내부라인으로 연결되며, 제2 내부라인을 1/4 바퀴를 돌아서 제2 에어 브릿지(32)에서 교차되면서 제3 내부라인으로 연결되고, 제3 내부라인을 1/2 바퀴를 돌아서 제3 에어 브릿지(33)에서 교차되면서 제4 내부라인으로 연결되며, 제4 내부라인을 3/4 바퀴 돌아서 제4 에어 브릿지(34)에서 교차되면서, 제5 내부라인으로 연결되며 제5 내부라인을 1/2 바퀴를 돌아서 제2 포트(P2)에 접속된다.
또한, 제3포트에 접속된 제2 나선 라인선(22)은 상기 제1 나선 라인선(21)과 반대측의 최외곽 테두리 라인을 1/2바퀴 돌아서 제1 에어 브릿지(31)에서 교차되면서 제2 내부라인으로 연결되며, 제2 내부라인을 3/4 바퀴를 돌아서 제2 에어 브릿지(32)에서 교차되면서 제3 내부라인으로 연결되고, 제3 내부라인을 1/2 바퀴를 돌아서 제3 에어 브릿지(33)에서 교차되면서 제4 내부라인으로 연결되며, 제4 내부라인을 1/4 바퀴 돌아서 제4 에어 브릿지(34)에서 교차되면서, 제5 내부라인으로 연결되어 제5 내부 라인을 1/2 바퀴를 돌아서 제4포트(P4)에 접속된다.
제1, 2 선폭은 15㎛이고, 최외곽 라인 및 제2~ 5 내부 라인 간격은 15㎛이다.
초소형 쿼트리쳐 커플러에서 선로의 폭은 곧바로 Impedance를 의미한다. 폭이 넓을수록 임피던스는 작고, 좁을수록 임피던스는 높다. 그리고 길이는 파장에 비례한 값으로 설계된다.
인덕터를 위한 높은 품질 계수를 얻기 위하여 두 유도성 금속 라인은 15㎛의 넓이이고 상기 나선 라인은 상호 인덕턴스를 증가시키기 위하여 매 라인 열마다 에어 브릿지에 의해 서로 얽히도록 교차된다.
상기 두 유도성 금속 라인의 간격은 유효한 결합 계수를 얻기 위한 최소 간격으로 15㎛로 채택된다.
본 발명의 일 실시 예에 따르면, 결합 패드를 포함하는 상기 초소형 GaAs 기판 쿼트리쳐 커플러는 0.726 mm x 0.838 mm의 크기를 가지며, 50-옴 임피던스 종단을 갖는 FR-4 인쇄 회로 기판(PCB) 상에 어셈블리 된다.
도 5는 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러의 주파수에 대한 인덕터의 품질계수 및 결합계수를 도시한 것이다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러는 869 MHz에서 0.717의 결합 계수 및 19.2의 품질계수를 나타낸다.
도 6은 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러의 주파수에 대한 S-파라미터 측정 결과를 나타낸다.
도 6을 참조하면, LTE 대역 5 및 8의 중심 주파수인 869 MHz에서 본 발명의 일 실시 예에 따른 쿼드러쳐 커플러는 -3.45 dB의 삽입 손실(S21 ) 및 -3.43 dB의 커플링(S41)을 갖는다. 그리고 반사 계수(S11)및 격리도(S31)는 -22 ~ 23.45dB이다.
도 7은 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러의 동작 주파수 내의 쿼드러쳐 위상차를 도시한 것이다.
도 7을 참조하면, 본 발명의 일 실시 예에 따른 쿼드러쳐 커플러는 동작 주파수 범위에 걸쳐 0.7 도 미만의 위상 오차를 갖는다.
본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러는 매우 초소형의 크기이고, 종래의 기술에 비하여 작은 손실을 나타낸다.
또한, 본 발명의 일 실시 예에 따른 에어 브릿지 패턴에서 얽혀서 교차되는 상호 인덕터의 변환 효과는 소형의 크기 및 GaAs 기판 쿼드러쳐 커플러의 인덕터의 높은 Q 인자를 제공할 수 있다.
본 발명의 일 실시 예에 쿼드러쳐 커플러는 LTE 대역 5 및 8의 LTE 어플리케이션용에 효율적으로 적용될 수 있으며, LTE 대역 5 및 8의 동작 주파수 범위에 걸쳐 1도의 위상 오차를 유지하면서 0.45 dB 미만의 삽입 손실을 갖는다.
LTE 어플리케이션을 위한 얽힌 상호 인덕터를 사용하는 GaAs 기판 쿼드러쳐 커플러는 GaAs 기판상에 IPD(integrated passive device, 집적수동소자) 공정을 이용하여 제조된다. 본 발명의 일 실시 예에 따른 쿼드러쳐 커플러의 동작 주파수는 5 및 8의 LTE 어플리케이션 대역 주파수 범위인 824 MHz 내지 915 MHz이다.
본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러는 869 MHz의 중심 주파수에서 -3.40 ~ -3.45 dB의 삽입 손실(insertion loss, S21) 및 -3.43 dB의 커플링(S41)를 갖는다. 반사 계수(S11)및 격리도 (S31)는 각각 -24.32 dB 및 -23.45 dB로 측정된다.
따라서, 본 발명의 일 실시 예에 따른 쿼드러쳐 커플러는 종래 기술에 비하여 격리도(isolation)가 높은 결합기를 구현할 수 있다.
또한, 본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러는 주파수 범위에 걸쳐 0.65 도의 위상 오차(phase error)를 갖는다. 이러한 GaAs 기판 쿼드러쳐 커플러는 소형의 쿼드러쳐 - 3dB 분배기/합성기(divider/combiner) 및 평형 전력 증폭기(balanced power amplifier)에서 사용될 수 있다.
본 발명의 일 실시 예에 따른 IPD (Integrated passive devices)공정은 다른 수동소자의 부품 공정과 비교하여 저비용 및 우수한 성능으로 인해 대량 생산의 이점을 제공할 수 있다.
본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러는 전력 분배, 전력 결합, 임피던스 정합 또는 이들의 결합과 같은 복수의 기능용으로 이용될 수 있다.
본 발명의 일 실시 예에 따른 GaAs 기판 쿼드러쳐 커플러는 에어 브릿지 rbn성을 채택함으로써, 평형 전력 증폭기를 구현하는 데 필요한 공간을 감소시킬 수 있다.
15: NiCr 금속층
14, 16: 유전체층
17: GaAs 기판
19: 패시베이션층
21, 21: 나선 라인선
31~ 34: 에어브릿지
P1 ~ P2: 제1포트 ~ 제4포트
M1: 하부 금속층
M2: 상부 금속층

Claims (12)

  1. (a) GaAs 기판 위에 유전체로 사용될 Si3N4 ,을 0.2㎛ 두께로 증착하여 마스킹하는 제1 유전체층 증착 단계;
    (b) 상기 (a)단계 후에 NiCr 금속층이 선로 저항값을 정의하기 위해 금속층이 개방되어 지정된 구간에 형성되는 레지스트층 형성단계;
    (c) 상기 (b)단계 후에 씨드 금속층을 증착하여 나선형 패턴을 마스킹하는 단계;
    (d) 상기 (c)단계 후에 Cu-Au로 형성된 하부 금속층을 증착하는 단계;
    (e) 상기 (d)단계 후에 커패시터의 유전체를 형성하기 위해 Si3N4가 0.2㎛ 두께로 증착되는 제2 유전체층 증착 단계;
    (f) 상기 (e)단계 후에 에어 브릿지 패터닝 형성단계;
    (g) 상기 (f)단계 후에 Cu-Au로 형성된 상부 금속층을 증착하는 단계; 및
    (h) 상기 (g) 단계 후에 실리콘 질화막에 의한 최종 패시베이션 공정 단계; 를 포함하며,
    상기 나선형 패턴은 사각 형태에서 각 직각 밴드 부분을 120도의 경사면 각도로 꺽여져서 전체적으로 팔각 형상 라인으로 형성되며 그 내부에 일정 간격을 가진 다단의 패턴으로 형성되는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러 제조방법
  2. 제1항에 있어서,
    상기 하부 금속층은 5㎛의 두께를 가지며, 전체 두께 중 Cu : Au를 90 ~ 80% : 10 ~ 20%의 비율로 형성되는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러 제조방법
  3. 제1항에 있어서,
    상기 상부 금속층은 5㎛의 두께를 가지며, 전체 두께 중 Cu : Au를 50 ~ 70 : 30 ~ 50%의 비율로 형성되는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러 제조방법
  4. 삭제
  5. GaAs 기판에 형성된 나선형 패턴 중 최외곽 테두리 라인 일측에 형성되는 제1포트 및 제3 포트; 및 상기 나선형 패턴 중 최내곽 테두리 라인 내부 일측에서 상기 제1, 제3 포트로부터 수평으로 대응되는 지점에 형성되는 제2포트 및 제4 포트; 를 포함하며,
    상기 나선형 패턴은 상기 제1, 제3 포트로부터 상기 제2, 제4 포트를 연결하는 사각형상 구조에서 직각 밴드 부분을 120도의 경사면 각도로 꺽여져서, 전체적으로 팔각 형상 나선 라인이 상기 최외곽 테두리 라인에서 최내각 테두리 라인까지 다수의 열로 형성되며, 각 팔각 형상 나선 라인의 각열마다 라인을 엇갈려서 교차시키는 에어브릿지가 각각 형성되며,
    상기 팔각 형상 라인은 상기 최외곽 테두리 라인 및 최내각 테두리 라인을 포함하여 5열로 형성되되,
    상기 나선형 패턴은
    상기 GaAs 기판 위에 Si3N4,을 0.2㎛ 두께로 증착되는 제1 유전체층; 상기 제1 유전체층 상에 금속층이 개방되는 구간에 형성되는 레지스트층; 상기 나선형 패턴을 마스킹하여 증착된 씨드금속층; 상기 씨드금속층 상에 5㎛의 두께를 가지며, 전체 두께 중 Cu : Au를 90 ~ 80% : 10 ~ 20%의 비율로 증착된 하부금속층; 상기 하부금속층 상에 형성되며 Si3N4,가 0.2㎛ 두께로 증착되는 제2 유전체층; 상기 하부금속층 및 상기 제2 유전체층 상부에 Cu-Au로 형성된 상부 금속층; 을 포함하여 형성되는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러
  6. 제5항에 있어서
    상기 제1 포트에 접속된 제1 나선 라인선은, 상기 최외곽 라인을 1/2바퀴 돌아서 제1 에어브릿지에서 교차되면서 제2 내부라인으로 연결되며, 상기 제2 내부라인을 1/4 바퀴 돌아서 제2 에어브릿지에서 교차되면서 제3 내부라인으로 연결되고, 상기 제3 내부라인을 1/2 바퀴를 돌아서 제3 에어브릿지에서 교차되면서 제4 내부라인으로 연결되며, 상기 제4 내부라인을 3/4 바퀴 돌아서 제4 에어브릿지에서 교차되면서, 제5 내부라인으로 연결되며 상기 제5내부라인을 1/2 바퀴를 돌아서 상기 제2 포트에 접속되는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러
  7. 제5항에 있어서,
    상기 제3 포트에 접속된 제2 나선 라인선은 제1포트에 접속된 제1 마이크로 스트립선과 반대측의 최외곽 라인을 1/2바퀴 돌아서 제1 에어브릿지에서 교차되면서 제2 내부라인으로 연결되며, 상기 제2 내부라인을 3/4 바퀴를 돌아서 제2 에어브릿지에서 교차되면서 제3 내부라인으로 연결되고, 상기 제3 내부라인을 1/2 바퀴를 돌아서 제3 에어브릿지에서 교차되면서 제4 내부라인으로 연결되며, 상기 제4 내부라인을 1/4 바퀴 돌아서 제4 에어브릿지에서 교차되면서, 제5 내부라인으로 연결되고 상기 제5 내부라인을 1/2 바퀴를 돌아서 상기 제4 포트에 접속되는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러
  8. 제5항에 있어서,
    상기 에어브릿지에서 크로스 섹션의 에어 공간은 1.78㎛로 형성되는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러
  9. 제5항에 있어서,
    상기 GaAs 기판 쿼드러쳐 커플러의 일측 선로 인덕터(L1)는 5.85 [nH]이고, 입, 출력 포트의 커패시턴스(C1)는 2.14[pF]의 값을 가지는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러
  10. 제5항에 있어서,
    상기 GaAs 기판 쿼트리쳐 커플러는 평면 크기가 840 × 730㎛ 이하로 형성되는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러
  11. 제5항에 있어서,
    상기 GaAs 기판 쿼트리쳐 커플러는 869 MHz에서 -3.40 ~ 3.45 dB의 삽입 손실 및 -3.43 dB의 커플링을 갖는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러
  12. 제5항에 있어서,
    상기 GaAs 기판 쿼트리쳐 커플러는 869 MHz에서 -22 ~ 23.45dB의 격리도를 갖는 것을 특징으로 하는 GaAs 기판 쿼트리쳐 커플러
KR1020140076531A 2014-06-23 2014-06-23 GaAs 기판 쿼트리쳐 커플러 및 그 제조방법 KR101588311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140076531A KR101588311B1 (ko) 2014-06-23 2014-06-23 GaAs 기판 쿼트리쳐 커플러 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140076531A KR101588311B1 (ko) 2014-06-23 2014-06-23 GaAs 기판 쿼트리쳐 커플러 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160000057A KR20160000057A (ko) 2016-01-04
KR101588311B1 true KR101588311B1 (ko) 2016-01-26

Family

ID=55164033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140076531A KR101588311B1 (ko) 2014-06-23 2014-06-23 GaAs 기판 쿼트리쳐 커플러 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101588311B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102016460B1 (ko) * 2018-02-23 2019-08-30 광운대학교 산학협력단 물-에탄올 용액의 나선형 수동 마이크로공진기 센서
RU2717386C1 (ru) * 2019-05-27 2020-03-23 Акционерное общество "Микроволновые системы" Спиральный сверхширокополосный микрополосковый квадратурный направленный ответвитель
KR102237899B1 (ko) * 2019-12-27 2021-04-07 광운대학교 산학협력단 ＧａＡｓ 기판 상에서 얽힌 인덕터들 및 수지상 커패시터를 구비하는 소형 대역통과 필터
CN113964471B (zh) * 2021-10-29 2023-04-11 杭州泛利科技有限公司 一种基于ipd技术的低插损高平衡度高定向性耦合器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220737A1 (en) 2005-04-05 2006-10-05 International Business Machines Corporation High q monolithic inductors for use in differential circuits
US20090189712A1 (en) 2008-01-29 2009-07-30 Xin Jiang Spiral Coupler

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745017A (en) 1995-01-03 1998-04-28 Rf Prime Corporation Thick film construct for quadrature translation of RF signals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220737A1 (en) 2005-04-05 2006-10-05 International Business Machines Corporation High q monolithic inductors for use in differential circuits
US20090189712A1 (en) 2008-01-29 2009-07-30 Xin Jiang Spiral Coupler

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Cong Wang외 1인, "High Performance WLAN Ballun Using Integrated Passive Technology on Si-GaAs Substrate", Microwave and Optical Technology Letters, Vol-54, No-5, 2012년 5월, 페이지 1301-1305.*
Robert C. Frye외 2인, "A 2-GHz Quadrature Hybrid Implemented in CMOS Yechnology", IEEE Journal of Solid-State Circuits, Vol-38, No-3, 2003년3월, 페이지 550~555.*

Also Published As

Publication number Publication date
KR20160000057A (ko) 2016-01-04

Similar Documents

Publication Publication Date Title
US7667557B2 (en) Thin-film bandpass filter using inductor-capacitor resonators
US8823466B2 (en) Miniaturized wide-band baluns for RF applications
US7305223B2 (en) Radio frequency circuit with integrated on-chip radio frequency signal coupler
US9276056B2 (en) Baluns for RF signal conversion and impedance matching
US7321284B2 (en) Miniature thin-film bandpass filter
KR101079015B1 (ko) 합성 우좌향 전송선로를 이용한 이중대역 고주파 증폭기
US7869784B2 (en) Radio frequency circuit with integrated on-chip radio frequency inductive signal coupler
WO2015151786A1 (ja) 可変容量デバイスおよびその製造方法
JP6280985B2 (ja) セルラー用途向けの小型無線方向性結合器
KR101588311B1 (ko) GaAs 기판 쿼트리쳐 커플러 및 그 제조방법
CN101771038A (zh) 集成电路结构
KR101373010B1 (ko) 멀티레이어 ｃｐｗ 필터유니트 및 그 제조방법
WO2009153956A1 (ja) バランを有する半導体装置
US20090273413A1 (en) Power divider integrated circuit
US20030001710A1 (en) Multi-layer radio frequency chip balun
CN107710605B (zh) 互感耦合滤波器及无线保真WiFi模组
US9350316B1 (en) Wideband baluns and methods of their manufacture
KR100609434B1 (ko) 트랜스버살 필터
KR101515854B1 (ko) 광대역 커플러
US9160052B2 (en) Lange coupler and fabrication method
KR100517946B1 (ko) 밸룬 구조
JPH11243306A (ja) 高周波モジュールおよびそれを用いた通信装置
JP2004336138A (ja) 整合回路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 5