JP2006020063A - バランフィルタ - Google Patents

Abstract

【課題】小型で良好な特性のバランフィルタを提供する。
【解決手段】不平衡側端子ＴＰ1に接続される回路とインピーダンス整合するようにインダクタンスが設定されるインダクタＬ1と、不平衡側伝送線路ＰＲublや平衡側伝送線路ＰＲbl-a，ＰＲbl-bの線路長を短くするために設けられた波長短縮用コンデンサＣ1を利用して低域フィルタ１０１を構成して、端子ＴＰ1と線路ＰＲubl間に設ける。インダクタは、スパイラル形状のインダクタパターンと、スパイラルの向きが逆で対称であり重畳されるように他の層に形成したインダクタパターンを、流れる電流の向きが等しくなるように接続したスタック型インダクタを用いる。インダクタの基板占有面積が小さくなりバランフィルタを小型化できる。低域フィルタのノッチ周波数を通過帯域よりも高い周波数として、帯域通過フィルタ特性を急峻にできる。
【選択図】 図４

Description

この発明はバランフィルタに関する。詳しくは、インダクタとコンデンサからなる低域フィルタを、バランフィルタの不平衡側端子と不平衡側伝送線路間に設けたものである。

マイクロ波帯やミリ波帯の高周波電波をキャリアとした通信システム、例えば携帯電話等の電話システムや無線ＬＡＮ（ローカルエリアネットワーク）システムの普及に伴い、家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介することなく様々なデータの送受信が可能となっている。

このような通信システムに用いられる機器では、図１５に示すように、高周波電波を受信して得られた信号の処理や高周波電波として送信する信号の生成等を行うための高周波信号処理用集積回路（以下「ＲＦＩＣ」という）８０が設けられている。また、アンテナに接続される入出力端子８５とＲＦＩＣ８０との間には、バラン９０や帯域通過フィルタ（ＢＰＦ）９５等が設けられる。バラン９０は平衡不平衡変換を行うものであり、バラン９０の平衡側にＲＦＩＣ８０の差動アンプ８０a、不平衡側に帯域通過フィルタ９５がそれぞれ接続される。

バラン９０は、例えば特許文献１に示されている。図１６は従来のバランの等価回路を示しており、１つのマイクロストリップライン９０ublと、マイクロストリップライン９０ublに並行する２つのマイクロストリップライン９０bl-a，９０bl-bによって結合線路が構成される。マイクロストリップライン９０ublの一端は不平衡側端子ＴＰ1と接続されて他端は開放状態とされる。このとき、マイクロストリップライン９０ublはオープンスタブとなる。また、マイクロストリップライン９０bl-a，９０bl-bにおいて、マイクロストリップライン９０ublの端部側に位置する端部は接地されて、マイクロストリップライン９０ublの中央側に位置する端部は平衡側端子ＴＰ2，ＴＰ3と接続される。このとき、マイクロストリップライン９０bl-a，９０bl-bはショートスタブとなる。マイクロストリップライン９０ublとマイクロストリップライン９０bl-a，９０bl-bは互いに並行に配線されるため、マイクロストリップライン９０ublとマイクロストリップライン９０bl-aの組合せ、およびマイクロストリップライン９０ublとマイクロストリップライン９０bl-bの組合せがそれぞれ共振器となる。ここで、バラン９０の動作帯域の中心周波数に対する波長をλとしたとき、動作帯域の中心周波数で共振するように、マイクロストリップライン９０ublの線路長はλ／２、マイクロストリップライン９０bl-a，９０bl-bの線路長はλ／４に設定される。

このように構成されたバラン９０において、マイクロストリップライン９０ublに信号が入力されると、例えばマイクロストリップライン９０bl-aから出力される信号の位相は９０度進み、マイクロストリップライン９０bl-bから出力される信号の位相は９０度遅れる。すなわち、マイクロストリップライン９０bl-aの出力とマイクロストリップライン９０bl-bの出力の位相差が１８０度となり、平衡出力を得ることができる。

特開２００２−２３２２１５号公報

ところで、従来のバランは、マイクロストリップライン９０ublの線路長をλ／２、マイクロストリップライン９０bl-a，９０bl-bの線路長をλ／４に設定しなければならないため小型化が困難である。また、上述のように帯域通過フィルタが必要であり、インピーダンスが異なるときには整合回路も必要となるため、通信システムを容易に小型化することができない。

そこで、低コストで通信システムの小型化に貢献できるバランフィルタを提供するものである。

この発明に係るバランフィルタは、誘電体層と導体層を複数積層してなる積層基板に、一端が不平衡側端子と接続されて他端が接地された不平衡側伝送線路と、前記誘電体層を介して前記不平衡側伝送線路と並行し、前記不平衡側伝送線路の前記不平衡側端子と接続された端部側に位置する端部が接地されて他端が第１の平衡側端子と接続された第１の平衡側伝送線路と、前記誘電体層を介して前記不平衡側伝送線路と並行し、前記不平衡側伝送線路の接地された端部側に位置する端部が接地されて他端が第２の平衡側端子と接続された第２の平衡側伝送線路を、マイクロストリップラインあるいはストリップラインで形成したバランフィルタにおいて、インダクタとコンデンサからなる低域フィルタを前記不平衡側端子と前記不平衡側伝送線路間に設けたものである。

この発明においては、例えば不平衡側端子に接続される回路とインピーダンスが整合するようにインダクタンスが設定されるスタック型インダクタと、通過帯域の中心周波数に応じて設定される不平衡側伝送線路の線路長を短くするために設けられた波長短縮用コンデンサを利用して低域フィルタが構成されて、不平衡側端子と不平衡側伝送線路間に設けられる。スタック型インダクタは、導体層に形成されたスパイラル形状のインダクタパターンと、該インダクタパターンとスパイラルの向きが逆で対称であり該インダクタパターンに重畳されるように他の導体層に形成されたインダクタパターンとを、流れる電流の向きが等しくなるように接続して構成される。

この発明によれば、インダクタとコンデンサからなる低域フィルタが不平衡側端子と不平衡側伝送線路間に設けられるので、バランフィルタのフィルタ特性を急峻とすることができる。

また、低域フィルタは、一端が前記不平衡側端子と接続されて他端が不平衡側伝送線路に接続されたインダクタを有し、不平衡側端子に接続される回路とインピーダンスが整合するようにインダクタンスが設定される。このため、インピーダンスを整合させるための整合回路を設ける必要がなく、機器を小型化できる。

また、インダクタとしてスタック型インダクタを用いられており、スタック型インダクタは、導体層に形成されたスパイラル形状のインダクタパターンと、該インダクタパターンとスパイラルの向きが逆で対称であり該インダクタパターンに重畳されるように他の導体層に形成されたインダクタパターンとを、流れる電流の向きが等しくなるように接続して構成される。このため、インダクタパターン間の結合が強くなり、インダクタの基板占有面積を大きくしなくともインダクタンスを大きくできる。さらに、インダクタの基板占有面積を大きくしなくともインダクタンスを大きくできるので、バランフィルタが大きくなってしまうことを防止できる。

さらに、不平衡側伝送線路の線路長を短くするために設けられた波長短縮用コンデンサが低域フィルタのコンデンサとして利用されるので、コンデンサを別個に設ける必要がない。

以下、図を参照しながら、この発明の形態について説明する。図１は、本発明のバランフィルタ１０を用いた機器の構成の一部を示しており、不平衡平衡変換機能にフィルタ機能等を混在させたバランフィルタ１０は、ＲＦＩＣ８０と例えばアンテナに接続される入出力端子８５との間に設けられる。

図２は、電磁界結合を用いた共振器フィルタの等価回路である。共振器フィルタ５０では、一方の端部が端子ＴＰaと接続されて他方の端部が接地された共振電極ＰＲaと、一方の端部が端子ＴＰbと接続されて他方の端部が接地された共振電極ＰＲbとが並行して設けられる。共振電極ＰＲa，ＰＲbの線路長は、通過域の中心周波数における波長をλとしたときλ／４とする。なお、共振電極ＰＲa，ＰＲbは、分布定数線路すなわちマイクロストリップラインやストリップラインを用いて構成する。

このように共振器フィルタ５０を構成したとき、共振電極ＰＲaに入力された信号の周波数が通過帯域の中心周波数となると、電磁界結合Ｍにより共振電極ＰＲbから中心周波数の信号が出力される。すなわち、共振器フィルタ５０は、帯域通過フィルタとして動作する。また、端子ＴＰaと接地間に波長短縮用のコンデンサＣaを設け、端子ＴＰbと接地間にコンデンサＣaと静電容量の等しい波長短縮用のコンデンサＣbを設けるものとすれば、共振電極ＰＲa，ＰＲbの長さをλ／４より短くしても、中心周波数の信号を通過させることができる。

図３は、バランフィルタの導出過程を説明するための図である。図３Ａに示すように、バランの不平衡側伝送線路ＰＲublと平衡側伝送線路ＰＲbl-aについて考える。なお、不平衡側伝送線路ＰＲublと平衡側伝送線路ＰＲbl-aおよび後述する平衡側伝送線路ＰＲbl-bは、分布定数線路すなわちマイクロストリップラインやストリップラインとする。

不平衡側伝送線路ＰＲublの一端は不平衡側端子ＴＰ1と接続して、不平衡側伝送線路ＰＲublの他端は接地する。また、不平衡側伝送線路ＰＲublに対して並行に配線された平衡側伝送線路ＰＲbl-aは、一端を接地して他端を平衡側端子ＴＰ2と接続する。例えば、不平衡側伝送線路ＰＲublの不平衡側端子ＴＰ1と接続された端部側を接地して、不平衡側伝送線路ＰＲublの中央側を平衡側端子ＴＰ2と接続する。

ここで、図３Ｂに示すように、不平衡側端子ＴＰ1と接地間にコンデンサＣ1を設け、平衡側端子ＴＰ2と接地間にコンデンサＣ2を設けると、このときの等価回路は、図２に示す共振器フィルタ５０の等価回路と等しくなり、帯域通過フィルタを構成できる。また、コンデンサＣ1，Ｃ2は、波長短縮用コンデンサに相当するものとなり、平衡側伝送線路ＰＲbl-aの線路長が不平衡側伝送線路ＰＲublの例えば１／２倍であるときは、コンデンサＣ2の静電容量をコンデンサＣ1の静電容量の２倍とする。

次に、図３Ｃに示すように、不平衡側伝送線路ＰＲublと平衡側伝送線路ＰＲbl-bについて考える。不平衡側伝送線路ＰＲublに対して並行に配線された平衡側伝送線路ＰＲbl-bは、一端を接地して他端を平衡側端子ＴＰ2と接続する。例えば、不平衡側伝送線路ＰＲublの接地された端部側を接地して、不平衡側伝送線路ＰＲublの中央側を平衡側端子ＴＰ3と接続する。

この場合も、図３Ｄに示すように不平衡側端子ＴＰ1と接地間にコンデンサＣ1を設け、平衡側端子ＴＰ3と接地間にコンデンサＣ3を設けると、等価回路が帯域通過フィルタの等価回路と等しくなり、帯域通過フィルタを構成できる。また、コンデンサＣ1，Ｃ3は、波長短縮用コンデンサに相当するものとなり、平衡側伝送線路ＰＲbl-bの線路長が不平衡側伝送線路ＰＲublの例えば１／２倍であるときは、コンデンサＣ3の静電容量をコンデンサＣ1の２倍とする。

図３Ｂと図３Ｄを組み合わせると図３Ｅに示す等価回路となり、平衡側端子ＴＰ2，ＴＰ3と接地間に設けられたコンデンサＣ2，Ｃ3は、図３Ｆに示すように平衡側端子ＴＰ2と平衡側端子ＴＰ3間に設けたコンデンサＣ23に置き換えることができる。なお、コンデンサＣ23の静電容量は、コンデンサＣ2あるいはコンデンサＣ3の静電容量の１／２倍である。このようにバランフィルタを構成することで、平衡側端子ＴＰ2，ＴＰ3間から帯域通過フィルタ処理が行われた平衡出力、あるいは不平衡側端子ＴＰ1と接地間から帯域通過フィルタ処理が行われた不平衡出力を得ることができる。

さらに、図４に示す等価回路のように、端子と共振電極との間にインダクタＬ1，Ｌ2，Ｌ3を追加してインピーダンス変換率を広くすることで、整合回路を設けることなくインピーダンス変換を行うことができる。ここで、インダクタＬ1，Ｌ2，Ｌ3は、小型化しても大きなインダクタンスを得ることができるように、スパイラル形状のインダクタパターンを積層したスタック型インダクタを用いる。このように、スタック型インダクタを用いることにより、１つの面でのスパイラル巻き数を増やすことなくインダクタンスを大きくできるので、インダクタの基板占有面積が大きくならず、インダクタを小型化できる。また、不平衡側端子ＴＰ1とコンデンサＣ1間にインダクタＬ4を設けて、インダクタＬ1，Ｌ4およびコンデンサＣ1によって低域フィルタ１０１を構成して、帯域通過フィルタの阻止帯域にノッチ周波数を設定する。すなわち、ノッチ周波数を帯域通過フィルタの通過帯域よりもわずかに高い周波数とすれば、バランフィルタのフィルタ特性を急峻なものとすることができる。なお、図４の等価回路で示す低域フィルタ１０１の構成は、不平衡側端子ＴＰ1が信号出力端子として用いられる場合を示すものであり、低域フィルタ１０１の回路構成は、図４に示すものに限られるものではない。

図５は、図４に示す等価回路のバランフィルタ１０の平面図、図６は図５のＡ−Ａ’位置の断面概略図、図７は図５のＢ−Ｂ’位置の断面概略図、図８はバランフィルタ１０の分解斜視図を示している。

第１誘電体層（絶縁層）１２の裏面側には、接地導体層としての第１導体層１１が形成されており、表面側には第２導体層１３が形成されている。また、第１誘電体層１２には、ビアホール(via hole)やスルーホール(through hole)等の導体層接続部（以下単に「ビア」という）１２１が設けられて、ビア１２１によって第１導体層１１と第２導体層１３が電気的に接続される。

第２導体層１３上には第３誘電体層１５が形成されて、この第３誘電体層１５上に第３導体層１６が形成される。第３導体層１６は、接地パターン１６１と接続パターン１６２で構成される。また、第３誘電体層１５には、ビア１５１が設けられて、ビア１５１によって第２導体層１３と第３導体層１６の接地パターン１６１が電気的に接続される。

第３導体層１６上には、ビルドアップ形成面として用いられる平坦化面を形成するための第５誘電体層１８が形成される。この第５誘電体層１８上にコンデンサＣ1のコンデンサ電極１８９-c1とコンデンサＣ23のコンデンサ電極１８９-c23、コンデンサ電極１８９-c1，１８９-c23上に誘電体をそれぞれ形成したのち、第４導体層１９を形成する。

第４導体層１９は、接地パターン１９１，１９６、平衡側伝送線路ＰＲbl-aとなる線路パターン１９２a、平衡側伝送線路ＰＲbl-bとなる線路パターン１９２b、インダクタＬ1を構成するインダクタパターン１９３-L1，インダクタＬ2を構成するインダクタパターン１９３-L2，インダクタＬ3を構成するインダクタパターン１９３-L3，インダクタＬ4を構成するインダクタパターン１９３-L4、接続パターン１９４-a，１９４-b、コンデンサＣ1のコンデンサ電極１９５-c1、コンデンサＣ23のコンデンサ電極１９５-c23で構成される。線路パターン１９２a，１９２b、インダクタパターン１９３-L1，１９３-L2，１９３-L3，１９３-L4は、スパイラル形状とされている。また、接地パターン１９１は、接地パターン１９１の一部がコンデンサＣ1のコンデンサ電極１８９-c1と接続されるように形成する。

第５誘電体層１８には、第３導体層１６と第４導体層１９を電気的に接続するためのビア１８１〜１８６が設けられている。ビア１８１は、第４導体層１９の接地パターン１９１，１９６と第３導体層１６の接地パターン１６１を接続する。ビア１８２は、インダクタパターン１９３-L1のスパイラル外周端と第３導体層１６の接続パターン１６２を接続する。この接続パターン１６２は、ビア１８３によって接続パターン１９４aと接続される。ビア１８４は、第４導体層１９の線路パターン１９２aのスパイラル内周端と第３導体層１６の接地パターン１６１を接続する。ビア１８５は、第４導体層１９の線路パターン１９２bのスパイラル内周端と第３導体層１６の接地パターン１６１を接続する。ビア１８６は、第４導体層１９の接続パターン１９４bと第３導体層１６の接地パターン１６１を接続する。

第４導体層１９上には、第６誘電体層２０を介して第５導体層２２が形成される。第５導体層２２は、接地パターン２２１，２２６、不平衡側伝送線路ＰＲublとなる線路パターン２２２、インダクタＬ1および不平衡側端子ＴＰ1を構成するインダクタパターン２２３-L1，インダクタＬ2を構成するインダクタパターン１９３-L2，インダクタＬ3を構成するインダクタパターン２２３-L3，インダクタＬ4を構成するインダクタパターン２２３-L4、平衡側端子ＴＰ2となるパターン２２４a、平衡側端子ＴＰ3となるパターン２２４bで構成される。

第６誘電体層２０には、第４導体層１９と第５導体層２２を電気的に接続するためのビア２０１〜２１４が設けられている。ビア２０１は、第４導体層１９の接地パターン１９１，１９６と第５導体層２２の接地パターン２２１，２２６を接続する。ビア２０２は、インダクタパターン１９３-L4のスパイラル外周端とインダクタパターン２２３-L1の不平衡側端子ＴＰ1側を接続する。ビア２０３は、インダクタパターン１９３-L4のスパイラル内周端とインダクタパターン２２３-L4のスパイラル内周端を接続する。ビア２０４は、コンデンサ電極１９５-c1とインダクタパターン２２３-L4のスパイラル外周端を接続する。ビア２０５は、インダクタパターン１９３-L1のスパイラル内周端とインダクタパターン２２３-L1のスパイラル内周端を接続する。ビア２０６は、接続パターン１９４aと線路パターン２２２における不平衡側端子ＴＰ1側の端部を接続する。このとき、線路パターン２２２における不平衡側端子ＴＰ1側の端部は、接続パターン１９４aと接続パターン１６２を介してインダクタＬ1と接続されることとなる。ビア２０７は、線路パターン１９２aのスパイラル外周端とインダクタパターン２２３-L2のスパイラル外周端を接続する。ビア２０８は、インダクタパターン１９３-L2のスパイラル内周端とインダクタパターン２２３-L2のスパイラル内周端を接続する。ビア２０９は、インダクタパターン１９３-L2のスパイラル外周端とパターン２２４aを接続する。ビア２１０は、接続パターン１９４bと線路パターン２２２における接地側の端部を接続する。このとき、線路パターン２２２における接地側の端部は、接続パターン１９４aを介して接地パターン１６１に接続されることとなる。ビア２１１は、線路パターン１９２bのスパイラル外周端とインダクタパターン２２３-L3のスパイラル外周端を接続する。ビア２１２は、インダクタパターン１９３-L3のスパイラル内周端とインダクタパターン２２３-L3のスパイラル内周端を接続する。ビア２１３は、インダクタパターン１９３-L3のスパイラル外周端とパターン２２４bを接続する。ビア２１４は、コンデンサ電極１９５-c23とパターン２２４bを接続する。

なお、第３導体層１６において、線路パターン２２２や線路パターン１９２a,１９２bによって共振器が形成される領域とインダクタＬ1，Ｌ2，Ｌ3，Ｌ4が形成される領域およびコンデンサＣ1，Ｃ23が形成される領域と対応する領域は、スロットとされて第４誘電体層１７が設けられる。さらに、第２導体層１３においても、線路パターン２２２や線路パターン１９２a,１９２bによって共振器が形成される領域とインダクタＬ1，Ｌ2，Ｌ3，Ｌ4が形成される領域およびコンデンサＣ1，Ｃ23が形成される領域と対応する領域は、スロットとされて第２誘電体層１４が設けられる。このようにスロットを設けることで、共振器やインダクタを構成するためのパターンと第１導体層１１との間に他の導体層が設けられていないので、共振器やインダクタは他の導体層による影響を受けることがなく、所望の特性のバランフィルタ１０を形成できる。

ここで、第４導体層１９と第５導体層２２に設けたインダクタパターンによって構成されるスタック型インダクタは、電磁界結合が強くなるようにスパイラル形状のインダクタパターンを形成する。図９は、スパイラル形状のインダクタパターン形成方法の一例を示している。基準線ＳＰrefに対して上側の領域Ｕaでは、基準線上の位置ＣＴＡを中心として半円状のパターンを形成する。また、下側の領域Ｕbでは位置ＣＴＡから基準線方向にオフセットさせた位置ＣＴＢを中心として、上側のインダクタパターンと接続される半円状のパターンを形成する。具体的には、パターン幅ＷＬ，パターン間隔ＳＰ，最内周パターンの半径をＲinとしたとき、基準線の上側では、位置ＣＴＡを中心として式（１）から求めた中心半径Ｒa(n)の半円状のパターンを設ける。なお、ｎは自然数である。
Ｒa(n)＝Ｒin＋(ＷＬ＋ＳＰ)×(ｎ−１) ・・・（１）

また、基準線の下側では、位置ＣＴＡから(ＷＬ＋ＳＰ)／２だけオフセットさせた位置ＣＴＢを中心として、式（２）から求めた中心半径の半円状パターンを設ける。
Ｒb(n)＝Ｒin＋(ＷＬ＋ＳＰ)/２×ｎ ・・・（２）

このようにして、上側の半円状のパターンと下側の半円状のパターンを接続させることにより、スパイラル形状のインダクタパターンを形成できる。

図１０は、プレーナー型インダクタとスタック型インダクタを示している。プレーナー型インダクタは、図１０Ａ，図１０Ｂに示すように、直線状の引き出しパターンＰＬa上に、誘電体層（図示せず）を介してスパイラル形状のインダクタパターンＰＬbを形成して、引き出しパターンＰＬaの端部とインダクタパターンＰＬbのスパイラル内周側の端部とを接続して構成されている。ここで、引き出しパターンＰＬaに流れる電流とスパイラル形状のインダクタパターンＰＬbに流れる電流は、図１０Ｃに示すように直交するため、磁界への影響は少ない。しかし、引き出しパターンＰＬaとインダクタパターンＰＬbが交差することからパターン間で寄生容量を持ち、この寄生容量によってインダクタの特性が影響されてしまう。

一方、スタック型インダクタは、図１０Ｄ，図１０Ｅに示すように、一つの導体層に形成されたスパイラル形状のインダクタパターンＰＬcと、このインダクタパターンＰＬcとスパイラル向きが逆で対称であり、このインダクタパターンＰＬcに誘電体層（図示せず）を介して重畳されるように他の導体層にスパイラル形状のインダクタパターンＰＬdが形成されて、流れる電流の向きが等しくなるように接続される。例えば、スパイラルの中心から時計方向に伸びているインダクタパターンＰＬcと、インダクタパターンＰＬcと対称で反時計方向に伸びているインダクタパターンＰＬdが、誘電体層を介して重畳されて、スパイラル内周側の端部が接続される。このとき、インダクタパターンＰＬcに流れる電流とインダクタパターンＰＬdに流れる電流は、図１０Ｆに示すように等しい向きとされるので、プレーナー型インダクタよりも磁界が強められて、インダクタンスを高くできる。さらに、インダクタパターンＰＬcとインダクタパターンＰＬdのスパイラル巻き数に［（ｎ−１）＋０．５］ターン分の差を設けるものとする。このとき、信号の入出力は、スパイラル形状のインダクタパターンの最外周側であって互いに反対方向の位置で行われることになるので、引き出しパターンとインダクタパターンが交差したり引き出しパターン同士が並行となることがなく、パターン間の寄生容量によるインダクタ特性の影響を小さくできる。

次に、バランフィルタ１０の生成手順を説明する。バランフィルタ１０は、いわゆるプリント配線基板をベース基板として用いるものとする。例えば、誘電体（絶縁）基板の両面に導体層が設けられたプリント配線基板をベース基板として用いる。

ベース基板の一方の導体層を第１導体層１１、他方の導体層を第２導体層１３とする。この第１導体層１１と第２導体層１３は、例えば第１誘電体層１２に設けられたビア１２１によって電気的に接続する。ビア１２１は、第１誘電体層１２の一部に、この第１誘電体層１２を貫通する孔をドリル加工やレーザー加工あるいはプラズマエッチング加工等により穿設する。この穿設された孔にビアメッキ、例えば硫酸銅溶液を用いた電解メッキにより銅からなる導電膜を成膜することで形成できる。

第１誘電体層１２は、誘電損失の少ない（低tanδ）材料、すなわち高周波特性に優れた材料により形成されていることが好ましい。このような材料としては、例えばポリフェニールエチレン（ＰＰＥ）や、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマー（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）等の有機材料、セラミックあるいはセラミックと有機材料との混合材料等を挙げることができる。また、第１誘電体層１２は、上述した材料の他に、耐熱性及び耐薬品性を有する材料により形成されていることが好ましく、このような材料からなる誘電基板として、廉価なエポキシ系基板ＦＲ−５等を挙げることができる。このように、廉価な有機材料を第１誘電体層１２として用いることで、従来のような比較的高価とされるＳｉ基板やガラス基板を用いた場合と比べて、コストの低減化が図られている。

第２導体層１３には、スロットを形成する。例えばエッチング法を用いてスロット部分の導体を除去する。このスロットが形成された第２導体層１３上には、誘電率の高い絶縁材料例えばエポキシ系樹脂を用いた絶縁膜を形成する。絶縁膜形成後、第２導体層１３上に形成された絶縁膜を、第２導体層１３が露出するまで研磨する。これにより、スロットの領域に第２誘電体層１４を形成できるとともに、第２導体層１３と第２誘電体層１４との段差がなくなる。この第２導体層１３と第２誘電体層１４上に、第３誘電体層１５と第３導体層１６を形成する。

この第３誘電体層１５と第３導体層１６は、例えばＲＣＣ(Resin Coated Copper:樹脂付き銅箔)を用いるものとして、この第３導体層１６に接地パターン１６１と接続パターン１６２を形成する。また、第３誘電体層１５にビア１５１を設けて、第３導体層１６の接地パターン１６１を第２導体層１３に接続する。

第３導体層１６上には、誘電率の高い絶縁材料例えばエポキシ系樹脂を用いた絶縁膜を形成する。絶縁膜形成後、第２導体層１３上に形成された絶縁膜を、第２導体層１３が露出するまで研磨する。これにより、スロットの領域に第４誘電体層１７を形成できるとともに、第３導体層１６と第４誘電体層１７との段差がなくなる。この第３導体層１６と第４誘電体層１７上に、ビルドアップ形成面として用いられる平坦化面を形成するための第５誘電体層１８が形成される。

第５誘電体層１８は、低誘電損失（低tanδ）の材料、すなわち高周波特性に優れた有機材料により形成されていることが好ましく、また、耐熱性及び耐薬品性を有する有機材料により形成されていることが好ましい。このような有機材料としては、例えばベンゾシクブテン（ＢＣＢ）や、ポリイミド、ポリノルボルネン（ＰＮＢ）、液晶ポリマー（ＬＣＰ）、エポキシ系樹脂、アクリル系樹脂等を挙げることができる。そして、第５誘電体層１８は、このような有機材料を、例えばスピンコート法や、カーテンコート法、ロールコート法、ディップコート法等の塗布均一性及び膜厚制御に優れた方法を用いて、ビルドアップ形成面上に精度良く形成することができる。

この第５誘電体層１８上には、コンデンサＣ1，Ｃ23を形成する。コンデンサＣ1，Ｃ23は、例えば酸化タンタル（Ｔａ₂Ｏ₅）を誘電体として用いた酸化タンタルコンデンサを用いる。酸化タンタルコンデンサは、一方の電極となるコンデンサ電極１８９-c1，１８９-c23上に窒化タンタル（ＴａＮ）膜を形成する。窒化タンタル膜は、ＣＶＤ(Chemical Vapor Deposition)やスパッタリングあるいは蒸着法等によって形成できる。この窒化タンタル膜の表層部を陽極酸化して、高誘電率かつ低損失な高誘電体材料である酸化タンタル（Ｔａ₂Ｏ₅）膜とする。

また、半導体プロセスで用いられる薄膜形成技術や厚膜形成技術によって、第４導体層１９を形成する。この第４導体層１９は、第５誘電体層１８上に例えばニッケルや銅等からなる導電膜を全面に亘って成膜したのち、フォトリソグラフィ技術等を用いてパターン形成を行う。例えば、硫酸銅溶液を用いた電解メッキにより、数μｍ程度の銅からなる導電膜を成膜する。その後、所定の形状にパターニングされたフォトレジストをマスクとして用いて導電膜をエッチングすることにより、第４導体層１９の各パターンを形成する。このとき、コンデンサＣ1のコンデンサ電極は接地パターン１９１、コンデンサＣ23のコンデンサ電極はインダクタパターン１９３-L2とそれぞれ接続される。さらに、コンデンサＣ1の酸化タンタル膜上にコンデンサ電極１９５-c1、コンデンサＣ23の酸化タンタル膜上にコンデンサ電極１９５-c23がそれぞれ形成される。

第６誘電体層２０は、第５誘電体層１８と同様に、上述の有機材料を用いて構成する。第５導体層２２は、第４導体層１９と同様に導電膜を全面にわたって成膜したのち、フォトリソグラフィ技術等を用いて、第５導体層２２の各パターンを形成する。また、第５誘電体層１８にビア１８１〜１８６を設けて第３導体層１６のパターンと第４導体層１９のパターンを接続する。また、第６誘電体層２０にはビア２０１〜２１４を設けておき、第４導体層１９のパターンと第５導体層２２のパターンを接続する。

このように、不平衡側伝送線路の開放端側に低域フィルタ１０１を設けたことにより、フィルタ特性を急峻とすることができる。また、低域フィルタ１０１やインピーダンス変換を行うために設けたインダクタとして、スパイラル形状のインダクタパターンを積層したスタック型インダクタを用いたことによりバランフィルタを小型化できる。さらに、不平衡側伝送線路や平衡側電送線路の線路長を短くするために設けられた波長短縮用コンデンサが低域フィルタ１０１のコンデンサとして利用されるので、コンデンサを別個に設ける必要がなく、バランフィルタが大きくなってしまうことを防止できる。

バランフィルタ１０の第１導体層１１，第２導体層１３，第３導体層１６は層厚１０〜２０μｍ、第４導体層１９，第５導体層２２は層厚１〜１０μｍとする。第１誘電体層１２は比誘電率３．１，層厚２００μｍ、第２誘電体層１４は比誘電率３．８，層厚１０〜２０μｍ、第３誘電体層１５は比誘電率２．８，層厚６０μｍ、第４誘電体層１７は比誘電率３．８，層厚１０〜２０μｍ、第５誘電体層１８は比誘電率２．６，層厚１０〜２０μｍ、第６誘電体層２０は比誘電率２．６，層厚１０〜２０μｍとする。また、積層基板を保護するため、積層基板の両面に層厚２０μｍ，比誘電率４．３のレジスト層を設ける。

ここで、スパイラル形状のインダクタパターンは、中心半径Ｒin＝１２０μｍ、パターン幅ＷＬ＝３０μｍ、パターン間隔ＳＰ＝３０μｍ、スパイラル形状のインダクタパターンが設けられている部分のスロット径ＳＬ＝１００μｍとする。また、スパイラル巻き数は３．５とする。この場合、プレーナー型インダクタのインダクタンスは、図１１の破線で示す特性となり、１ＧＨｚで２．８ｎＨ程度となる。また、積層数が２層であるスタック型インダクタ（下層のスパイラル巻き数は３）は、図１１の実線で示す特性となり、１ＧＨｚで７．１ｎＨ程度となる。すなわち、インダクタの基板占有面積を大きくすることなくインダクタンスを２．５倍とすることができる。なお、プレーナー型インダクタのＱ値は図１２の破線で示す特性、スタック型インダクタのＱ値は図１２の実線で示す特性となり、１ＧＨｚのＱ値はプレーナー型インダクタとスタック型で略同じ値となった。

次に、スタック型インダクタを用いたバランフィルタの実施例について説明する。不平衡側端子ＴＰ1から５０Ω線路で線路幅が約４０μｍとされている配線に２つのスタック型インダクタＬ1，Ｌ4を接続する。このインダクタＬ1，Ｌ4およびインダクタＬ2，Ｌ3のインダクタパターンの配線幅は約２０μｍで間隔は約２０μｍとする。インダクタＬ1は共振電極に接続し、インダクタＬ4は０．５〜１００ｐＦのコンデンサＣ1に接続する。共振電極となる線路パターン１９２a，１９２b，２２２の配線幅は約４０μmで間隔は約１０μｍとする。

ここで、帯域通過フィルタの中心周波数が約０．６ＧＨzとなるようにコンデンサＣ1，Ｃ23の容量および共振電極の電極長を調整する。また、平衡側端子ＴＰ2，ＴＰ3に接続される平衡線路とのインピーダンス整合がはかれるようにインダクタＬ2、Ｌ3を設定する。さらに、インダクタＬ1，Ｌ4およびコンデンサＣ1によって低域通過フィルタを構成して、ノッチ周波数を約０．９ＧＨzに設定する。このときのフィルタ特性は、図１３の実線で示す特性となる。このため、低域通過フィルタを設けていない場合の破線で示すフィルタ特性よりも、阻止特性を急峻にできる。

以上のように、本発明にかかるバランフィルタは、所望の周波数の高周波信号に対して不平衡平衡変換を行う際に有用であり、高周波信号を用いる機器の小型化に適用している。

バランフィルタを用いた機器の構成の一部を示す図である。 共振器フィルタの等価回路を示す図である。 バランフィルタの導出過程を示す図である。 本発明のバランフィルタの等価回路を示す図である。 バランフィルタの概略構成を示す平面図である。 Ａ−Ａ’位置の断面概略図である。 Ｂ−Ｂ’位置の断面概略図である。 バランフィルタの分解斜視図である。 スパイラル形状のインダクタパターン形成方法を説明するための図である。 プレーナー型インダクタとスタック型インダクタを示す図である。 スタック型インダクタのインダクタンス値を示す図である。 スタック型インダクタのＱ値を示す図である。 実施例のフィルタ特性を示す図である。 通信システムで用いられる機器の構成の一部を示す図である。 従来のバランの等価回路を示す図である。

符号の説明

１０・・・バランフィルタ、１１・・・第１導体層、１２・・・第１誘電体層、１３・・・第２導体層、１４・・・第２誘電体層、１５・・・第３誘電体層、１６・・・第３導体層、１７・・・第４誘電体層、１８・・・第５誘電体層、１９・・・第４導体層、２０・・・第６誘電体層、２２・・・第５導体層、５０・・・共振器フィルタ、８０・・・ＲＦＩＣ、８０a・・・差動アンプ、８５・・・入出力端子、９０・・・バラン、９０bl-a，９０bl-b，９０ubl・・・マイクロストリップライン、９５・・・帯域通過フィルタ、１０１・・・低域フィルタ、１２１，１５１，１８１〜１８６，２０１〜２１４・・・ビア、１６１，１９１，１９６，２２１・・・接地パターン、１６２，１９４a，１９４b・・・接続パターン、１８９-c1，１８９-c23，１９５-c1，１９５-c23・・・コンデンサ電極、１９２a，１９２b，２２２・・・線路パターン、１９３-L1，１９３-L2，１９３-L3，２２３-L1，２２３-L2，２２３-L3・・・インダクタパターン

Claims (5)

1. 誘電体層と導体層を複数積層してなる積層基板に、一端が不平衡側端子と接続されて他端が接地された不平衡側伝送線路と、前記誘電体層を介して前記不平衡側伝送線路と並行し、一端が接地されて他端が第１の平衡側端子と接続された第１の平衡側伝送線路と、前記誘電体層を介して前記不平衡側伝送線路と並行し、一端が接地されて他端が第２の平衡側端子と接続された第２の平衡側伝送線路を、マイクロストリップラインあるいはストリップラインで形成したバランフィルタにおいて、
   インダクタとコンデンサからなる低域フィルタを前記不平衡側端子と前記不平衡側伝送線路間に設けた
   ことを特徴とするバランフィルタ。
2. 前記低域フィルタは、一端が前記不平衡側端子と接続されて他端が前記不平衡側伝送線路に接続されたインダクタを有し、前記不平衡側端子に接続される回路とインピーダンスが整合するようにインダクタンスを設定した
   ことを特徴とする請求項１記載のバランフィルタ。
3. 前記インダクタは、スタック型インダクタである
   ことを特徴とする請求項１記載のバランフィルタ。
4. 前記スタック型インダクタは、前記導体層に形成されたスパイラル形状のインダクタパターンと、該インダクタパターンとスパイラルの向きが逆で対称であり該インダクタパターンに重畳されるように他の導体層に形成されたインダクタパターンとを、流れる電流の向きが等しくなるように接続して構成した
   ことを特徴とする請求項３記載のバランフィルタ。
5. 前記バランフィルタにおける通過帯域の中心周波数に応じて設定される前記不平衡側伝送線路と前記第１の平衡側伝送線路と前記第２の平衡側伝送線路の線路長を短くするため、波長短縮用コンデンサを前記不平衡側伝送線路側と平衡側伝送線路側に設け、前記不平衡側伝送線路側に設けられた波長短縮用コンデンサを前記低域フィルタのコンデンサとして用いた
   ことを特徴とする請求項１記載のバランフィルタ。
   

Images