KR20080083661A - 고주파 전원회로 - Google Patents

고주파 전원회로

Info

Publication number
KR20080083661A
KR20080083661A KR1020087016956A KR20087016956A KR20080083661A KR 20080083661 A KR20080083661 A KR 20080083661A KR 1020087016956 A KR1020087016956 A KR 1020087016956A KR 20087016956 A KR20087016956 A KR 20087016956A KR 20080083661 A KR20080083661 A KR 20080083661A
Authority
KR
South Korea
Prior art keywords
signal
circuit
square wave
output
power supply
Prior art date
Application number
KR1020087016956A
Other languages
English (en)
Inventor
타다시 혼다
Original Assignee
어드밴스드 디자인 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 디자인 가부시키가이샤 filed Critical 어드밴스드 디자인 가부시키가이샤
Publication of KR20080083661A publication Critical patent/KR20080083661A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/25—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M5/257—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M5/2573—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Pulse Circuits (AREA)
  • Plasma Technology (AREA)

Abstract

고주파 전력의 출력 조절을 간소한 구성으로 정밀하게 실시할 수 있도록 하는 것이다. 출력 주파수를 갖는 기본 구동 방형파를 생성하는 기본 구동 방형파 생성 회로부(5)와, 그 기본 구동 방형파의 프론트에지 미분 신호를 생성하는 미분 신호 생성 회로부(9)와, 외부에서의 트리거 신호의 입력을 계기로 상기 출력 주파수의 반주기에 해당하는 기간내의 신호폭을 갖는 방형파 신호를 출력하는 방형파 신호 생성기(10) 및 제어 신호에 의거하여 상기 방형파 신호의 신호폭을 가변 제어하는 신호폭 제어회로(11,12)를 갖는 바이브레이터 회로부(15)와, 그 바이브레이터 회로부(15)에서의 출력 신호에 의거하는 증폭원 신호를 증폭하는 스위칭 앰프 회로부(6)를 포함하여 상기 미분 신호 생성 회로부(9)에서 생성된 프론트에지 미분 신호를 상기 바이브레이터 회로부(15)에서의 트리거 신호로 한다.

Description

고주파 전원회로{High-Frequency Power Supply Circuit}
본 발명은 플라즈마 발생장치 등에 고주파 전원을 공급하기 위한 고주파 전원장치 등에 이용되는 고주파 전원회로에 관한 것이다.
종래 플라즈마 발생장치 등에 고주파 전원을 공급하기 위한 고주파 전원장치 등에 이용되는 고주파 전원회로서는 내장된 수정 발진기의 미세한 진동을 다단으로 접속한 리니어 증폭기를 이용하여 최종 출력까지 증폭하였다. 이 증폭기는 리니어 앰프라고 하는 증폭방식을 이용하고 있으며 50%정도로 비교적 효율이 낮은 증폭방식이었다.
그러나 반도체 웨이퍼의 대형화나 트랜지스터가 결합된 디스플레이 패널 등의 대형화에 따라 플라즈마 처리장치가 대형화함으로써 플라즈마용 전원에 요구되는 출력도 대형화됨에 따라 종래의 저효율 증폭기라면 장치의 용적·손실 전력이 상당히 크기 때문에 시장의 요구를 만족시키지 못하게 되었으며 최근에는 스위칭 모드 앰프라고 불리는 종래보다도 효율이 높은(80%이상) 증폭방식을 이용한 고주파 전원이 실용화되고 있다.
그러나 이들 스위칭 모드 앰프는 PWM기술을 응용한 것이기 때문에 그 펄스폭(Duty)를 제어하여서 고주파 전원에서 출력되는 출력 전력을 제어하는 것이 고려되지만 이들 펄스폭(Duty)를 제어하는 수법으로서는 종래에 있어서 예를 들면 도5에서와 같이 사이리스터를 이용한 점호 제어로 실시하는 것이 존재하는데 이들 사이리스터를 이용한 점호 제어에 있어서 제어할 수 있는 펄스폭은 주파수가 수백 KHz정도의 펄스폭일 필요가 있으며, 고주파 전원으로부터 공급하는 주파수가 수백 KHz를 넘는 MHz이상, 예를 들면 13.56MHz과 같이 비교적 높은 것이 되면 그 펄스폭 자체가 좁고 이들 펄스폭을 제어하여서 고주파 전원에서 출력되는 출력 전력을 제어하는 것이 곤란하기 때문에 이들 주파수의 높은 고주파 전원에서의 출력 전력의 제어 수법으로서는 이들 증폭할 펄스의 폭은 일정하게 하고, 이들 증폭에 사용되는 구동 전압을 제어(증감)하여서 출력 전력을 제어하는 것이 실시되었으며 이 경우에 있어서는 도9에서와 같이 구동 전압의 변화에 의해 출력 전력이 변화할 때까지 시간차가 120밀리초로 상당히 크고 그리고 그 효율도 악화하면서 주파수가 비교적 낮은 스위칭 모드 앰프에 있어서도 최저라도 일반적인 발진 주기인 수 밀리초 정도의 1주기를 요하므로 시간적으로 치밀한 출력 전력의 제어를 실시할 수 없으며, 최악의 경우에는 제품 자체를 파괴해버려 불량이 될 경우가 있는 문제가 있었다.
본 발명은 이와 같은 문제점에 착안하여 이루어진 것으로 이들 고주파를 출력하는 스위칭 모드 앰프에서의 출력 전력의 조절 제어를 간소한 구성으로 시간적으로 치밀하게 실시할 수 있는 고주파 전원회로를 제공하는 것을 목적으로 한다.
도1은 본 발명의 고주파 전원회로의 실시형태를 나타내는 회로구성도이며,
도2(a)∼(e)는 도1의 실시형태의 고주파 전원회로에서의 각종 신호의 타이밍을 나타내는 흐름도이고,
도3은 본 발명의 실시예에서의 고주파 전원회로의 구성을 나타내는 도면이고,
도4는 다른 형태의 고주파 전원회로를 나타내는 회로구성도이고,
도5는 종래의 전원회로의 구성을 나타내는 도면이고,
도6은 다른 형태의 고주파 전원회로의 구성을 나타내는 도면이고,
도7은 다른 형태의 고주파 전원회로의 구성을 나타내는 도면이고,
도8은 본 발명의 실시예에서의 고주파 전원회로의 제어속도를 측정한 오실로스코프의 측정 화면을 나타내는 도면이고,
도9는 종래의 전원회로의 제어속도를 측정한 오실로스코프의 측정 화면을 나타내는 도면이다.
*도면중 주요 부분에 사용된 부호의 설명
1; 기본 동작 신호 발생기
2; 배주파 생성회로
3; 파형 성형 회로
4; 분주파 생성회로
5; 기본 구동 방형파 생성 회로부
6; E급 앰프
9; (백에지)미분회로부
10; 제1반전기
11; 반전기
12; 시정수 회로부
13; 지연 회로부
14; AND 게이트 회로
15; 단안정 멀티바이브레이터
Q1; 전계효과형 트랜지스터(FET)
IC2; NAND 게이트 회로
상기 과제를 해결하기 위하여 본 발명의 청구항1에 기재된 고주파 전원회로는 고주파 전원회로에서 출력되는 출력 주파수를 갖는 기본 구동 방형파를 생성하는 기본 구동 방형파 생성 회로부와, 그 생성된 기본 구동 방형파의 프론트에지(front edge) 또는 백에지(back edge)의 미분 신호를 생성하는 미분 신호 생성 회로부와, 외부에서의 트리거 신호의 입력을 계기로 상기 출력 주파수의 반주기(半周期)에 해당하는 기간내의 신호폭을 갖는 방형파 신호를 출력하는 방형파 신호 생성기 및 상기 출력 주파수에 의거하는 전력 출력을 제어하기 위한 제어신호에 의거하여 상기 방형파 신호의 신호폭을 가변 제어하는 신호폭 제어회로를 갖는 바이브레이터 회로부와, 그 바이브레이터 회로부로부터의 출력신호에 의거하는 증폭원 신호를 증폭하는 스위칭 앰프 회로부를 포함하며, 상기 미분 신호 생성 회로부에서 생성된 미분신호를 상기 바이브레이터 회로부에서의 트리거 신호로서 이용한 것을 특징으로 한다.
이 특징에 따르면 바이브레이터 회로부에 있어서 증폭원 신호로서 미분신호의 입력을 계기로 하면서 제어신호에 의거하는 출력 기간을 갖는 출력 주파수의 반주기 보다도 짧은 신호폭을 갖는 방형파 신호가 생성되고, 그 증폭원 신호가 스위칭 앰프 회로부에서 증폭되므로 출력 주파수가 고주파라도 간소한 구성으로 증폭원 신호의 신호폭을 제어신호에 따라서 변경할 수 있고, 따라서 스위칭 앰프 회로에서 증폭된 고주파 전원회로로부터의 출력 전력의 조절을 간소한 구성으로 시간적으로 치밀하게 제어할 수 있다.
본 발명의 청구항2에 기재된 고주파 전원회로는 청구항1에 기재된 고주파 전원회로로서, 상기 방형파 신호 생성기는 상기 미분 신호의 입력을 계기로 입력신호의 반전 출력을 개시하는 제1의 반전기를 구비하면서 상기 신호폭 제어회로는 상기 제1의 반전기로부터의 출력신호를 반전하여서 해당 제1의 반전기로 입력시키는 제2의 반전기와, 그 제2의 반전기로부터 출력되는 출력신호의 상기 제1의 반전기로의 입력을 상기 제어신호에 따라서 변화되는 시정수에 의해 결정되는 시간에서 차단하는 시정수 회로부를 갖는 것을 특징으로 한다.
이 특징에 따르면 바이브레이터 회로부로서 DC-AC 결합에 의한 단안정 바이브레이터를 이용함으로써 신호폭 제어회로를 간단한 구성으로 구성할 수 있기 때문에 자유로운 회로 설계의 향상을 도모하면서 간소한 구성으로 정밀한 바이브레이터 회로부를 얻을 수 있다.
본 발명의 청구항3에 기재된 고주파 전원회로는 청구항2에 기재된 고주파 전원회로로서, 상기 제1의 반전기가 다입력 변전 논리 게이트 회로에 의해 형성되는 것을 특징으로 한다.
이 특징에 따르면 일반적인 MSI의 멀티 바이브레이터와 비교하여서 고속 동작 가능한 예를 들면 NAND게이트 등의 다입력 변전 논리 게이트 회로를 이용하여서 제1의 반전기를 형성함으로써 보다 짧은 신호폭의 방형파 신호를 생성할 수 있으며 제어 가능한 출력 전력의 범위를 보다 크게 할 수 있다.
본 발명의 청구항4에 기재된 고주파 전원회로는 청구항1∼3의 어느 항에 기재된 고주파 전원회로로서, 상기 방형파 신호 생성기는 상기 출력 주파수의 1주기 시간의 적어도 2논리 게이트 이하의 신호 전파 지연 시간에서 그 1주기 시간의 적어도 2분의 1이하의 신호폭의 방형파 신호를 출력하는 것을 특징으로 한다.
이 특징에 따르면 출력 주파수의 일주기마다의 신혹폭을 가변하는 것이 가능해지기 때문에 시간적으로 가장 치밀해지는 동일 주기내에 의한 출력 전력의 제어가 가능해진다.
본 발명의 청구항 5에 기재된 고주파 전원회로는 청구항1∼4의 어느 항에 기재된 고주파 전원회로로서, 상기 바이브레이터 회로부에서의 출력신호와 상기 기본 구동 방형파가 입력되고, 그 입력되는 바이브레이터 회로부에서의 출력신호에 의해 입력되는 기본 구동 방형파의 컷아웃을 수행하는 논리 게이트 회로를 포함하며, 상기 스위칭 앰프 회로부는 상기 논리 게이트 회로에서의 출력신호를 상기 증폭원 신호로서 증폭하는 것을 특징으로 한다.
이 특징에 따르면 증폭원 신호의 신호폭이 역전해 버리는 것을 회피할 수 있으며 이들 신호폭이 역전(역전Duty)에 따른 장해 발생을 방지할 수 있다.
본 발명의 청구항6에 기재된 고주파 전원회로는, 청구항5에 기재된 고주파 전원 회로로서, 상기 논리 게이트 회로로 입력되는 기본 구동 방형파를 상기 바이브레이터 회로부에서의 신호 전파 지연 시간으로 지연시키는 지연회로를 포함하는 것을 특징으로 한다.
이 특징에 따르면 논리 게이트 회로에 의해 컷아웃된 증폭원 신호의 신호폭이 신호 전파 지연 시간분만큼 짧아져 버리는 문제점을 회피할 수 있다.
본 발명의 청구항7에 기재된 고주파 전원회로는 청구항1∼6의 어느 항에 기재된 고주파 전원회로로서, 상기 시정수 회로부는 시정수 제어 소자로서 전계효과형 트랜지스터(FET), Cds소자 혹은 용량 가변 다이오드 및 그들의 조합을 갖는 것을 특징으로 한다.
이 특징에 따르면 시정수가 경시적으로 크게 변동되기 어려우므로 시정수 회로부로 입력되는 제어신호에 의해 안정적인 연속 제어를 실시할 수 있다.
본 발명의 청구항8에 기재된 고주파 전원회로는 청구항1∼7의 어느 항에 기재된 고주파 전원회로로서, 상기 기본 구동 방형파 생성회로는 상기 기본 구동 방형파의 배주파(倍周波)를 생성하는 배주파 생성회로를 갖으며, 그 배주파 생성회로에서 생성된 배주파를 이용하여 듀티비 약 50%의 기본 구동 방형파를 생성하는 것을 특징으로 한다.
이 특징에 따르면 듀티비 약 50%의 기본 구동 방형파를 정밀하게 생성할 수 있다.
본 발명의 실시형태를 아래에서 설명한다.
본 발명의 실시형태를 도면을 참조하여 설명하면 우선 도1은 본 실시형태의 고주파 전원회로의 구성을 나타내는 회로 구성도이다.
이 본 실시형태의 고주파 전원회로는 도1에서와 같이 그 고주파 전원회로에서 출력되는 출력주파수와 동일 주파수를 갖는 듀티비 약 50%의 방형파인 기본 구동 방형파를 생성하는 기본 구동 방형파 생성 회로부(5)와, 그 기본 구동 방형파 생성 회로부(5)에서 생성된 기본 구동 방형파의 프론트에지(fornt edge)미분신호를 생성하는 미분회로부(9)와, 그 미분회로부(9)에서 생성된 프론트에지 미분신호가 입력되는 제1반전기(10), 그리고 그 제1반전기(10)로부터의 출력신호를 반전 출력하는 제2반전기(11) 및 제2반전기(11)에서의 출력신호가 제1반전기(10)로 입력되는 시간을 가변 제어하기 위한 시정수 회로부(12)로 이루어지는 단안정 멀티바이브레이터(15)와, 상기 기본 구동 방형파 생성회로부(5)에서 생성된 기본 구동 방형파를 제1반전기(10)에서의 신호 전파 지연 시간분만큼 지연시키는 지연회로부(13)와, 그 지연회로부(13)에서 지연된 기본 구동 방형파와 제1반전기(10)에서의 출력신호가 입력되는 본 발명의 논리 게이트 회로인 AND 게이트 회로(14)와, 그 AND 게이트 회로(14)에서 출력되는 증폭원 신호를 증폭하는 본 발명의 스위칭 앰프 회로부가 되는 E급 앰프(6)로 구성된다.
또한 본 실시형태의 기본 구동 방형파 생성 회로부(5)는 도1에서와 같이 기본 동작 신호 발생기(1)와, 배주파 생성회로(2)와, 파형 성형 회로(3)와, 분주파 생성회로(4)로 구성된다.
이 기본 동작 신호 발생기(1)로서는 고주파 전원회로에서 출력되는 고주파 출력, 예를 들면 전술한 사이리스터에 의한 제어가 불가능한 MHz이상의 주파수인 고주파 출력의 주파수, 구체적으로는 출력 주파수가 13.56MHz이면 13.56MHz의 고주파 신호를 출력하는 발진기(오실레이터)를 사용하면 되고, 이 기본 동작 신호 발생기(1)에서 발진된 고주파 신호인 기본 구동 신호는 공지의 배주파 회로에 의해 일단 2배의 주파수인 27.12MHz가 된다.
이들 2배 주파수인 27.12MHz가 된 기본 구동 신호는 미도시의 증폭용 트랜지스터에서 적절하게 그 진폭이 증폭된 후 파형 성형 회로(3)로 공급되어서 27.12MHz의 방형파로 정형된다. 이들 파형 성형 회로(3)로서는 통상적으로 디지털 회로 등에서 사용되는 방형파의 생성회로, 구체적으로는 반전기를 다단(예를 들면 2단)으로 이용한 것들을 적합하게 사용할 수 있다.
그리고 이들 파형 성형 회로(3)에 있어서 2배의 주파수인 27.12MHz의 방형파로 된 기본 구동 신호는 예를 들면 펄스카운터 등으로 이루어지는 분주파 생성회로(4)로 공급되어서 출력 주파수에 따라서 2분주인 13.56MHz의 방형파나, 8분주인 3.39MHz의 방형파가 생성된다. 또한 후술하는 실시예에서는 출력 주파수를 13.56MHz으로 하기 위하여 2분주인 13.56MHz를 사용한다.
이와 같이 하여서 기본 구동 방형파 생성회로부(5)에서 생성되는 방형파는 배주파의 방형파에 의거하여 생성됨으로써 도2에서와 같이 그 듀티비가 약 50%의 방형파가 되는 기본 구동 방형파(13.35MHz)가 되고, 그 한 쪽이 지연회로부(13)를 통하여 AND 게이트 회로(14)로 공급되며 다른 쪽이 미분회로부(9)로 공급되어서 그 프론트에지 미분신호가 되므로 단안정 멀티바이브레이터(15)의 트리거 신호로서 사용된다.
또한 본 실시형태를 이용한 단안정 멀티바이브레이터(15)는 그 시정수 회로부(12)로 출력전력을 제어하기 위한 제어신호가 입력되어서 그 제어신호에 따라서 시정수가 변화되므로 출력전력을 작게 하기 위한 제어신호가 입력된 경우에는 시정수가 작아짐으로써 짧은 펄스폭의 신호가 AND 게이트 회로로 출력되고, 출력 전력을 크게 하기 위한 제어신호가 입력된 경우에는 시정수가 커짐으로써 긴 펄스폭의 신호가 AND 게이트 회로(14)로 출력된다.
또한 단안정 멀티바이브레이터(15)는 도1에서와 같이 두 개의 반전기가 AC-DC결합으로 이루어진 것이며 여기에서 이용하는 제1반전기(10)는 고주파 출력 주파수의 반주기(半周期), 구체적으로 출력주파수가 13.56MHz라면 도2에서와 같이 1주기가 73.7나노초가 되므로 그 반주기인 약 36.8나노초보다도 짧은 펄스폭(신호폭)의 방형파를 출력 가능한 고속 동작 가능한 것일 필요가 있으며, 이들 제1반전기(10)로서는 실제의 회로로서 후술하는 실시예에서는 도3에서와 같이 NAND 게이트 회로(IC2)를 사용한 반전기로 한다.
이와 같이 NAND 게이트 회로(IC2)를 이용하는 것은 이들 논리 게이트 회로는 일반적인 MSI의 멀티 바이브레이터와 비교하여서 고속 동작 가능하므로 보다 짧으며 정밀한 펄스폭의 방형파를 출력할 수 있으며, 그 NAND 게이트 회로(IC2)로 형성되는 제1반전기(10)에서 출력되는 펄스폭(신호폭)으로, AND 게이트 회로(14)(도3에서는 IC4)에 있어서 기본 구동 방형파가 컷아웃되어서 증폭원 신호가 되므로 이들 펄스폭을 짧게 할 수 있으면 할 수 있는 만큼 증폭원 신호의 최소의 펄스폭 즉 해당 펄스폭에 의해 제어되는 출력전력의 크기도 작게 할 수 있으며, 따라서 제어 가능한 출력 전력의 범위가 보다 크게 되면서 동시에 가변 범위내에서 제어 가능한 최소 단위도 보다 좁아지므로 보다 치밀한 출력 제어를 실시할 수 있다.
또한 후술하는 도3의 실시예에서는 제1반전기(10)로서 NAND 게이트 회로 (IC2)를 사용하고 있지만, 본 발명은 이에 한정되는 것은 아니며 다른 구성에 의한 고속 동작 가능한 반전기를 사용하여도 된다.
또한 제2반전기(11)로서는 제1반전기(10)의 출력을 반전할 뿐이므로 비교적 전파 지연이 적고, 출력 주파수 레벨에 있어서 동작이 가능한 것이면 된다.
또한 단안정 멀티바이브레이터(15)를 구성하는 시정수 회로부(12)로서는 통상적으로 시정수 회로부로서 사용되는 콘덴서(C)와 가변 저항(R)으로 구성되는 시정수 회로라도 좋으나, 이들 콘덴서(C)와 가변 저항(R)을 이용한 시정수 회로에서는 시정수가 경시적으로 크게 변화하기 쉬워서 안정된 연속 제어를 실시하는 것이 어렵기 때문에 도3에서 나타내는 실시예에 있어서는 시정수가 경시적으로 크게 변화하지 않으며 또한 제어신호로서 전압 신호를 사용할 수 있는 전계효과형 트랜지스터(FET)(Q1)를 시정수 제어소자로서 이용하고 있다. 또한 도1에서의 R의 접지는 고주파적 접지이다.
이하 도1에서 나타내는 본 실시예의 고주파 전원회로의 동작에 관하여 도2에서 나타내는 각부의 신호형태(타이밍)를 이용하여서 설명하면 기본 구동 방형파 생성 회로부(5)에 있어서는 도2(a)에서 나타내는 바와 같이 듀티비가 약 50%인 기본 구동 방형파(13.56MHz)가 생성된다.
그리고 그 생성된 기본 구동 방형파는 미분 회로부(9)로 입력되어서 도2(b)에서와 같이 그 프론트에지만이 빼내어진 프론트에지 미분신호로 변환되고, 그 프론트에지 미분신호가 트리거 신호로서 제1반전기(10)에 입력된다.
제1반전기(10)는 미분회로부(9)로부터의 프론트에지 미분신호의 입력을 계기로 신호 출력을 개시하고, 그 신호 출력의 제2반전기(11)에 의한 반전 출력이 시정수 회로부(12)에 설정되어 있는 시정수에 의거하는 기간을 지나도록 함으로써 제1반전기(10)로 입력된 시점에 있어서 신호출력을 종료한다. 즉 제1반전기(10)는 도2(c)에서와 같이 프론트에지 미분신호의 입력시점을 계기로 시정수 회로부(12)에 설정되어 있는 시정수에 의거하는 기간에 따른 펄스폭(신호폭)의 신호를 출력한다.
또한 도2(c)에서 나타내는 바와 같이 이들 프론트에지 미분신호의 입력시점에서 실제로 신호가 출력될 때까지는 시간적인 지연, 즉 신호 전파 지연시간이 생기게 되므로 이들 신호 전파 지연 시간분만큼 지연한 출력신호를 AND 게이트 회로(14)에 입력하고, 한쪽에서 직접적으로 기본 구동 방형파를 입력해버리면 AND 게이트 회로(14)에서 컷아웃되는 기본 구동 방형파의 신호폭이 그 신호 전파 지연 시간분만큼 짧아져 버리므로 이것을 회피하기 위하여 제1반전기(10)에서의 그 신호 전파 지연 시간분만큼 기본 구동 방형파를 지연시키기 위한 지연회로부(13)를 경유시킴으로써 AND 게이트 회로(14)로 입력되는 쌍방의 신호의 동기가 취해져 도2(e)에서와 같이 제1반전기(10)의 신호폭에 따른 증폭원 신호를 얻을 수 있다.
이와 같이 제1반전기(10)에서의 신호 전파 지연시간이 출력 주파수의 1주기 시간에 가까운 길이이거나, 1주기 시간보다 긴(큰) 경우나, 제1반전기(10)에 있어서 출력 가능한 최소의 펄스폭(신호폭)의 길이(크기)가 출력 주파수의 1주기 시간에 가까운 길이인 경우에는 기본 구동 방형파의 동일 주기내에서의 신호폭에 따른 출력제어가 곤란해지므로 본 발명에서의 방형파 신호 생성기가 되는 이들 제1반전기(10)로서 출력주파수의 1주기 시간의 적어도 2논리 게이트 이하의 신호 전파 지연시간으로 그 1주기 시간의 적어도 2분의 1이하의 신호폭의 방형파 신호를 출력할 수 있는 것으로 하는 것이 바람직하다.
또한 본 실시형태에서는 AND게이트 회로(14)를 이용하여서 기본 구동 방형파에서의 컷아웃을 실시함으로써 도2에서 파선으로 나타내는 바와 같은 과대 시정수(역전DUTY비)를 방지할 수 있도록 하고 있으며, 이와 같이 하는 것은 신호폭이 역전함으로써 제어력이 반대로 되어 기기가 손상하는 등의 문제점이 생기는 것을 회피할 수 있어서 바람직하지만, 본 발명은 이에 한정되는 것은 아니며 이들 AND 게이트 회로(14)를 이용하지 않고 제1반전기(10)로부터의 출력신호를 그대로 증폭원 신호로서 E급 앰프(6)로 입력하도록 하여도 좋으며 이 경우에는 지연 회로부(13)를 생략할 수 있다.
(실시예)
도3은 실제로 제작한 회로를 나타내는 회로도이며, 전술한 바와 같이 제1반전기(10)로서는 NAND 게이트 회로(IC2)를 사용하고, 시정수 회로부(12)로는 콘덴서(C1)과 함께 전계효과형 트랜지스터(FET)(Q1)의 드레인·소스 사이 저항(RDS)을 이용한다.
또한 도3에서 반전회로(IC1)는 입력되는 기본 구동 방형파를 재정형하기 위한 것이며 입력되는 기본 구동 방형파의 전파로에 있어서 기본 구동 방형파가 악영향을 받지 않는 경우라면 생략하여도 좋다.
또한 본 실시예에서는 미분회로부(9)를 R1과 R2 및 C2로 구성하고 있으며, R1측이 Vd에 접속되어서 프론트에지 미분신호의 비출력시에 NAND 게이트 회로(IC2)의 입력(2)에는 HIGH상태인 「1」이 입력되고, 프론트에지 미분신호의 출력시에 있어서 입력(2)에 LOW상태인 「0」이 입력된다. 또한 회로 소자에 의한 동작 지연이 있어서 실제로는 프론트에지 미분신호는 NAND 게이트 회로(IC2)의 입력(1)이 LOW상태인 「0」이 될 때까지 LOW상태인 「0」을 유지할 만큼의 시정수가 필요하다.
또한 도3에서 IC5∼IC7은 지연기(遲延器)이며, 그 IC5∼IC7에 의해 지연 회로부(13)가 형성되면서 동시에 IC3가 제2반전기(11)에 해당하고 IC4가 AND 게이트 회로(14)에 해당한다.
본 실시예에 있어서는 전계효과형 트랜지스터(FET)(Q1)를 이용함으로써 제어신호로서 전압 신호가 FETQ1의 게이트로 인가된 상태에서 프론트에지 미분신호가 NAND 게이트 회로IC2의 입력(1)에 더해지면 그 게이트 전압에 대응한 드레인·소스 사이 저항(RDS)와 (C1)에 의해 구성되는 시정수 기간, NAND 게이트 회로(IC2)의 입력(1)의 전위가 LOW 상태인 「0」이 되고, 시정수 기간 경과후, NAND 게이트 회로(IC2)의 입력(1)의 전위가 HIGH 상태인 「1」상태가 됨으로써 제어신호의 전압신호에 의해 NAND 게이트 회로(IC2)의 입력(1)의 입력 상태와 그 기간을 제어할 수 있기 때문에 경시적으로도 안정된 연속 제어를 실시할 수 있다.
본 실시예에 있어서 제1반전기(10)로서는 NAND 게이트 회로(IC2)를 사용함으로써 13.56MHz에서도 충분하게 이용 가능한 짧은 펄스폭이 얻어지는 반전기를 획득하고 있으며, 이 NAND 게이트 회로(IC2)의 동작에 관해서 설명하면 전술한 바와 같이 R1과 R2 및 C2로 구성된 미분회로부(9)에 접속되는 입력(2)은 프론트에지 미분신호의 비출력시에 HIGH 상태인 「1」이 입력되면서 동시에 다른 쪽의 입력(1)도 전계효과형 트랜지스터(FET)(Q1)를 통하여 Vd에 접속됨으로써 HIGH 상태인 「1」이 입력되어 있기 때문에 NAND 게이트 회로(IC2)의 출력은 LOW상태인 「0」이다. 또한 R1과 R2의 관계는 IC2의 입력(2)에서의 역치를 VIL로 하였을 때에 Vd·R2/(R1+R2)＞VIL로 한다.
이와 같은 상태에 있어서 프론트에지 미분신호가 출력되는 즉 입력(2)에 LOW상태인 「0」이 입력되면 NAND 게이트 회로(IC2)의 출력은 HIGH상태인 「1」로 이행한다.
그리고 그 HIGH상태인 「1」이 출력됨으로써 제2반전기(11)에 해당하는 (IC3)에서는 반전 출력인 LOW상태인 「0」이 출력되어서 입력(1)에도 LOW 상태인 「0」이 입력되도록 이루어진 후(미분신호 입력 직후), 프론트에지 미분신호가 비출력상태 즉 LOW 상태인 「0」이 되어도 NAND 게이트 회로(IC2)의 출력은 HIGH상태 그대로 유지된다.
그리고 전계효과형 트랜지스터(FET)(Q1)의 게이트 전압에 따른 RDS·C1[초] 시간 경과후 (IC2)의 입력(1)의 전위가 다시 HIGH상태인 「0」으로 되돌아가서 입력(1)과 입력(2) 쌍방의 전위가 HIGH상태인 「1」이 되므로 NAND 게이트 회로(IC2)의 출력은 LOW 상태인 「0」으로 이행하게 되기 때문에 NAND 게이트 회로(IC2)로부터는 프론트에지 미분신호의 입력을 계기로 시정수 회로부(12)에 설정되어 있는 출력 주파수인 13.56MHz의 반주기에 해당하는 기간내의 신호폭을 갖는 방형파 신호가 출력되게 되므로 그 NAND 게이트 회로(IC2)에 의해 형성되는 제1반전기(10)가 본 발명에서의 방형파 신호 생성기에 해당한다.
또한 전계효과형 트랜지스터(FET)(Q1)등으로 구성되는 단안정 멀티바이브레이터(15)의 시정수 회로부(12)는 본 발명에서의 방형파 신호 생성기가 되는 제1반전기(10)를 구성하는 NAND 게이트 회로(IC2)에서 출력되는 펄스폭(신호폭)을 전력 출력을 제어하기 위한 제어신호에 의거하여 가변 제어하므로 그 시정수 회로부(12)가 본 발명에서의 신호폭 제어회로에 해당한다.
이상 설명한 바와 같이 제어신호에 따라서 가변되는 NAND 게이트 회로(IC2)에서 출력되는 펄스폭(신호폭), 예를 들면 그 펄스폭(신호폭)을 기본 구동 방형파의 펄스폭(신호폭)의 반으로 한 경우에는 기본 구동 방형파의 펄스폭(신호폭)의 약 반(50%)정도의 펄스폭을 갖는 증폭원 신호가 AND 게이트 회로(14)에서 E급 앰프(6)로 출력되어서 증폭됨으로써 출력이 좁혀지게 되며, 그리고 또한 관련한 NAND 게이트 회로(IC2)에서 출력되는 펄스폭(신호폭)을 기본 구동 방형파의 펄스폭(신호폭)의 1/3로 한 경우에는 기본 구동 방형파의 펄스폭(신호폭)의 약 1/3(33%)의 펄스폭을 갖는 증폭원 신호가 AND 게이트 회로(14)에서 E급 앰프(6)로 출력되어서 증폭됨으로써 출력이 좁혀지게 된다.
이상 본 실시예의 고주파 전원회로에 따르면 바이브레이터 회로부가 되는 단안정 멀티바이브레이터(15)에 있어서, 증폭원 신호로서 프론트에지 미분신호의 입력을 계기로 하면서 동시에 제어신호에 의거하는 출력기간을 갖는 출력 주파수의 반주기(半周期)보다도 짧은 신호폭을 갖는 방형파 신호가 생성되고 그 증폭원 신호가 스위칭 앰프 회로부에서 증폭되므로 출력 주파수가 고주파라 하더라도 간소한 구성으로 증폭원 신호의 신호폭을 제어신호에 따라서 변경할 수 있으며, 따라서 스위칭 앰프 회로부가 되는 E급 앰프(6)에서 증폭된 고주파 전원회로에서의 출력 전력의 조절을 간소한 구성으로 시간적으로 치밀, 구체적으로는 도8에서와 같이 200나노초 정도로 정밀하게 제어할 수 있다.
또한 본 실시예의 고주파 전원회로에 따르면 바이브레이터 회로부로서 DC-AC 결합에 따른 단안정 바이브레이터를 이용함으로써 신호폭 제어회로를 제2반전기 그리고 시정수 회로부(12)에 의해 간단한 구성으로 구성할 수 있기 때문에 자유로운 회로 설계가 향상되면서 간소한 구성으로 정밀한 바이브레이터 회로부를 얻을 수 있다.
또한 본 실시예의 고주파 전원회로에 따르면 제1반전기(10)를 일반적인 MSI의 멀티 바이브레이터와 비교하여서 고속 동작 가능한 NAND 게이트 회로(IC2)를 이용하여서 형성함으로써 보다 짧은 신호폭의 방형파 신호를 생성할 수 있으며, 제어 가능한 출력 전력의 범위를 보다 크게 할 수 있다.
또한 본 실시예의 고주파 전원 회로에 따르면 출력 주파수의 일주기(一周期 )마다 신호폭을 가변하는 것이 가능해지기 때문에 시간적으로 가장 치밀해지는 동일 주기내에 의한 출력 전력의 제어가 가능해진다.
또한 본 실시예의 고주파 전원회로에 따르면 AND게이트 회로(14)를 이용하여서 증폭원 신호의 신호폭이 역전되어 버리는 것을 회피할 수 있으며 이들 신호폭이 역전(역전Duty화)에 의한 장해의 발생을 방지할 수 있다.
또한 본 실시예의 고주파 전원 회로에 따르면 지연 회로부(13)을 포함함으로써 논리 게이트 회로가 되는 AND 게이트 회로(14)에 의해 컷아웃된 증폭원 신호의 신호폭이 신호 전파 지연 시간분만큼 짧아져 버리는 문제를 회피할 수 있다.
또한 본 실시예의 고주파 전원 회로에 따르면 시정수 제어소자로서 전계효과형 트랜지스터(FET)를 갖고 있기 때문에 시정수가 경시적으로 크게 변동되기 어려워서 시정수 회로부에 입력되는 제어신호에 의해 안정된 연속 제어를 실시할 수 있다.
또한 본 실시예의 고주파 전원회로에 따르면 배주파(倍周波)를 이용하여서 기본 구동 방형파를 생성하고 있기 때문에 듀티비 약 50%의 기본 구동 방형파를 정밀하게 생성할 수 있다.
이상 본 발명의 실시예를 도면에 의해 설명하여 왔는데 구체적인 구성은 이들 실시예에 한정되는 것은 아니며 본 발명의 요지를 일탈하지 않는 범위에서의 변경이나 추가가 있어도 본 발명에 포함될 것이다.
예를 들면 상기 실시예에서는 고주파 전원회로에서 출력되는 고주파 출력과 동일한 주파수(13.56MHz)의 기준 동작 신호를 생성하여서 배주파 생성 회로(2)에 의해 그 기준 동작 신호의 배주파(2배파;27.12MHz)를 생성하도록 하고 있는데, 본 발명은 이에 한정되는 것은 아니며, 이들 배주파 생성회로(2)를 이용하지 않고 예를 들면 27.12MHz의 오실레이터를 이용하여서 기준 동작 신호의 배주파를 직접 생성하도록 하여도 좋다.
또한 상기 실시예에서는 배주파로서 2배파를 이용하고 있는데, 본 발명은 이에 한정되는 것은 아니며 이들 2배파보다 고차의 4배파나 8배파를 이용하여서 듀티비 약 50%의 방형파인 기본 구동 방형파나 제어용 방형파를 생성하도록 하여도 좋다.
또한 상기 실시예에서는 배주파를 이용하여서 기본 구동 방형파를 생성하였데, 본 발명은 이에 한정되는 것은 아니며 이들 기본 구동 방형파를 배주파를 이용하지 않고 생성하도록 하여도 된다.
또한 상기 실시예에서는 논리 게이트 회로로서 AND게이트 회로(14)를 이용하고 있는데, 본 발명은 이에 한정되는 것은 아니며 이들 논리 게이트 회로로서는 제어방식에 의거한 적절한 논리적회로(論理積回路) 기능을 갖는 다입력 논리 게이트 회로(NAND 게이트 회로나 OR 게이트 회로)를 이용할 수 있다.
또한 상시 실시예에서는 로우패스필터(LPF)(7)를 설치하여서 정현파 출력과 펄스 출력 쌍방의 출력 형태를 실시할 수 있도록 하고 있는데, 본 발명은 이에 한정되는 것은 아니며 이들의 어느 한쪽만으로 하여도 된다.
또한 상기 실시예에서는 지연회로부(13)를 이용하고 있는데, 본 발명은 이에 한정되는 것은 아니며 출력 주파수가 비교적 낮고 그 출력 주파수의 신호폭에 대하여 제1반전기(10)에서의 지연 전파 시간이 충분히 작은 것인 경우에는 이들 지연 회로부(13)를 생략하여도 좋다.
또한 상기 실시예에서는 미분 신호로서 프론트에지 미분신호를 트리거 신호로서 제1반전기(10)로 입력하고 있는데, 본 발명은 이에 한정되는 일은 아니며 예를 들면 도4에서 나타내는 바와 같이 백에지 미분회로부(9')를 이용하여서 제1반전기(10)에 백에지 미분신호를 입력하도록 하고, 지연회로로서 제1반전기(10)와 동일한 반전기인 제3반전기(10')를 지연회로부(13)로서 이용함으로써 AND 게이트 회로(14)로 입력되는 쌍방의 지연 전파 시간을 매칭시킬 필요가 없도록 구성하여도 좋다.
또한 상기 실시예에서는 시정수 제어소자로서 전계효과형 트랜지스터(FET)(Q1)를 사용한 시정수 회로부(12)를 예시하고 있지만, 본 발명은 이에 한정되는 것은 아니며 이들 시정수 제어 소자로서는 CdS 포토셀 혹은 용량 가변 다이오드 등을 이용할 수 있다.
구체적으로는 용량 가변 다이오드를 이용하는 경우에는 도6에서와 같이 시정수 가변을 정전용량으로 수행하는 것 이외, 동작 자체는 도3의 회로와 동일하다. 이 도6의 회로에서의 Cd가 가변 용량 다이오드의 정전 용량이다. 주지와 같이 C1 및 C3은 직류 저지이며, 일반적으로는 C1, C3〉〉Cd로 설정된다. 시정수는 R 및 Cd로 결정된다. 또한 도6은 가장 일반적인 가변 용량 다이오드의 사용예지만, 도7은 응용예로서 본 발명에 특화된 가변 용량 다이오드의 사용예를 나타내는 것이다.
또한 실시예에서는 출력 주파수로서 싸이리스터 등으로 제어 불가능한 13.56MHz를 예시하고 있는데, 본 발명은 이에 한정되는 것은 아니며 이들 싸이리스터가 이용되는 수백KHz의 출력 주파수에 본 발명의 고주파 전원회로를 이용할 수 있음은 말할 필요도 없다.
또한 상기 실시예에서는 바이브레이터 회로부로서 AC-DC 결합의 단안정 멀티 바이브레이터 회로를 이용하고 있는데, 본 발명은 이에 한정되는 것은 아니며 외부에서의 트리거 신호의 입력을 계기로 필요한 출력 주파수의 반주기에 해당하는 기간내의 신호폭을 갖는 방형파 신호를 출력할 수 있으며 또한 제어신호에 의거하여 그 방형파 신호의 신호폭을 가변 제어할 수 있는 것이라면 바이브레이터 회로부로서 이용할 수 있다.

Claims (8)

  1. 고주파 전원회로에서 출력되는 출력 주파수를 갖는 기본 구동 방형파를 생성하는 기본 구동 방형파 생성 회로부와, 그 생성된 기본 구동 방형파의 프론트에지(front edge) 또는 백에지(back edge)의 미분 신호를 생성하는 미분 신호 생성 회로부와, 외부에서의 트리거 신호의 입력을 계기로 상기 출력주파수의 반주기에 해당하는 기간내의 신호폭을 갖는 방형파 신호를 출력하는 방형파 신호 생성기 및 상기 출력 주파수에 의거하는 전력 출력을 제어하기 위한 제어신호에 의거하여 상기 방형파 신호의 신호폭을 가변 제어하는 신호폭 제어회로를 갖는 바이브레이터 회로부와, 그 바이브레이터 회로부로부터의 출력신호에 의거하는 증폭원 신호를 증폭하는 스위칭 앰프 회로부를 포함하여 상기 미분 신호 생성 회로부에서 생성된 미분신호를 상기 바이브레이터 회로부에서의 트리거 신호로서 이용한 것을 특징으로 하는 고주파 전원회로.
  2. 상기 제1항에 있어서, 상기 방형파 신호 생성기는 상기 미분신호의 입력을 계기로 입력 신호의 반전 출력을 개시하는 제1의 반전기를 구비하면서 상기 신호폭 제어회로는 상기 제1의 반전기로부터의 출력신호를 반전하여서 해당 제1의 반전기로 입력시키는 제2의 반전기와, 그 제2의 반전기에서 출력되는 출력신호의 상기 제1의 반전기로의 입력을 상기 제어신호에 따라서 변화되는 시정수에 의해 결정되는 시간에 있어서 차단하는 시정수 회로부를 갖는 것을 특징으로 하는 고주파 전원회로.
  3. 상기 제2항에 있어서, 상기 제1의 반전기가 다입력 변전 논리 게이트 회로에 의해 형성되는 것을 특징으로 하는 고주파 전원회로.
  4. 상기 제1∼3항의 어느 항에 있어서, 상기 방형파 신호 생성기는 상기 출력 주파수의 1주기 시간의 적어도 2논리 게이트 이하의 신호 전파 지연 시간에서 그 1주기 시간의 적어도 2분의 1이하의 신호폭의 방형파 신호를 출력하는 것을 특징으로 하는 고주파 전원회로.
  5. 상기 제1∼4항의 어느 항에 있어서, 상기 바이브레이터 회로부로부터의 출력신호와 상기 기본 구동 방형파가 입력되고, 그 입력되는 바이브레이터 회로부로부터의 출력신호에 의해 입력되는 기본 구동 방형파의 컷아웃을 수행하는 논리 게이트 회로를 포함하며, 상기 스위칭 앰프 회로부는 상기 논리 게이트 회로에서의 출력신호를 상기 증폭원 신호로서 증폭하는 것을 특징으로 하는 고주파 전원회로.
  6. 상기 제5항에 있어서, 상기 논리 게이트 회로로 입력되는 기본 구동 방형파를 상기 바이브레이터 회로부에서의 신호 전파 지연 시간으로 지연시키는 지연회로를 포함하는 것을 특징으로 하는 고주파 전원회로.
  7. 상기 제1∼6항의 어느 항에 있어서, 상기 시정수 회로부는 시정수 제어 소자로서 전계 효과형 트랜지스터(FET), Cds소자 혹은 용량 가변 다이오드 및 그들의 조합을 갖는 것을 특징으로 하는 고주파 전원회로.
  8. 상기 제1∼7항의 어느 항에 있어서, 상기 기본 구동 방형파 생성회로는 상기 기본 구동 방형파의 배주파를 생성하는 배주파 생성회로를 갖으며 그 배주파 생성회로에서 생성된 배주파를 이용하여서 듀티비 약50%의 기본 구동 방형파를 생성하는 것을 특징으로 하는 고주파 전원회로.
KR1020087016956A 2006-01-16 2006-11-08 고주파 전원회로 KR20080083661A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006007745A JP4478112B2 (ja) 2006-01-16 2006-01-16 高周波電源回路
JPJP-P-2006-00007745 2006-01-16

Publications (1)

Publication Number Publication Date
KR20080083661A true KR20080083661A (ko) 2008-09-18

Family

ID=38256110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087016956A KR20080083661A (ko) 2006-01-16 2006-11-08 고주파 전원회로

Country Status (5)

Country Link
US (1) US7808224B2 (ko)
JP (1) JP4478112B2 (ko)
KR (1) KR20080083661A (ko)
CN (1) CN101361410A (ko)
WO (1) WO2007080697A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4584949B2 (ja) * 2007-03-29 2010-11-24 アドバンス・デザイン株式会社 デューティ比制御高周波生成回路
JP2012055189A (ja) * 2010-09-06 2012-03-22 Yukio Asada 電界発生装置
JP5541114B2 (ja) * 2010-11-25 2014-07-09 三菱電機株式会社 電力増幅器とそれを用いたｍｍｉｃ
US7995318B1 (en) 2011-01-26 2011-08-09 Murray F Feller High frequency power converter
JP6834366B2 (ja) 2016-11-04 2021-02-24 船井電機株式会社 電源装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62178171A (ja) 1986-01-31 1987-08-05 Toshiba Electric Equip Corp 高圧電源装置
JPH06338476A (ja) 1993-03-31 1994-12-06 Tokyo Electron Ltd プラズマ処理方法
JP3061093B2 (ja) 1993-04-09 2000-07-10 サンケン電気株式会社 降圧チョッパ型スイッチング電源
JPH0715958A (ja) 1993-06-28 1995-01-17 Tdk Corp 自励フライバックコンバータ
JPH08167500A (ja) 1994-12-15 1996-06-25 Jeol Ltd 高周波プラズマ発生装置用電源
JPH08255782A (ja) 1995-03-16 1996-10-01 Toshiba Corp プラズマ表面処理装置
JP4351755B2 (ja) 1999-03-12 2009-10-28 キヤノンアネルバ株式会社 薄膜作成方法および薄膜作成装置
JP4381654B2 (ja) 2002-05-24 2009-12-09 高周波熱錬株式会社 グロー放電装置、その電力供給方法およびその電源装置
JP3991863B2 (ja) * 2002-12-27 2007-10-17 セイコーエプソン株式会社 ノコギリ波発生装置
TWI296166B (en) * 2003-02-14 2008-04-21 Novatek Microelectronics Corp Dc/dc voltage converter
US7391630B2 (en) * 2003-10-24 2008-06-24 Pf1, Inc. Method and system for power factor correction using constant pulse proportional current

Also Published As

Publication number Publication date
JP4478112B2 (ja) 2010-06-09
WO2007080697A1 (ja) 2007-07-19
US7808224B2 (en) 2010-10-05
CN101361410A (zh) 2009-02-04
JP2007188837A (ja) 2007-07-26
US20090201004A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
US20040217794A1 (en) Propagation delay adjustment circuit
JP3017010B2 (ja) 可変遅延線
US7847607B2 (en) PLL circuit
US10425085B2 (en) Crystal oscillator circuit
KR20080083661A (ko) 고주파 전원회로
US6046621A (en) Differential signal generator with dynamic beta ratios
US11750163B2 (en) Deglitching circuit and method in a class-D amplifier
KR100608362B1 (ko) 펄스 발생기
JP4478111B2 (ja) 高周波電源装置
JPS584492B2 (ja) ダイナミツクブンシユウカイロ
US6326829B1 (en) Pulse latch with explicit, logic-enabled one-shot
JP4584949B2 (ja) デューティ比制御高周波生成回路
JP2004506370A (ja) デジタルクロック逓倍回路のための方法および装置
US20030234670A1 (en) Frequency doubling two-phase clock generation circuit
US6307416B1 (en) Integrated circuit for producing two output clock signals at levels which do not overlap in time
JPS588169B2 (ja) ハケイヘンカンソウチ
JP3127456B2 (ja) 半導体集積装置
JP2009055470A (ja) ノイズ除去回路
JP3118159B2 (ja) リング発振回路
JP6690950B2 (ja) Ｃｍｏｓ出力バッファ回路
JP3501585B2 (ja) 半導体集積回路
KR100280514B1 (ko) 듀티 싸이클 보정회로
KR0167225B1 (ko) 클럭신호 동기회로
JPS63100815A (ja) 出力バツフア回路
JP2004503166A (ja) ディジタル信号と逆信号との間の遅延差を最小にしてディジタル信号の逆信号を生成する回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid