KR20080069783A - 박막 트랜지스터 표시판 - Google Patents
박막 트랜지스터 표시판 Download PDFInfo
- Publication number
- KR20080069783A KR20080069783A KR1020070007443A KR20070007443A KR20080069783A KR 20080069783 A KR20080069783 A KR 20080069783A KR 1020070007443 A KR1020070007443 A KR 1020070007443A KR 20070007443 A KR20070007443 A KR 20070007443A KR 20080069783 A KR20080069783 A KR 20080069783A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- boundary
- thin film
- substrate
- signal lines
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 4
- 238000004804 winding Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 56
- 239000004973 liquid crystal related substance Substances 0.000 description 49
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 표시 영역, 칩 영역 및 패드 영역을 포함하는 기판, 상기 패드 영역에 군집되어 있는 끝 부분인 패드를 가지며, 상기 패드 영역을 상기 표시 영역 및 칩 영역에 전기적으로 연결하기 위해 상기 기판 위에 형성되어 있는 복수의 신호선, 상기 기판에 형성되어 상기 신호선을 덮고 있으며, 상기 신호선의 일부를 드러내는 복수의 접촉 구멍을 가지는 절연막, 상기 절연막 상부에 형성되어 있으며 상기 접촉 구멍을 통하여 상기 패드와 연결되어 있는 복수의 접촉 보조 부재, 복수의 상기 신호선을 공통으로 연결하기 위해 상기 절연막 상부에 형성되어 있으며, 상기 접촉 보조 부재 각각에 연결되어 있는 연결 부재를 포함하는 박막 트랜지스터 표시판으로서, 상기 절연막은 식각되어 형성된 경계선을 가지며, 상기 경계선은 굴곡되어 있다.
표시장치, 가요성인쇄회로기판, 박막트랜지스터표시판, COG
Description
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 분해 사시도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치 박막 트랜지스터표시판의 개략도이다.
도 5는 도 4에 도시한 박막 트랜지스터 표시판의 일부(A)를 확대하여 나타낸 확대도이다.
도 6은 도 5에 도시한 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 일부를 도시한 확대도이다.
도 8은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 일부를 도시한 확대도이다.
본 발명은 박막 트랜지스터 표시판에 관한 것이다.
일반적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다.
화소 전극은 하나의 표시판에 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 다른 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.
이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 형성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.
액정 표시 장치 중에서, 특히 핸드폰 등에 사용되는 중소형 표시 장치는 액정 표시판 조립체, 외부로부터의 입력 신호를 전달하는 신호 배선이 구비된 가요성 인쇄 회로 기판(flexible printed circuit film, FPC), 그리고 이들을 제어하기 위한 통합 칩(integration chip)을 포함한다.
한편, 액정 표시 장치는 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 그리고 표시 신호선 중 게이트선에 게이트 온 전압과 게이트 오프 전압 을 내보내어 화소의 스위칭 소자를 턴온/오프시키는 게이트 구동부와 표시 신호선 중 데이터선에 데이터 전압을 내보내어 턴온된 스위칭 소자를 통하여 화소에 인가하는 데이터 구동부를 포함하고, 통합 칩은 게이트 구동부 또는 데이터 구동부를 포함하며, 주로 표시판의 가장자리에 COG(chip on glass) 형태로 장착되어 있다.
또한, 통합 칩의 주변에는 외부로부터 통합 칩 또는 표시판의 내부에 인가되는 신호를 전달받기 위해 표시판의 신호선에 연결되어 있는 복수의 패드가 군집되어 있는 패드부가 배치되어 있으며, 패드부에는 가요성 인쇄 회로 기판이 FOG (film on glass) 형태로 연결된다. 이때, 복수의 패드는 제조 공정시 발생하는 정전기로부터 박막 트랜지스터 등과 같은 소자가 손상되는 것을 방지하기 공통 연결 부재를 통하여 서로 전기적으로 연결되어 있으며, 표시판을 거의 완성한 다음에는 공통 연결 부재를 패드로부터 분리함으로써 복수의 패드를 전기적으로 서로 분리한다.
하지만, 제조 공정시 공통 연결 부재와 패드가 연결되는 부분에서 표시판에 형성되어 있는 절연막의 단차로 인하여 사진 공정시 도전막이 잔류할 수 있으며, 이는 구동 불량을 발생시키는 원인이 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 구동 불량을 방지할 수 있는 박막 트랜지스터 표시판을 제공 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 표시 영역, 칩 영역 및 패드 영역을 포함하는 기판, 상기 패드 영역에 군집되어 있는 끝 부분인 패드를 가지며, 상기 패드 영역을 상기 표시 영역 및 칩 영역에 전기적으로 연결하기 위해 상기 기판 위에 형성되어 있는 복수의 신호선, 상기 기판에 형성되어 상기 신호선을 덮고 있으며, 상기 신호선의 일부를 드러내는 복수의 접촉 구멍을 가지는 절연막, 상기 절연막 상부에 형성되어 있으며 상기 접촉 구멍을 통하여 상기 패드와 연결되어 있는 복수의 접촉 보조 부재, 복수의 상기 신호선을 공통으로 연결하기 위해 상기 절연막 상부에 형성되어 있으며, 상기 접촉 보조 부재 각각에 연결되어 있는 연결 부재를 포함하는 박막 트랜지스터 표시판으로서, 상기 절연막은 식각되어 형성된 경계선을 가지며, 상기 경계선은 굴곡되어 있다.
굴곡된 상기 경계선에 의해 정의된 형성된 절연막의 돌출부는 상기 연결 부재에 대하여 각각 배치되어 있고, 각각의 돌출부는 연결 부재와 각각 중첩하는 것이 바람직하다.
경계선은 부분적으로 단절되어 있을 수 있으며, 연결 부재와 중첩하는 절연막 일부는 기판의 경계선에서 노출되어 있을 수 있으며, 이때, 단절된 경계선들은 연결 부재 사이에 위치하는 것이 바람직하다.
경계선은 부분적으로 단절되어 있을 수 있으며, 단절된 경계선들은 최외각에 위치하는 두 연결 부재의 밖에 위치할 수 있으며, 경계선 사이의 절연막은 상기 기판의 경계에서 노출되어 있는 것이 바람직하다.
칩 영역에 실장되는 구동 회로 칩은 COG(chip on glass) 방식으로 부착되어 있는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 분해 사시도이며, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다. 도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 구조를 개략적으로 도시한 개략도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 표시판(330)과 백라이트부(900)를 포함하는 액정 모듈(310)과 액정 모듈(310)을 수납하는 상부 및 하부 섀시(361, 362), 몰드 프레임(363), 그리고 FPC(650)를 포함한다.
표시판(330)은 액정 표시판 조립체(300), 액정 표시판 조립체(300) 위에 장착되어 있는 통합 칩(700), 통합 칩(700) 둘레에 형성된 보호막(701)을 포함한다.
액정 표시판 조립체(300)는 하부 표시판(100) 및 상부 표시판(200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
도 2에 도시한 것처럼, 액정 표시판 조립체(300)는 복수의 게이트선(G1-Gn)과 복수의 데이터선(D1-Dm)을 포함하는 복수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소, 그리고 게이트선(G1-Gn)에 신호를 공급하는 게이트 구동부(400)를 포함하며, 화소와 표시 신호선(G1-Gn, D1-Dm)의 대부분은 표시 영역(101) 내에 위치한다.
상부 표시판(200)은 하부 표시판(100)보다 크기가 작아서 하부 표시판(100)의 일부 영역이 노출되며 이 영역의 일부는 위에 통합 칩(700)이 위치하는 칩 영역(102)이 된다.
표시 신호선(G1-Gn, D1-Dm)은 앞서 말한 것처럼 게이트 신호(주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결 된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
박막 트랜지스터 등 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1-Gn) 및 데이터선(D1-Dm)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있다.
도 3에 도시한 바와 같이, 액정 표시판 조립체(300)가 하부 표시판(100)과 상부 표시판(200) 및 그 사이의 액정층(3)을 포함하며, 표시 신호선(G1-Gn, D1-Dm)과 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압 생성부(750)로부터 공통 전압(Vcom)을 인가 받는다. 도 3에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.
유지 축전기(CST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전 압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(190)에 대응하는 영역에 삼원색, 예를 들면 적색, 녹색, 또는 청색의 색 필터(230)를 구비함으로써 가능하다. 도 3에서 색 필터(230)는 상부 표시판(200)에 형성되어 있지만 이와는 달리 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.
액정 표시판 조립체(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.
구동 전원 생성부(710)는 회로 소자의 구동에 필요한 전원, 예를 들어 게이트 전압(Von, Voff), 기준 전압(AVDD) 및 공통 전압(Vcom)을 생성하여 공급한다.
게이트 구동부(400)는 게이트선(G1-Gn)에 연결되어 있으며, 구동 전원 생성부(710)로부터 스위칭 소자(Q)를 턴온시킬 수 있는 게이트 온 전압(Von)과 스위칭 소자(Q)를 턴오프시킬 수 있는 게이트 오프 전압(Voff)을 공급받아 이들의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
통합 칩(700)은 연결부(660)와 FPC(650)에 구비된 배선(도시하지 않음)을 통하여 외부의 신호를 입력받고 처리한 신호를 액정 표시판 조립체(300)의 주변 영 역(표시 영역을 제외한 영역)에 구비된 신호선(도시하지 않음)을 통하여 액정 표시판 조립체(300)에 공급함으로써 이들을 제어하는데, 도 2에 도시한 것처럼 구동 전원 생성부(710), 게이트 구동부(400), 계조 전압 생성부(800), 데이터 구동부(500) 및 신호 제어부(600) 등을 포함한다.
FPC(650)는 액정 표시판 조립체(300)의 한 변 부근에 위치한 패드 영역(103)에 부착된다. FPC(650)는 아래쪽에 외부로부터의 신호가 입력되는 연결부(660)가 구비되어 있으며, 연결부(660)와 통합 칩(700), 통합 칩(700)과 액정 표시판 조립체(300)의 전기적 연결을 위한 다수의 신호선(도시하지 않음)도 갖추고 있다.
액정 표시판 조립체(300)는 도 4에 도시한 것처럼 화면을 이루는 표시 영역(101)과 주변 영역을 포함하고, 주변 영역에는 빛을 차단하기 위한 차광층(도시하지 않음)(블랙 매트릭스)이 구비될 수 있다.
계조 전압 생성부(800)는 구동 전원 생성부(710)로부터 기준 전압(AVDD)을 공급받아 화소의 휘도와 관련된 한 벌 또는 두 벌의 복수 계조 전압을 생성한다. 두 벌이 있는 경우 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가한다.
신호 제어부(600)는 백라이트부(900)에 연결되어 있고 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.
도 1 및 도 2에 도시한 바와 같이, 백라이트부(900)는 몰드 프레임(363)의 단축의 한 가장자리 부근에 고정되어 있으며 액정 표시판 조립체(300)에 빛을 공급하는 램프(LP)와 이를 제어하는 회로 요소(도시하지 않음), 램프(LP)가 실장되어 있는 인쇄 회로 기판(670), 램프(LP)로부터의 빛을 액정 표시판 조립체(300)쪽으로 안내하고 빛의 세기를 균일하게 하는 도광판(902), 도광판(902) 아래쪽에 구비되어 있고 램프(LP)로부터의 빛을 액정 표시판 조립체(300)로 반사시키는 반사 시트(903), 도광판(902) 위쪽에 구비되어 램프(LP)로부터의 빛의 휘도 특성을 확보하는 복수의 광학 시트(901)를 포함한다.
상부 섀시(361)와 하부 섀시(362)는 각각 몰드 프레임(363)의 상하부에 결합하여 액정 모듈(310)을 내부에 수납하여 액정 표시 장치를 만든다.
이때, 액정 표시 장치의 하부 표시판(101)은 박막 트랜지스터가 배치되어 있어 박막 트랜지스터 표시판이라고 하며, 앞에서 설명한 바와 같이 화상이 표시되는 표시 영역(101), 표시 영역(101)을 구동하기 위한 신호를 출력하는 칩이 실장되는 칩 영역(102), 표시 영역(102) 및 칩 영역(102)에 필요한 신호를 외부로부터 공급하는 FPC(650)가 연결되는 패드 영역(103)을 포함한다.
이러한 박막 트랜지스터 표시판의 제조 공정에서는 표시 신호선(G1-Gn, D1-Dm), 화소 전극(190) 및 박막 트랜지스터 등을 사진 식각 공정을 통하여 형성하는데, 제조 공정시 발생하는 정전기를 효과적으로 방전시키기 위해 표시 신호선(G1- Gn, D1-Dm) 및 박막 트랜지스터는 공통 연결 부재를 통하여 전기적으로 연결한다. 공통 연결 부재는 패드 영역(102)에 군집되어 배치되어 있으며, 표시 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터와 전기적으로 연결되어 있는 신호선의 끝 부분(패드)에 공통으로 연결되어 있으며, 제조 공정의 마지막 단계에서 표시판의 일부를 분리하여 다수의 패드로부터 공통 연결 부재를 분리하여 다수의 패드는 서로 전기적으로 분리된다. 하지만, 제조 공정시 공통 연결 부재와 패드가 연결되는 부분에서 표시판에 형성되어 있는 절연막의 단차로 인하여 도전막이 잔류할 수 있으며, 이는 구동 불량을 발생시키는 원인이 되며, 본 발명에 따른 실시예에서는 이러한 문제점을 해결하기 위해 절연막의 단차가 발생하는 부분을 조절하며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 5는 도 4에 도시한 박막 트랜지스터 표시판의 일부(A)를 확대하여 나타낸 확대도이며, 도 6은 도 5에 도시한 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이다.
도 5 및 도 6에서 보는 바와 같이, 하부 표시판(100)에는 절연 기판(110)의 상부에는 질화 규소 또는 산화 규소로 이루어진 제1 절연막(140)이 형성되어 있으며, 그 상부에는 표시 신호선(G1-Gn, D1-Dm)에 전기적 또는 물리적으로 연결되어 있는 복수의 신호선(SL)이 형성되어 있다.
복수의 신호선(SL) 중 일부는 칩 영역(102)으로부터 연장되어 있으며, 나머지 일부는 표시 영역(도시하지 않음) 또는 이들을 제외한 주변 영역으로부터 연장 되어 있으며, 신호선(SL) 중 패드를 이루는 끝 부분은 넓은 면적으로 패드 영역(103)에 군집되어 있다. 패드 영역(103)은 칩 영역(102)에 인접하게 위치하며, 액정 표시판 조립체(300)와 FPC(650)를 전기적을 연결하기 위해 FPC(650)가 연결되는 부분이다. 이후의 제조 공정에서 액정 표시판 조립체(300)와 FPC(650)의 전기적 접속을 위한 이방성 도전막(도시하지 않음)이 패드 영역(103)으로 부착될 수 있다.
이때, 제1 절연막(140)은 표시 신호선(G1-Gn, D1-Dm) 중 일부만을 덮고 있으며, 신호선(SL)은 표시 신호선(G1-Gn, D1-Dm)과 동일한 층으로 이루어져 제1 절연막(140)의 하부에 위치할 수 있다. 또한, 제1 절연막(140)은 반도체와 게이트 전극 사이에 위치하는 게이트 절연막일 수 있다.
제1 절연막(140) 및 신호선(SL) 상부에는 제2 절연막(180)이 형성되어 있다. 제2 절연막(180)은 질화규소나 산화규소(SiO2) 따위의 무기물로 만들어질 수 있으며, 평탄화 특성이 우수한 감광성(photosensitivity) 유기물이나, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수가 약 4.0 이하인 저유전율 절연 물질로 이루어질 수도 있다. 제2 절연막(180)은 반도체를 보호하기 위한 보호막(passivation layer)일 수 있으며, 유기막의 우수한 특성을 살리면서도 노출된 반도체 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
이때, 실선으로 표시한 제2 절연막(180)의 경계선(C)은 제2 절연막(180)을 패터닝하면서 식각에 의해 형성된 것이며 굴곡되어 있다.
제2 절연막(180)에는 신호선(SL)의 끝 부분 일부를 각각 드러내는 복수의 접촉 구멍(contact hole)(187)이 형성되어 있다. 신호선(SL)이 제1 절연막(140)의 하부에 위치할 때에는 제1 절연막(140)도 접촉 구멍(187)을 공유하며, 접촉 구멍(187)은 하나의 신호선에 대하여 둘 또는 그 이상일 수 있다.
보호막(180) 위에는 복수의 접촉 보조 부재(contact assistant)(87), 복수의 연결 부재(86) 및 공통 연결 부재(84)가 형성되어 있다. 접촉 보조 부재 (87), 연결 부재(86) 및 공통 연결 부재(84)는 IZO, ITO 또는 a-ITO(비정질 ITO) 따위의 투명한 도전체로 이루어질 수 있으며, 화소 전극(190)과 동일한 층으로 이루어지는 것이 바람직하다.
접촉 보조 부재(87)는 접촉 구멍(187)을 통하여 신호선(SL)의 끝 부분과 각각 연결되어 있으며, 접촉 보조 부재(87)는 신호선(SL)의 끝 부분과 FPC(650) 등과 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 부재(86) 각각은 접촉 보조 부재(87)에 연결되어 있으며, 점선으로 표시한 절단선(B) 너머까지 연장되어 있으며, 하나의 공통 연결 부재(84)에 공통으로 연결되어 있다. 따라서, 복수의 신호선(SL)은 공통 연결 부재(84)를 통하여 전기적/물질적으로 연결되어 있으며, 이를 통하여 배향막을 형성하고 배향막 러빙 공정 등의 제조 공정에서 발생하는 정전기를 효과적으로 방전시킬 수 있다. 이어, 박막 트랜지스터 표시판의 제조 공정을 마친 후에는 절단기(도시하지 않음)를 이용하여 절단선(B)을 따라 기판(110)의 일부를 자른다. 그러면, 공통 연결 부재(84)는 접촉 보조 부재(87)로부터 분리되며, 이를 통하여 복수의 신호선(SL)은 서로 전기적 으로 분리된다. 본 실시예에서, 절단선(B)을 따라 기판(110)의 일부를 자르더라도 제2 절연막(180)의 경계선(C)은 그대로 남아, 제2 절연막(180)의 경계는 굴곡된 형태를 가진다. 이때, 제2 절연막(180)의 경계선(C) 중 돌출된 부분은 각 연결 부재(86)에 대하여 배치할 수 있으며, 그렇지 않을 수도 있다.
이와 같은 본 발명의 실시예에서는 도전막을 식각하여 접촉 보조 부재(87), 연결 부재(86) 및 공통 연결 부재(84)를 형성하는 제조 공정에서 단차로 인하여 제2 절연막(180)의 경계(C)에 도전막이 부분적으로 잔류하더라도 제2 절연막(180)의 경계(C)가 굴곡되어 있어 서로 이웃하는 연결 부재(86) 사이에서 제2 절연막(180)의 경계(C)가 증가하여 잔류물에 의해 연결 부재(86)가 서로 단락될 가능성은 희박하다. 또한, 서로 이웃하는 연결 부재(86) 사이에서 제2 절연막(180)의 경계(C)가 증가하여 서로 이웃하는 연결 부재(86) 사이에서 도전막을 완전히 제거하는 부분을 증가시켜 서로 이웃하는 연결 부재(86)가 서로 단락되는 것을 방직할 수 있다. 또한, 제2 절연막(180)의 경계(C)가 굴곡되어 있어 제2 절연막(180)의 경계(C)에서 단차가 발생하더라도 단차는 완만한 프로파일(profile)을 가진다. 따라서, 도전막을 식각할 때 서로 이웃하는 연결 부재(86) 사이에서 도전막을 완전히 제거할 수 있어 연결 부재(86)가 서로 단락되는 것을 방지할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 일부를 도시한 확대도이며, 도 8은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 일부를 도시한 확대도이다.
여기서, 단면 구조 대부분은 앞의 실시예와 동일하여 구체적인 설명을 생략 하기로 한다.
본 실시예에 따른 박막 트랜지스터 표시판의 구조는 앞의 실시예와 동일하다.
하지만, 도 7에서 보는 바와 같이, 굴곡되어 있는 제2 절연막(180, 도 6 참조)의 경계선(B)은 기판(110)의 절단선(C)을 교차하고 있다. 그래서 연결 부재(86) 하부의 제2 절연막(180)은 절단선(B)을 지나 공통 연결 부재(84)에 인접하게 뻗어 있으며, 연결 부재(86) 사이의 제2 절연막(180)은 절단선(B) 안쪽에까지만 위치한다. 이와 같은 본 실시예에서는 기판(110)을 절단선(B)을 따라 자르면 연결 부재(86) 하부에 위치하는 기판(110)의 가장자리 경계에서 제2 절연막(180)은 외부로 노출되며, 이 부분에서 제2 절연막(180)의 경계선은 기판(110)의 경계선과 일치하고 굴곡된 나머지 제2 절연막(180)의 경계선(C)은 기판(110)의 경계선 안쪽에 위치한다. 즉, 식각에 의해 형성된 제2 절연막(180)의 경계선(C)은 서로 이웃하는 연결 부재(86) 사이에 남는다.
본 실시예에 따른 박막 트랜지스터 표시판에서는 제조 공정시 제2 절연막(180)의 경계선을 따라 도전막이 잔류하더라도 제2 절연막(180)의 경계선이 끊어져 있어 서로 이웃하는 연결 부재(86)가 서로 단락되는 것을 차단할 수 있다.
한편 본 발명의 또 다른 실시예에서는 도 8에서 보는 바와 같이, 연결 부재(86)가 군집되어 있는 영역에서 제2 절연막(180)의 경계선(C)은 절단선(B) 밖에 위치한다. 이와 같은 본 실시예에서는 기판(110)을 절단선(B)을 따라 자르면 연결 부재(86) 하부에 위치하는 제2 절연막(180)의 대부분은 외부로 노출되며, 식각에 의해 형성된 제2 절연막(180)의 경계선(C)은 최외각에 배치되어 있는 두 연결 부재(86) 밖에만 위치한다.
따라서, 본 실시예에 따른 박막 트랜지스터 표시판에서는 제조 공정시 제2 절연막(180)의 경계선을 따라 도전막이 잔류하더라도 서로 이웃하는 연결 부재(86) 사이에는 제2 절연막(180)의 경계선이 남지 않아 서로 이웃하는 연결 부재(86)가 서로 단락되는 것을 차단할 수 있다.
한편, 본 발명의 실시예에 대하여 액정 표시 장치를 예를 들어 설명하였지만, 유기 발광 표시 장치(organic light emitting display), PDP(plasm display panel)와 같은 표시 장치에도 적용될 수 있음은 자명하다.
앞에서 설명한 것처럼, 복수의 패드를 전기적으로 연결하는 연결 부재의 하부에 위치하는 절연막의 경계를 굴곡하여 형성하거나, 절연막의 일부를 드러냄으로써 서로 이웃하는 연결 부재가 단락되는 것을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
Claims (10)
- 표시 영역, 칩 영역 및 패드 영역을 포함하는 기판,상기 패드 영역에 군집되어 있는 끝 부분인 패드를 가지며, 상기 패드 영역을 상기 표시 영역 및 칩 영역에 전기적으로 연결하기 위해 상기 기판 위에 형성되어 있는 복수의 신호선,상기 기판에 형성되어 상기 신호선을 덮고 있으며, 상기 신호선의 일부를 드러내는 복수의 접촉 구멍을 가지는 절연막,상기 절연막 상부에 형성되어 있으며 상기 접촉 구멍을 통하여 상기 패드와 연결되어 있는 복수의 접촉 보조 부재,복수의 상기 신호선을 공통으로 연결하기 위해 상기 절연막 상부에 형성되어 있으며, 상기 접촉 보조 부재 각각에 연결되어 있는 연결 부재를 포함하는 박막 트랜지스터 표시판으로서,상기 절연막은 식각되어 형성된 경계선을 가지며, 상기 경계선은 굴곡되어 있는 박막 트랜지스터 표시판.
- 제1항에서,굴곡된 상기 경계선에 의해 정의된 상기 절연막의 돌출부는 상기 연결 부재에 대하여 각각 배치되어 있는 박막 트랜지스터 표시판.
- 제2항에서,각각의 상기 돌출부는 상기 연결 부재와 각각 중첩하는 박막 트랜지스터 표시판.
- 제1항에서,상기 경계선은 부분적으로 단절되어 있는 박막 트랜지스터 표시판.
- 제4항에서,상기 연결 부재와 중첩하는 상기 절연막 일부는 상기 기판의 경계선에서 노출되어 있는 박막 트랜지스터 표시판.
- 제5항에서,단절된 상기 경계선들은 상기 연결 부재 사이에 위치하는 박막 트랜지스터 표시판.
- 제1항에서,상기 경계선은 부분적으로 단절되어 있는 박막 트랜지스터 표시판.
- 제7항에서,단절된 상기 경계선들은 최외각에 위치하는 두 상기 연결 부재의 밖에 위치 하는 박막 트랜지스터 표시판.
- 제8항에서,상기 경계선 사이의 상기 절연막은 상기 기판의 경계에서 노출되어 있는 박막 트랜지스터 표시판.
- 제1항에서,상기 칩 영역에 실장되는 구동 회로 칩은 COG(chip on glass) 방식으로 부착되어 있는 박막 트랜지스터 표시판.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070007443A KR101304412B1 (ko) | 2007-01-24 | 2007-01-24 | 박막 트랜지스터 표시판 |
| US11/981,914 US7642553B2 (en) | 2007-01-24 | 2007-10-31 | Thin film transistor array panel |
| CN200810000821XA CN101231435B (zh) | 2007-01-24 | 2008-01-22 | 薄膜晶体管阵列面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070007443A KR101304412B1 (ko) | 2007-01-24 | 2007-01-24 | 박막 트랜지스터 표시판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080069783A true KR20080069783A (ko) | 2008-07-29 |
| KR101304412B1 KR101304412B1 (ko) | 2013-09-05 |
Family
ID=39640374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070007443A KR101304412B1 (ko) | 2007-01-24 | 2007-01-24 | 박막 트랜지스터 표시판 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7642553B2 (ko) |
| KR (1) | KR101304412B1 (ko) |
| CN (1) | CN101231435B (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759759B1 (ko) * | 2006-04-27 | 2007-09-20 | 삼성전자주식회사 | 표시장치와 그 제조방법 |
| JP2011252935A (ja) * | 2008-09-26 | 2011-12-15 | Sharp Corp | 回路基板及び表示装置 |
| CN102203841B (zh) * | 2008-11-26 | 2014-01-22 | 夏普株式会社 | 显示装置 |
| BRPI0922269A2 (pt) * | 2008-12-05 | 2018-10-23 | Sharp Kk | substrato para dispositivo de exibição e dispositivo de exibição |
| KR101065409B1 (ko) * | 2009-11-04 | 2011-09-16 | 삼성모바일디스플레이주식회사 | 유기 발광 조명 장치 |
| KR101635858B1 (ko) * | 2010-03-23 | 2016-07-05 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| KR101971066B1 (ko) * | 2012-11-01 | 2019-04-24 | 삼성디스플레이 주식회사 | 표시 장치 및 본딩 테스트 시스템 |
| WO2017077994A1 (ja) * | 2015-11-06 | 2017-05-11 | シャープ株式会社 | 表示基板及び表示装置 |
| CN106918938B (zh) * | 2017-04-28 | 2020-06-16 | 上海中航光电子有限公司 | 一种显示基板、其制作方法及显示装置 |
| KR102341124B1 (ko) * | 2017-09-26 | 2021-12-22 | 삼성디스플레이 주식회사 | 전자패널, 표시장치, 및 그 제조 방법 |
| KR20190100996A (ko) * | 2018-02-21 | 2019-08-30 | 삼성디스플레이 주식회사 | 평판표시장치 |
| CN108389868A (zh) * | 2018-02-26 | 2018-08-10 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| KR20200057141A (ko) * | 2018-11-15 | 2020-05-26 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN110610902B (zh) * | 2019-09-25 | 2021-12-14 | 昆山国显光电有限公司 | 屏体制作方法和显示装置 |
| CN111077707A (zh) * | 2019-12-18 | 2020-04-28 | Tcl华星光电技术有限公司 | 一种阵列基板和显示面板 |
| EP4095920A4 (en) * | 2020-01-22 | 2023-01-25 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND DISPLAY DEVICE |
| CN113341600B (zh) * | 2021-05-25 | 2022-05-06 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3029531B2 (ja) * | 1994-03-02 | 2000-04-04 | シャープ株式会社 | 液晶表示装置 |
| KR100244449B1 (ko) * | 1997-02-11 | 2000-02-01 | 구본준 | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same) |
| JPH10268339A (ja) | 1997-03-28 | 1998-10-09 | Advanced Display:Kk | アクティブマトリクス基板、該基板を用いた液晶表示装置ならびに配線の剥離および断線を防止する方法 |
| JP3767154B2 (ja) * | 1997-06-17 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 |
| KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
| JP2002189428A (ja) | 2000-12-20 | 2002-07-05 | Matsushita Electric Ind Co Ltd | アレイ基板及びそれを用いた液晶表示装置 |
| KR100831280B1 (ko) | 2001-12-26 | 2008-05-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR100867501B1 (ko) | 2002-10-14 | 2008-11-06 | 하이디스 테크놀로지 주식회사 | 액정 디스플레이 장치 |
| KR100941314B1 (ko) | 2002-11-08 | 2010-02-11 | 엘지디스플레이 주식회사 | 액정표시장치의 어레이 기판 및 그 제조방법 |
| JP4211428B2 (ja) | 2003-02-21 | 2009-01-21 | 三菱電機株式会社 | マトリクスアレイ基板 |
| KR100965095B1 (ko) | 2003-10-28 | 2010-06-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101025057B1 (ko) | 2003-12-30 | 2011-03-25 | 엘지디스플레이 주식회사 | 정전기 방지회로를 포함하는 액정표시소자 |
| TW200530655A (en) | 2004-03-05 | 2005-09-16 | Toppoly Optoelectronics Corp | Display panel, lead pad structure, lead pad array structure and method of fabricating the same |
| KR100698062B1 (ko) | 2004-04-01 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101048703B1 (ko) | 2004-07-30 | 2011-07-14 | 엘지디스플레이 주식회사 | 액정표시장치 |
-
2007
- 2007-01-24 KR KR1020070007443A patent/KR101304412B1/ko active IP Right Grant
- 2007-10-31 US US11/981,914 patent/US7642553B2/en not_active Expired - Fee Related
-
2008
- 2008-01-22 CN CN200810000821XA patent/CN101231435B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101231435B (zh) | 2011-11-16 |
| KR101304412B1 (ko) | 2013-09-05 |
| US7642553B2 (en) | 2010-01-05 |
| US20080173900A1 (en) | 2008-07-24 |
| CN101231435A (zh) | 2008-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101304412B1 (ko) | 박막 트랜지스터 표시판 | |
| EP1901110B1 (en) | Liquid crystal display | |
| KR101346921B1 (ko) | 평판 표시 장치 및 그 제조방법 | |
| US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100911470B1 (ko) | 액정표시장치 | |
| JP5014582B2 (ja) | 薄膜トランジスタ表示板 | |
| US10175543B2 (en) | Display substrate and liquid crystal display having the same | |
| US8648786B2 (en) | Liquid crystal display device | |
| US7298430B2 (en) | Liquid crystal display device | |
| KR20150078248A (ko) | 표시소자 | |
| US20070171215A1 (en) | Display device | |
| JP2006293354A (ja) | 表示パネル、それを有する表示装置及びその製造方法 | |
| KR20070077349A (ko) | 액정표시장치 및 그 제조방법 | |
| US6862066B2 (en) | Display device with capacitor formed in a region of the substrate where the drive circuit is mounted | |
| US9164334B2 (en) | Display device and method of manufacturing same | |
| JP2004205552A (ja) | 画像表示パネル、画像表示装置および画像表示パネルの製造方法 | |
| KR20070082641A (ko) | 액정 표시 장치 | |
| US7586578B2 (en) | Display device | |
| KR101784445B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR20080029100A (ko) | 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치 | |
| KR101754917B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US20140078442A1 (en) | Liquid crystal display device | |
| KR101380228B1 (ko) | 씨오지 타입 액정표시장치용 어레이 기판 | |
| JP2021096387A (ja) | 表示装置 | |
| JP5142964B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 6 |