JP2006293354A - 表示パネル、それを有する表示装置及びその製造方法 - Google Patents

Abstract

【課題】全体の厚さを低減させることができる表示パネル、それを有する表示装置及びそれの製造方法を提供する。
【解決手段】表示パネルは駆動チップから印加された第２駆動電圧を昇圧して再度駆動チップに提供する第１及び第２キャパシタを具備する。駆動チップは昇圧された第２駆動電圧の入力を受け表示パネルを駆動するための第１駆動電圧を出力する。それにより、フレキシブル回路部は第２駆動電圧を昇圧するためのキャパシタを具備する必要がないので、表示装置の全体の大きさを減少させることができる。
【選択図】図２

Description

本発明は表示パネル、それを有する表示装置及びその製造方法に関し、より詳細には、全体の厚さを低減するための表示パネル、それを有する表示装置及びその製造方法に関する。

一般的に、表示装置は外部から入力される画像信号に応答して画像を表示する。液晶表示装置は平板表示装置の一種で、液晶の光学的特性を用いて画像を表示する。液晶表示装置は画像を表示するための液晶表示パネル及び液晶表示パネルの後面に配置され光を供給するバックライトアセンブリを含む。

液晶表示装置は液晶表示パネルの大きさ及びバックライトアセンブリの設計によって、その重量、体積及び消費電力などが決定される。特に、携帯電話、ＰＤＡなどのような中小型製品では、軽量、薄型及び低消費電力に対する設計が要求されつつあり、このような要求に応じてバックライトアセンブリの開発が進められている。

一般的に、中小型製品に適用される液晶表示パネルは、一側に画像信号を伝送するフレキシブル回路基板、及び液晶表示パネルを駆動するための駆動信号を生成して出力する駆動チップが取り付けられる。フレキシブル回路基板には液晶表示パネルを駆動するための駆動電圧を昇圧するキャパシタが実装される。

バックライトアセンブリは光を発生する発光ダイオード、光の経路をガイドする導光板、発光ダイオード及び導光板を収納するモールドフレーム、及びモールドフレームを収納するボトムシャーシを含む。

液晶表示パネルはモールドフレームの側壁に形成された段差に収納される。フレキシブル回路基板はボトムシャーシの側壁に沿って折曲されボトムシャーシの背面に位置する。フレキシブル回路基板に実装された半導体チップ及びキャパシタはボトムシャーシの背面側に位置するので、液晶表示装置の全体の厚さを増加させる。

特に、フレキシブル回路基板に実装されたキャパシタの厚さに起因して液晶表示装置の厚さが増加する。また、キャパシタを実装するためにはフレキシブル回路基板を形成する絶縁フィルム、導電層、及び接着層の数が増加するので、フレキシブル回路基板の厚さが増加し、それにより、液晶表示装置の全体の大きさが増加する。

本発明の目的は液晶表示装置の厚さを減少させることができる表示パネルを提供することにある。

また、本発明の他の目的は前記表示パネルを有する表示装置を提供することにある。

また、本発明の他の目的は前記表示パネルを製造する方法を提供することにある。

前述した本発明の目的を実現するための一つの特徴による表示パネルは、基板、薄膜トランジスタ、及び第１キャパシタで構成される。

基板は画像が表示される第１領域、第１領域を取り囲む第２領域及び第２領域と隣接した第３領域で区画される。薄膜トランジスタは第１領域に具備され画像を表示するための第１駆動電圧の提供を受ける。第１キャパシタは第２領域に具備され外部から印加された第２駆動電圧を昇圧して出力する。

また、前述した本発明の目的を実現するための一つの特徴による表示装置は、表示パネル及び信号生成部で構成される。

表示パネルは画像が表示される第１領域、前記第２領域を取り囲む第２領域、及び第２領域と隣接した第３領域で区画される。表示パネルは第１領域に具備され画像を表示するための第１駆動電圧の印加を受ける薄膜トランジスタ、及び第２領域に具備され外部から印加された第２駆動電圧を昇圧して出力する第１キャパシタを含む。信号生成部は第３領域に具備され第１キャパシタ及び薄膜トランジスタと電気的に接続され、第１キャパシタから出力された第２駆動電圧の提供を受け第１駆動電圧を出力する。

また、前述した本発明の目的を実現するための一つの特徴による表示パネル製造方法は、まず、基板上に第１金属層が形成される。第１金属層はパターニングされ画像が表示される第１領域にはゲート電極が形成され、第１領域を取り囲む第２領域には第１キャパシタの第１電極が形成される。ゲート電極及び第１電極が形成された基板上に絶縁膜が形成される。絶縁膜の第２領域上には第１キャパシタの第２電極を形成する。

このような表示パネル、それを有する表示装置及びそれ製造方法によると、表示パネルは第２駆動電圧を昇圧するための第１キャパシタを具備することで、信号伝送部は表示パネルの背面側で第２駆動電圧を昇圧するためのキャパシタを具備する必要がないので、表示装置の全体の厚さを減少させることが可能である。

以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。

図１は本発明の一実施例による表示パネルアセンブリを示す斜視図である。

図１に示すように、本発明による表示パネルアセンブリ（ＬＰＡ）は第１駆動電圧の提供を受け画像を表示する液晶表示装置（ＬＰ）、第２駆動電圧の提供を受け前記第１駆動電圧を出力する駆動チップ３２０、及び前記駆動チップ３２０に前記第２駆動電圧を印加するフレキシブル回路部３４０を含む。

具体的に、前記液晶表示パネル（ＬＰ）は第１基板１００、前記第１基板１００と向き合うように結合する（貼り合わせられる）第２基板２００、及び前記第１基板１００と前記第２基板２００との間に介在された液晶層（図示せず）を含む。

前記第１基板１００はマトリックス形態に形成された複数の画素（図示せず）が形成され、前記駆動チップ３２０と電気的に接続され前記駆動チップ３２０から前記第１駆動電圧の提供を受ける。前記第１基板１００に対する具体的な説明は後述する図２において説明する。

前記第１基板１００の上部に具備される前記第２基板２００は前記液晶層を通過した光を用いて所定の色を発現するカラーフィルタ層を具備する。前記カラーフィルタ層は薄膜工程によって形成され、ＲＧＢ色画素を具備する。

前記液晶層は液晶分子が前記第１基板１００と前記第２基板２００との間に形成される電界に従って配列されることで、前記第２基板２００に提供される光の透過率を調節する。

前記第１基板１００のソース側には前記駆動チップ３２０及び前記フレキシブル回路部３４０が具備される。前記駆動チップ３２０及び前記フレキシブル回路部３４０は異方性導電フィルムを媒介にして前記第１基板１００と電気的に接続される。

前記駆動チップ３２０は液晶表示パネルＬＰを駆動するための駆動信号及び前記第１駆動電圧を前記第１基板１００に提供する。前記駆動チップ３２０はデータライン用チップとゲートライン用チップとで分離された二つ以上のチップから構成されるか、これらを統合した一つのチップから構成され、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）工程によって前記第１基板１００に実装される。

前記フレキシブル回路部３４０は前記駆動チップ３２０と電気的に接続され、前記駆動チップ３２０を制御するための制御信号及び前記第２駆動電圧を前記駆動チップ３２０に提供する。前記フレキシブル回路部３４０は駆動信号のタイミングを調節するためのタイミングコントローラやデータ信号を記憶するためのメモリなどが実装される。

図２は図１に示された第１基板を示す平面図であり、図３は図２の切断線Ｉ−Ｉ’線に沿って切断した断面図である。

図２に示すように、前記第１基板１００は前記画像が表示される表示領域（ＤＡ）、前記表示領域（ＤＡ）を取り囲む第１周辺領域（ＰＡ１）、及び前記第１周辺領域（ＰＡ１）と隣接した第２周辺領域（ＰＡ２）で区画される。前記表示領域（ＤＡ）には前記複数の画素が形成され、前記第２周辺領域（ＰＡ２）には前記駆動チップ３２０及び前記フレキシブル回路部３４０が具備される。

前記第１基板１００は透明基板１１０上に形成されたゲート信号を伝送するゲートライン（ＧＬ）、データ信号を伝送するデータライン（ＤＬ）、前記ゲートライン（ＧＬ）及び前記データライン（ＤＬ）と接続された薄膜トランジスタ（以下、ＴＦＴ）１２０、前記ＴＦＴ１２０と接続された画素データ１３０、及びメインキャパシタ部１４０を含む。

具体的には、前記ゲートライン（ＧＬ）及び前記データライン（ＤＬ）は前記表示領域（ＤＡ）で互いに絶縁され交差する。前記表示領域（ＤＡ）に形成された各画素は前記ゲートライン（ＧＬ）及び前記データライン（ＤＬ）によって画定される。前記ゲートライン（ＧＬ）及び前記データライン（ＤＬ）は前記駆動チップ３２０と電気的に接続され前記駆動チップ３２０から出力された前記第１駆動電圧を前記ＴＦＴ１２０に伝送する。

前記ＴＦＴ１２０は前記画素に具備され前記液晶層に前記第１駆動電圧を印加し、遮断する。

図３に示すように、前記ＴＦＴ１２０は透明基板１１０上に具備されるゲート電極１２１、前記ゲート電極１２１の上部に位置するゲート絶縁膜１２２、前記ゲート絶縁膜１２２上に具備されるアクティブ層１２３上、前記アクティブ層１２３上に具備されるオーミックコンタクト層１２４、及び前記オーミックコンタクト層１２４上に具備されるソース及びドレイン電極１２５、１２６を含む。

より詳細には、前記ゲート電極１２１は前記ゲート信号を伝送する前記ゲートライン（図１参照）から分岐される。ここで、前記ゲート電極１２１は単一膜から形成されるが、二重膜または三重膜に形成されるようにしてもよい。

前記ゲート電極１２１が形成された前記透明基板１１０の上部には前記ゲート絶縁膜１２２が具備される。前記ゲート絶縁膜１２２は金属物質と接着力がよく、上部及び下部に具備される物質、例えば、前記ゲート電極１２１、前記透明基板１１０、前記アクティブ層１２３、及び前記ソース電極１２５とドレイン電極１２６との間に空気層が形成されることを抑制する酸化シリコン（ＳｉＯ_２）や窒化シリコン（ＳｉＮ_Ｘ）のような絶縁物質からなる。

前記アクティブ層１２３は前記ゲート絶縁膜１２２の上面で前記ゲート電極１２１と対応する領域に位置し、多結晶シリコンからなる。

前記アクティブ層１２３の上面に具備される前記オーミックコンタクト層１２４はｎ＋型多結晶シリコンからなり、前記アクティブ層１２３を部分的に露出するように中央部が除去され形成されたチャネル領域（ＣＡ）を有する。

前記オーミックコンタクト層１２４の上面には前記ソース電極１２５及びドレイン電極１２６が具備される。ここで、前記ソース電極１２５及びドレイン電極１２６は単一膜に形成されるが、二重膜または三重膜に形成されてもよい。

前記ソース電極１２５は前記データ信号を伝送する前記データライン（図１参照）から分岐される。前記ソース電極１２５は第１端部が前記オーミックコンタクト層１２４の上面に位置し、前記第１端部と対向する第２端部は前記ゲート絶縁膜１２２上に位置する。

前記ドレイン電極１２６は前記チャネル領域（ＣＡ）を中心にして前記ソース電極１２５と互いに向き合う。前記ドレイン電極１２６は第１端部が前記オーミックコンタクト層１２４の上面に位置し、前記第１端部と対向する第２端部が前記ゲート絶縁層１２２の上面に位置する。

前記第１基板１００は前記ＴＦＴ１２０の上部に具備され前記ＴＦＴ１２０及び前記透明基板１１０上に形成された配線、例えば、前記ゲートライン（ＧＬ）及び前記データライン（ＤＬ）を保護する保護膜１４０及び有機絶縁膜１５０をさらに具備する。

前記保護膜１４０は酸化シリコン（ＳｉＯ_２）や窒化シリコン（ＳｉＮ_Ｘ）のような無機絶縁物質からなり、約２００ｎｍ厚さを有することが望ましい。前記有機絶縁膜１５０は前記保護膜１４０の上部に具備される。前記保護膜１４０及び前記有機絶縁膜１５０は前記ドレイン電極１２６を部分的に露出するように一部分が除去され形成されたコンタクトホール（ＣＨ）を有する。

前記画素電極１３０は前記有機絶縁膜１５０の上面に具備される。前記画素電極１３０は前記コンタクトホール（ＣＨ）を通じて前記ドレイン電極１２６と電気的に接続され前記第１駆動電圧を前記液晶層に印加する。前記画素電極１３０はインジウム錫酸化物（ＩＴＯ）またはインジウム亜鉛酸化物（以下、ＩＺＯ）のような透明性の導電物質からなる。

図示されてはいないが、前記画素電極１３０の上部には反射モードで動作するために、外部から入射する光を反射する反射電極をさらに具備するようにしてもよい。

さらに、図２に示すように、前記メインキャパシタ部１４０は前記透明基板１１０の前記第１周辺領域（ＰＡ１）に具備される。前記メインキャパシタ部１４０は前記表示領域（ＤＡ）に具備された前記ＴＦＴ（１２０）が形成される過程で前記第１周辺領域（ＰＡ１）に形成される。

この実施例において、前記メインキャパシタ部１４０は第１乃至第５メインキャパシタ１４１、１４２、１４３、１４４、１４５からなる。しかし、前記メインキャパシタ１４１、１４２、１４３、１４４、１４５の個数は第２駆動電圧の強度及び各メインキャパシタ１４１、１４２、１４３、１４４、１４５の静電容量によって増加したり、減少したりする。

前記第１乃至第５メインキャパシタ１４１、１４２、１４３、１４４、１４５は前記駆動チップ３２０と電気的に接続され前記駆動チップ３２０から印加された前記第２駆動電圧を昇圧して出力する。前記第１乃至第５メインキャパシタ１４１、１４２、１４３、１４４、１４５から出力された第２駆動電圧は再度前記駆動チップ３２０に提供される。

従って、前記フレキシブル回路部３４０は前記第２駆動電圧を昇圧して出力するキャパシタを追加で具備する必要がないので、前記フレキシブル回路部３４０を形成する絶縁フィルム、導電層、及び接着層の個数を減少させることができる。それにより、前記フレキシブル回路部３４０は全体厚さを低減することができ、製造原価を節減する。

この実施例において、前記第１乃至第５メインキャパシタ１４１、１４２、１４３、１４４、１４５は同一の構造を有する。従って、以下、前記第１メインキャパシタ１４１の構造に対して詳細に説明し、前記第２乃至第５メインキャパシタ１４２、１４３、１４４、１４５の構造に対する具体的な説明は省略する。

図３に示されたように、前記第１メインキャパシタ１４１は前記透明基板１１０上に具備される第１電極１４１ａ、及び前記第１電極１４１ａの上部に具備される第２電極１４１ｂを含む。

前記第１電極１４１ａは前記ゲート電極１２１と同一層に具備され、前記ゲート電極１２１と同一の材料から形成される。

前記第２電極１４１ｂは前記第１電極１４１ａと対応して位置する。前記第２電極１４１ｂは前記ソース及びドレイン電極１２５、１２６と同一層に具備され、その材料も前記ソース及びドレイン電極１２５、１２６と同一である。

前記第１電極１４１ａと前記第２電極１４１ｂとの間には前記ゲート絶縁層膜１２２が介在される。前記ゲート絶縁膜１２２は前記第１電極１４１ａと前記第２電極１４１ｂとの間で前記第１メインキャパシタ１４１の誘電体の役割をする。

前記第２駆動電圧が前記駆動チップ３２０から前記第１メインキャパシタ１４１に印加されると、前記第１電極１４１ａと前記第２電極１４１ｂとの間に形成された空間に電荷が蓄積され、前記第２駆動電圧が昇圧され、前記第１メインキャパシタ１４１は前記昇圧された駆動電圧を出力する。

前記第１基板１００は前記駆動チップ３２０から印加された前記第２駆動電圧を昇圧して出力するサブキャパシタ部１５０をさらに具備する。

この実施例において、前記サブキャパシタ部１５０は第１乃至第３サブキャパシタ１５１、１５２、１５３からなる。しかし、前記サブキャパシタ１５１、１５２、１５３の個数は前記第２駆動電圧の強度及び各サブキャパシタ１５１、１５２、１５３の静電容量によって増加したり、減少したりする。

前記第１乃至第３サブキャパシタ１５１、１５２、１５３は前記第２周辺領域（ＰＡ２）に具備され、前記第１乃至第５キャパシタ１４１、１４２、１４３、１４４、１４５の静電容量より大きい静電容量を有する。前記第１乃至第３サブキャパシタ１５１、１５２、１５３は前記駆動チップ３２０と隣接して位置し、その厚さは前記液晶表示パネル（ＬＰ）の厚さを増加させないように前記駆動チップ３２０の厚さより薄いか同一であるように形成される。

前記第１乃至第３サブキャパシタ１５１、１５２、１５３は前記駆動チップ３２０と電気的に接続される。前記第１乃至第３サブキャパシタ１５１、１５２、１５３は前記駆動チップ３２０から提供された前記第２駆動電圧を前記第１乃至第５メインキャパシタ１４１、１４２、１４３、１４４、１４５と同様に昇圧して出力する。前記第１乃至第３サブキャパシタ１５１、５１２、１５３から出力された第２駆動電圧は再度前記駆動チップ３２０に提供される

。
前記表示パネルアセンブリ（ＬＰＡ）（図１参照）は前記駆動チップ３２０と電気的に接続されゲート信号を出力するゲート駆動回路３６０をさらに具備する。

前記ゲート駆動回路３６０は前記ゲートライン（ＧＬ）と電気的に接続され前記ゲート信号を前記ゲートライン（ＧＬ）に印加する。前記ゲート駆動回路３６０は前記ＴＦＴ１２０を形成する工程と同一の工程に形成され、前記ＴＦＴ１２０を形成する過程で前記第１基板１００の前記第１周辺領域（ＰＡ１）に形成される。

前記ゲート駆動回路３６０は前記駆動チップ３２０に内蔵されるか、別途のチップから形成され前記第１周辺領域（ＰＡ１）に実装される。前記ゲート駆動回路３６０が前記駆動チップ３２０に内蔵される場合、前記駆動チップ３２０は前記ゲート信号を出力して前記ゲートライン（ＧＬ）に提供する。

以下、図面を参照して前記ＴＦＴ１２０及び前記メインキャパシタ部１４０を形成する過程を具体的に説明する。

図４乃至図１０は図３に示された第１基板を形成する過程を示した断面図である。この実施例において、前記第１乃至第５メインキャパシタ１４１、１４２、１４３、１４４、１４５の形成過程は実質的に同一であるので、図４乃至図１０においては、前記第１メインキャパシタ１４１の形成過程に対して具体的に説明する。

まず、図４及び図５に示すように、前記透明基板１１０上に前記第１金属層１７１を形成する。前記第１金属層１７１はアルミニウム（Ａｌ）またはアルミニウム−ネオジウム（ＡｌＮｄ）のようなアルミニウム合金、クロム（Ｃｒ）、モリブデン（Ｍｏ）などのような導電性金属材料からなり、スパッタリング方法によって蒸着される。

前記第１金属層１７１をパターニングして前記表示領域（ＤＡ）に前記ゲート電極１２１を形成し、前記第１周辺領域（ＰＡ１）に前記第１メインキャパシタ１４１の前記第１電極１４１ａを形成する。

図６に示すように、前記ゲート電極１２１及び前記第１電極１４１ａが形成された前記透明基板１１０上に前記ゲート絶縁膜１２２を形成する。前記ゲート絶縁膜１２２はプラズマ化学気相蒸着（以下、ＰＥＣＶＤ）方法によって蒸着され、約４５０ｎｍの厚さを有することが望ましい。

図７に示すように、前記ゲート絶縁膜１２２上に多結晶シリコン層（図示せず）を蒸着し、その上にｎ＋型多結晶シリコン層（図示せず）を蒸着する。前記多結晶シリコン層（図示せず）及び前記ｎ＋型多結晶シリコン層は前記ＰＥＣＶＤ方法によって蒸着される。前記多結晶シリコン層及び前記ｎ＋型多結晶シリコン層をパターニングして前記ゲート電極１２１の上部に前記アクティブ層１２３及び前記オーミックコンタクト層１２４を形成する。

図８及び図９に示すように、前記アクティブ層１２３及び前記オーミックコンタクト層１２４が形成された前記ゲート絶縁膜１２２上に第２金属層１７２をスパッタリング方法によって蒸着する。前記第２金属層はアルミニウム（Ａｌ）またはアルミニウムネオジウム（ＡｌＮｄ）のようなアルミニウム合金、クロム（Ｃｒ）、モリブデン（Ｍｏ）などのような導電性金属材料からなる。

前記第２金属層１７２をパターニングして前記表示領域（ＤＡ）に前記ソース及びドレイン電極１２５、１２６を形成し、前記第１電極１４１と対応する領域に前記第２電極１４２を形成する。それにより、前記第１周辺領域（ＰＡ１）には前記第１メインキャパシタ１４１が形成される。

前記ソース電極１２５とドレイン電極１２６との間で露出された前記オーミックコンタクト層１２４を反応性イオンエッチング方法（以下、Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）によって除去して前記チャネル領域（ＣＡ）を形成する。それにより、前記表示領域（ＤＡ）には前記ＴＦＴ（１２０）が形成される。

図１０に示すように、前記ＴＦＴ１２０及び前記第１メインキャパシタ１４１が形成された前記透明基板１１０上に前記保護膜１５０及び前記有機絶縁膜１６０を順次に蒸着する。前記表示領域（ＤＡ）で前記保護膜１５０及び前記有機絶縁膜１６０を部分的に除去して前記ドレイン電極１２６を一部分露出する前記コンタクトホール（ＣＨ）を形成する。

前記表示領域（ＤＡ）に具備された前記有機絶縁膜１６０上に、図３に示されたように、前記ＴＦＴ１２０と電気的に接続される前記画素電極１３０を形成して前記第１基板１００を完成する。

図５は図２に示された第１メインキャパシタの他の一例を示した断面図である。

図５に示すように、前記第１メインキャパシタ１４７は前記透明基板１１０上に具備された第１電極１４７ａ、及び前記第１電極１４７ａの上部に具備された第２電極１４７ｂを具備する。

この実施例において、前記第１電極１４７ａは前記表示領域（ＤＡ）に具備された前記ＴＦＴ１２０の前記ゲート電極１２１と同一の層に具備され、その材料も前記ゲート電極１２１と同一である。しかし、前記第１電極１４７ａは前記ソース及びドレイン電極１２５、１２６と同一の層に具備されてもよい。前記第１電極１４７ａは前記ソース及びドレイン電極１２５、１２６と同一の層に具備される場合、前記第１電極１４７ａは前記ソース及びドレイン電極１２５、１２６と共に形成され、その材料も前記ソース及びドレイン電極１２５、２１６と同一である。

前記第１電極１４７ｂの上部には前記ゲート絶縁膜１２１、前記保護膜１５０及び前記有機絶縁膜１６０が順次に具備される。

前記有機絶縁膜１６０の上面には前記第１電極１４７ａと対応して前記第２電極１４７ｂが具備される。前記第２電極１４７ｂは前記表示領域（ＤＡ）に具備された前記画素電極１３０と同一層に具備され、その材料も同一である。

この実施例において、前記第１電極１４７ａは前記ゲート電極１２１と同一層に形成されるので、前記第１電極１４７ａと前記第２電極１４７ｂとの間に介在された前記ゲート絶縁膜１２２、前記保護膜１５０及び前記有機絶縁膜１６０が前記第１メインキャパシタ４１７の誘電体の役割をする。

しかし、前記第１電極１４７ａが前記ソース及びドレイン電極２１５、１２６と同一の層に具備される場合、前記ゲート絶縁膜１２２を除いた前記保護膜１５０、及び前記有機絶縁膜１６０が前記第１電極１４７ａと前記第２電極１４７ｂとの間に介在される。前記保護膜１５０及び前記有機絶縁膜１６０は前記第１電極１４７ａと前記第２電極１４７ｂとの間で前記第１メインキャパシタ１４７の誘電体の役割をする。

図１２乃至図１７は図１１に示された第１メインキャパシタを形成する過程を示す工程断面図である。

まず、図１２及び図１３に示すように、前記透明基板１１０上に第１金属層１７３をスパッタリング方法によって蒸着する。前記第１金属層１７３はアルミニウム（Ａｌ）またはアルミニウム−ネオジウム（ＡｌＮｄ）のようなアルミニウム合金、クロム（Ｃｒ）、モリブデン（Ｍｏ）などのような導電性金属材料からなる。

前記第１金属層１７３をパターニングして前記表示領域（ＤＡ）に前記ゲート電極１２１を形成し、前記第１周辺領域（ＰＡ１）に前記第１メインキャパシタ１４７の前記第１電極１４７ａを形成する。

図１４及び図１５に示すように、前記ゲート電極１２１及び前記第１電極１４７ａが形成された前記透明基板１１０上に前記ゲート絶縁膜１２２、前記アクティブ層１２３及び前記オーミックコンタクト層１２４を形成する。図１４において、前記ゲート絶縁膜１２２、前記アクティブ層１２３及び前記オーミックコンタクト層１２４を形成する過程は前述した図６及び図７に対する説明と重複されるので、その具体的な説明は省略する。

前記アクティブ層１２３及び前記オーミックコンタクト層１２４が形成された前記ゲート絶縁膜１２２上に第２金属層１７４をスパッタリング方法によって蒸着する。前記第２金属層１７４はアルミニウム（Ａｌ）またはアルミニウム−ネオジウム（ＡｌＮｄ）のようなアルミニウム合金、クロム（Ｃｒ）、モリブデン（Ｍｏ）のような導電性金属材料からなる。

前記第２金属層１７４をパターニングして前記表示領域（ＤＡ）に前記ソース及びドレイン電極１２５、１２６を形成する。前記ソース電極１２５とドレイン電極１２６との間で露出された前記オーミックコンタクト層１２４をＲＩＥ方法によって除去して前記チャネル領域（ＣＡ）を形成する。それにより、前記表示領域（ＤＡ）には前記ＴＦＴ（１２０）が形成される。

図１６に示すように、前記ソース電極及びドレイン電極１２５、１２６が形成された前記ゲート絶縁膜１２２上に前記保護膜１５０及び前記有機絶縁膜１６０を順次に形成する。前記表示領域（ＤＡ）で前記保護膜１５０及び前記有機絶縁膜１６０を部分的に除去して前記ドレイン電極１２６を一部分露出する前記コンタクトホール（ＣＨ）を形成する。

図１１及び図１７に示すように、前記コンタクトホール（ＣＨ）が形成された前記有機絶縁膜１６０上に透明な導電性金属材料、例えば、ＩＴＯやＩＺＯのような材料からなる第３金属層１７５を蒸着する。前記第３金属層１７５をパターニングして前記表示領域（ＤＡ）に前記画素電極１３０を形成し、前記第１電極１４７ａと対応する領域に前記第２電極１４７ｂを形成する。それにより、前記第１周辺領域（ＰＡ１）には前記第１メインキャパシタ１４７が形成される。

図１８は図２に示された第１サブキャパシタを示した断面図である。この実施例において、前記第１乃至第３サブキャパシタ１５１、１５２、１５３はその構造及び機能が実質的に同一である。従って、以下、前記第１サブキャパシタ１５１の構造に対して詳細に説明し、前記第２及び第３サブキャパシタ１５２、１５３に対する具体的な説明は省略する。

図２及び図１８に示すように、前記第１サブキャパシタ１５１は背面に複数の出力端子１５１ａを具備する。この実施例において、前記第１サブキャパシタ１５１は半導体チップと類似した構造を有するが、特定形状の誘電体に電極が巻かれた構造に形成される。

前記出力端子１５１ａは前記第２周辺領域（ＰＡ２）で前記ゲート絶縁膜１２２上に具備されたパッド（ＳＰ）と電気的に接続される。前記パッド（ＳＰ）は前記駆動チップ３２０と電気的に接続された信号ライン（ＳＬ）の端部に形成され、前記出力端子１５１ａと対応して位置する。

前記信号ライン（ＳＰ）の上部には前記保護膜１５０及び前記有機絶縁膜１６０が順次に蒸着され、前記保護膜１５０及び前記有機絶縁膜１６０は前記パッド（ＳＰ）の上部で除去され前記パッド（ＳＰ）を部分的に露出する。

前記保護膜１５０及び前記有機絶縁膜１６０が除去された領域には透明電極１８０が具備される。前記透明電極１８０は部分的に露出された前記パッド（ＳＰ）と電気的に接続される。

第１基板１００は前記第１サブキャパシタ１５１の背面に具備され前記第１サブキャパシタ１５１を固定する導電性接着部材３８０をさらに具備する。この実施例において、前記第１サブキャパシタ１５１は前記導電性接着部材３８０によって固定されるが、前記第１サブキャパシタ１５１は半田付け方法によって固定される。

前記導電性接着部材３８０は接着樹脂３８１及び前記接着樹脂３８１内に不規則的に分布した導電粒子３８２を含む。前記パッド（ＳＰ）は前記導電性接着部材３８０を通じて前記出力端子１５１ａと電気的に接続される。

それにより、前記第２駆動電圧が前記駆動チップ３２０から前記信号ライン（ＳＬ）に印加されると、前記パッド（ＳＰ）は前記導電性接着部材３８０及び前記透明電極１８０を通じて前記第２駆動電圧を前記第１サブキャパシタ１５１に印加する。

前記第１サブキャパシタ１５１は前記パッド（ＳＰ）から印加された前記第２駆動電圧を昇圧して出力し、前記昇圧された第２駆動電圧は前記導電性接着部材３８０及び前記透明電極１８０を通じて再度前記パッド（ＳＰ）に印加される。前記信号ライン（ＳＬ）は前記昇圧された第２駆動電圧を前記駆動チップ３２０に再度提供する。

図１９は本発明の一実施例による液晶表示装置を示した分解斜視図であり、図２０は図１９に示された第１収納容器を示した平面図である。

図１９に示すように、本発明による液晶表示装置６００は光を用いて画像を表示する表示パネルアセンブリ（ＬＰＡ）、前記光を提供するバックライトアセンブリ４００、及び前記表示パネルアセンブリ（ＬＰＡ）を前記バックライトアセンブリ４００に固定するトップシャーシ５００を含む。

前記表示パネルアセンブリ（ＬＰＡ）は図１に示された表示パネルアセンブリと同一の構成要素を有するので、その重複された説明は省略する。

前記表示パネルアセンブリ（ＬＰＡ）の下には液晶表示パネル（ＬＰ）に均一な光を提供するための前記バックライトアセンブリ４００が具備される。

具体的には、前記バックライトアセンブリ４００は前記光を発生する光源４１０、前記光の経路をガイドするための導光板４２０、前記導光板４２０から出射された光の輝度を均一にして前記液晶表示パネル（ＬＰ）に提供する光学シート４３０、前記導光板４２０から漏洩した光を反射するための反射板４４０、収納容器であるモールドフレーム４５０、及びボトムシャーシ４６０を含む。

前記光源４１０は前記導光板４２０の一側に位置し、前記光を前記導光板４２０に提供する。前記光源４１０は薄型及び低消費電力のために第１乃至第４発光ダイオード（以下、ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）４１１、４１２、４１３、４１４からなる。

この実施例において、前記ランプアセンブリ（ＬＡ）は四つのＬＥＤを具備するが、前記ＬＥＤの個数は前記液晶表示パネル（ＬＰ）の大きさによって減少したり、増加する。

前記第１乃至第４ＬＥＤ（４１１、４１２、４１３、４１４）は前記表示パネルアセンブリ（ＬＰＡ）に具備されたフレキシブル回路部３３０に実装され、前記第１乃至第４ＬＥＤ（４１１、４１２、４１３、４１４）を制御するための光源制御用フレキシブル回路部を具備して前記光源制御用フレキシブル回路部に実装されてもよい。

前記導光板４２０は前記光源４１０から提供された光を前記液晶表示パネル（ＬＰ）の前記表示領域（ＤＡ）（図１参照）に提供するように前記光の経路を変更する導光パターン（図示せず）が形成される。

前記導光板４２０と前記液晶表示パネル（ＬＰ）との間には前記光学シート４３０が介在される。前記光学シート４３０は前記導光板４２０から提供された前記光の特性、例えば、輝度増加及び輝度均一性を向上させ前記液晶表示パネル（ＬＰ）に提供する。

前記導光板４２０の下には前記反射板４４０が具備される。前記反射板４４０は前記導光板４２０から漏洩された光を再度前記導光板４２０に反射して光の利用効率を向上させる。

前記モールドフレーム４５０は前記ランプ４１０、前記導光板４２０、前記光学シート４３０、前記反射板４４０及び前記液晶表示パネル（ＬＰ）を収納し、合成樹脂材料からなる。前記モールドフレーム４５０は底面４５１、及び前記底面４５１から延長された側壁４５２を含む。

図２０に示されたように、前記モールドフレーム４５０の前記底面４５１には開口部４５１ａが形成され、前記底面４５１の第１端部には前記光源４１０を収納するように前記開口部４５１ａと接続され形成された挿入溝（ＩＧ）が具備される。

前記挿入溝（ＩＧ）は第１乃至第４挿入溝（ＩＧ１、ＩＧ２、ＩＧ３、ＩＧ４）からなるが、前記挿入溝ＩＧ１、ＩＧ２、ＩＧ３、ＩＧ４の個数は前記ＬＥＤ（４１１、４１２、４１３、４１４）の個数と同一に形成される。前記第１乃至第４挿入溝（ＩＧ１、ＩＧ２、ＩＧ３、ＩＧ４）には前記第１乃至第４ＬＥＤ（４１１、４１２、４１３、４１４）がそれぞれ挿入される。

前記モールドフレーム４５０の側壁４５２には前記ボトムシャーシ４６０と結合するための結合突起４５３が形成される。

前記モールドフレーム４５０は金属材料からなる前記ボトムシャーシ４６０に収納される。前記ボトムシャーシ４６０は前記底板４６１及び前記底板４６１のエッジから収納空間を形成するように延長した側板４６２を具備する。前記ボトムシャーシ４６０の底面４６１には前記光源４１０を挿入するための第１及び第２挿入ホール（４６１ａ、４６１ｂ）が形成される。

この実施例において、前記ボトムシャーシ４６０は二つの挿入ホール４６１ａ、４６１ｂを具備し、前記挿入ホール４６１ａ、４６１ｂの大きさが互いに同一である。しかし、前記挿入ホール４６１ａ、４６１ｂの個数は前記ＬＥＤ（４１１、４１２、４１３、４１４）の個数に従って増加したり、減少したりし、前記挿入ホール４６１ａ、４６１ｂの大きさは各挿入ホール４６１ａ、４６１ｂが挿入される前記ＬＥＤ（４１１、４１２、４１３、４１４）の個数によって異なるように形成される。

前記第１挿入ホール４６１ａには前記第１及び第２ＬＥＤ（４１１、４１２）が挿入され、前記第２挿入ホール４６１ｂには前記第3及び第４ＬＥＤ（４１３、４１４）が挿入される。

一方、前記液晶表示パネル（ＬＰ）の上部には前記トップシャーシ５００が具備される。前記トップシャーシ５００は前記液晶表示パネル１１０を前記表示領域（ＤＡ）が開口されるように被覆しながら前記ボトムシャーシ４６０と結合して前記液晶表示パネル（ＬＰ）の位置をガイドする。

図２１は、図１９の切断線ＩＩ−ＩＩ’線に沿って切断した断面図である。

図２１に示すように、前記モールドフレーム４５０の底面４５１には前記反射板４４０、前記導光板４２０及び前記光学シート４３０が順次に固着される。

前記モールドフレーム４５０の側壁４５２には段差が形成され、前記段差には前記液晶表示パネル（ＬＰ）が固着される。前記液晶表示パネル（ＬＰ）のソース側に付着された前記フレキシブル回路部３４０は前記ボトムシャーシ４６０の側壁４６２に沿って折り曲げられ前記ボトムシャーシ４６０の背面４６１に固着される。

図２に示されたように、前記液晶表示パネル（ＬＰ）は前記第２駆動電圧を昇圧する前記メインキャパシタ部１４０、及び前記サブキャパシタ部１５０を具備する。それにより、前記フレキシブル回路部３４０は前記ボトムシャーシ４６０の背面側に位置する領域に前記第２駆動電圧を昇圧するためのキャパシタを実装する必要がないので、前記液晶表示装置６００の全体の厚さを低減させる。

また、前記フレキシブル回路部３４０は実装される部品の数が減少されるので、前記フレキシブル回路部３４０を形成する絶縁フィルム、導電層、及び接着層の個数が減少する。従って、前記フレキシブル回路部３４０は全体の厚さが低減するので、前記液晶表示装置６００の全体の厚さ及び大きさを低減させることができる。

前述した本発明によると、液晶表示パネルは第２駆動電圧を昇圧して出力するメインキャパシタ部及びサブキャパシタ部を含み、駆動チップは前記昇圧された第２駆動電圧の入力を受け第１駆動電圧を出力する。それにより、フレキシブル回路部は第２駆動電圧を昇圧するキャパシタを具備する必要がないので、液晶表示装置の全体の大きさを低減させる。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。

本発明の一実施例による表示パネルアセンブリを示す斜視図である。 図１に示された第１基板を示す平面図である。 図２の切断線Ｉ−Ｉ’線に沿って切断した断面図である。 図３に示された第１基板を形成する過程を示した工程断面図である。 図３に示された第１基板を形成する過程を示した工程断面図である。 図３に示された第１基板を形成する過程を示した工程断面図である。 図３に示された第１基板を形成する過程を示した工程断面図である。 図３に示された第１基板を形成する過程を示した工程断面図である。 図３に示された第１基板を形成する過程を示した工程断面図である。 図３に示された第１基板を形成する過程を示した工程断面図である。 図２に示された第１メインキャパシタの他の実施例を示した断面図である。 図１１に示された第１メインキャパシタを形成する過程を示した工程断面図である。 図１１に示された第１メインキャパシタを形成する過程を示した工程断面図である。 図１１に示された第１メインキャパシタを形成する過程を示した工程断面図である。 図１１に示された第１メインキャパシタを形成する過程を示した工程断面図である。 図１１に示された第１メインキャパシタを形成する過程を示した工程断面図である。 図１１に示された第１メインキャパシタを形成する過程を示した工程断面図である。 図２に示された第１サブキャパシタを示した断面図である。 本発明の一実施例による液晶表示装置を示した分解斜視図である。 図１９に示された第１収納容器を示した平面図である。 図１９の切断線ＩＩ−ＩＩ’線に沿って切断した断面図である。

符号の説明

１００ 第１基板
１１０ 透明基板
１２０ 薄膜トランジスタ
１３０ 画素電極
１４０ メインキャパシタ部
１５０ サブキャパシタ部
２００ 第２基板
３２０ 駆動チップ
３４０ フレキシブル回路部
３６０ ゲート駆動回路
４００ バックライトアセンブリ
５００ トップシャーシ
６００ 液晶表示装置
ＬＰ 液晶表示パネル

Claims (24)

1. 画像が表示される第１領域、前記第１領域を取り囲む第２領域、及び前記第２領域と隣接した第３領域で区画された基板と、
   前記第１領域に具備され前記画像を表示するための第１駆動電圧の印加を受ける薄膜トランジスタと、
   前記第２領域に具備され外部から印加された第２駆動電圧を昇圧して出力する第１キャパシタと、
   を含むことを特徴とする表示パネル。
2. 前記第１キャパシタは、
   第１電極と、
   第２電極と、
   第１電極と第２電極との間に介在された絶縁膜と、を含むことを特徴とする請求項１記載の表示パネル。
3. 前記第１電極及び前記第２電極は、不透明な金属材料からなることを特徴とする請求項２記載の表示パネル。
4. 前記第１電極及び前記第２電極のうちいずれか一つは透明な導電性金属材料からなる請求項２記載の表示パネル。
5. 前記薄膜トランジスタは、ゲート信号を受信するゲート電極、データ信号を受信するソース電極、及びドレイン電極を含むことを特徴とする請求項１記載の表示パネル。
6. 前記第１電極は、前記ゲート電極と同一の材料からなることを特徴とする請求項５記載の表示パネル。
7. 前記第２電極は、前記ソース電極と同一の材料からなることを特徴とする請求項５記載の表示パネル。
8. 前記第３領域に具備され前記第２駆動電圧を昇圧して出力し、前記第１キャパシタと互いに異なる静電容量を有する第２キャパシタをさらに含むことを特徴とする請求項１記載の表示パネル。
9. 前記第２キャパシタは、前記第１キャパシタより大きい静電容量を有することを特徴とする請求項８記載の表示パネル。
10. 前記第２キャパシタは、半導体チップであることを特徴とする請求項８記載の表示パネル。
11. 前記第２キャパシタは、半田付けによって固定されることを特徴とする請求項８記載の表示パネル。
12. 前記第２キャパシタを固定する導電性接着部材をさらに含むことを特徴とする請求項８記載の表示パネル。
13. 前記第３領域に具備され、前記第１キャパシタから出力された第２駆動電圧の印加を受け前記第１駆動電圧を出力する駆動チップをさらに含むことを特徴とする請求項１記載の表示パネル。
14. 画像が表示される第１領域、前記第２領域を取り囲んだ第２領域、及び前記第２領域と隣接した第３領域で区画され、前記第１領域に具備され前記画像を表示するための第１駆動電圧の印加を受ける薄膜トランジスタ、及び前記第２領域に具備され外部から印加された第２駆動電圧を昇圧して出力する第１キャパシタを含む表示パネルと、
    前記第３領域に具備され前記第１キャパシタ及び薄膜トランジスタと電気的に接続され、前記第１キャパシタから出力された第２駆動電圧の印加を受け前記第１駆動電圧を出力する信号生成部と、
    を含むことを特徴とする表示装置。
15. 前記表示パネルは、前記第３領域に具備され前記信号生成部と電気的に接続された第２キャパシタをさらに含むことを特徴とする請求項１４記載の表示装置。
16. 前記第２キャパシタは、前記第１キャパシタより大きい静電容量を有することを特徴とする請求項１５記載の表示装置。
17. 前記信号生成部は、
    前記信号ライン及び前記第１キャパシタと電気的に接続され前記第１駆動電圧を出力する駆動チップと、
    前記駆動チップと電気的に接続され前記第２駆動電圧を前記駆動チップに提供するフレキシブル回路部と、
    を含むことを特徴とする請求項１４記載の表示装置。
18. 前記表示パネルを収納する収納容器をさらに含み、前記フレキシブル回路が前記収納容器の側壁に沿って折り曲げられ、前記収納容器の背面に配置されることを特徴とする請求項１７記載の表示装置。
19. 基板上に第１金属層を形成し、
    前記第１金属層をパターニングして画像が表示される第１領域にゲート電極を形成し、前記第１領域を取り囲んだ第２領域に第１キャパシタの第１電極を形成し、
    前記ゲート電極及び前記第１電極が形成された前記基板上に絶縁膜を形成し、
    前記絶縁膜の第２領域上に前記第１キャパシタの第２電極を形成すること、
    を含むことを特徴とする表示パネル製造方法。
20. 前記第２電極を形成することは、
    前記絶縁膜上に第２金属層を形成し、
    前記第２金属層をパターニングして前記第１領域にソース電極及びドレイン電極を形成し、前記第２領域に前記第１キャパシタの第２電極を形成すること、
    を含むことを特徴とする請求項１９記載の表示パネル製造方法。
21. 前記第２電極を形成することは、
    前記絶縁膜上に第２金属層を形成し、
    前記第２金属層をパターニングして前記第１領域にソース電極及びドレイン電極を形成し、
    前記ソース電極及び前記ドレイン電極が形成された前記絶縁膜上に第３金属層を形成し、
    前記第３金属層をパターニングして前記第１領域に画素電極を形成し、前記第２領域に前記キャパシタの第２電極を形成すること、
    を含むことを特徴とする請求項１９記載の表示パネル製造方法。
22. 前記第２領域と隣接した第３領域に前記第１キャパシタと互いに異なる静電容量を有する第２キャパシタを実装することをさらに含むことを特徴とする請求項１９記載の表示パネル製造方法。
23. 基板上に第１金属層を形成し、
    前記第１金属層をパターニングして画像が表示される第１領域にソース電極及びドレイン電極を形成し、前記第１領域を取り囲んだ第２領域に第１キャパシタの第１電極を形成し、
    前記ソース電極、ドレイン電極、及び前記第１電極が形成された基板上に絶縁膜を形成し、
    前記絶縁膜上に第２金属層を形成し、
    前記第２金属層をパターニングして前記第１領域に画素電極を形成し、前記第２領域に前記キャパシタの第２電極を形成すること、
    を含むことを特徴とする表示パネル製造方法。
24. 前記第２領域と隣接した第３領域に前記第１キャパシタと互いに異なる静電容量を有する第２キャパシタを実装することをさらに含むことを特徴とする請求項２３記載の表示パネルの製造方法。
    

Images