JP4211428B2 - マトリクスアレイ基板 - Google Patents
マトリクスアレイ基板 Download PDFInfo
- Publication number
- JP4211428B2 JP4211428B2 JP2003043957A JP2003043957A JP4211428B2 JP 4211428 B2 JP4211428 B2 JP 4211428B2 JP 2003043957 A JP2003043957 A JP 2003043957A JP 2003043957 A JP2003043957 A JP 2003043957A JP 4211428 B2 JP4211428 B2 JP 4211428B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- short
- wiring pattern
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マトリクスアレイ基板に係り、更に詳しくは、複数のスイッチング素子がマトリクス状に形成されたマトリクスアレイ基板の改良に関する。
【０００２】
【従来の技術】
液晶表示装置は、２枚のガラス基板間に液晶材料を封入して構成される。一方の基板は、スイッチング素子がマトリクス状に形成されたマトリクスアレイ基板であり、通常、このスイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられることから、ＴＦＴアレイ基板と呼ばれている。これらの各薄膜トランジスタは、隣接する画素電極にそれぞれ接続され、外部の信号供給手段から供給される電気信号に基づいて画素電極の電圧レベルを制御している。他方の基板には、共通電極が形成されており、対向する画素電極及び共通電極間の電位差によって、液晶の分子配列を変化させることができる。従って、画素ごとに液晶を制御して所望の画像表示を行うことができる。
【０００３】
図１１は、従来のＴＦＴアレイ基板においてマトリクス状に配置された各画素の一構成例を示した図である。図中の２は薄膜トランジスタ、１１はゲート配線、１５はソース配線、１５Ｓはソース電極、１５Ｄはドレイン電極、１７は画素電極である。
【０００４】
多数のゲート配線１１は、互いに平行となるように配置されている。また、多数のソース配線１５は、ゲート配線１１と交差し、互いに平行となるように配置されている。ゲート配線１１及びソース配線１５の交点には、薄膜トランジスタ２が形成され、そのゲート電極がゲート配線１１に、ソース電極がソース配線１５に、ドレイン電極が画素電極１７にそれぞれ接続され、薄膜トランジスタ２及び画素電極１７により画素が構成される。
【０００５】
図１２は、従来のＴＦＴアレイ基板の製造工程における一例を示した平面図であり、薄膜トランジスタの形成された主面側から見た基板全体が示されている。図中の１０は絶縁性基板、２０はマトリクス部、３及び４は外部電極、５はショートリングである。
【０００６】
マトリクス部２０は、絶縁性基板１０の中央部に形成され、マトリクス状に配置された多数の画素により構成される。外部電極３及び４は、外部から電気信号を入力するための入力端子であり、絶縁性基板１０の周辺部に形成される。外部電極３は、マトリクス部２０から引き出されたソース配線１５に接続され、外部電極４は、マトリクス部２０から引き出されたゲート配線１１に接続されている。
【０００７】
ショートリング５は、外部電極３，４よりも更に外側に形成された環状配線であり、ゲート配線１１及びソース配線１５が接続されている。このショートリング５は、製造工程において、薄膜トランジスタ２が静電気によって破壊されないように、ゲート配線１１及びソース配線１５をショートさせておくための配線である。このショートリング５は、製造工程の最終段階において、外部電極３，４よりも外側で絶縁性基板１０を切断することにより除去される（例えば、特許文献１参照）。
【０００８】
図１３は、ＴＦＴアレイ基板の積層構造の一例を示した断面図である。図中の２は薄膜トランジスタ、３は外部電極、１０は絶縁性基板、１１はゲート配線、１２はゲート絶縁膜、１３は半導体層、１４はコンタクト層、１５はソース配線、１６はパッシベーション膜、１７は画素電極である。
【０００９】
ゲート配線１１は、ガラスからなる絶縁性基板１０上に形成されたＡｌ又はＣｒからなる金属層である。ゲート絶縁膜１２は、プラズマＣＶＤ法によって絶縁性基板１０の全面に形成された絶縁膜であり、シリコン窒化膜からなる。半導体層１３は、ゲート絶縁膜１２を介して、ゲート配線１１上に形成されたアモルファスシリコン膜からなる。コンタクト層１４は、半導体層１３上に形成されたｎ＋型アモルファスシリコン膜である。
【００１０】
次に、Ａｌ又はＣｒからなる金属層がスパッタ法により形成され、ソース配線１５、ソース電極１５Ｓ及びドレイン電極１５Ｄがそれぞれ形成される。パッシベーション膜（保護膜）１６は、その後、プラズマＣＶＤ法によって絶縁性基板１０の全面に形成された絶縁膜であり、シリコン窒化膜からなる。
【００１１】
最後に、スパッタ法により透明電極としてのＩＴＯが形成され、外部電極３，４及び画素電極１７が形成される。このとき、外部電極３は、コンタクトホール３Ｈを介してソース配線１５に接続され、画素電極１７は、コンタクトホール１７Ｈを介してドレイン電極１５Ｄに接続される。なお、図示しないが、外部電極４もＩＴＯからなり、ゲート絶縁膜１２及びパッシベーション膜１６のコンタクトホールを介して、ゲート配線１１に接続される。
【００１２】
図１４は、図１２の外部電極３の周辺を示した拡大図である。図中の３は外部電極、３Ｈはコンタクトホール、５はショートリング、１５はソース配線、１５Ｌはショート配線である。
【００１３】
多数のソース配線１５は、平行配線としてマトリクス部２０から引き出され、コンタクトホール３Ｈを介して、外部電極３に接続されている。また、ソース配線１５は、最も外側のコンタクトホール３Ｈから更に外側に伸延され、ショートリング５に接続される。ショート配線１５Ｌは、ソース配線１５の上記伸延部であり、ソース配線１５、ショート配線１５Ｌ及びショートリング５は、同じ金属層により形成されている。
【００１４】
ショートリング５は、製造工程の最終段階において、図示した切断位置において絶縁性基板を切断することにより除去される。その後は、切断面の面取り加工や、外部電極３，４のクリーニングなどが行われ、ＴＦＴアレイ基板が完成する。完成品のＴＦＴアレイ基板には、ショート配線１５Ｌは不要であるが、ショート配線１５Ｌの一部、すなわち、基板端部よりも内側のショート配線１５Ｌは、そのまま基板上に残される。ショート配線１５Ｌは、ソース配線１５等と比較すれば、その抵抗値があまり問題とならず、異物の付着などによる配線ショートを防止するために、通常、その配線幅は、ソース配線１５よりも狭小化されている。
【００１５】
【特許文献１】
特開２００１−１６６３２４号公報（第４頁、第９図）
【００１６】
【発明が解決しようとする課題】
ところが、従来のＴＦＴアレイ基板では、製造工程中に、このショート配線１５Ｌが剥離し、その剥離パターンが隣接するソース配線１５等をショートさせ、ＴＦＴアレイ基板、更には、液晶表示装置の製造歩留まりを低下させているという問題があった。
【００１７】
図１５は、剥離パターンによりソース配線１５間が短絡される様子が示されている。図中の１０Ｅは、基板端部であり、１５Ｌ’は、ショート配線１５Ｌが剥離したパターンである。この剥離パターン１５Ｌ’によって、隣接する外部電極３間が短絡されている。
【００１８】
上述した通り、ＴＦＴアレイ基板の製造工程では、絶縁性基板１０を切断し、ショートリング５を除去した後に、切断面の面取り加工や、外部電極３，４のクリーニングなどが行われている。このため、これらの工程において、ショート配線１５Ｌが剥離し、意図しないショートが発生している。
【００１９】
例えば、面取り加工は、絶縁性基板１０の側面の主面側に対し、研磨部材を摺動させて行われる。また、外部電極３，４のクリーニングは、絶縁性基板１０の主面の周辺部に対し、クリーニングパッドを摺動させて行われる。しかも、これらの摺動方向は、通常、ショート配線１５Ｌと直交する方向となる。このため、これらの各工程において、ショート配線１５Ｌに外力が加えられ、ショート配線１５Ｌが剥離すると考えられる。
【００２０】
また、ショート配線１５Ｌは、絶縁性基板１０の切断によって、基板端部１０Ｅから露出した状態となり、基板切断工程後のショート配線１５Ｌは、絶縁性基板１０から浮き上がるなど剥離しやすい状態になる場合があると考えられる。更に、ショート配線１５Ｌは、配線幅が細いために外力に弱く、破断しやすく、剥離しやすいと考えられる。
【００２１】
本発明は、上記の事情に鑑みてなされたものであり、ショート配線の剥離によって生ずる配線ショートを抑制し、マトリクスアレイ基板の製造歩留まりを向上させることを目的とする。また、マトリクスアレイ基板により構成される表示装置の製造歩留まりを向上させること目的とする。
【００２２】
【課題を解決するための手段】
本発明によるマトリクスアレイ基板は、複数のスイッチング素子がマトリクス状に形成された絶縁性基板と、各スイッチング素子の電極を基板周辺部に引き出す配線パターンと、この配線パターン上に形成された絶縁膜と、この絶縁膜上に形成され、コンタクトホールを介して配線パターンと導通する複数の外部電極とを備え、上記配線パターンが、基板端部まで伸延されるとともに、上記コンタクトホールよりも外側において基板端部へ向けて配線幅を狭小化させたテーパー形状部を有し、このテーパー形状部の外側の端部から基板端部までの距離（Ｌ３）が上記外部電極間の配線パターン間隔（Ｓ１）よりも短い。
【００２３】
この様な構成により、コンタクトホールよりも外側において配線パターンの配線幅を狭小化させるとともに、配線パターンにかかる応力を分散させることができるため、狭小化された配線パターンの剥離を抑制することができる。従って、剥離パターンによる意図しない配線ショートを抑制することができる。また、テーパー形状部の外側の狭小化された配線部が剥離した場合であっても、意図しない配線ショートを抑制することができる。なお、テーパー形状部の外側の端部が基板端部と一致する場合も含まれる。
【００２４】
また、本発明によるマトリクスアレイ基板は、テーパー形状部における伸延方向の長さ（Ｌ２）に対する配線幅の減少率（（Ｗ１−Ｗ２）／Ｌ２）が１以下になるように構成される。
【００２６】
また、本発明によるマトリクスアレイ基板は、配線パターンが、コンタクトホールよりも外側において配線幅を部分的に狭小化させた括れ形状部を有し、この括れ形状部における基板端部から括れ形状部の内側端部までの距離（Ｌ４またはＬ５）が隣接する上記配線パターン間の最小間隔（Ｓ２）よりも小さい。この様な構成により、コンタクトホールよりも外側において配線パターンが剥離する際、剥離パターンを括れ形状部において配線パターンから破断させることにより、剥離パターンの長さを抑制することができる。従って、意図しない配線ショートを抑制することができる。また、配線パターンが基板端部から剥離した場合に、剥離パターンを括れ形状部において配線パターンから破断させることにより、剥離パターンの長さを隣接する配線パターン間の最小間隔よりも小さくすることができる。従って、意図しない配線ショートを抑制することができる。
【００２８】
また、本発明によるマトリクスアレイ基板は、配線パターンが、基板端部まで伸延されるとともに、コンタクトホールよりも外側において配線幅を部分的に狭小化させた２以上の括れ形状部を有し、隣接する上記括れ形状部における狭小化された配線部分のうち最も遠い２点間の距離（Ｌ６）が隣接する上記配線パターン間の最小間隔（Ｓ２）よりも小さい。
【００２９】
この様な構成により、隣接する括れ形状部において配線パターンを破断させ、剥離パターンの長さを配線パターン間の最小間隔よりも小さくすることができる。従って、意図しない配線ショートを抑制することができる。
【００３１】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１によるマトリクスアレイ基板の要部の一構成例を示した図であり、液晶表示装置を構成するＴＦＴアレイ基板の外部端子及びその周辺部が示されている。図中の３は外部電極、３Ｈはコンタクトホール、１５はソース配線、１５Ｌはショート配線、６はテーパー形状部である。
【００３２】
ソース配線１５は、マトリクス状に配置された多数の薄膜トランジスタのソース電極を基板周辺部に引き出す配線パターンであり、ゲート絶縁膜上に形成された金属膜をパターニングして得られる多数の平行配線からなる。外部電極３は、外部からの入力信号を薄膜トランジスタに供給するための外部端子であり、パッシベーション膜上に形成されたＩＴＯ膜からなり、コンタクトホール３Ｈを介してソース配線１５と導通している。
【００３３】
ソース配線１５は、コンタクトホール３Ｈから更に基板端部１０Ｅまで伸延されている。ショート配線１５Ｌは、ソース配線１５の上記伸延部であり、同一のソース配線１５上に２以上のコンタクトホール３Ｈがある場合には、最も外側のコンタクトホール３Ｈよりも更に外側に設けられる。このショート配線１５Ｌは、ＴＦＴアレイ基板の製造工程において、ソース配線１５をショートリングに接続する配線パターンであり、基板の切断により、ショートリングが除去された後も基板上に残されている。
【００３４】
このショート配線１５Ｌは、ソース配線１５の幅を基板端部１０Ｅへ向けて狭小化させるテーパー形状部６を有している。このテーパー形状部６は、その輪郭線が伸延方向に対し所定の角度を有し、滑らかに配線幅を減少させている。テーパー形状部６において狭小化されたショート配線１５Ｌは、その後、等幅の配線として更に伸延され、基板端部１０Ｅに達している。
【００３５】
テーパー形状部６において、ショート配線１５Ｌの配線幅を滑らかに減少させることによって、急激に配線幅の変化する幅変化点のないショート配線１５Ｌを得ることができる。すなわち、特に応力の集中しやすい外部電極３とショート配線１５Ｌの境界部分の配線面積を増大させ、下地膜（この実施の形態では、ゲート絶縁膜１２）との密着力を強化することができるとともに、ショート配線１５Ｌにかかる応力を特定の幅変化点に集中させずに分散させることができる。従って、ショート配線１５Ｌの剥離や破断を抑制することができる。
【００３６】
この様にして、ＴＦＴアレイ基板の製造工程、特に、ショートリングを除去する基板切断工程後の各工程、例えば、切断面の面取り加工の工程や、外部電極３のクリーニング工程におけるソース配線１５のパターン剥離を抑制することにより、剥離パターンによるソース配線間のショートを抑制し、ＴＦＴアレイ基板の製造歩留まりを向上させることができる。
【００３７】
ここで、ショート配線１５Ｌが伸延される基板端部１０Ｅとは、ショート配線１５Ｌが形成される金属層における端部であり、絶縁性基板の側面が、主面に垂直な平面でない場合であれば、概ね主面側の端部に相当し、絶縁性基板の最先端部を必ずしも意味するものではない。
【００３８】
図２は、切断面が面取り加工されたＴＦＴアレイ基板の一例を示した図であり、（ａ）には主面側から見た平面図が示され、（ｂ）には断面図が示されている。このＴＦＴアレイ基板は、基板切断面の主面側について面取り加工を行っており、ショート配線１５Ｌは、面取り後の基板端部１０Ｅまで伸延されており、この基板端部１０Ｅは絶縁性基板１０の最先端部１０Ｅ’とは異なる。
【００３９】
次に、ショート配線１５Ｌの寸法の一例について説明する。図３は、図２（ａ）のＴＦＴアレイ基板における端子部のソース配線１５及びショート配線１５Ｌの寸法を説明するための図である。図中のＰはソース配線１５のピッチ、Ｓ１はソース配線間隔である。また、Ｌ１は面取り基準線からコンタクトホール３Ｈまでの距離、Ｌ２はテーパー形状部６の伸延方向の長さ、Ｌ３（＝Ｌ１−Ｌ２）は、面取り基準線からテーパー部６までの長さ（等幅部分の長さ）である。
【００４０】
図中の面取り基準線は、切断面１０Ｅ’よりも内側の位置として予め定められ、基板切断後も判別可能なマーキングが絶縁性基板１０上に施されている。面取り加工は、この面取り基準線を中心として行われ、このときの被加工部の端部が基板端部１０Ｅとなる。上述した通り、面取り加工は、絶縁性基板１０の切断面に対し研磨部材を摺動させて行っており、その加工精度には機械的加工としての限界がある。従って、外部電極３に対する面取り加工を回避するために１００μｍ程度のマージンが必要となり、通常、ショート配線長Ｌ１は９０〜２００μｍとされる。
【００４１】
一方、この種の表示装置は、小型化や高精細化の観点から、画素ピッチの狭小化が求められており、最近の高精細タイプの液晶表示装置の場合、その画素ピッチは１００μｍ以下となっている。一般に、画素ピッチは、ソース配線ピッチＰに等しく、ソース配線間隔Ｓ１は、ソース配線ピッチＰの１／２以下とされる。例えば、ソース配線幅Ｗ１が３０〜５０μｍ、ソース配線間隔Ｓ１が１５〜２５μｍとされる。
【００４２】
また、ショート配線１５Ｌの等幅部分の配線幅Ｗ２には、従来のショート配線幅と同様、１〜１０μｍが採用される。一般に、配線パターンは、配線幅が細い部分の方が剥離しやすいため、テーパー形状部６よりも等幅部分でパターンが剥離する可能性が高い。ショート配線１５Ｌの等幅部分が剥離した場合に、剥離パターンによってソース配線１５間がショートされるという不具合を防止するためには、テーパー形状部６よりも外側の狭小化された等幅部分の配線長Ｌ３が、隣接するショート配線１５Ｌ（等幅部分）の間隔よりも小さいことが望ましく、ソース配線間隔Ｓ１よりも短いことが更に望ましい。
【００４３】
つまり、高精細タイプの表示装置に適用されるマトリクスアレイ基板の場合、等幅部分の配線長Ｌ３をソース配線間隔Ｓ１よりも短くしようとした場合、テーパー形状部６は、伸延方向の長さＬ２が、両端の配線幅の差（Ｗ１−Ｗ２）よりも大きくなる。つまり、剥離パターンによる不用意なショートを抑制するためには、テーパー形状部６における、伸延方向の長さＬ２に対する配線幅の減少率（（Ｗ１−Ｗ２）／Ｌ２）が１以下であることが望ましい。
【００４４】
図４の（ａ）及び（ｂ）は、本発明の実施の形態１によるマトリクスアレイ基板の要部について、他の構成例を示した図である。図１では、ショート配線１５Ｌの一部がテーパー形状部６となる場合の例を示したが、図４の（ａ）に示す様に、ショート配線１５Ｌの全体をテーパー形状部とすることもできる。すなわち、外部電極３から基板端部１０Ｅまでの区間において順次に配線幅を減少させてもよい。また、テーパー形状部６は、幅方向について対称な形状である必要はなく、幅方向の一辺のみが、ソース配線１５の伸延方向に対し所定の角度を有するように構成してもよい。
【００４５】
また、図１及び図４の（ａ）では、テーパー形状部６の輪郭が直線により形成され、伸延方向に対する配線幅の変化率が一定である場合について説明したが、図４の（ｂ）に示す様に、テーパー形状部６の輪郭線の一部又は全部を曲線とし、配線幅の減少率を変化させてもよい。
【００４６】
本実施の形態によれば、コンタクトホール３Ｈを介して外部電極３に接続されるとともに、基板端部１０Ｅまで伸延されたソース配線１５が、コンタクトホール３Ｈよりも外側（つまり、ショート配線１５Ｌ）において、基板端部１０Ｅへ向けて配線幅を狭小化させるテーパー形状部６を有している。このため、コンタクトホール３Ｈよりも外側におけるソース配線１５の破断を抑制し、パターン剥離を抑制することができる。従って、ＴＦＴアレイ基板の製造歩留まりを向上させることができる。
【００４７】
実施の形態２．
図５は、本発明の実施の形態２によるマトリクスアレイ基板の要部の一構成例を示した図であり、液晶表示装置を構成するＴＦＴアレイ基板の外部端子及びその周辺部が示されている。図中の７は幅変化点である。
【００４８】
本実施の形態によるＴＦＴアレイ基板では、ソース配線１５を基板端部１０Ｅへ伸延させるショート配線１５Ｌが、配線幅を変化させる２以上の幅変化点７を有している。各幅変化点７では配線幅が急激に変化し、ショート配線１５Ｌの輪郭は階段形状となっている。この様にして各幅変化点７において配線幅を順次に狭小化させることにより、基板端部１０Ｅに向けてショート配線１５Ｌの配線幅を断続的に狭小化させている。
【００４９】
ショート配線１５Ｌの配線幅を狭小化させる際、２以上の幅変化点７において順に狭小化させることによって、各幅変化点７における配線幅の変化量を小さくすることができる。このため、ショート配線１５Ｌにかかる応力を特定の幅変化点７に集中させずに分散させることができ、ショート配線１５Ｌの破断を抑制し、パターン剥離を抑制することができる。
【００５０】
配線パターンは、一般に、等幅の配線部よりもこの様な幅変化点７においてより破断しやすく、幅変化点７同士で比較すれば、配線幅がより細い幅変化点７の方が破断しやすい。このため、ショート配線１５Ｌが、２以上の幅変化点を有し、基板端部１０Ｅに向けて順に配線幅を狭小化していれば、ショート配線１５Ｌが基板端部１０Ｅから剥離した場合、より外側の幅変化点７で破断することが期待できる。従って、剥離パターンを短くすることにより、剥離パターンによるソース配線間のショートを抑制し、ＴＦＴアレイ基板の製造歩留まりを向上させることができる。
【００５１】
更に、配線パターンは、幅変化点７における配線幅の変化率が大きいほど、その幅変化点７においてショート配線１５Ｌが破断しやすい。このため、内側の幅変化点７における幅変化率に比べて、外側の幅変化点７における幅変化率をより小さくすることにより、配線が細いために破断しやすい外側の幅変化点７における破断を抑制することができる。
【００５２】
図６は、２以上の各幅変化点７における幅変化率について説明するための図である。Ｗ１はソース配線幅であり、３つの幅変化点７を経て、配線幅はＷａ，Ｗｂ，Ｗｃの順に狭小化されている。各幅変化点７における幅変化率は、狭小化前後の配線幅の比、すなわち、Ｗａ／Ｗ１，Ｗｂ／Ｗａ，Ｗｃ／Ｗｂでそれぞれ表され、Ｗａ／Ｗ１＜Ｗｂ／Ｗａ＜Ｗｃ／Ｗｂの関係が成立している。なお、幅変化点７が３以上ある場合、少なくとも２つの幅変化点７について、外側の幅変化点７の幅変化率がより内側の変化点７に比べて小さいことが望ましく、全ての幅変化点７の間でこの関係が成立していることがより望ましい。
【００５３】
本実施の形態によれば、基板端部１０Ｅまで伸延されたソース配線１５が、コンタクトホール３Ｈよりも外側（つまり、ショート配線１５Ｌ）において、基板端部１０Ｅへ向けて配線幅を狭小化させる２以上の幅変化点７を有している。このため、コンタクトホール３Ｈよりも外側におけるソース配線１５の破断を抑制し、パターン剥離を抑制することができ、ＴＦＴアレイ基板の製造歩留まりを向上させることができる。
【００５４】
実施の形態３．
図７は、本発明の実施の形態３によるマトリクスアレイ基板の要部の一構成例を示した図であり、液晶表示装置を構成するＴＦＴアレイ基板の外部端子及びその周辺部が示されている。図中の８は括れ形状部である。
【００５５】
本実施の形態によるＴＦＴアレイ基板では、ソース配線１５を基板端部１０Ｅへ伸延させるショート配線１５Ｌが、配線幅を部分的に狭小化させた括れ形状部８を有している。この括れ形状部８では、ショート配線１５Ｌの配線幅が、その両側における配線幅よりも狭くなっている。図７では、ショート配線１５Ｌの輪郭がコの字の凹形状に形成され、両側の配線幅よりも狭くなっている。なお、両側の配線幅は、必ずしも同一である必要はない。
【００５６】
括れ形状部８では、その他の配線部に比べ、ショート配線１５Ｌの配線幅が細いため、配線パターンが破断しやすい。特に、括れ形状部８の狭小化された配線の内側端部、つまり、基板端部１０Ｅとは反対側の端部に応力が集中して破断しやすくなる。このため、括れ形状部８を設けることによって、剥離パターンを括れ形状部８において配線パターンから破断させ、剥離パターンの長さを短くすることができる。
【００５７】
剥離パターンによってソース配線１５間がショートされるという不具合を防止するためには、剥離パターンは短いほうが望ましい。ショート配線１５Ｌは、切断工程又は面取り工程において負荷が加わる基板端部１０Ｅから剥離する可能性が高いと考えられることから、括れ形状部８は基板端部１０Ｅの近くに配置することが望ましい。
【００５８】
基板端部１０Ｅから括れ形状部８までの距離は、隣接するショート配線１５Ｌ間の間隔よりも小さいことが望ましい。特に、破断しやすい狭小化配線部の内側端部までの距離が、隣接するショート配線１５Ｌ間の最小間隔よりも小さいことが望ましい。図７では、基板端部１０Ｅから括れ形状部８の内側端部までの距離をＬ４とし、隣接するショート配線１５Ｌ間の最小間隔をＳ２とし、Ｌ４<Ｓ２を満足するように括れ形状部８が形成されている。
【００５９】
通常、ソース配線１５の間隔及び外部電極３の間隔は、ショート配線１５Ｌの間隔よりも狭いため、距離Ｌ１は、ソース配線１５の間隔や、外部電極３の間隔よりも短くすることが更に望ましい。
【００６０】
図８は、本発明の実施の形態３によるマトリクスアレイ基板の要部について、他の構成例を示した図である。図７では、ショート配線１５Ｌの輪郭がコの字の凹形状であるのに対し、図８では、テーパー形状により、配線幅が狭小化されている。括れ形状部８は、狭小化された配線部を有すればよく、このような形状とすることもできる。
【００６１】
本実施の形態によるＴＦＴアレイ基板は、基板端部１０Ｅまで伸延されたソース配線１５が、コンタクトホール３Ｈよりも外側（つまり、ショート配線１５Ｌ）において、配線幅を部分的に狭小化させた括れ形状部を有する。このため、基板端部１０Ｅからショート配線１５Ｌが剥離する際、剥離パターンの端部となる破断箇所を決定することができ、剥離パターンの長さを制御することができる。特に、括れ形状部８から基板端部１０Ｅまでの距離をショート電極１５Ｌの間隔、より望ましくは、ソース配線１５又は外部電極３の間隔より小さくすることにより、剥離パターンの長さをこれらの間隔より短くすることができる。
【００６２】
実施の形態４．
図９は、本発明の実施の形態４によるマトリクスアレイ基板の要部の一構成例を示した図であり、液晶表示装置を構成するＴＦＴアレイ基板の外部端子及びその周辺部が示されている。
【００６３】
本実施の形態によるＴＦＴアレイ基板では、ソース配線１５を基板端部１０Ｅへ伸延させるショート配線１５Ｌが、２以上の括れ形状部８を有している。なお、各括れ形状部８の形状は、図７（実施の形態３）の場合と同様である。上述した通り、括れ形状部８は、配線パターンが破断しやすいため、２以上の括れ形状部を設けることによって、ショート配線１５Ｌ上のどの位置において剥離しても、剥離パターンを短くすることができる。
【００６４】
また、２以上の括れ形状部８が設けられている場合、いずれか一方の括れ形状部８において、ショート配線１５Ｌが破断した場合、隣接する他の括れ形状部８において更に破断が生じ、パターンが剥離する可能性が高いと考えられる。このため、より多くの括れ形状部を設けて、括れ形状部８の間隔を短くすることにより、剥離パターンを短くすることができる。
【００６５】
特に、括れ形状部８の間隔は、隣接するショート配線１５Ｌの間隔よりも小さいことが望ましく、ソース配線１５の間隔又は外部電極３の間隔よりも小さいことが更に望ましい。また、隣接する括れ形状部８の狭小化された配線部分のうち最も遠い２点間の距離、つまり、ショート配線１５Ｌが隣接する括れ形状部８で破断した場合の剥離パターンの最大長が、上記間隔よりも小さいことがより望ましい。
【００６６】
図９では、隣接する括れ形状部８について、狭小化された配線部分のうち最も遠い２点間の距離をＬ６とし、隣接するショート配線１５Ｌ間の最小間隔をＳ２とし、Ｌ６<Ｓ２を満足するように括れ形状部８が形成されている。
【００６７】
図１０は、本発明の実施の形態４によるマトリクスアレイ基板の要部について、他の構成例を示した図である。図９では、括れ形状部８の輪郭がコの字の凹形状であるのに対し、図１０では、テーパー形状によって配線幅が狭小化されている。括れ形状部８は、狭小化された配線部を有すればよく、このような形状とすることもできる。
【００６８】
本実施の形態によるＴＦＴアレイ基板は、基板端部１０Ｅまで伸延されたソース配線１５が、コンタクトホール３Ｈよりも外側（つまり、ショート配線１５Ｌ）において、２以上の括れ形状部を有する。このため、コンタクトホールより外側における任意の位置でソース配線が破断する様々な場合について、剥離パターンの長さを小さくすることができる。特に、隣接する括れ形状部の距離が配線パターンの間隔よりも小さくなるように配置することにより、剥離パターンの長さを配線パターンの間隔よりも小さくすることができる。
【００６９】
なお、上記の各実施の形態では、テーパー形状部６、幅変化点７、括れ形状部８を有するショート配線が、ソース配線１５の一部である場合について説明したが、本発明はこの様な場合に限定されない。例えば、ゲート配線１１の一部である場合についても、全く同様にして本発明を適用することもできる。
【００７０】
また、上記の各実施の形態では、液晶表示装置を構成するＴＦＴアレイ基板について説明したが、本発明はこの様な場合に限定されない。すなわち、本発明は、液晶表示装置以外の表示装置や、そのマトリクスアレイ基板に適用することができる。さらに、表示装置以外の半導体装置にも広く適用することもできる。
【００７１】
【発明の効果】
本発明によれば、マトリクスアレイ基板上で基板端部まで伸延された配線パターンが、コンタクトホールよりも外側において基板端部へ向けて配線幅を狭小化させたテーパー形状部を有している。このため、コンタクトホールよりも外側において配線パターンの配線幅を狭小化させるとともに、狭小化された配線パターンの剥離を抑制することができる。従って、意図しない配線ショートを抑制し、マトリクスアレイ基板、更には、マトリクスアレイ基板により構成される表示装置の製造歩留まりを向上させることができる。
【００７３】
また、本発明によれば、マトリクスアレイ基板上で基板端部まで伸延された配線パターンが、コンタクトホールよりも外側において配線幅を部分的に狭小化させた括れ形状部を有し、この括れ形状部における基板端部から括れ形状部の内側端部までの距離が隣接する上記配線パターン間の最小間隔よりも小くすることにより、配線パターンが基板端部から剥離した場合に、剥離パターンの長さを配線パターンの間隔よりも小さくすることができる。従って、意図しない配線ショートを抑制することができる。
【００７６】
また、本発明によれば、マトリクスアレイ基板上で基板端部まで伸延された配線パターンが、コンタクトホールよりも外側に２以上の括れ形状部を有し、更に、隣接する上記括れ形状部における狭小化された配線部分のうち最も遠い２点間の距離が隣接する上記配線パターン間の最小間隔よりも小さくすることにより、配線パターンが基板端部から剥離した場合に、剥離パターンの長さを配線パターンの間隔よりも小さくすることができる。従って、意図しない配線ショートを抑制することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１によるマトリクスアレイ基板の要部の一構成例を示した図である。
【図２】 切断面が面取り加工されたＴＦＴアレイ基板の一例を示した図であり、（ａ）が平面図、（ｂ）が断面図である。
【図３】 図２（ａ）のＴＦＴアレイ基板におけるソース配線１５及びショート配線１５Ｌの寸法を説明するための図である。
【図４】 （ａ）及び（ｂ）は、本発明の実施の形態１によるマトリクスアレイ基板の要部について、他の構成例を示した図である。
【図５】 本発明の実施の形態２によるマトリクスアレイ基板の要部の一構成例を示した図である。
【図６】 ２以上の各幅変化点７における幅変化率について説明するための図である。
【図７】 本発明の実施の形態３によるマトリクスアレイ基板の要部の一構成例を示した図である。
【図８】 本発明の実施の形態３によるマトリクスアレイ基板の要部について、他の構成例を示した図である。
【図９】 本発明の実施の形態４によるマトリクスアレイ基板の要部の一構成例を示した図である。
【図１０】 本発明の実施の形態４によるマトリクスアレイ基板の要部について、他の構成例を示した図である。
【図１１】 従来のＴＦＴアレイ基板においてマトリクス状に配置された各画素の一構成例を示した図である。
【図１２】 従来のＴＦＴアレイ基板の製造工程における一例を示した平面図である。
【図１３】 ＴＦＴアレイ基板の積層構造の一例を示した断面図である。
【図１４】 図１２の外部電極３の周辺を示した拡大図である。
【図１５】 剥離パターンによりソース配線１５間が短絡される様子が示されている。
【符号の説明】
２ 薄膜トランジスタ
３，４ 外部電極
３Ｈ コンタクトホール
５ ショートリング
６ テーパー形状部
７ 幅変化点
８ 括れ形状部
１０ 絶縁性基板
１０Ｅ 基板端部
１１ ゲート配線
１２ ゲート絶縁膜
１３ 半導体層
１４ コンタクト層
１５ ソース配線
１６ パッシベーション膜
１７ 画素電極
２０ マトリクス部
【発明の属する技術分野】
本発明は、マトリクスアレイ基板に係り、更に詳しくは、複数のスイッチング素子がマトリクス状に形成されたマトリクスアレイ基板の改良に関する。
【０００２】
【従来の技術】
液晶表示装置は、２枚のガラス基板間に液晶材料を封入して構成される。一方の基板は、スイッチング素子がマトリクス状に形成されたマトリクスアレイ基板であり、通常、このスイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられることから、ＴＦＴアレイ基板と呼ばれている。これらの各薄膜トランジスタは、隣接する画素電極にそれぞれ接続され、外部の信号供給手段から供給される電気信号に基づいて画素電極の電圧レベルを制御している。他方の基板には、共通電極が形成されており、対向する画素電極及び共通電極間の電位差によって、液晶の分子配列を変化させることができる。従って、画素ごとに液晶を制御して所望の画像表示を行うことができる。
【０００３】
図１１は、従来のＴＦＴアレイ基板においてマトリクス状に配置された各画素の一構成例を示した図である。図中の２は薄膜トランジスタ、１１はゲート配線、１５はソース配線、１５Ｓはソース電極、１５Ｄはドレイン電極、１７は画素電極である。
【０００４】
多数のゲート配線１１は、互いに平行となるように配置されている。また、多数のソース配線１５は、ゲート配線１１と交差し、互いに平行となるように配置されている。ゲート配線１１及びソース配線１５の交点には、薄膜トランジスタ２が形成され、そのゲート電極がゲート配線１１に、ソース電極がソース配線１５に、ドレイン電極が画素電極１７にそれぞれ接続され、薄膜トランジスタ２及び画素電極１７により画素が構成される。
【０００５】
図１２は、従来のＴＦＴアレイ基板の製造工程における一例を示した平面図であり、薄膜トランジスタの形成された主面側から見た基板全体が示されている。図中の１０は絶縁性基板、２０はマトリクス部、３及び４は外部電極、５はショートリングである。
【０００６】
マトリクス部２０は、絶縁性基板１０の中央部に形成され、マトリクス状に配置された多数の画素により構成される。外部電極３及び４は、外部から電気信号を入力するための入力端子であり、絶縁性基板１０の周辺部に形成される。外部電極３は、マトリクス部２０から引き出されたソース配線１５に接続され、外部電極４は、マトリクス部２０から引き出されたゲート配線１１に接続されている。
【０００７】
ショートリング５は、外部電極３，４よりも更に外側に形成された環状配線であり、ゲート配線１１及びソース配線１５が接続されている。このショートリング５は、製造工程において、薄膜トランジスタ２が静電気によって破壊されないように、ゲート配線１１及びソース配線１５をショートさせておくための配線である。このショートリング５は、製造工程の最終段階において、外部電極３，４よりも外側で絶縁性基板１０を切断することにより除去される（例えば、特許文献１参照）。
【０００８】
図１３は、ＴＦＴアレイ基板の積層構造の一例を示した断面図である。図中の２は薄膜トランジスタ、３は外部電極、１０は絶縁性基板、１１はゲート配線、１２はゲート絶縁膜、１３は半導体層、１４はコンタクト層、１５はソース配線、１６はパッシベーション膜、１７は画素電極である。
【０００９】
ゲート配線１１は、ガラスからなる絶縁性基板１０上に形成されたＡｌ又はＣｒからなる金属層である。ゲート絶縁膜１２は、プラズマＣＶＤ法によって絶縁性基板１０の全面に形成された絶縁膜であり、シリコン窒化膜からなる。半導体層１３は、ゲート絶縁膜１２を介して、ゲート配線１１上に形成されたアモルファスシリコン膜からなる。コンタクト層１４は、半導体層１３上に形成されたｎ＋型アモルファスシリコン膜である。
【００１０】
次に、Ａｌ又はＣｒからなる金属層がスパッタ法により形成され、ソース配線１５、ソース電極１５Ｓ及びドレイン電極１５Ｄがそれぞれ形成される。パッシベーション膜（保護膜）１６は、その後、プラズマＣＶＤ法によって絶縁性基板１０の全面に形成された絶縁膜であり、シリコン窒化膜からなる。
【００１１】
最後に、スパッタ法により透明電極としてのＩＴＯが形成され、外部電極３，４及び画素電極１７が形成される。このとき、外部電極３は、コンタクトホール３Ｈを介してソース配線１５に接続され、画素電極１７は、コンタクトホール１７Ｈを介してドレイン電極１５Ｄに接続される。なお、図示しないが、外部電極４もＩＴＯからなり、ゲート絶縁膜１２及びパッシベーション膜１６のコンタクトホールを介して、ゲート配線１１に接続される。
【００１２】
図１４は、図１２の外部電極３の周辺を示した拡大図である。図中の３は外部電極、３Ｈはコンタクトホール、５はショートリング、１５はソース配線、１５Ｌはショート配線である。
【００１３】
多数のソース配線１５は、平行配線としてマトリクス部２０から引き出され、コンタクトホール３Ｈを介して、外部電極３に接続されている。また、ソース配線１５は、最も外側のコンタクトホール３Ｈから更に外側に伸延され、ショートリング５に接続される。ショート配線１５Ｌは、ソース配線１５の上記伸延部であり、ソース配線１５、ショート配線１５Ｌ及びショートリング５は、同じ金属層により形成されている。
【００１４】
ショートリング５は、製造工程の最終段階において、図示した切断位置において絶縁性基板を切断することにより除去される。その後は、切断面の面取り加工や、外部電極３，４のクリーニングなどが行われ、ＴＦＴアレイ基板が完成する。完成品のＴＦＴアレイ基板には、ショート配線１５Ｌは不要であるが、ショート配線１５Ｌの一部、すなわち、基板端部よりも内側のショート配線１５Ｌは、そのまま基板上に残される。ショート配線１５Ｌは、ソース配線１５等と比較すれば、その抵抗値があまり問題とならず、異物の付着などによる配線ショートを防止するために、通常、その配線幅は、ソース配線１５よりも狭小化されている。
【００１５】
【特許文献１】
特開２００１−１６６３２４号公報（第４頁、第９図）
【００１６】
【発明が解決しようとする課題】
ところが、従来のＴＦＴアレイ基板では、製造工程中に、このショート配線１５Ｌが剥離し、その剥離パターンが隣接するソース配線１５等をショートさせ、ＴＦＴアレイ基板、更には、液晶表示装置の製造歩留まりを低下させているという問題があった。
【００１７】
図１５は、剥離パターンによりソース配線１５間が短絡される様子が示されている。図中の１０Ｅは、基板端部であり、１５Ｌ’は、ショート配線１５Ｌが剥離したパターンである。この剥離パターン１５Ｌ’によって、隣接する外部電極３間が短絡されている。
【００１８】
上述した通り、ＴＦＴアレイ基板の製造工程では、絶縁性基板１０を切断し、ショートリング５を除去した後に、切断面の面取り加工や、外部電極３，４のクリーニングなどが行われている。このため、これらの工程において、ショート配線１５Ｌが剥離し、意図しないショートが発生している。
【００１９】
例えば、面取り加工は、絶縁性基板１０の側面の主面側に対し、研磨部材を摺動させて行われる。また、外部電極３，４のクリーニングは、絶縁性基板１０の主面の周辺部に対し、クリーニングパッドを摺動させて行われる。しかも、これらの摺動方向は、通常、ショート配線１５Ｌと直交する方向となる。このため、これらの各工程において、ショート配線１５Ｌに外力が加えられ、ショート配線１５Ｌが剥離すると考えられる。
【００２０】
また、ショート配線１５Ｌは、絶縁性基板１０の切断によって、基板端部１０Ｅから露出した状態となり、基板切断工程後のショート配線１５Ｌは、絶縁性基板１０から浮き上がるなど剥離しやすい状態になる場合があると考えられる。更に、ショート配線１５Ｌは、配線幅が細いために外力に弱く、破断しやすく、剥離しやすいと考えられる。
【００２１】
本発明は、上記の事情に鑑みてなされたものであり、ショート配線の剥離によって生ずる配線ショートを抑制し、マトリクスアレイ基板の製造歩留まりを向上させることを目的とする。また、マトリクスアレイ基板により構成される表示装置の製造歩留まりを向上させること目的とする。
【００２２】
【課題を解決するための手段】
本発明によるマトリクスアレイ基板は、複数のスイッチング素子がマトリクス状に形成された絶縁性基板と、各スイッチング素子の電極を基板周辺部に引き出す配線パターンと、この配線パターン上に形成された絶縁膜と、この絶縁膜上に形成され、コンタクトホールを介して配線パターンと導通する複数の外部電極とを備え、上記配線パターンが、基板端部まで伸延されるとともに、上記コンタクトホールよりも外側において基板端部へ向けて配線幅を狭小化させたテーパー形状部を有し、このテーパー形状部の外側の端部から基板端部までの距離（Ｌ３）が上記外部電極間の配線パターン間隔（Ｓ１）よりも短い。
【００２３】
この様な構成により、コンタクトホールよりも外側において配線パターンの配線幅を狭小化させるとともに、配線パターンにかかる応力を分散させることができるため、狭小化された配線パターンの剥離を抑制することができる。従って、剥離パターンによる意図しない配線ショートを抑制することができる。また、テーパー形状部の外側の狭小化された配線部が剥離した場合であっても、意図しない配線ショートを抑制することができる。なお、テーパー形状部の外側の端部が基板端部と一致する場合も含まれる。
【００２４】
また、本発明によるマトリクスアレイ基板は、テーパー形状部における伸延方向の長さ（Ｌ２）に対する配線幅の減少率（（Ｗ１−Ｗ２）／Ｌ２）が１以下になるように構成される。
【００２６】
また、本発明によるマトリクスアレイ基板は、配線パターンが、コンタクトホールよりも外側において配線幅を部分的に狭小化させた括れ形状部を有し、この括れ形状部における基板端部から括れ形状部の内側端部までの距離（Ｌ４またはＬ５）が隣接する上記配線パターン間の最小間隔（Ｓ２）よりも小さい。この様な構成により、コンタクトホールよりも外側において配線パターンが剥離する際、剥離パターンを括れ形状部において配線パターンから破断させることにより、剥離パターンの長さを抑制することができる。従って、意図しない配線ショートを抑制することができる。また、配線パターンが基板端部から剥離した場合に、剥離パターンを括れ形状部において配線パターンから破断させることにより、剥離パターンの長さを隣接する配線パターン間の最小間隔よりも小さくすることができる。従って、意図しない配線ショートを抑制することができる。
【００２８】
また、本発明によるマトリクスアレイ基板は、配線パターンが、基板端部まで伸延されるとともに、コンタクトホールよりも外側において配線幅を部分的に狭小化させた２以上の括れ形状部を有し、隣接する上記括れ形状部における狭小化された配線部分のうち最も遠い２点間の距離（Ｌ６）が隣接する上記配線パターン間の最小間隔（Ｓ２）よりも小さい。
【００２９】
この様な構成により、隣接する括れ形状部において配線パターンを破断させ、剥離パターンの長さを配線パターン間の最小間隔よりも小さくすることができる。従って、意図しない配線ショートを抑制することができる。
【００３１】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１によるマトリクスアレイ基板の要部の一構成例を示した図であり、液晶表示装置を構成するＴＦＴアレイ基板の外部端子及びその周辺部が示されている。図中の３は外部電極、３Ｈはコンタクトホール、１５はソース配線、１５Ｌはショート配線、６はテーパー形状部である。
【００３２】
ソース配線１５は、マトリクス状に配置された多数の薄膜トランジスタのソース電極を基板周辺部に引き出す配線パターンであり、ゲート絶縁膜上に形成された金属膜をパターニングして得られる多数の平行配線からなる。外部電極３は、外部からの入力信号を薄膜トランジスタに供給するための外部端子であり、パッシベーション膜上に形成されたＩＴＯ膜からなり、コンタクトホール３Ｈを介してソース配線１５と導通している。
【００３３】
ソース配線１５は、コンタクトホール３Ｈから更に基板端部１０Ｅまで伸延されている。ショート配線１５Ｌは、ソース配線１５の上記伸延部であり、同一のソース配線１５上に２以上のコンタクトホール３Ｈがある場合には、最も外側のコンタクトホール３Ｈよりも更に外側に設けられる。このショート配線１５Ｌは、ＴＦＴアレイ基板の製造工程において、ソース配線１５をショートリングに接続する配線パターンであり、基板の切断により、ショートリングが除去された後も基板上に残されている。
【００３４】
このショート配線１５Ｌは、ソース配線１５の幅を基板端部１０Ｅへ向けて狭小化させるテーパー形状部６を有している。このテーパー形状部６は、その輪郭線が伸延方向に対し所定の角度を有し、滑らかに配線幅を減少させている。テーパー形状部６において狭小化されたショート配線１５Ｌは、その後、等幅の配線として更に伸延され、基板端部１０Ｅに達している。
【００３５】
テーパー形状部６において、ショート配線１５Ｌの配線幅を滑らかに減少させることによって、急激に配線幅の変化する幅変化点のないショート配線１５Ｌを得ることができる。すなわち、特に応力の集中しやすい外部電極３とショート配線１５Ｌの境界部分の配線面積を増大させ、下地膜（この実施の形態では、ゲート絶縁膜１２）との密着力を強化することができるとともに、ショート配線１５Ｌにかかる応力を特定の幅変化点に集中させずに分散させることができる。従って、ショート配線１５Ｌの剥離や破断を抑制することができる。
【００３６】
この様にして、ＴＦＴアレイ基板の製造工程、特に、ショートリングを除去する基板切断工程後の各工程、例えば、切断面の面取り加工の工程や、外部電極３のクリーニング工程におけるソース配線１５のパターン剥離を抑制することにより、剥離パターンによるソース配線間のショートを抑制し、ＴＦＴアレイ基板の製造歩留まりを向上させることができる。
【００３７】
ここで、ショート配線１５Ｌが伸延される基板端部１０Ｅとは、ショート配線１５Ｌが形成される金属層における端部であり、絶縁性基板の側面が、主面に垂直な平面でない場合であれば、概ね主面側の端部に相当し、絶縁性基板の最先端部を必ずしも意味するものではない。
【００３８】
図２は、切断面が面取り加工されたＴＦＴアレイ基板の一例を示した図であり、（ａ）には主面側から見た平面図が示され、（ｂ）には断面図が示されている。このＴＦＴアレイ基板は、基板切断面の主面側について面取り加工を行っており、ショート配線１５Ｌは、面取り後の基板端部１０Ｅまで伸延されており、この基板端部１０Ｅは絶縁性基板１０の最先端部１０Ｅ’とは異なる。
【００３９】
次に、ショート配線１５Ｌの寸法の一例について説明する。図３は、図２（ａ）のＴＦＴアレイ基板における端子部のソース配線１５及びショート配線１５Ｌの寸法を説明するための図である。図中のＰはソース配線１５のピッチ、Ｓ１はソース配線間隔である。また、Ｌ１は面取り基準線からコンタクトホール３Ｈまでの距離、Ｌ２はテーパー形状部６の伸延方向の長さ、Ｌ３（＝Ｌ１−Ｌ２）は、面取り基準線からテーパー部６までの長さ（等幅部分の長さ）である。
【００４０】
図中の面取り基準線は、切断面１０Ｅ’よりも内側の位置として予め定められ、基板切断後も判別可能なマーキングが絶縁性基板１０上に施されている。面取り加工は、この面取り基準線を中心として行われ、このときの被加工部の端部が基板端部１０Ｅとなる。上述した通り、面取り加工は、絶縁性基板１０の切断面に対し研磨部材を摺動させて行っており、その加工精度には機械的加工としての限界がある。従って、外部電極３に対する面取り加工を回避するために１００μｍ程度のマージンが必要となり、通常、ショート配線長Ｌ１は９０〜２００μｍとされる。
【００４１】
一方、この種の表示装置は、小型化や高精細化の観点から、画素ピッチの狭小化が求められており、最近の高精細タイプの液晶表示装置の場合、その画素ピッチは１００μｍ以下となっている。一般に、画素ピッチは、ソース配線ピッチＰに等しく、ソース配線間隔Ｓ１は、ソース配線ピッチＰの１／２以下とされる。例えば、ソース配線幅Ｗ１が３０〜５０μｍ、ソース配線間隔Ｓ１が１５〜２５μｍとされる。
【００４２】
また、ショート配線１５Ｌの等幅部分の配線幅Ｗ２には、従来のショート配線幅と同様、１〜１０μｍが採用される。一般に、配線パターンは、配線幅が細い部分の方が剥離しやすいため、テーパー形状部６よりも等幅部分でパターンが剥離する可能性が高い。ショート配線１５Ｌの等幅部分が剥離した場合に、剥離パターンによってソース配線１５間がショートされるという不具合を防止するためには、テーパー形状部６よりも外側の狭小化された等幅部分の配線長Ｌ３が、隣接するショート配線１５Ｌ（等幅部分）の間隔よりも小さいことが望ましく、ソース配線間隔Ｓ１よりも短いことが更に望ましい。
【００４３】
つまり、高精細タイプの表示装置に適用されるマトリクスアレイ基板の場合、等幅部分の配線長Ｌ３をソース配線間隔Ｓ１よりも短くしようとした場合、テーパー形状部６は、伸延方向の長さＬ２が、両端の配線幅の差（Ｗ１−Ｗ２）よりも大きくなる。つまり、剥離パターンによる不用意なショートを抑制するためには、テーパー形状部６における、伸延方向の長さＬ２に対する配線幅の減少率（（Ｗ１−Ｗ２）／Ｌ２）が１以下であることが望ましい。
【００４４】
図４の（ａ）及び（ｂ）は、本発明の実施の形態１によるマトリクスアレイ基板の要部について、他の構成例を示した図である。図１では、ショート配線１５Ｌの一部がテーパー形状部６となる場合の例を示したが、図４の（ａ）に示す様に、ショート配線１５Ｌの全体をテーパー形状部とすることもできる。すなわち、外部電極３から基板端部１０Ｅまでの区間において順次に配線幅を減少させてもよい。また、テーパー形状部６は、幅方向について対称な形状である必要はなく、幅方向の一辺のみが、ソース配線１５の伸延方向に対し所定の角度を有するように構成してもよい。
【００４５】
また、図１及び図４の（ａ）では、テーパー形状部６の輪郭が直線により形成され、伸延方向に対する配線幅の変化率が一定である場合について説明したが、図４の（ｂ）に示す様に、テーパー形状部６の輪郭線の一部又は全部を曲線とし、配線幅の減少率を変化させてもよい。
【００４６】
本実施の形態によれば、コンタクトホール３Ｈを介して外部電極３に接続されるとともに、基板端部１０Ｅまで伸延されたソース配線１５が、コンタクトホール３Ｈよりも外側（つまり、ショート配線１５Ｌ）において、基板端部１０Ｅへ向けて配線幅を狭小化させるテーパー形状部６を有している。このため、コンタクトホール３Ｈよりも外側におけるソース配線１５の破断を抑制し、パターン剥離を抑制することができる。従って、ＴＦＴアレイ基板の製造歩留まりを向上させることができる。
【００４７】
実施の形態２．
図５は、本発明の実施の形態２によるマトリクスアレイ基板の要部の一構成例を示した図であり、液晶表示装置を構成するＴＦＴアレイ基板の外部端子及びその周辺部が示されている。図中の７は幅変化点である。
【００４８】
本実施の形態によるＴＦＴアレイ基板では、ソース配線１５を基板端部１０Ｅへ伸延させるショート配線１５Ｌが、配線幅を変化させる２以上の幅変化点７を有している。各幅変化点７では配線幅が急激に変化し、ショート配線１５Ｌの輪郭は階段形状となっている。この様にして各幅変化点７において配線幅を順次に狭小化させることにより、基板端部１０Ｅに向けてショート配線１５Ｌの配線幅を断続的に狭小化させている。
【００４９】
ショート配線１５Ｌの配線幅を狭小化させる際、２以上の幅変化点７において順に狭小化させることによって、各幅変化点７における配線幅の変化量を小さくすることができる。このため、ショート配線１５Ｌにかかる応力を特定の幅変化点７に集中させずに分散させることができ、ショート配線１５Ｌの破断を抑制し、パターン剥離を抑制することができる。
【００５０】
配線パターンは、一般に、等幅の配線部よりもこの様な幅変化点７においてより破断しやすく、幅変化点７同士で比較すれば、配線幅がより細い幅変化点７の方が破断しやすい。このため、ショート配線１５Ｌが、２以上の幅変化点を有し、基板端部１０Ｅに向けて順に配線幅を狭小化していれば、ショート配線１５Ｌが基板端部１０Ｅから剥離した場合、より外側の幅変化点７で破断することが期待できる。従って、剥離パターンを短くすることにより、剥離パターンによるソース配線間のショートを抑制し、ＴＦＴアレイ基板の製造歩留まりを向上させることができる。
【００５１】
更に、配線パターンは、幅変化点７における配線幅の変化率が大きいほど、その幅変化点７においてショート配線１５Ｌが破断しやすい。このため、内側の幅変化点７における幅変化率に比べて、外側の幅変化点７における幅変化率をより小さくすることにより、配線が細いために破断しやすい外側の幅変化点７における破断を抑制することができる。
【００５２】
図６は、２以上の各幅変化点７における幅変化率について説明するための図である。Ｗ１はソース配線幅であり、３つの幅変化点７を経て、配線幅はＷａ，Ｗｂ，Ｗｃの順に狭小化されている。各幅変化点７における幅変化率は、狭小化前後の配線幅の比、すなわち、Ｗａ／Ｗ１，Ｗｂ／Ｗａ，Ｗｃ／Ｗｂでそれぞれ表され、Ｗａ／Ｗ１＜Ｗｂ／Ｗａ＜Ｗｃ／Ｗｂの関係が成立している。なお、幅変化点７が３以上ある場合、少なくとも２つの幅変化点７について、外側の幅変化点７の幅変化率がより内側の変化点７に比べて小さいことが望ましく、全ての幅変化点７の間でこの関係が成立していることがより望ましい。
【００５３】
本実施の形態によれば、基板端部１０Ｅまで伸延されたソース配線１５が、コンタクトホール３Ｈよりも外側（つまり、ショート配線１５Ｌ）において、基板端部１０Ｅへ向けて配線幅を狭小化させる２以上の幅変化点７を有している。このため、コンタクトホール３Ｈよりも外側におけるソース配線１５の破断を抑制し、パターン剥離を抑制することができ、ＴＦＴアレイ基板の製造歩留まりを向上させることができる。
【００５４】
実施の形態３．
図７は、本発明の実施の形態３によるマトリクスアレイ基板の要部の一構成例を示した図であり、液晶表示装置を構成するＴＦＴアレイ基板の外部端子及びその周辺部が示されている。図中の８は括れ形状部である。
【００５５】
本実施の形態によるＴＦＴアレイ基板では、ソース配線１５を基板端部１０Ｅへ伸延させるショート配線１５Ｌが、配線幅を部分的に狭小化させた括れ形状部８を有している。この括れ形状部８では、ショート配線１５Ｌの配線幅が、その両側における配線幅よりも狭くなっている。図７では、ショート配線１５Ｌの輪郭がコの字の凹形状に形成され、両側の配線幅よりも狭くなっている。なお、両側の配線幅は、必ずしも同一である必要はない。
【００５６】
括れ形状部８では、その他の配線部に比べ、ショート配線１５Ｌの配線幅が細いため、配線パターンが破断しやすい。特に、括れ形状部８の狭小化された配線の内側端部、つまり、基板端部１０Ｅとは反対側の端部に応力が集中して破断しやすくなる。このため、括れ形状部８を設けることによって、剥離パターンを括れ形状部８において配線パターンから破断させ、剥離パターンの長さを短くすることができる。
【００５７】
剥離パターンによってソース配線１５間がショートされるという不具合を防止するためには、剥離パターンは短いほうが望ましい。ショート配線１５Ｌは、切断工程又は面取り工程において負荷が加わる基板端部１０Ｅから剥離する可能性が高いと考えられることから、括れ形状部８は基板端部１０Ｅの近くに配置することが望ましい。
【００５８】
基板端部１０Ｅから括れ形状部８までの距離は、隣接するショート配線１５Ｌ間の間隔よりも小さいことが望ましい。特に、破断しやすい狭小化配線部の内側端部までの距離が、隣接するショート配線１５Ｌ間の最小間隔よりも小さいことが望ましい。図７では、基板端部１０Ｅから括れ形状部８の内側端部までの距離をＬ４とし、隣接するショート配線１５Ｌ間の最小間隔をＳ２とし、Ｌ４<Ｓ２を満足するように括れ形状部８が形成されている。
【００５９】
通常、ソース配線１５の間隔及び外部電極３の間隔は、ショート配線１５Ｌの間隔よりも狭いため、距離Ｌ１は、ソース配線１５の間隔や、外部電極３の間隔よりも短くすることが更に望ましい。
【００６０】
図８は、本発明の実施の形態３によるマトリクスアレイ基板の要部について、他の構成例を示した図である。図７では、ショート配線１５Ｌの輪郭がコの字の凹形状であるのに対し、図８では、テーパー形状により、配線幅が狭小化されている。括れ形状部８は、狭小化された配線部を有すればよく、このような形状とすることもできる。
【００６１】
本実施の形態によるＴＦＴアレイ基板は、基板端部１０Ｅまで伸延されたソース配線１５が、コンタクトホール３Ｈよりも外側（つまり、ショート配線１５Ｌ）において、配線幅を部分的に狭小化させた括れ形状部を有する。このため、基板端部１０Ｅからショート配線１５Ｌが剥離する際、剥離パターンの端部となる破断箇所を決定することができ、剥離パターンの長さを制御することができる。特に、括れ形状部８から基板端部１０Ｅまでの距離をショート電極１５Ｌの間隔、より望ましくは、ソース配線１５又は外部電極３の間隔より小さくすることにより、剥離パターンの長さをこれらの間隔より短くすることができる。
【００６２】
実施の形態４．
図９は、本発明の実施の形態４によるマトリクスアレイ基板の要部の一構成例を示した図であり、液晶表示装置を構成するＴＦＴアレイ基板の外部端子及びその周辺部が示されている。
【００６３】
本実施の形態によるＴＦＴアレイ基板では、ソース配線１５を基板端部１０Ｅへ伸延させるショート配線１５Ｌが、２以上の括れ形状部８を有している。なお、各括れ形状部８の形状は、図７（実施の形態３）の場合と同様である。上述した通り、括れ形状部８は、配線パターンが破断しやすいため、２以上の括れ形状部を設けることによって、ショート配線１５Ｌ上のどの位置において剥離しても、剥離パターンを短くすることができる。
【００６４】
また、２以上の括れ形状部８が設けられている場合、いずれか一方の括れ形状部８において、ショート配線１５Ｌが破断した場合、隣接する他の括れ形状部８において更に破断が生じ、パターンが剥離する可能性が高いと考えられる。このため、より多くの括れ形状部を設けて、括れ形状部８の間隔を短くすることにより、剥離パターンを短くすることができる。
【００６５】
特に、括れ形状部８の間隔は、隣接するショート配線１５Ｌの間隔よりも小さいことが望ましく、ソース配線１５の間隔又は外部電極３の間隔よりも小さいことが更に望ましい。また、隣接する括れ形状部８の狭小化された配線部分のうち最も遠い２点間の距離、つまり、ショート配線１５Ｌが隣接する括れ形状部８で破断した場合の剥離パターンの最大長が、上記間隔よりも小さいことがより望ましい。
【００６６】
図９では、隣接する括れ形状部８について、狭小化された配線部分のうち最も遠い２点間の距離をＬ６とし、隣接するショート配線１５Ｌ間の最小間隔をＳ２とし、Ｌ６<Ｓ２を満足するように括れ形状部８が形成されている。
【００６７】
図１０は、本発明の実施の形態４によるマトリクスアレイ基板の要部について、他の構成例を示した図である。図９では、括れ形状部８の輪郭がコの字の凹形状であるのに対し、図１０では、テーパー形状によって配線幅が狭小化されている。括れ形状部８は、狭小化された配線部を有すればよく、このような形状とすることもできる。
【００６８】
本実施の形態によるＴＦＴアレイ基板は、基板端部１０Ｅまで伸延されたソース配線１５が、コンタクトホール３Ｈよりも外側（つまり、ショート配線１５Ｌ）において、２以上の括れ形状部を有する。このため、コンタクトホールより外側における任意の位置でソース配線が破断する様々な場合について、剥離パターンの長さを小さくすることができる。特に、隣接する括れ形状部の距離が配線パターンの間隔よりも小さくなるように配置することにより、剥離パターンの長さを配線パターンの間隔よりも小さくすることができる。
【００６９】
なお、上記の各実施の形態では、テーパー形状部６、幅変化点７、括れ形状部８を有するショート配線が、ソース配線１５の一部である場合について説明したが、本発明はこの様な場合に限定されない。例えば、ゲート配線１１の一部である場合についても、全く同様にして本発明を適用することもできる。
【００７０】
また、上記の各実施の形態では、液晶表示装置を構成するＴＦＴアレイ基板について説明したが、本発明はこの様な場合に限定されない。すなわち、本発明は、液晶表示装置以外の表示装置や、そのマトリクスアレイ基板に適用することができる。さらに、表示装置以外の半導体装置にも広く適用することもできる。
【００７１】
【発明の効果】
本発明によれば、マトリクスアレイ基板上で基板端部まで伸延された配線パターンが、コンタクトホールよりも外側において基板端部へ向けて配線幅を狭小化させたテーパー形状部を有している。このため、コンタクトホールよりも外側において配線パターンの配線幅を狭小化させるとともに、狭小化された配線パターンの剥離を抑制することができる。従って、意図しない配線ショートを抑制し、マトリクスアレイ基板、更には、マトリクスアレイ基板により構成される表示装置の製造歩留まりを向上させることができる。
【００７３】
また、本発明によれば、マトリクスアレイ基板上で基板端部まで伸延された配線パターンが、コンタクトホールよりも外側において配線幅を部分的に狭小化させた括れ形状部を有し、この括れ形状部における基板端部から括れ形状部の内側端部までの距離が隣接する上記配線パターン間の最小間隔よりも小くすることにより、配線パターンが基板端部から剥離した場合に、剥離パターンの長さを配線パターンの間隔よりも小さくすることができる。従って、意図しない配線ショートを抑制することができる。
【００７６】
また、本発明によれば、マトリクスアレイ基板上で基板端部まで伸延された配線パターンが、コンタクトホールよりも外側に２以上の括れ形状部を有し、更に、隣接する上記括れ形状部における狭小化された配線部分のうち最も遠い２点間の距離が隣接する上記配線パターン間の最小間隔よりも小さくすることにより、配線パターンが基板端部から剥離した場合に、剥離パターンの長さを配線パターンの間隔よりも小さくすることができる。従って、意図しない配線ショートを抑制することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１によるマトリクスアレイ基板の要部の一構成例を示した図である。
【図２】 切断面が面取り加工されたＴＦＴアレイ基板の一例を示した図であり、（ａ）が平面図、（ｂ）が断面図である。
【図３】 図２（ａ）のＴＦＴアレイ基板におけるソース配線１５及びショート配線１５Ｌの寸法を説明するための図である。
【図４】 （ａ）及び（ｂ）は、本発明の実施の形態１によるマトリクスアレイ基板の要部について、他の構成例を示した図である。
【図５】 本発明の実施の形態２によるマトリクスアレイ基板の要部の一構成例を示した図である。
【図６】 ２以上の各幅変化点７における幅変化率について説明するための図である。
【図７】 本発明の実施の形態３によるマトリクスアレイ基板の要部の一構成例を示した図である。
【図８】 本発明の実施の形態３によるマトリクスアレイ基板の要部について、他の構成例を示した図である。
【図９】 本発明の実施の形態４によるマトリクスアレイ基板の要部の一構成例を示した図である。
【図１０】 本発明の実施の形態４によるマトリクスアレイ基板の要部について、他の構成例を示した図である。
【図１１】 従来のＴＦＴアレイ基板においてマトリクス状に配置された各画素の一構成例を示した図である。
【図１２】 従来のＴＦＴアレイ基板の製造工程における一例を示した平面図である。
【図１３】 ＴＦＴアレイ基板の積層構造の一例を示した断面図である。
【図１４】 図１２の外部電極３の周辺を示した拡大図である。
【図１５】 剥離パターンによりソース配線１５間が短絡される様子が示されている。
【符号の説明】
２ 薄膜トランジスタ
３，４ 外部電極
３Ｈ コンタクトホール
５ ショートリング
６ テーパー形状部
７ 幅変化点
８ 括れ形状部
１０ 絶縁性基板
１０Ｅ 基板端部
１１ ゲート配線
１２ ゲート絶縁膜
１３ 半導体層
１４ コンタクト層
１５ ソース配線
１６ パッシベーション膜
１７ 画素電極
２０ マトリクス部
Claims (4)
- 複数のスイッチング素子がマトリクス状に形成された絶縁性基板と、各スイッチング素子の電極を基板周辺部に引き出す配線パターンと、この配線パターン上に形成された絶縁膜と、この絶縁膜上に形成され、コンタクトホールを介して配線パターンと導通する複数の外部電極とを備え、
上記配線パターンが、基板端部まで伸延されるとともに、上記コンタクトホールよりも外側において基板端部へ向けて配線幅を狭小化させたテーパー形状部を有し、このテーパー形状部の外側の端部から基板端部までの距離（Ｌ３）が上記外部電極間の配線パターン間隔（Ｓ１）よりも短いことを特徴とするマトリクスアレイ基板。 - 上記配線パターンは、テーパー形状部における伸延方向の長さ（Ｌ２）に対する配線幅の減少率（（Ｗ１−Ｗ２）／Ｌ２）が１以下であることを特徴とする請求項１に記載のマトリクスアレイ基板。
- 複数のスイッチング素子がマトリクス状に形成された絶縁性基板と、各スイッチング素子の電極を基板周辺部に引き出す配線パターンと、この配線パターン上に形成された絶縁膜と、この絶縁膜上に形成され、コンタクトホールを介して配線パターンと導通する複数の外部電極とを備え、
上記配線パターンが、基板端部まで伸延されるとともに、上記コンタクトホールよりも外側において配線幅を部分的に狭小化させた括れ形状部を有し、この括れ形状部における基板端部から括れ形状部の内側端部までの距離（Ｌ４またはＬ５）が隣接する上記配線パターン間の最小間隔（Ｓ２）よりも小さいことを特徴とするマトリクスアレイ基板。 - 複数のスイッチング素子がマトリクス状に形成された絶縁性基板と、各スイッチング素子の電極を基板周辺部に引き出す配線パターンと、この配線パターン上に形成された絶縁膜と、この絶縁膜上に形成され、コンタクトホールを介して配線パターンと導通する複数の外部電極とを備え、
上記配線パターンが、基板端部まで伸延されるとともに、上記コンタクトホールよりも外側において配線幅を部分的に狭小化させた２以上の括れ形状部を有し、
隣接する上記括れ形状部における狭小化された配線部分のうち最も遠い２点間の距離（Ｌ６）が隣接する上記配線パターン間の最小間隔（Ｓ２）よりも小さいことを特徴とするマトリクスアレイ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003043957A JP4211428B2 (ja) | 2003-02-21 | 2003-02-21 | マトリクスアレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003043957A JP4211428B2 (ja) | 2003-02-21 | 2003-02-21 | マトリクスアレイ基板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004252276A JP2004252276A (ja) | 2004-09-09 |
| JP2004252276A5 JP2004252276A5 (ja) | 2007-08-02 |
| JP4211428B2 true JP4211428B2 (ja) | 2009-01-21 |
Family
ID=33026804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003043957A Expired - Fee Related JP4211428B2 (ja) | 2003-02-21 | 2003-02-21 | マトリクスアレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4211428B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4976089B2 (ja) * | 2006-09-15 | 2012-07-18 | インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド | 多面取り薄膜トランジスタアレイ基板および液晶表示装置 |
| KR101304412B1 (ko) | 2007-01-24 | 2013-09-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| JP5072518B2 (ja) * | 2007-09-28 | 2012-11-14 | 三菱電機株式会社 | マトリクスアレイ基板及び表示装置 |
| US9003173B2 (en) | 2007-09-28 | 2015-04-07 | Microsoft Technology Licensing, Llc | Multi-OS (operating system) boot via mobile device |
-
2003
- 2003-02-21 JP JP2003043957A patent/JP4211428B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004252276A (ja) | 2004-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333271B1 (ko) | 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법. | |
| US6215541B1 (en) | Liquid crystal displays and manufacturing methods thereof | |
| JP3763381B2 (ja) | 液晶表示装置の製造方法 | |
| KR100295309B1 (ko) | 박막트랜지스터기판 | |
| JP6218949B2 (ja) | アクティブマトリクス基板および液晶パネル | |
| JPS62280890A (ja) | アクテイブマトリツクスアレイ | |
| JP4211428B2 (ja) | マトリクスアレイ基板 | |
| US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| JPH08264796A (ja) | 表示装置及びその作製方法 | |
| JP2001343659A (ja) | アクティブマトリクス型液晶表示パネルおよびその製造方法 | |
| JP2003172945A (ja) | 液晶表示装置 | |
| KR100737626B1 (ko) | 액정표시장치의 제조방법 | |
| JP2901499B2 (ja) | アクティブマトリクス基板 | |
| JP2004318076A (ja) | 横方向電場駆動液晶ディスプレイの製造方法 | |
| JPH10268339A (ja) | アクティブマトリクス基板、該基板を用いた液晶表示装置ならびに配線の剥離および断線を防止する方法 | |
| JPH0261620A (ja) | 液晶表示装置 | |
| JP2733947B2 (ja) | 薄膜パターンの製造方法 | |
| JP2005303220A (ja) | Ｔｆｔアレイ基板 | |
| JPH09230383A (ja) | 配線パターン | |
| JP3773834B2 (ja) | 液晶表示装置 | |
| JP3873164B2 (ja) | アクティブマトリクス型液晶表示パネルの製造方法 | |
| JP5072518B2 (ja) | マトリクスアレイ基板及び表示装置 | |
| JP4029984B2 (ja) | Ｔｆｔアレイ基板 | |
| KR20020021511A (ko) | 액정표시소자 패드부의 제조방법 | |
| KR101027842B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4211428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |