KR101027842B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101027842B1
KR101027842B1 KR1020030091757A KR20030091757A KR101027842B1 KR 101027842 B1 KR101027842 B1 KR 101027842B1 KR 1020030091757 A KR1020030091757 A KR 1020030091757A KR 20030091757 A KR20030091757 A KR 20030091757A KR 101027842 B1 KR101027842 B1 KR 101027842B1
Authority
KR
South Korea
Prior art keywords
pad
bus line
common bus
conductive
contact
Prior art date
Application number
KR1020030091757A
Other languages
English (en)
Other versions
KR20050060200A (ko
Inventor
이택준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030091757A priority Critical patent/KR101027842B1/ko
Publication of KR20050060200A publication Critical patent/KR20050060200A/ko
Application granted granted Critical
Publication of KR101027842B1 publication Critical patent/KR101027842B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels

Abstract

본 발명은 액정표시장치에서 공통 버스 라인에 공통 전압을 인가하는 도전성 배선과 공통 버스 라인의 패드 영역을 오버 랩되지 않도록 분리하여 형성함으로써, 외부에서 인가되는 정전기에 의하여 라인 단선 불량이 발생하는 것을 방지할 수 있는 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 액정표시장치에 있어서, 상기 어레이 기판의 게이트 패드 영역과 화소 엑티브 영역 사이에 배치되어 있는 도전성 배선과 상기 공통 버스 라인 패드를 이격시켜 배치하고, 콘택 패드에 의하여 상기 도전성 배선과 공통 버스 라인 패드를 전기적으로 연결시킨 것을 특징으로 한다.
여기서, 상기 콘택 패드는 화소 전극과 동일한 ITO 투명 금속이고, 상기 콘택 패드는 상기 도전성 배선과 공통 버스 라인 패드를 브릿지 형태로 연결되어 있으며, 상기 도전성 배선과 공통 버스 라인 패드의 정전기 발생을 방지하기 위하여 상기 공통 버스 라인 패드는 화소 엑티브 영역 방향으로 이격 배치되어 있는 것을 특징으로 한다.
액정표시장치, 공통 버스 라인, 오버랩, 패드, ITO

Description

액정표시장치 및 그 제조방법{LCD AND METHOD FOR MANUFACTURING LCD}
도 1은 종래 기술에 따른 액정표시장치 어레이 기판의 구조를 도시한 평면도.
도 2는 종래 기술에 따른 어레이 기판의 게이트 패드 영역을 확대한 도면.
도 3은 상기 도 2의 공통 버스 라인과 도전성 배선이 교차하는 영역을 확대한 도면.
도 4는 상기 도 3은 공통 버스 라인과 도전성 배선이 교차하는 영역(I-I')을 수직 절단한 단면도.
도 5는 본 발명에 따른 액정표시장치 게이트 패드 영역의 구조를 도시한 도면.
도 6은 상기 도 5의 공통 버스 라인과 도전성 배선이 교차하는 영역을 확대한 도면.
도 7은 상기 도 5의 공통 버스 라인과 도전성 배선이 교차하는 영역(K-K')을 수직 절단한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
121: 도전성 배선 122: 공통 버스 라인
122a: 공통 버스 라인 패드 124: 게이트 버스 라인
133: 정전기 방지회로 150: 콘택 패드
151: 게이트 절연막 153: 보호막
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는 액정표시장치에서 공통 버스 라인에 공통 전압을 인가하는 도전성 배선과 공통 버스 라인의 패드 영역을 분리하여 형성함으로써, 외부에서 인가되는 정전기에 의하여 발생하는 라인 단선 불량을 방지할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
최근 들어 급속한 발전을 거듭하고 있는 반도체 산업의 기술 개발에 의하여 액정표시장치는 소형, 경량화 되면서 성능은 더욱 강력해진 제품들이 생산되고 있다. 지금까지 정보 디스플레이 장치에 널리 사용되고 있는 CRT(cathode ray tube)가 성능이나 가격 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성의 측면에서는 많은 단점을 갖고 있었다.
이에 반하여, 액정표시장치는 소형화, 경량화, 저 전력 소비화 등의 장점을 갖고 있어 CRT의 단점을 극복할 수 있는 대체 수단으로 점차 주목받아 왔고, 현재는 디스플레이 장치를 필요로 하는 거의 모든 정보 처리 기기에 장착되고 있는 실정이다.
상기와 같은 액정표시장치는 TFT 소자와 화소 전극을 형성하는 어레이 기판 과 레드, 그린, 블루의 칼라 필터층이 형성되어 있는 칼라 필터 기판이 액정층을 사이에 두고 합작된 구조를 하고 있다.
상기와 같이 두 기판이 합착되어 액정 패널이 제조되면, 상기 액정 패널 영역으로 구동 신호와 데이터 신호를 인가하여 화소 전극 상에 전계를 발생시키고, 발생된 전계에 의하여 액정 분자를 트위스트 시켜, 백라이트로부터 진행하는 광의 투과율을 조절한다.
상기 투과율이 조절된 광은 상기 칼라 필터 기판의 칼라 필터층을 진행하면서 화상을 디스플레이 하게 된다.
도 1은 종래 기술에 따른 액정표시장치 어레이 기판의 구조를 도시한 평면도이다.
도 1에 도시된 바와 같이, 어레이 기판(10) 상에 복수개의 게이트 버스 라인(24)과 데이터 버스 라인(25)이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 상기 단위 화소 영역 상에는 상기 데이터 버스 라인(25)과 평행한 방향으로 화소 전극들(23)이 배치되어 있다.
그리고 상기 복수개의 게이트 버스 라인(24)과 데이터 버스 라인(25)이 수직으로 교차되는 영역에는 스위칭 소자인 박막 트랜지스터가 각각 배치되어 있다.
또한, 상기 복수개의 게이트 버스 라인(24)과 데이터 버스 라인(25)의 가장자리에는 외부로부터 신호 전송을 위한 게이트 패드들(24a)과 데이터 패드들(25a)이 형성 배치되어 있다.
상기 화소 전극들(23)이 배치되어 있는 엑티브 영역 둘레를 따라 상기 칼라 필터 기판 상에 배치되어 있는 공통 전극(점선 도시 40)에 공통 전압을 인가하기 위한 공통 전압 배선(30)이 배치되어 있다.
또한, 상기 게이트 패드(24a) 영역과 엑티브 영역 사이에는 공통 전압이 공통 버스 라인(22)을 따라 인가될 때, 시간 지연 현상을 방지하기 위하여 도전성 배선(21)이 배치되어 있다.
따라서 상기 도전성 배선(21)과 전기적으로 콘택 되는 복수개의 공통 버스 라인들(22)이 상기 복수개의 게이트 버스 라인(24)과 각각 평행하게 대응되면 배치되어 있는 구조를 하고 있다.
상기 공통 전압 배선(30) 상에 는 상기 칼라 필터 기판 상의 공통 전극(40)과의 전기적 콘택을 위하여 은접점부(Ag dotting: 20)가 형성되어 있다.
도 2는 종래 기술에 따른 어레이 기판의 게이트 패드 영역을 확대한 도면이다.
도 2에 도시된 바와 같이, 액정표시장치의 어레이 기판에는 복수개의 게이트 패드와 데이터 패드가 배치되어 있는데, 상기 게이트 패드 영역에는 엑티브 영역으로부터 인출되어 있는 공통 버스 라인들(22)에 신호를 인가하기 위한 도전성 배선(21)이 배치되어 있다.
상기 도전성 배선(21)은 어레이 기판 공정중 소오스/드레인 전극 및 데이터 버스 라인을 형성할 때, 형성하는 배선으로써 상기 공통 버스 라인 패드(22a) 영역과 전기적으로 연결되어 있는 구조를 하고 있다.
따라서, 엑티브 영역으로부터 복수개의 게이트 버스 라인(24)과 공통 버스 라인(22)이 인출되는데, 상기 게이트 버스 라인(24)은 상기 도전성 배선(21) 하부를 수직으로 관통하여 게이트 패드와 연결된다.
또한, 상기 도전성 배선(21)으로부터 상기 게이트 패드 영역 방향을 정전기 방지 회로들(33)이 각각의 게이트 버스 라인(24)마다 배치되어 있다.
상기 공통 버스 라인(22)은 상기 도전성 배선(21) 영역에서 끝나고, 상기 도전성 배선(21) 영역에서 공통 버스 라인 패드(22a)와 일정부분 오버 랩되어 있는 구조를 하고 있다.
하지만, 어레이 기판의 보호막 도포후 콘택홀 형성 공정에서 상기 도전성 배선(21) 상의 보호막과 상기 공통 버스 라인 패드(22a) 상부의 게이트 절연막과 보호막에 다수개의 콘택홀을 형성한다.
그리고 상기 공통 버스 라인 패드(22a)와 도전성 배선(21)을 ITO 금속으로된 콘택 패드(도 3의 50)에 의하여 전기적으로 연결시킨다.
도 3은 상기 도 2의 공통 버스 라인과 도전성 배선이 교차하는 영역을 확대한 도면으로서, 도시된 바와 같이, 공통 버스 라인 패드(22a)의 일부와 도전성 배선(21) 일부가 서로 오버 랩되어 있는 구조를 하고 있다.
그리고, 상기 도전성 배선(21) 상에 형성된 보호막과 공통 버스 라인 패드(22a) 상의 게이트 절연막, 보호막에 다수개의 콘택홀을 형성한 다음, ITO 투명 금속으로된 콘택 패드(50)에 의하여 전기적으로 연결되어 있음을 볼 수 있다.
도면에는 도시하였지만, 설명하지 않은 22는 공통 버스 라인을 나타낸다.
도 4는 상기 도 3은 공통 버스 라인과 도전성 배선이 교차하는 영역(I-I')을 수직 절단한 단면도이다.
도 4에 도시된 바와 같이, 공통 버스 라인 패드(22a)가 존재하는 어레이 기판(100)의 구조는 다음과 같다.
상기 어레이 기판(100) 상에 게이트 금속을 증착한 다음 이를 식각하여 게이트 버스 라인과 게이트 전극 및 상기 게이트 버스 라인과 평행한 방향으로 공통 버스 라인(22), 패드(22a)를 형성한다.
상기 게이트 전극, 게이트 버스 라인(22)이 형성된 기판(100) 상에 게이트 절연막(51)을 형성한 다음, 도면에서는 도시하지 않았지만, 박막 트랜지스터의 채널층과 오믹 콘택층을 형성한다.
상기 채널층과 오믹콘택층이 형성된 기판(100 상에 소오스/드레인 금속막을 증착하고, 이를 식각하여 소오스/드레인 전극을 형성하고, 동시에 데이터 버스 라인과 도전성 배선(21)을 형성한다.
따라서, 상기 도전성 배선(21)을 상기 공통 버스 라인 패드(22a)의 일정 부분과 오버 랩되어 있는 구조를 하게 된다.
상기 소오스/드레인 전극, 도전성 배선(21)이 형성되면 기판(100)의 전 영역 상에 보호막(53)을 도포한 다음, 콘택홀을 뚫는 공정을 진행한다.
이때, 도면에는 도시하지 않았지만, 상기 드레인 전극 상에 존재하는 보호막(53)을 뚫고, 게이트 패드와 데이터 패드 영역을 오픈 시킨다.
또한, 상기 도전성 배선(21) 상에 존재하는 보호막(53)과 공통 버스 라인 패드(22a) 상에 존재하는 게이트 절연막(51), 보호막(53)을 오픈 시킨다.
그런 다음, 상기 콘택홀이 형성된 기판(100)의 전 영역 상에 ITO 금속막을 증착한 다음, 이를 식각하여 화소 전극을 형성하고, 상기 도전성 배선(21)과 공통 버스 라인 패드(22a)를 전기적으로 도통시키기 위한 콘택 패드(50)를 형성한다.
따라서, 도면에서와 같이 ITO 금속으로된 콘택 패드(50)가 상기 도전성 배선(21)과 공통 버스 라인 패드(22a)와 전기적으로 연결되어 있음을 볼 수 있다.
그러나, 상기와 같은 종래 기술에 따른 어레이 기판의 도전성 배선과 공통 버스 라인 패드 영역이 서로 교차하도록 되어 있으므로 정전기 발생이 용이하고, 정전기로 인하여 라인 단선 불량이 발생하는 문제가 있다.
특히, 상기 도전성 배선으로 인가되는 공통 전압은 콘택 패드로 연결되어 있는 공통 버스 라인 패드로 공통 전압을 인가하는데, 서로 두 개의 배선이 오버랩 되어 있으므로 정전기 발생이 용이하고, 정전기에 의하여 라인 불량이 발생할 우려가 매우 큰 단점이 있다.
본 발명은, 액정표시장치의 어레이 기판 상에 형성되어 있는 공통 버스 라인과, 칼라 필터 기판 상의 공통 전극과 신호 지연을 방지하기 위하여 게이트 패드 영역을 형성한 도전성 배선을 분리하여 형성 배치함으로써, 외부로부터 인가되는 정전기에 의하여 라인 단선 불량을 방지할 수 있는 액정표시장치 및 그 제조방법을 을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치는,
액정표시장치에 있어서,
상기 어레이 기판의 게이트 패드 영역과 화소 엑티브 영역 사이에 배치되어 있는 도전성 배선과 상기 공통 버스 라인 패드를 이격시켜 배치하고, 콘택 패드에 의하여 상기 도전성 배선과 공통 버스 라인 패드를 전기적으로 연결시킨 것을 특징으로 한다.
여기서, 상기 콘택 패드는 화소 전극과 동일한 ITO 투명 금속이고, 상기 콘택 패드는 상기 도전성 배선과 공통 버스 라인 패드를 브릿지 형태로 연결되어 있으며, 상기 도전성 배선과 공통 버스 라인 패드의 정전기 발생을 방지하기 위하여 상기 공통 버스 라인 패드는 화소 엑티브 영역 방향으로 이격 배치되어 있는 것을 특징으로 한다.
또한, 본 발명의 액정표시장치 제조방법은,
글라스 기판 상에 금속 막을 증착하고 식각하여 게이트 전극, 게이트 버스 라인과 그 패드, 공통 버스 라인과 그 패드를 형성하는 단계;
상기 게이트 전극 등이 형성된 기판 상에 게이트 절연막을 도포하고, 계속하여 반도체 물질을 증착하고 식각하여 스위칭 소자인 박막 트랜지스터의 채널층을 형성하는 단계;
상기 채널층이 형성된 기판 상에 금속 막을 증착하고 식각하여 소오스/드레인 전극, 데이터 버스 라인 및 상기 공통 버스 라인에 공통 전압을 인가하는 도전성 배선을 형성하는 단계;
상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하고 식각하여 드레인 전극 상에 콘택홀, 패드 오픈을 시키는 단계; 및
상기 콘택홀이 형성된 기판 상에 ITO 금속 막을 증착하고 식각하여 화소 전극, 패드 영역에 콘택 패드와 상기 도전성 배선과 공통 버스 라인 패드를 브릿지 형태로 연결시키는 콘택 패드를 형성하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 도전성 배선은 하부의 공통 버스 라인 패드와 오버랩 되지 않도록 소정 거리 이격하여 형성하고, 상기 보호막을 식각하는 콘택홀 공정에서 상기 도전성 배선 영역에서는 보호막을 식각하고, 이와 대응되는 상기 공통 버스 라인 패드 영역에서는 게이트 절연막과 보호막을 식각하는 것을 특징으로 한다.
그리고 상기 도전성 배선과 공통 버스 라인 패드를 연결하는 콘택 패드는 일측이 상기 도전성 배선의 식각 영역에 콘택되고, 타측은 상기 공통 버스 라인 패드 영역에 콘택되며, 상기 콘택 패드의 일측과 타측의 사이에는 게이트 절연막과 보호막이 존재하는 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치의 어레이 기판 상에 형성되어 있는 공통 버스 라인과, 칼라 필터 기판 상의 공통 전극과 신호 지연을 방지하기 위하여 게이트 패드 영역을 형성한 도전성 배선을 분리하여 형성 배치함으로써, 외부로부터 인가되는 정전기에 의하여 라인 단선 불량을 방지할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 5는 본 발명에 따른 액정표시장치 게이트 패드 영역의 구조를 도시한 도면이다.
도 5에 도시된 바와 같이, 액정표시장치의 어레이 기판에는 복수개의 게이트 패드와 데이터 패드가 배치되어 있는데, 상기 게이트 패드 영역과 화소 전극들이 형성 배치되어 있는 엑티브 영역 사이에는 공통 버스 라인들(122)에 신호를 인가하기 위한 도전성 배선(121)이 배치되어 있다.
따라서, 엑티브 영역으로부터 복수개의 게이트 버스 라인(124)과 공통 버스 라인(122)이 인출되는데, 상기 게이트 버스 라인(124)은 상기 도전성 배선(121) 하부를 수직으로 관통하여 게이트 패드(도시하지 않음)와 연결된다.
또한, 상기 도전성 배선(121)으로부터 상기 게이트 패드 영역 방향에는 정전기 방지 회로들(133)이 각각의 게이트 버스 라인(124)마다 배치되어 있다.
그리고 종래 기술에서와 달리 본 발명의 어레이 기판 구조에서는 상기 공통 버스 라인(122) 가장자리의 공통 버스 라인 패드(122a)는 상기 도전성 배선(121)과 오버 랩되지 않고, 그 전단에서 끝나도록 형성되어 있다.
즉, 상기 공통 버스 라인 패드(122a)와 상기 도전성 배선(121)은 서로 오버 랩되지 않고 일정거리 이격되어 있는 구조를 하고 있다.
그러므로 상기 공통 버스 라인 패드(122a)와 도전성 배선(121)을 전기적으로 연결시키기 위하여 ITO 금속으로된 콘택 패드(150)가 브릿지(bridge) 형태로 형성되어 있다.
도 6은 상기 도 5의 공통 버스 라인과 도전성 배선이 교차하는 영역을 확대한 도면이다.
도 6에 도시된 바와 같이, 공통 버스 라인(122)에 공통 전압을 인가하는 도 전성 배선(121)과 공통 버스 라인 패드(122a)는 일정거리 이격된 구조를 하고 있음을 볼 수 있다.
따라서, 공통 전압이 흐르는 상기 도전성 배선(121)과 공통 버스 라인 패드(122a)가 오버 랩되어 있지 않으므로, 두 개의 배선 사이에는 정전기 발생이 감소한다.
상기 도전성 배선(121)과 공통 버스 라인 패드(122a)를 전기적으로 연결하는 방식은 ITO 금속으로된 콘택 패드(150)에 의하여 연결되는 것은 종래와 동일하지만, 두 개의 배선이 서로 이격되어 있으므로, 브릿지(bridge) 형태로 연결된다.
즉, 상기 콘택 패드(150)의 일측 가장자리는 상기 도전성 배선(121) 상에 다수개의 제 1 콘택홀(154)에 증착되어 콘택되고, 타측 단은 상기 공통 버스 라인 패드(122a) 상에 존재하는 게이트 절연막과 보호막이 형성된 다수개의 제 2 콘택홀(124)에 증착되어 콘택된다.
도 7은 상기 도 5의 공통 버스 라인과 도전성 배선이 교차하는 영역(K-K')을 수직 절단한 단면도이다.
도 7에 도시된 바와 같이, 공통 버스 라인 패드(122a)가 존재하는 어레이 기판(100)의 구조는 다음과 같다.
상기 어레이 기판(100) 상에 게이트 금속을 증착한 다음, 이를 식각하여 게이트 버스 라인과 게이트 전극 및 상기 게이트 버스 라인과 평행한 방향으로 공통 버스 라인, 패드(122a)를 형성한다.
이때, 종래와 달리 도전성 배선(121)이 형성된 영역으로부터 일정거리 이격될 수 있도록 상기 공통 버스 라인 패드(122a)가 형성되는 위치를 제한한다.
상기 게이트 전극, 게이트 버스 라인이 형성된 기판(100) 상에 게이트 절연막(151)을 형성한 다음 도면에서는 도시하지 않았지만, 박막 트랜지스터의 채널층과 오믹 콘택층을 형성한다.
상기 채널층과 오믹콘택층이 형성된 기판 상에 소오스/드레인 금속 막을 증착하고, 이를 식각하여 소오스/드레인 전극을 형성하면서 동시에 데이터 버스 라인과 도전성 배선을 형성한다.
따라서, 종래 기술에서의 어레이 기판과 달리 상기 도전성 배선(121)과 상기 공통 버스 라인 패드(122a)가 오버랩 되지 않고, 일정거리 이격되어 있는 형태를 취한다.
상기 소오스/드레인 전극, 도전성 배선이 형성되면 기판의 전 영역 상에 보호막(153)을 도포한 다음, 콘택홀을 뚫는 공정을 진행한다.
이때, 도면에는 도시하지 않았지만 일반적으로 액정표시장치의 제조 공정에서 진행하는 것과 같이, 상기 드레인 전극 상에 존재하는 보호막(153)을 뚫고, 게이트 패드와 데이터 패드 영역을 오픈 시킨다. 여기서, 제 1 콘택홀(154)과 제 2 콘택홀(124)를 형성한다.
또한, 본 발명에서 제안된 영역인 상기 도전성 배선(121) 상에 존재하는 보호막(153)과 공통 버스 라인 패드(122a) 상에 존재하는 게이트 절연막(151), 보호막(153)을 오픈 시킨다.
그런 다음, 상기 콘택홀이 형성된 기판(100)의 전 영역 상에 ITO 금속 막을 증착한 다음, 이를 식각하여 화소 전극을 형성하는데, 이때 게이트 패드와 데이터 패드 및 상기 도전성 배선(121)과 공통 버스 라인 패드(122a)를 전기적으로 도통시 키기 위한 콘택 패드(150)를 형성한다.
상기 게이트 패드와 데이터 패드 상에 형성하는 콘택 패드(150)는 이후 게이트 PCB 또는 데이터 PCB와 연결된 TPC 단자와 전기적 콘택을 하기 위한 것이다.
또한, 상기 도전성 배선(121)을 통하여 공통 버스 라인에 공통 전압을 인가하기 위하여 콘택 패드(150)를 형성하는데, 종래 기술과 달리 브릿지 형태로 콘택 패드(150)가 상기 도전성 배선(121)과 공통 버스 라인 패드(122a)를 전기적으로 연결시키고 있다.
따라서, 본 발명에서는 정전기에 취약한 상기 도전성 배선과 공통 버스 라인 패드가 오버랩 되지 않도록 함으로써, 정전기에 의한 라인 단선 불량을 방지할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치의 어레이 기판 상에 형성되어 있는 공통 버스 라인과, 칼라 필터 기판 상의 공통 전극과 신호 지연을 방지하기 위하여 게이트 패드 영역을 형성한 도전성 배선을 분리하여 형성 배치함으로써, 외부로부터 인가되는 정전기에 의하여 라인 단선 불량을 방지할 수 있는 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (9)

  1. 액정표시장치에 있어서,
    어레이 기판의 게이트 패드 영역과 화소 엑티브 영역 사이에 배치되어 있는 도전성 배선과 공통 버스 라인 패드를 이격시켜 배치하고, 상기 도전성 배선을 노출하는 다수의 제1 콘택홀과 상기 공통 버스 라인 패드를 노출하는 다수의 제2 콘택홀에 증착된 콘택 패드에 의해 상기 도전성 배선과 상기 공통 버스 라인 패드를 전기적으로 연결시킨 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 콘택 패드는 화소 전극과 동일한 ITO 투명 금속인 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 콘택 패드는 상기 도전성 배선과 공통 버스 라인 패드를 브릿지 형태로 연결되어 있는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 도전성 배선과 공통 버스 라인 패드의 정전기 발생을 방지하기 위하여 상기 공통 버스 라인 패드는 화소 엑티브 영역 방향으로 이격 배치되어 있는 것을 특징으로 하는 액정표시장치.
  5. 글라스 기판 상에 금속 막을 증착하고 식각하여 게이트 전극, 게이트 버스 라인과 그 패드, 공통 버스 라인과 그 패드를 형성하는 단계;
    상기 게이트 전극 등이 형성된 기판 상에 게이트 절연막을 도포하고, 계속하여 반도체 물질을 증착하고 식각하여 스위칭 소자인 박막 트랜지스터의 채널층을 형성하는 단계;
    상기 채널층이 형성된 기판 상에 금속 막을 증착하고 식각하여 소오스/드레인 전극, 데이터 버스 라인 및 상기 공통 버스 라인에 공통 전압을 인가하는 도전성 배선을 형성하는 단계;
    상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하고 식각하여 드레인 전극 상에 콘택홀, 상기 공통 버스 라인 패드를 노출하는 다수의 제1 콘택홀 및 상기 도전성 배선을 노출하는 다수의 제2 콘택홀을 형성하는 단계; 및
    상기 콘택홀, 다수의 제1 콘택홀 및 제2 콘택홀이 형성된 기판 상에 ITO 금속 막을 증착하고 식각하여 화소 전극, 패드 영역에 콘택 패드와 상기 도전성 배선과 공통 버스 라인 패드를 브릿지 형태로 연결시키는 콘택 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  6. 제 5 항에 있어서,
    상기 도전성 배선은 하부의 공통 버스 라인 패드와 오버랩 되지 않도록 소정 거리 이격하여 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  7. 제 5 항에 있어서,
    상기 콘택홀, 다수의 제1 콘택홀 및 제2 콘택홀을 형성하는 공정에서 상기 도전성 배선 영역에서는 보호막을 식각하고, 이와 대응되는 상기 공통 버스 라인 패드 영역에서는 게이트 절연막과 보호막을 식각하는 것을 특징으로 하는 액정표시장치 제조방법.
  8. 제 5 항에 있어서,
    상기 도전성 배선과 공통 버스 라인 패드를 연결하는 콘택 패드는 일측이 상기 도전성 배선의 식각 영역에 콘택되고, 타측은 상기 공통 버스 라인 패드 영역에 콘택되는 것을 특징으로 하는 액정표시장치 제조방법.
  9. 제 8 항에 있어서,
    상기 콘택 패드의 일측과 타측의 사이에는 게이트 절연막과 보호막이 존재하는 것을 특징으로 하는 액정표시장치 제조방법.
KR1020030091757A 2003-12-16 2003-12-16 액정표시장치 및 그 제조방법 KR101027842B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030091757A KR101027842B1 (ko) 2003-12-16 2003-12-16 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091757A KR101027842B1 (ko) 2003-12-16 2003-12-16 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050060200A KR20050060200A (ko) 2005-06-22
KR101027842B1 true KR101027842B1 (ko) 2011-04-07

Family

ID=37252936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030091757A KR101027842B1 (ko) 2003-12-16 2003-12-16 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101027842B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001091959A (ja) * 1999-09-21 2001-04-06 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001091959A (ja) * 1999-09-21 2001-04-06 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
KR20050060200A (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
KR101182521B1 (ko) 액정 표시 장치 및 이의 제조 방법
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
CN1992291B (zh) 薄膜晶体管基板及其制造方法
KR20030016534A (ko) 액정 표시 장치
WO2019000912A1 (zh) 显示面板及其制造方法、显示装置
KR20000048089A (ko) 액정 표시 장치
JP3258768B2 (ja) マトリックス型表示装置
KR100652049B1 (ko) 액정표시장치
KR20080065373A (ko) 액정 표시 패널
KR100476045B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
US7521298B2 (en) Thin film transistor array panel of active liquid crystal display and fabrication method thereof
KR101182302B1 (ko) 액정표시장치 및 이의 제조방법
KR101027842B1 (ko) 액정표시장치 및 그 제조방법
CN113467145A (zh) 阵列基板及制作方法、显示面板
CN111061100A (zh) 显示面板
JPH11258627A (ja) 薄膜デバイス
KR100599961B1 (ko) 박막 트랜지스터 액정표시장치
JP2001117112A (ja) 液晶パネル及びその製造方法
KR101087380B1 (ko) 액정표시장치 및 그 제조방법
KR100631369B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
JPH11109397A (ja) 液晶表示装置
KR20120077575A (ko) 공통배선을 포함하는 액정표시장치의 어레이기판
KR100754123B1 (ko) 액정표시장치
JP2001330854A (ja) 液晶表示装置
KR100623798B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 10