KR20080034301A - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20080034301A
KR20080034301A KR1020060100361A KR20060100361A KR20080034301A KR 20080034301 A KR20080034301 A KR 20080034301A KR 1020060100361 A KR1020060100361 A KR 1020060100361A KR 20060100361 A KR20060100361 A KR 20060100361A KR 20080034301 A KR20080034301 A KR 20080034301A
Authority
KR
South Korea
Prior art keywords
gate
organic semiconductor
layer
electrode
gate insulating
Prior art date
Application number
KR1020060100361A
Other languages
English (en)
Other versions
KR101279927B1 (ko
Inventor
양준영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060100361A priority Critical patent/KR101279927B1/ko
Priority to CNB200710126892XA priority patent/CN100538487C/zh
Priority to US11/881,167 priority patent/US8670081B2/en
Publication of KR20080034301A publication Critical patent/KR20080034301A/ko
Application granted granted Critical
Publication of KR101279927B1 publication Critical patent/KR101279927B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 화소영역이 정의된 기판상에 일방향으로 연장하며 형성된 데이터 배선과; 상기 데이터 배선에서 분기하여 소스 전극과, 상기 소스 전극과 이격하며 서로 마주하며 형성된 드레인 전극과; 상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단 사이의 영역에 형성된 유기 반도체층과; 상기 유기 반도체층과 접촉하지 않는 상기 드레인 전극의 끝단부와 접촉하며 상기 화소영역에 형성된 화소전극과; 상기 유기 반도체층 위로 상기 유기 반도체층과 동일한 형태를 가지며 형성된 제 1 게이트 절연막과; 상기 제 1 게이트 절연막 위로 전면에 형성된 제 2 게이트 절연막과; 상기 제 2 게이트 절연막 위로 상기 데이터 배선과 교차하여 상기 화소영역을 정의하며 형성된 게이트 배선과; 상기 게이트 배선과 접촉하며 상기 유기 반도체층에 대응하여 형성된 게이트 전극을 포함하는 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공한다.
유기 박막트랜지스터, 유기 반도체층, 개구율, 스토리지 커패시터

Description

액정표시장치용 어레이 기판 및 그 제조방법{Array substrate for liquid crystal display device and method of fabricating the same}
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 본 발명에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 유기 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역에 대한 평면도.
도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 부분에 대한 단면도.
도 4a 내지 4i는 본 발명에 따른 액상의 유기 반도체 물질을 이용한 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 유기 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
101 : 기판 105 : (친수성의)버퍼층
113 : 소스 전극 118 : 드레인 전극
123 : 화소전극 125 : 제 1 스토리지 전극
128 : 유기 반도체층 133 : 제 1 게이트 절연막
140 : 제 2 게이트 절연막 146 : 게이트 배선
149 : 게이트 전극 151 : 제 2 스토리지 전극
P : 화소영역 StgC : 스토리지 커패시터
Tr : 유기 박막트랜지스터 TrA : 스위칭 영역
본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 이용한 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬 러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device) 이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1에 나타낸 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막 트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 이와 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적 으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치에 있어 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 절연기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA(personal digital assistant)와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특 히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판 보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부기판을 이루는 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부기판인 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
이러한 문제를 해결하고자 최근에는 유기 반도체 물질 등을 이용하여 200℃ 이하의 저온 공정을 진행하여 박막트랜지스터를 형성하는 것을 특징으로 하는 어레이 기판을 제조 하는 기술이 제안되었다. 이러한 저온 공정에 의한 어레이 기판의 제조는 값비싼 진공 증착 장비를 이용하여 제조하는 것보다 코팅 장치를 이용하게 됨으로 초기 설비 비용이 매우 저렴하여 결과적으로 제조 비용의 절감을 달성할 수 있는 바, 플라스틱 기판을 이용한 제조에만 한정되는 것이 아니라 유기 기판을 이용하여 제작할 수 있음은 당연하다.
이후에는 200℃이하의 저온 공정을 진행되는 유기 반도체 물질을 이용한 어레이 기판의 제조 방법에 대해 설명한다.
200℃ 이하의 저온 공정으로 박막트랜지스터를 포함하는 화소를 형성함에 있어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막트랜지스터의 특성에 별 영향을 주지 않지만, 채널을 이루는 반도체층을 일반적으로 이용되는 반도체 물질인 비정질 실리콘을 사용하여 저온 공정에서 증착 형성하게 되면, 상기 반도체층 내부 구조가 치 밀하지 못하여 전도도 등의 중요 특성이 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 반도체 물질 대신 반도체 특성을 갖는 유기 물질을 이용하여 유기 반도체층을 형성하는 것이 제안되고 있다.
이러한 유기 반도체 물질은 크게 분말 타입의 유기 반도체 물질(대부분이 저분자 유기 반도체 물질)과 액상 타입의 유기 반도체 물질(대부분 고분자 유기 반도체 물질)로 나뉘어지며, 통상적으로 분말 타입은 저분자형 유기 반도체 물질이며 이러한 분말 형태를 갖는 유기 반도체 물질은 상온에서 이베퍼레이션을 통해 기판 상에 유기 반도체층을 형성하고, 액상 타입은 통상적으로 고분자 유기 반도체 물질이며 상온에서 코팅을 통해 기판 상에 유기 반도체층을 형성하고 있다.
통상적으로 분말 타입의 저분자 유기 반도체 물질의 반도체 특성이 액상 타입의 고분자 유기 반도체 물질 대비 우수하므로 저분자 유기 반도체 물질을 유기 반도체층으로 하여 형성한 박막트랜지스터를 구비한 액정표시장치가 주를 이루고 있다.
하지만, 상기 분말 타입의 반도체 물질을 이용하여 유기 반도체층을 형성할 경우, 코팅 장비보다 몇 배는 비싼 고가의 진공장비를 이용한 이베퍼레이션을 진행하여야 하므로 초기 설비 비용이 증가하며, 이로 인해 최종 생산물인 액정표시장치의 단가를 상승시키는 단점을 갖는 바, 가격 경쟁력이 저하되는 문제가 있다.
또한, 분말 타입 특성상 마스크 공정을 통한 패터닝 등이 용이하지 않으므로 쉐도우 마스크 등을 이용하여 패터닝하고 있는데, 이는 쉐도우 마스크 공정 특성상 세밀한 패턴 형성이 불가능하므로 고정세의 고해상도 제품을 제조하는 데에는 문제가 있다.
최근에는 저분자 유기 반도체물질 또한 고분자 유기 반도체 물질과 같이 코팅 등의 방법에 의해 기판 상에 형성될 수 있도록 액상 타입의 저분자 유기 반도체물질이 개발되었으며 이를 이용한 액정표시장치가 제안되고 있다.
하지만, 상기 액상 타입의 저분자 유기 반도체 물질을 이용하여 반도체층을 형성한다 하여도, 여전히 상기 저분자 유기 반도체 물질 특성상 포토레지스트를 제거하기 위한 스트립 액(stripper)에 매우 취약한 바 후속 공정에서 패턴 형성 후 스트립이 불가능하며 이로 인해 공정적, 구조적으로 제약이 발생하고 있다.
또한, 유기 반도체 물질로 이루어진 유기 반도체층을 갖는 어레이 기판의 경우, 보호층 또는 유기절연물질로 비교적 두껍게 형성되는 바, 이러한 보호층을 스토리지 커패시터의 유전체층으로 이용하게 되므로 이러한 유전체층을 사이로 제 1, 2 스토리지 전극이 형성될 경우 단위 면적당 스토리지 용량이 작아 스토리지 영역의 면적을 크게 형성하고 있는 실정이다. 이 경우 스토리지 영역의 크기를 증가됨으로써 개구율이 감소하는 문제가 있다.
전술한 문제를 해결하기 위해서 본 발명은 안출된 것으로 스트립 액에 매우 취약한 액상의 유기 반도체 물질을 이용하여 반도체층을 형성하면서도 추후 공정에 대해 영향을 끼치지 않는 구조를 갖는 유기 반도체층을 구비한 액정표시장치용 어 레이 기판 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 스토리지 영역의 면적 증가없이 스토리지 용량을 크게 함으로써 개구율을 향상시키는 것을 또 다른 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판은, 화소영역이 정의된 기판상에 일방향으로 연장하며 형성된 데이터 배선과; 상기 데이터 배선에서 분기하여 소스 전극과, 상기 소스 전극과 이격하며 서로 마주하며 형성된 드레인 전극과; 상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단 사이의 영역에 형성된 유기 반도체층과; 상기 유기 반도체층과 접촉하지 않는 상기 드레인 전극의 끝단부와 접촉하며 상기 화소영역에 형성된 화소전극과; 상기 유기 반도체층 위로 상기 유기 반도체층과 동일한 형태를 가지며 형성된 제 1 게이트 절연막과; 상기 제 1 게이트 절연막 위로 전면에 형성된 제 2 게이트 절연막과; 상기 제 2 게이트 절연막 위로 상기 데이터 배선과 교차하여 상기 화소영역을 정의하며 형성된 게이트 배선과; 상기 게이트 배선과 접촉하며 상기 유기 반도체층에 대응하여 형성된 게이트 전극을 포함한다.
이때, 상기 제 1 게이트 절연막은 감광성의 유기절연물질로 이루어진 것이 특징이며, 상기 감광성의 유기절연물질은 PVA(poly vinyl alcohol) 또는 포토아크릴(photo acryl)인 것이 바람직하다.
또한, 상기 제 2 게이트 절연막은 무기절연물질로 이루어진 것이 특징이며, 상기 무기절연물질은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)인 것이 바람직하다.
또한, 상기 화소전극의 일끝단과, 상기 게이트 배선은 상기 제 2 게이트 절연막을 사이에 두고 서로 중첩하며 형성됨으로써 상기 중첩된 부분이 스토리지 커패시터를 이루는 것이 특징이며, 상기 게이트 전극은 상기 게이트 배선에서 분기하여 형성된 것이 특징이다.
또한, 상기 소스 및 드레인 전극 하부로 전면에 산화실리콘(SiO2)으로 형성된 버퍼층이 더욱 형성되며, 상기 게이트 배선 및 게이트 전극 위로 보호층을 더욱 포함한다.
본 발명에 따른 유기 반도체층을 포함하는 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 일방향으로 연장하는 데이터 배선과, 상기 데이트 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하며 서로 마주하는 드레인 전극을 형성하는 단계와; 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 상기 소스 및 드레인 전극과 상기 화소전극 위로 전면에 액상의 유기 반도체 물질을 코팅하여 유기 반도체 물질층을 형성하는 단계와; 상기 유기 반도체 물질층 위로 감광성의 유기 절연물질을 도포하여 유기 절연물질층을 형성하는 단계와; 상기 감광성의 유기 절연물질층을 노광 및 현상함으로써 상기 서로 마주하는 소스 및 드레인 전극 일부와 이들 두 전극이 이격한 영역에 대응하여 제 1 게이트 절연막을 형성하는 단계와; 상기 제 1 게이트 절연막 외부로 노출된 상기 유기 반도체 물질층을 식각하여 상기 제 1 게이트 절연막과 동일한 형태로 상기 소스 및 드레인 전극 과 이들 두 전극이 이격하는 영역에 유기 반도체층을 형성하는 단계와; 상기 제 1 게이트 절연막 위로 전면에 무기절연물질을 증착함으로써 상기 유기 반도체층을 완전히 가리는 제 2 게이트 절연막을 형성하는 단계와; 상기 제 2 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 게이트 배선과, 상기 게이트 배선과 접촉하며 상기 유기 반도체층에 대응하도록 게이트 전극을 형성하는 단계를 포함한다.
이때, 상기 액상의 유기 반도체 물질은 펜타신(pentacene), 폴리사이오펜(polythiophene)인 것이 바람직하며, 상기 액상의 유기 반도체 물질의 코팅은 잉크젯(ink jet) 장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 중 하나의 장치로써 이루어지는 것이 특징이다.
또한, 상기 감광성의 유기절연물질은 접촉 시 상기 유기 반도체 물질층에 손상을 입히지 않는 수산화칼륨(KOH) 또는 순수(DI : deionized water)를 각각 그 현상액으로 하는 포토아크릴(photo acryl) 또는 PVA(poly vinyl alcohol)인 것이 바람직하다.
또한, 상기 게이트 배선과 게이트 전극은 동일한 공정에서 동일한 물질로 동시에 형성하며, 상기 데이터 배선과 소스 및 드레인 전극을 형성하는 단계 이전에는 친수성 성질을 갖는 버퍼층을 형성하는 단계를 더욱 포함한다.
또한, 상기 게이트 배선과 게이트 전극 위로 보호층을 형성하는 단계를 더욱 포함하며, 상기 화소전극은 그 일끝단이 상기 게이트 배선과 중첩하여 제 1 스토리지 전극을 이루도록 하는 것이 특징이며, 이때 상기 게이트 배선은 제 1 스토리지 전극과 중첩하는 부분이 제 2 스토리지 전극을 이루도록 하는 것이 특징이다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2는 본 발명에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 유기 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역에 대한 평면도이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도이다. 이때, 설명의 편의상 상기 화소영역(P)내의 상기 유기 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 상기 스토리지 커패시터(StgC)가 형성되는 영역을 스토리지 영역(StgA)이라 정의한다.
우선, 도 2를 참조하면, 도시한 바와 같이, 기판(101)상에 일방향으로 게이트 배선(146)이 연장 형성되어 있으며, 상기 게이트 배선(146)과 교차하여 화소영역(P)을 정의하는 데이터 배선(110)이 형성되어 있다.
또한 이들 두 배선(146, 110)의 교차지점에는 상기 데이터 배선(110)에서 분기한 형태로 소스 전극(113)이 형성되어 있으며, 상기 소스 전극(113)과 이격하며 드레인 전극(118)이 형성되어 있으며, 상기 소스 전극(113)과 드레인 전극(118)을 포함하여 상기 두 전극(113, 118)의 이격영역을 덮으며 상기 게이트 배선(146)에서 분기한 형태로 게이트 전극(149)이 형성되어 있다.
이때, 상기 게이트 전극(149) 하부에는 유기 반도체물질로 이루어진 반도체층(128)과 제 1, 2 게이트 절연막(미도시)이 형성되어 있으며, 또한 상기 드레인 전극(118)의 일끝단과 접촉하며 각 화소영역(P)별로 독립된 화소전극(123)이 형성 되어 있다.
이때, 상기 화소전극(123)은 그 끝단 일부가 전단의 게이트 배선(1146) 일부와 중첩 형성됨으로써 상기 중첩된 화소전극 및 게이트 배선이 각각 제 1, 2 스토리지 전극(125, 151)을 이루며, 이들 두 전극(125, 151) 사이에 형성된 상기 제 2 게이트 절연막(미도시)과 더불어 스토리지 커패시터(StgC)를 형성하고 있다.
이후에는 도 3을 참조하여 본 발명에 따른 액정표시장치용 어레이 기판의 단면구조에 대해 설명한다.
도시한 바와 같이, 투명한 절연기판(101) 상에 친수성이 뛰어난 무기절연물질인 산화실리콘으로써 전면에 버퍼층(105)이 형성되어 있으며, 상기 버퍼층(105) 위로 일방향으로 연장하는 데이터 배선(미도시)이 형성되어 있으며, 상기 스위칭 영역에 있어서는 상기 데이터 배선(미도시)에서 분기한 형태로 소스 전극(113)과, 이와 이격하며 드레인 전극(118)이 형성되어 있다.
한편 화소영역(P)에 있어서는 상기 버퍼층(105) 위로 상기 드레인 전극(118)의 일 끝단과 접촉하며 투명 도전성 물질로써 화소전극(123)이 형성되어 있으며, 상기 스위칭 영역(TrA)에 있어서는 상기 서로 이격한 소스 및 드레인 전극(113, 118)의 서로 마주한 일끝단과 접촉하며 이들 두 전극(113, 118)의 이격한 영역 대응하여 액상의 유기 반도체 물질로 이루어진 유기 반도체층(128)이 형성되어 있으며, 상기 유기 반도체층(128) 위로 이와 동일한 형태를 가지며 유기 절연물질로써 제 1 게이트 절연막(133)이 형성되어 있으며, 상기 제 1 게이트 절연막(133)과 상 기 화소전극(123) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)이 전면에 증착됨으로써 제 2 게이트 절연막(140)이 형성되고 있다.
다음, 상기 무기절연물질로 이루어진 제 2 게이트 절연막(140) 위로 상기 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하며 게이트 배선(146)이 형성되어 있으며, 상기 스위칭 영역(TrA)에 있어서는 상기 게이트 배선(146)에서 분기하여 게이트 전극(149)이 형성되어 있다. 이때, 상기 서로 이격하는 소스 및 드레인 전극(113, 118)과 그 상부의 유기 반도체층(128)과 제 1, 2 게이트 절연막(133, 140)과 게이트 전극(149)은 유기 박막트랜지스터(Tr)를 이룬다.
한편, 상기 게이트 배선(146)은 상기 제 2 게이트 절연막(140)을 사이에 두며 하부의 상기 화소전극(123)의 일끝과 중첩하도록 형성됨으로써 이들 중첩된 부분의 화소전극 및 게이트 배선이 각각 제 1, 2 스토리지 전극(125, 151)을 이루며, 이들 두 전극(125, 151) 사이에 위치하는 제 2 게이트 절연막(140)을 유전체층으로 하여 스토리지 커패시터(StgC)를 형성하고 있다.
이 경우, 상기 제 1, 2 스토리지 전극(125, 151) 사이에 형성되어 유전체층의 역할을 하는 상기 제 2 게이트 절연막(140)은 무기절연물인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 형성되는 바, 그 두께가 도포에 의해 형성되는 유기절연물질로 이루어진 종래의 게이트 절연막(보호층) 대비 얇게 형성되는 바, 단위 면적당 용량이 크게 되므로 그 면적을 크게하지 않고 스토리지 커패시터(StgC)의 용량을 증가시키게 되는 구조가 됨을 알 수 있다.
한편, 도면에는 나타내지 않았지만, 상기 게이트 배선(146) 및 게이트 전극(149) 위로 전면에 유기절연물질이 도포되거나 또는 무기절연물질을 증착함으로써 보호층이 더욱 형성될 수도 있다. 이는 상기 게이트 배선(146)과 게이트 전극(149)이 외부로 노출됨으로써 장시간 노출 시 부식이 발생할 수 있기 때문에 이를 방지하기 위함이다.
이후에는 본 발명에 따른 유기 반도체층을 포함하는 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 4a 내지 4i는 본 발명에 따른 액상의 유기 반도체 물질을 이용한 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 유기 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도이다.
우선, 도 4a에 도시한 바와 같이, 투명한 유리 또는 플라스틱 기판(101) 위로 전면에 친수성을 가지며 기판(101)과의 접착력이 우수한 물질 예를들면 산화실리콘(SiO2)을 전면에 증착함으로써 버퍼층(105)을 형성한다.
이때, 상기 산화실리콘(SiO2)은 비교적 우수한 친수성 특성을 갖는 물질로 절연성이 우수하고 또한 유기물질 또는 금속물질과의 접착력 또한 우수한 것이 특징이다.
본 발명에 있어서는 기판(101)상에 친수성을 가짐과 동시에 절연성이 우수한 물질인 산화실리콘(SiO2)을 증착하여 전면에 친수성을 갖는 버퍼층(105)을 형성함으로써 이후 본 발명의 공정에서 형성되는 액상의 유기 반도체 물질이 상기 친수성을 갖는 버퍼층(105) 상부에서 끊김없이 고른 두께를 가지며 형성되도록 한 것이다. 이때 상기 버퍼층은 생략할 수도 있다.
다음, 상기 버퍼층(105) 상부로 저저항 금속물질 예를들면 금(Au), 구리(Cu), 구리합금, 알루미늄(Al), 알루미늄 합금(AlNd) 중 선택되는 금속물질을 증착함으로서 금속층(미도시)을 형성한다.
이후 상기 버퍼층(105) 상부에 형성된 금속층(미도시)을, 포토레지스트의 도포, 노광 마스크를 이용한 노광, 포토레지스트의 현상, 상기 금속층(미도시)의 식각 및 포토레지스트의 스트립(strip) 등 소정의 단위 공정을 포함하는 제 1 마스크 공정을 실시하여 상기 금속층(미도시)을 패터닝함으로써 일방향으로 연장하는 다수의 데이터 배선(미도시)을 형성하고, 동시에 추후 형성될 다수의 게이트 배선(미도시)과 상기 다수의 상기 데이터 배선(미도시)이 교차하여 이들 두 배선(미도시)에 의해 둘러싸인 부분이라 정의되는 화소영역(P)내의 스위칭 영역(TrA)마다 상기 데이터 배선(미도시)과 연결된 소스 전극(113)과, 상기 소스 전극(113)에서 소정간격 이격하여 서로 마주하는 형태의 드레인 전극(118)을 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 소스 및 드레인 전극(113, 118) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고, 이를 제 2 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P)별로 상기 드레인 전극(118)의 일끝단과 접촉하는 화소전극(123)을 형성한다. 이대 상기 화소전극(123)은 추후 게이트 배선(미도시)과 그 일끝단이 중첩되어야 하는 바, 상기 게이트 배선(미도시)이 형성될 부분 일부까지 연장하여 형성되도록 한다.
다음, 도 4c에 도시한 바와 같이, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(113, 118)과 상기 화소전극(123) 위로 액상의 유기 반도체 물질 예를들어 이동도(mobility) 등이 우수한 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅함으로써 유기 반도체 물질층(127)을 형성한다.
다음, 도 4d에 도시한 바와 같이, 상기 유기 반도체 물질층(127) 위로 연속하여 감광성 특성을 갖는 유기 절연물질 예를들면 포토아크릴(photo acryl) 또는 PVA(poly vinyl alcohol)를 도포함으로써 전면에 게이트 절연물질층(132)을 형성한다.
이후, 상기 게이트 절연물질층(132) 위로 빛의 차단영역(BA)과 투과영역(TA)을 갖는 노광 마스크(191)를 위치시킨 후, 상기 노광 마스크(191)를 통해 상기 게이트 절연물질층(132)에 대해 노광을 실시한다. 이때 상기 포토아크릴(photo acryl) 또는 PVA(poly vinyl alcohol)는 네가티브 타입(negative type)의 감광성 특성을 갖는 바, 상기 스위칭 영역(TrA) 내의 유기 반도체층이 형성되어야 할 부분에 대응해서는 투과영역(TA)이 그 외의 영역에 대응해서는 차단영역(BA)이 대응되도록 한 후, 노광을 실시한다.
다음, 도 4e에 도시한 바와 같이, 상기 노광된 게이트 절연층(도 4d의 132)을 현상액에 노출시킴으로써 상기 유기 반도체층이 형성되어야 할 부분에 대응해서 제 1 게이트 절연막(133)을 형성하고, 동시에 상기 스위칭 영역(TrA) 이외의 영역에 대응해서 상기 유기 반도체 물질층(127)을 노출시킨다. 이때 상기 포토아크릴(photo acryl)은 그 현상액이 수산화칼륨(KOH)이고, 상기 PVA(poly vinyl alcohol)는 그 현상액이 순수(DI : deionized water)가 되며, 이러한 수산화칼륨(KOH)과 순수(DI)는 상기 유기 반도체 물질층(127)에 대해 별 영향을 끼치지 않는 바, 상기 유기 반도체 물질층(127)이 현상액에 노출됨으로써 손상되는 일은 발생하지 않는다.
다음, 도 4f에 도시한 바와 같이, 상기 제 1 게이트 절연막(133)을 식각 마스크로 하여 건식식각을 진행하여 상기 제 1 게이트 절연막(133) 외부로 노출된 유기 반도체 물질층(도 4e의 127)을 제거함으로써 상기 스위칭 영역(TrA)에 유기 반도체층(128)을 형성한다. 이때 상기 유기 반도체층(128) 상부에는 이와 동일한 형태를 갖는 제 1 게이트 절연막(133)이 여전히 남아있게 된다.
다음, 도 4g에 도시한 바와 같이, 상기 제 1 게이트 절연막(133) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 전면에 제 2 게이트 절연막(140)을 형성한다.
따라서, 본 발명에 있어서는 상기 무기절연물질로 이루어진 제 2 게이트 절연막(140)이 기판(101) 전면에 형성됨으로써 상기 유기 반도체층(128)이 상기 제 2 게이트 절연막(140)에 의해 완전히 덮혀지게 되므로 이러한 상태에서 어떤 화학물질(스트립액, 식각액)에 상기 기판(101)을 노출시킨다 하더라도 상기 유기 반도체 층(128)은 상기 제 2 게이트 절연막(140)에 의해 덮혀진 상태가 되므로 영향을 받지 않게 됨을 알 수 있으며, 이러한 것이 본 발명의 가장 특징적인 면이 되고 있다.
다음, 도 4h에 도시한 바와 같이, 상기 제 2 게이트 절연막(140) 위로 저저항 특성을 갖는 금속물질 예를들면 금(Au), 구리(Cu), 구리합금, 알루미늄(Al), 알루미늄합금(AlNd) 중 하나를 전면에 증착함으로써 제 2 금속층(143)을 형성하고, 연속하여 상기 제 2 금속층(143) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고 노광 마스크를 이용하여 상기 포토레지스트층(미도시)에 노광을 실시한 후, 이를 현상액에 노출시켜 현상함으로써 게이트 배선과 게이트 전극이 형성되어야 할 부분에 대응하여 포토레지스트 패턴(181)을 형성한다. 이때 상기 포토레지스트 패턴(181)을 형성하기 위해 사용되는 현상액은 상기 유기 반도체층(128)을 이루는 유기 반도체 물질(펜타신(pentacene) 또는 폴리사이오펜(polythiophene))에 심각한 영향을 미칠 수 있으나, 본 발명의 경우 상기 유기 반도체층(128) 특히 그 측면이 상기 무기절연물질로 이루어진 제 2 게이트 절연막(140)에 의해 완벽히 덮혀짐으로써 보호되고 있으므로 문제되지 않는다.
다음, 도 4i에 도시한 바와 같이, 상기 포토레지스트 패턴(도 4h의 181) 외부로 노출된 제 2 금속층(도 4h의 143)을 식각함으로써 하부의 상기 데이터 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 게이트 배선(146)을 형성하고, 동시에 상기 스위칭 영역(TrA)에는 상기 게이트 배선(146)에서 분기하는 형태로써 게이트 전극(149)을 형성한다.
이후, 상기 게이트 배선(146)과 게이트 전극(149) 상부에 남아있는 상기 포토레지스트 패턴(도 4h의 181)을 스트립액에 노출시켜 제거함으로써 본 발명에 따른 액정표시장치용 어레이 기판(101)을 완성한다.
이때, 상기 스위칭 영역(TrA)에는 서로 이격하는 소스 및 드레인 전극(113, 118)과, 유기 반도체층(128)과, 제 1, 2 게이트 절연막(133, 140)과, 게이트 전극(149)으로 구성되는 유기 박막트랜지스터(Tr)가 형성되게 된다.
또한, 상기 게이트 배선(146)은 그 하부에 상기 제 2 게이트 절연막(140)을 사이에 두고 형성된 화소전극(123)의 일끝단과 그 일부가 중첩되도록 형성함으로써 상기 중첩하는 화소전극 부분이 제 1 스토리지 전극(125), 상기 무기절연물질로 이루어지며 상기 제 1 스토리지 전극(125) 위로 형성된 제 2 게이트 절연막(140)이 유전체층, 그리고 상기 제 2 게이트 절연막(140) 상부에 형성된 게이트 배선 일부가 제 2 스토리지 전극(151)을 이룸으로써 스토리지 커패시터(StgC)를 형성하게 된다.
이 경우, 본 발명에 있어서는 상기 화소전극(123)과 상기 게이트 배선(146) 더욱 정확히는 상기 제 1, 2 스토리지 전극(125, 151) 사이에 무기절연물질로써 증착에 의해 형성되는 제 2 게이트 절연막(140)이 형성되며, 이러한 제 2 게이트 절연막(140)이 유전체층을 형성하게 됨으로써 유기물질로써 코팅에 의해 비교적 두껍게 형성되는 종래의 유전체층을 구비한 스토리지 커패시터 대비 동일 면적인 경우 그 용량이 증가되며, 일정한 용량을 갖는 스토리지 커패시터를 구현할 경우 더 작은 면적에 형성될 수 있는 바, 개구율적인 측면에서 효과적이라 할 수 있다.
한편, 도면에서는 나타나지 않았지만, 상기 게이트 배선(146) 및 게이트 전극(149) 위로 전면에 유기절연물질 예를들어 PVA(poly vinyl alcohol), 포토아크릴(photo acryl), 벤조사이클로부텐(BCB) 중 하나를 도포하거나 또는 무기절연물질 예를들어 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 보호층(미도시)을 더욱 형성하여 본 발명에 따른 액정표시장치용 어레이 기판을 완성할 수도 있다.
본 발명에 의한 유기 반도체층을 갖는 액정표시장치용 어레이 기판은 무기절연물질로써 유기 반도체층을 완전히 덮은 형태의 (제 2)게이트 절연막을 구비함으로써 상기 게이트 절연막 형성 공정 이후의 공정에 대해 스트립 액 또는 식각액에 영향을 받지 않는 구조가 되므로 포토레지스트를 이용한 패터닝 공정을 자유롭게 실시할 수 있는 장점을 갖는다.
또한, 스트립액이나 식각액에 노출시 매우 손상되지 쉬운 유기 반도체층을 형성한 구성을 가지면서도 무기절연물질로 비교적 얇은 두께를 갖는 게이트 절연막을 형성하여 이를 스토리지 커패시터의 유전체층으로 이용함으로써 스토리지 영역의 확장없이 단위 면적당 스토리지 용량을 향상시켜 개구율을 향상시키는 효과를 갖는다.

Claims (18)

  1. 화소영역이 정의된 기판상에 일방향으로 연장하며 형성된 데이터 배선과;
    상기 데이터 배선에서 분기하여 소스 전극과, 상기 소스 전극과 이격하며 서로 마주하며 형성된 드레인 전극과;
    상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단 사이의 영역에 형성된 유기 반도체층과;
    상기 유기 반도체층과 접촉하지 않는 상기 드레인 전극의 끝단부와 접촉하며 상기 화소영역에 형성된 화소전극과;
    상기 유기 반도체층 위로 상기 유기 반도체층과 동일한 형태를 가지며 형성된 제 1 게이트 절연막과;
    상기 제 1 게이트 절연막 위로 전면에 형성된 제 2 게이트 절연막과;
    상기 제 2 게이트 절연막 위로 상기 데이터 배선과 교차하여 상기 화소영역을 정의하며 형성된 게이트 배선과;
    상기 게이트 배선과 접촉하며 상기 유기 반도체층에 대응하여 형성된 게이트 전극
    을 포함하는 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 게이트 절연막은 감광성의 유기절연물질로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
  3. 제 2 항에 있어서,
    상기 감광성의 유기절연물질은 PVA(poly vinyl alcohol) 또는 포토아크릴(photo acryl)인 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 제 2 게이트 절연막은 무기절연물질로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
  5. 제 4 항에 있어서,
    상기 무기절연물질은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)인 액정표시장치용 어레이 기판.
  6. 제 1 항에 있어서,
    상기 화소전극의 일끝단과, 상기 게이트 배선은 상기 제 2 게이트 절연막을 사이에 두고 서로 중첩하며 형성됨으로써 상기 중첩된 부분이 스토리지 커패시터를 이루는 것이 특징인 액정표시장치용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 게이트 전극은 상기 게이트 배선에서 분기하여 형성된 것이 특징인 액정표시장치용 어레이 기판.
  8. 제 1 항에 있어서,
    상기 소스 및 드레인 전극 하부로 전면에 산화실리콘(SiO2)으로 형성된 버퍼층이 더욱 형성된 액정표시장치용 어레이 기판.
  9. 제 1 항에 있어서,
    상기 게이트 배선 및 게이트 전극 위로 보호층을 더욱 포함하는 액정표시장 치용 어레이 기판.
  10. 기판 상에 일방향으로 연장하는 데이터 배선과, 상기 데이트 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하며 서로 마주하는 드레인 전극을 형성하는 단계와;
    상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와;
    상기 소스 및 드레인 전극과 상기 화소전극 위로 전면에 액상의 유기 반도체 물질을 코팅하여 유기 반도체 물질층을 형성하는 단계와;
    상기 유기 반도체 물질층 위로 감광성의 유기 절연물질을 도포하여 유기 절연물질층을 형성하는 단계와;
    상기 감광성의 유기 절연물질층을 노광 및 현상함으로써 상기 서로 마주하는 소스 및 드레인 전극 일부와 이들 두 전극이 이격한 영역에 대응하여 제 1 게이트 절연막을 형성하는 단계와;
    상기 제 1 게이트 절연막 외부로 노출된 상기 유기 반도체 물질층을 식각하여 상기 제 1 게이트 절연막과 동일한 형태로 상기 소스 및 드레인 전극과 이들 두 전극이 이격하는 영역에 유기 반도체층을 형성하는 단계와;
    상기 제 1 게이트 절연막 위로 전면에 무기절연물질을 증착함으로써 상기 유기 반도체층을 완전히 가리는 제 2 게이트 절연막을 형성하는 단계와;
    상기 제 2 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정 의하는 게이트 배선과, 상기 게이트 배선과 접촉하며 상기 유기 반도체층에 대응하도록 게이트 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 액상의 유기 반도체 물질은 펜타신(pentacene), 폴리사이오펜(polythiophene)인 액정표시장치용 어레이 기판의 제조방법.
  12. 제 10 항에 있어서,
    상기 액상의 유기 반도체 물질의 코팅은 잉크젯(ink jet) 장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 중 하나의 장치로써 이루어지는 액정표시장치용 어레이 기판의 제조방법.
  13. 제 10 항에 있어서,
    상기 감광성의 유기절연물질은 접촉 시 상기 유기 반도체 물질층에 손상을 입히지 않는 수산화칼륨(KOH) 또는 순수(DI : deionized water)를 각각 그 현상액으로 하는 포토아크릴(photo acryl) 또는 PVA(poly vinyl alcohol)인 액정표시장치 용 어레이 기판의 제조방법.
  14. 제 10 항에 있어서,
    상기 게이트 배선과 게이트 전극은 동일한 공정에서 동일한 물질로 동시에 형성하는 액정표시장치용 어레이 기판의 제조방법.
  15. 제 10 항에 있어서,
    상기 데이터 배선과 소스 및 드레인 전극을 형성하는 단계 이전에는 친수성 성질을 갖는 버퍼층을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조방법.
  16. 제 10 항에 있어서,
    상기 게이트 배선과 게이트 전극 위로 보호층을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조방법.
  17. 제 10 항에 있어서,
    상기 화소전극은 그 일끝단이 상기 게이트 배선과 중첩하여 제 1 스토리지 전극을 이루도록 하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  18. 제 17 항에 있어서,
    상기 게이트 배선은 제 1 스토리지 전극과 중첩하는 부분이 제 2 스토리지 전극을 이루도록 하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
KR1020060100361A 2006-10-16 2006-10-16 액정표시장치용 어레이 기판 및 그 제조방법 KR101279927B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060100361A KR101279927B1 (ko) 2006-10-16 2006-10-16 액정표시장치용 어레이 기판 및 그 제조방법
CNB200710126892XA CN100538487C (zh) 2006-10-16 2007-06-29 用于液晶显示装置的阵列基板及其制造方法
US11/881,167 US8670081B2 (en) 2006-10-16 2007-07-25 Array substrate for liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100361A KR101279927B1 (ko) 2006-10-16 2006-10-16 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080034301A true KR20080034301A (ko) 2008-04-21
KR101279927B1 KR101279927B1 (ko) 2013-07-04

Family

ID=39302329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100361A KR101279927B1 (ko) 2006-10-16 2006-10-16 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US8670081B2 (ko)
KR (1) KR101279927B1 (ko)
CN (1) CN100538487C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130067827A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497494B2 (en) * 2006-11-24 2013-07-30 Lg Display Co., Ltd. Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material
KR101418527B1 (ko) * 2007-02-05 2014-07-14 삼성디스플레이 주식회사 표시기판 제조방법, 무기막 패턴방법 및 이를 이용한표시장치 제조방법
EP2560044A1 (en) * 2010-04-16 2013-02-20 Sharp Kabushiki Kaisha Method for manufacturing electronic substrate, method for manufacturing liquid crystal display device, electronic substrate, and liquid crystal display device
CN102351435B (zh) * 2010-06-02 2015-07-08 松下电器产业株式会社 涂覆方法及有机电致发光显示器的制造方法
CN102779942B (zh) * 2011-05-24 2015-11-25 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板及其制作方法
KR102008902B1 (ko) * 2012-03-05 2019-10-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
CN103367458B (zh) * 2012-04-03 2017-03-01 元太科技工业股份有限公司 薄膜晶体管及其制造方法
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US8766244B2 (en) * 2012-07-27 2014-07-01 Creator Technology B.V. Pixel control structure, array, backplane, display, and method of manufacturing
JP2014032983A (ja) * 2012-08-01 2014-02-20 Sony Corp 半導体装置、表示装置および電子機器
TWI662709B (zh) * 2014-04-07 2019-06-11 緯創資通股份有限公司 電子元件及其製作方法
KR20170126054A (ko) * 2016-05-04 2017-11-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
GB2566972A (en) * 2017-09-29 2019-04-03 Flexenable Ltd Patterning semiconductor for TFT device
CN107861305B (zh) * 2017-11-29 2021-02-19 上海天马微电子有限公司 显示基板、显示面板和显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9626344D0 (en) * 1996-12-19 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
KR100697903B1 (ko) * 1997-04-11 2007-03-20 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
US6359672B2 (en) * 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
GB9928353D0 (en) * 1999-12-01 2000-01-26 Koninkl Philips Electronics Nv Liquid crystal display and method of manufacture
BR0016670A (pt) * 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
KR100611042B1 (ko) * 1999-12-27 2006-08-09 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP3255638B1 (ja) * 2000-06-07 2002-02-12 日本板硝子株式会社 反射型液晶表示素子用基板
WO2002091064A2 (en) * 2001-05-04 2002-11-14 General Atomics O2 and h2o barrier material
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US6794220B2 (en) * 2001-09-05 2004-09-21 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
JP2003091019A (ja) * 2001-09-19 2003-03-28 Fujitsu Ltd 液晶表示装置
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
KR100467944B1 (ko) * 2002-07-15 2005-01-24 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
KR100917766B1 (ko) * 2002-12-31 2009-09-15 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7659138B2 (en) * 2003-12-26 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an organic semiconductor element
KR101002332B1 (ko) * 2003-12-30 2010-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100659061B1 (ko) * 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100603393B1 (ko) * 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
EP1820218A4 (en) * 2004-12-06 2010-03-24 Semiconductor Energy Lab ORGANIC FIELD EFFECT TRANSISTOR AND SEMICONDUCTOR EQUIPMENT THEREWITH
KR101086159B1 (ko) * 2005-01-07 2011-11-25 삼성전자주식회사 불소계 고분자 박막을 포함하는 유기 박막 트랜지스터
KR100637204B1 (ko) * 2005-01-15 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
KR20060125307A (ko) * 2005-06-02 2006-12-06 삼성전자주식회사 표시장치용 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130067827A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법

Also Published As

Publication number Publication date
CN100538487C (zh) 2009-09-09
US8670081B2 (en) 2014-03-11
KR101279927B1 (ko) 2013-07-04
US20080087886A1 (en) 2008-04-17
CN101165579A (zh) 2008-04-23

Similar Documents

Publication Publication Date Title
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100766318B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR102008902B1 (ko) 어레이 기판 및 이의 제조 방법
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
JP4733005B2 (ja) 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101198218B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP2006086502A (ja) 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法
KR101058458B1 (ko) 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR20080080772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080057877A (ko) 어레이 기판 및 그 제조방법
KR20080079826A (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101454751B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101294693B1 (ko) 액정표시장치용 어레이 기판
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101350408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20040036987A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080000749A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7