KR20080029836A - 반도체 장치의 제조방법 및 기판처리장치 - Google Patents

반도체 장치의 제조방법 및 기판처리장치 Download PDF

Info

Publication number
KR20080029836A
KR20080029836A KR1020070097251A KR20070097251A KR20080029836A KR 20080029836 A KR20080029836 A KR 20080029836A KR 1020070097251 A KR1020070097251 A KR 1020070097251A KR 20070097251 A KR20070097251 A KR 20070097251A KR 20080029836 A KR20080029836 A KR 20080029836A
Authority
KR
South Korea
Prior art keywords
gas
temperature
pretreatment
processing chamber
substrate
Prior art date
Application number
KR1020070097251A
Other languages
English (en)
Other versions
KR100918005B1 (ko
Inventor
지에 왕
오가와 야스히로
가쯔히코 야마모토
다카시 요코가와
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20080029836A publication Critical patent/KR20080029836A/ko
Application granted granted Critical
Publication of KR100918005B1 publication Critical patent/KR100918005B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)

Abstract

고온에서 실행하던 자연 산화막 제거 방법의 문제를 개선하기 위하여, 저온에서 자연 산화막 또는 유기물 등의 오염물을 제거할 수 있는 반도체 장치의 제조방법 및 기판 처리장치를 제공하는 데 있다.
일부분에 실리콘면이 노출된 기판을 처리실 내부에 반입하는 공정과, 상기 처리실 내부를 가열하는 공정과, 상기 처리실 내부에 적어도 실란계 가스와 할로겐계 가스와 수소 가스를 공급하여, 적어도 상기 실리콘면의 표면에 존재하는 자연 산화막 또는 오염물을 제거하고, 상기 실리콘면에 에피텍셜막을 성장시키는 전처리 공정과, 상기 전처리 공정 이후에, 상기 처리실 내부에 적어도 실리콘을 포함한 가스를 공급하여, 상기 에피텍셜막 상에, 다시 에피텍셜막을 성장시키는 공정을 포함하는 반도체 장치의 제조방법.
산화막, 에피텍셜막

Description

반도체 장치의 제조방법 및 기판처리장치{Semiconductor Device Manufacturing Method and Substrate Treatment Device}
본 발명은, 반도체 실리콘 웨이퍼 등의 기판을 처리하는 기판 상에 집적회로 등의 반도체 장치를 형성하는 반도체 장치(반도체 디바이스)의 제조방법 및 기판 처리장치에 관한 것으로서, 특히, 기판 표면의 자연 산화막이나 유기 오염 등의 오염물질을 제거하고, 기판 표면에 양호한 에피텍셜막을 성장시키는 것에 관한 것이다. 상세하게는, 반도체 기판과 에피텍셜막과의 사이에, 고품질인 계면을 형성하는 기술에 관한 것이다.
실리콘 표면 및 실리콘 질화막 등의 절연막을 가지는 기판에 대하여, 실리콘 표면 상에만 선택적으로 막을 성장시키는 기술을 선택 성장이라고 한다.
MOSFET(Metal-Oxide-Semiconductor　Field　Effect　Transistor)의 미세화 및 고성능화가 추진되고 있는데, MOSFET의 소스(source)/드레인(drain)의 과제로서, 도 4(a)에 나타낸 것과 같이 접촉 저항의 저(低)저항화와 결함 밀도가 최소한으로 억제되어 있는 에피텍셜층의 성장 등이 있다. 이 문제를 해결하는 방법의 하나로서 소스/드레인 상에 실리콘 에피텍셜막을 선택 성장시키는 방법이 있다. 소스 /드레인의 접속저항의 저저항화 이외에, 층간 절연막 사이에 일부 Si 기판을 노출시키고, 접속저항의 저저항화[도 4(b)]로서 그 위에 실리콘 에피텍셜막을 선택 성장시키는 방법이 있다.
그런데 최근, 처리로에 기판을 도입할 때의 자연 산화막의 증가나, 불순물의 부착에 의한 반도체의 열화 등의 문제를 해결하기 위하여, 처리로에 전실(前室)을 설치한 종형 감압 CVD 장치가 사용되고 있다. 해당 장치에서는, 전실 내에서 산소, 수분 등을 1 ppm 이하까지 제거하고, 질소 치환한 후, 기판을 처리로내에 도입하는 방법이 사용되고 있다. 처리 전 기판은 기판 반송구로부터 처리로 전실로 이재(移載)되고, 기판 처리용 치구[보트(boat)]에 세트된다. 처리로 전실은 진공으로 할 수 있는 밀폐 구조로 되어 있고, 진공 및 질소 퍼지(purge)를 반복함으로써, 산소, 수분 등을 충분히 제거하고, 그 후, 기판을 처리로내에 도입한다. 기판 및 기판 처리용 치구를 처리로내에 도입하기 위한 구동축부 및 보트 회전 기구부 및 배선부는 처리로 전실 내에 설치되어 있기 때문에, 진공으로 할 때 유기물에 의한 기판 표면의 오염이 염려된다.
또한, 상술한 장치에 있어서의 처리로는 이너 튜브(inner tube)와 아우터 튜브(outer tube)로 구성되는 이중관 구조로 되어 있다. 캐리어(carrier) 가스 및 반응 가스는 비교적 온도가 낮은 노구(爐口)부로부터 도입되고, 이너 튜브를 통하여 노 내에서 기판을 처리한 후, 아우터 튜브와 이너 튜브의 사이를 통하여 배기된다. 이너 튜브 지름을 바꿈으로써 기상(氣相) 반응을 억제할 수 있어, 유지보수가 용이하다는 이점이 있으나, 보트 회전 기구부, O링(O-ring)부로부터의 유기물에 의한 기판 표면의 오염이 염려된다.
실리콘 기판은 희불산 등으로 전(前)세정한 후에 장치에 투입되는데, 기판을 처리로내로 도입한 후, 선택 성장 처리 전에 기판상의 자연 산화막이나 불순물을 제거할 필요가 있다.
반도체 실리콘 웨이퍼가 대기 중에 노출되면, 웨이퍼 표면의 실리콘이 대기 중의 산소와 반응하여 수Å 정도의 두께의 자연 산화막을 형성하게 된다. 이 자연 산화막은 집적회로의 배선공정에 불량 요소로서 작용할 뿐만 아니라, 집적회로의 동작속도 및 신뢰성 등에 지장을 초래하는 접속저항 등을 높이는 원인으로서 작용한다.
종래는 이 자연 산화막을 제거하기 위하여, 고온(약 800℃ 정도)에서 수소 가스를 흘리고, 웨이퍼(wafer)를 아닐(anneal) 처리할 필요가 있었다. 그러나, 기판 소자에의 열 손상 및 서멀 버짓(thermal budget) 증대의 문제가 심각화하고 있어, 이 때문에 기판 처리의 온도는 저온화의 요구가 있어, 종래의 기술인 고온 수소 아닐 처리를 대신할 자연 산화막 제거방법이 필요하게 된다.
본 발명의 주된 목적은, 고온에서 이루어지고 있던 자연 산화막 제거 방법의 문제를 개선하기 위하여, 저온에서 자연 산화막 또는 유기물 등의 오염물을 제거할 수 있는 반도체 장치의 제조방법 및 기판 처리장치를 제공하는 데 있다.
또한, 그 외의 목적으로서는, 자연 산화막 등을 제거하는 전처리 공정에 있어서, 실리콘 표면 상의 자연 산화막 등을 제거하여 청정화함과 동시에, 상기 실리콘 표면 상에 에피텍셜막을 성장시키고, 아울러, 온도나 처리시간 등의 제어에 의하여 상기 에피텍셜막의 성장막 두께를 제어하는 것을 목적으로 한다.
본 발명에 따르면,
일부분에 실리콘면이 노출된 기판을 처리실 내부에 반입하는 공정과,
상기 처리실 내부를 가열하는 공정과,
상기 처리실 내부에 적어도 실란계 가스와 할로겐계 가스와 수소 가스를 공급하고, 적어도 상기 실리콘면의 표면에 존재하는 자연 산화막 또는 오염물을 제거 하여, 상기 실리콘면에 에피텍셜막을 성장시키는 전처리 공정과,
상기 전처리 공정 후에, 상기 처리실 내부에 적어도 실리콘을 포함하는 가스를 공급하여, 상기 에피텍셜막 상에, 다시 에피텍셜막을 성장시키는 공정
을 포함하는 반도체 장치의 제조방법이 제공된다.
또한 바람직하게는, 상기 전처리 공정은, 상기 처리실 내부의 온도를 승온시키는 공정을 포함하고,
상기 전처리 공정에서 공급되는 전처리용의 상기 가스는, 상기 승온공정에서 상기 처리실 내부에 공급되고, 상기 처리실 내부의 온도가 620℃ 이상인 상태에서도 공급되는 반도체 장치의 제조방법이 제공된다.
또한 바람직하게는, 상기 전처리 공정은, 상기 처리실 내부의 온도를 620℃ 이상으로서, 상기 에피텍셜막의 성장 공정에서의 온도보다 높은 원하는 온도로 유지시키는 공정을 포함하고,
전처리용의 상기 가스는 상기 승온공정과 상기 온도 유지공정에 있어서 상기 처리실 내부에 공급되고,
상기 전처리 공정 종료 후는, 전처리용의 상기 가스를 대신하여, 수소 가스를 상기 처리실 내부에 공급하면서, 상기 에피텍셜막의 성장 공정에서의 온도까지 강온시키는 반도체 장치의 제조방법이 제공된다.
또한 본 발명에 따르면,
일부분에 실리콘면이 노출된 기판을 처리실 내부에 반입하는 공정과,
상기 처리실 내부를 가열하는 공정과,
상기 처리실 내부에 적어도 실란계 가스와 할로겐계 가스와 수소 가스를 공급하고, 적어도 상기 실리콘면의 표면에 존재하는 자연 산화막 또는 오염물을 제거하는 전처리 공정과,
상기 처리실 내부에 적어도 실리콘을 포함한 가스를 공급하고, 상기 전처리가 이루어진 상기 실리콘면 상에 에피텍셜막을 성장시키는 공정을 포함하며,
상기 전처리 공정은, 상기 처리실 내부의 온도를 승온시키는 공정을 더 포함하며,
상기 전처리 공정에서 공급되는 전처리용의 상기 가스는, 상기 처리실의 온도가 620℃에 이를 때까지의 상기 승온공정에서 상기 처리실 내부에 공급되는 반도체 장치의 제조방법이 제공된다.
또한 바람직하게는,
상기 승온공정은, 620℃ 이상의 상기 에피텍셜막의 성장 공정의 온도까지의 승온과정을 더 포함하며,
620℃ 이상에서의 승온과정에서는, 전처리용의 상기 가스를 대신하여, 수소 가스를 상기 처리실 내부에 공급하는 반도체 장치의 제조방법이 제공된다.
또한 바람직하게는,
상기 처리실 내부에 반입되는 상기 기판은, 희불산 세정이 이루어지고, 상기 기판 표면에 수소 종단이 형성되어 있는 반도체 장치의 제조방법이 제공된다.
또한 바람직하게는,
상기 기판은, 상기 처리실 내부의 온도가 200℃ 이상으로서 450~500℃보다 낮은 온도에서 상기 처리실 내부에 반입되고,
전처리용의 상기 가스는, 상기 처리실 내부의 온도가 450~500℃가 되기 전에 상기 처리실 내부에 공급되는 반도체 장치의 제조방법이 제공된다.
또한 바람직하게는,
일부분에 실리콘면이 노출된 기판을 처리하는 처리실과,
상기 처리실 내부를 가열하는 가열 부재와,
상기 처리내에 적어도 실란계 가스, 할로겐계 가스, 수소 가스, 실리콘을 포함하는 가스를 공급하는 공급구와,
상기 반응실 내를 배기하는 배기구와,
상기 처리실 내부에 적어도 실란계 가스와 할로겐계 가스와 수소 가스를 공급하고, 적어도 상기 실리콘면의 표면에 존재하는 자연 산화막 또는 오염물을 제거하여, 상기 실리콘면에 에피텍셜막을 성장시키는 전처리 공정과, 상기 전처리 공정 후에, 상기 처리실 내부에 적어도 실리콘을 포함한 가스를 공급하고, 상기 에피텍셜막 상에, 다시 에피텍셜막을 성장시키는 공정을 제어하는 제어 수단을 구비하는 기판 처리장치가 제공된다.
또한 바람직하게는,
일부분에 실리콘면이 노출된 기판을 처리하는 처리실과,
상기 처리실 내부를 가열하는 가열 부재와,
상기 처리내에 적어도 실란계 가스, 할로겐계 가스, 수소 가스, 실리콘을 포함한 가스를 공급하는 공급구와,
상기 반응실 내를 배기하는 배기구와,
상기 처리실 내부에 적어도 실란계 가스와 할로겐계 가스와 수소 가스를 공급하고, 적어도 상기 실리콘면의 표면에 존재하는 자연 산화막 또는 오염물을 제거하는 전처리 공정과, 상기 처리실 내부에 적어도 실리콘을 포함하는 가스를 공급하여, 상기 전처리가 이루어진 상기 실리콘면 상에 에피텍셜막을 성장시키는 공정을 포함하고, 상기 전처리 공정은, 상기 처리실 내부의 온도를 승온시키는 공정을 포함하고, 상기 전처리 공정에서 공급되는 전처리용의 상기 가스는, 상기 처리실의 온도가 620℃에 이를 때까지의 상기 승온공정에서 상기 처리실 내부에 공급되도록 제어하는 제어 수단
을 구비하는 기판 처리장치가 제공된다.
본 발명에 의하면, 저온에서 자연 산화막 또는 유기물 등의 오염물을 제거할 수 있는 반도체 장치의 제조방법 및 기판 처리장치가 제공된다.
이하에 본 발명의 실시 형태를 도면을 토대로 설명한다.
［처리로 및 그 주변의 개략 구성］
도 1은 본 발명의 실시 형태에서 적절하게 사용되는 기판 처리장치의 처리로(202) 및 처리로 주변의 개략 구성도로서, 종단면도로서 나타나고 있다.
〈처리로〉
도 1에 도시한 바와 같이, 처리로(202)는 가열기구로서의 히터(206)를 갖는 다. 히터(206)는 원통 형상이며, 히터 소선(素線)과 그 주위에 설치된 단열 부재로 구성되고, 도시하지 않는 보지체(保持體)에 지지를 받아 수직으로 설치되어 있다.
히터(206)의 내측에는, 히터(206)와 동심원상으로 반응관으로서 아우터 튜브(205)가 배설(配設)되어 있다. 아우터 튜브(205)는, 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열재료로 되어 있고, 상단이 폐색되고 하단이 개구(開口)한 원통형상으로 형성되어 있다. 아우터 튜브(205) 내측의 중공(中空) 부분에는, 처리실(201)이 형성되어 있고, 기판으로서의 웨이퍼(200)를 후술 하는 보트(217)에 의하여 수평 자세로 수직 방향으로 다단으로 정렬된 상태에서 수용할 수 있도록 구성되어 있다.
아우터 튜브(205)의 하부에는, 아우터 튜브(205)과 동심원상으로 매니폴드(209)가 배설되어 있다. 매니폴드(209)는, 예를 들면, 스텐레스 등으로 되어 있고, 상단 및 하단이 개구한 원통형상으로 형성되어 있다. 이 매니폴드(209)는 아우터 튜브(205)를 지지하도록 설치되어 있다. 한편, 매니폴드(209)와 아우터 튜브(205)와의 사이에는, 씰(seal) 부재로서의 O링이 설치되어 있다. 이 매니폴드(209)가 도시하지 않는 보지체에 지지됨으로써, 아우터 튜브(205)는 수직으로 부착된 상태로 되어 있다. 이 아우터 튜브(205)와 매니폴드(209)에 의하여 반응 용기가 형성된다.
매니폴드(209)에는, 가스 배기관(231)이 설치됨과 동시에, 가스 공급관(232)이 관통하도록 설치되어 있다. 가스 공급관(232)은, 상류측에서 세 개로 나뉘어져 있고, 밸브(177), (178), (179)와 가스 유량 제어장치로서의 MFC(183), (184), (185)를 개재하여 제1 가스 공급원(180), 제2 가스 공급원(181), 제3 가스 공급원(182)에 각각 접속되어 있다. MFC(183), (184), (185)및 밸브(177), (178), (179)에는, 가스 유량 제어부(235)가 전기적으로 접속되어 있고, 공급하는 가스의 유량이 원하는 유량이 되도록 원하는 타이밍에 제어하도록 구성되어 있다. 가스 배기관(231)의 하류 측에는, 도시하지 않는 압력 검출기로서의 압력 센서 및 압력 조정기로서의 압력 조정기(APC 밸브)(242)를 개재하여 진공 펌프 등의 진공 배기 장치(246)가 접속되어 있다. 압력 센서 및 APC 밸브(242)에는, 압력 제어부(236)가 전기적으로 접속되어 있고, 압력 제어부(236)는, 압력 센서에 의하여 검출된 압력을 토대로 APC 밸브(242)의 개도(開度)를 조절함으로써, 처리실(201) 내부의 압력이 원하는 압력이 되도록 원하는 타이밍에 제어하도록 구성되어 있다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색하기 위한 노구 덮개로서의 씰캡(seal cap)(219)이 설치되어 있다. 씰캡(219)은, 예를 들면 스텐레스 등의 금속으로 되고, 원반상으로 형성되어 있다. 씰캡(219)의 상면에는, 매니폴드(209)의 하단과 당접(當接)하는 씰 부재로서의 O링이 설치되어 있다. 씰캡(219)에는, 회전기구(254)가 설치되어 있다. 회전기구(254)의 회전축(255)은 씰캡(219)을 관통하여 후술 하는 보트(217)에 접속되어 있고, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 씰캡(219)은, 처리로(202)의 외측에 설치된 승강기구로서의 후술하는 승강 모터(248)에 의하여 수직 방향으로 승강되도록 구성되어 있으며, 이에 의하여 보트(217)를 처리실(201)에 대하여 반입 반출할 수 있도록 되어 있다. 회전기구(254) 및 승강 모터(248)에는, 구동 제어부(237)가 전기적으로 접속되어 원하는 동작을 하도록 원하는 타이밍에 제어하도록 구성되어 있다.
기판 보지구로서의 보트(217)는, 예를 들면 석영이나 탄화규소 등의 내열성 재료로 되어 있고, 복수매의 웨이퍼(200)를 수평 자세이며 또한 서로 중심을 가지런히 한 상태로 정렬시켜 다단으로 유지하도록 구성되어 있다. 보트(217)의 하부에는, 예를 들면 석영이나 탄화규소 등의 내열성 재료로 되어 있는 원판 형상을 한 단열 부재로서의 단열판(216)이 수평으로 다단으로 복수매 배치되어 있으며, 히터(206)로부터의 열이 매니폴드(209) 측으로 전해지지 않도록 구성되어 있다.
히터(206) 근방에는, 처리실(201) 내부의 온도를 검출하는 온도 검출체로서의 온도 센서(도시하지 않음)가 설치된다. 히터(206) 및 온도 센서에는, 전기적으로 온도 제어부(238)이 접속되어 있고 온도 센서에 의하여 검출된 온도 정보를 토대로 히터(206)에 대한 통전 상태를 조절함으로써 처리실(201) 내부의 온도가 원하는 온도 분포가 되도록 원하는 타이밍에 제어하도록 구성되어 있다.
이 처리로(202)의 구성에 대하여, 제1 처리 가스는, 제1 가스 공급원(180)으로부터 공급되고, MFC(183)에서 그 유량이 조절된 후, 밸브(177)를 거쳐, 가스 공급관(232)에 의하여 처리실(201) 내부에 도입된다. 제2 처리 가스는, 제2 가스 공급원(181)으로부터 공급되어 MFC(184)에서 그 유량이 조절된 후, 밸브(178)를 거쳐 가스 공급관(232)에 의하여 처리실(201) 내부에 도입된다. 제3 처리 가스는, 제3 가스 공급원(182)로부터 공급되어 MFC(185)에서 그 유량이 조절된 후, 밸브(179)를 거쳐 가스 공급관(232)으로부터 처리실(201) 내부에 도입된다. 또한, 처리실(201) 내부의 가스는, 가스 배기관(231)에 접속된 배기 장치로서의 진공 배기 장치(246)에 의하여, 처리실(201)로부터 배기된다.
〈처리로 주변의 개략 구성〉
다음에, 본 발명에서 사용하는 기판 처리장치의 처리로 주변의 구성에 대하여 설명한다.
전실(前室)로서 로드록(loadlock)실(141)의 외면에 하(下)기판(245)이 설치된다. 하기판(245)에는 승강대(249)와 감합(嵌合)하는 가이드 샤프트(264) 및 승강대(249)와 나합(螺合)하는 볼 나사(244)가 설치된다. 하기판(245)에 입설(立設)한 가이드 샤프트(264) 및 볼 나사(244)의 상단에 상(上)기판(247)이 설치된다. 볼 나사(244)는 상기판(247)에 설치된 승강 모터(248)에 의하여 회전된다. 볼 나사(244)가 회전함으로써 승강대(249)가 승강하도록 구성되어 있다.
승강대(249)에는 중공의 승강 샤프트(250)가 수설(垂設)되고, 승강대(249)와 승강 샤프트(250)의 연결부는 기밀하도록 되어 있다. 승강 샤프트(250)는 승강대(249)와 함께 승강하게 되어 있다. 승강 샤프트(250)는 로드록실(141)의 천정판(251)을 여유를 두고 관통(遊貫)한다. 승강 샤프트(250)가 관통하는 천정판(251)의 관통 구멍은 승강 샤프트(250)에 대하여 접촉하지 않도록 충분한 여유가 있다. 로드록실(141)과 승강대(249)와의 사이에는 승강 샤프트(250)의 주위를 덮도록 신축성을 가진 중공 신축체로서의 벨로즈(bellows)(265)가 로드록실(141)을 기밀하게 유지하기 위해 설치된다. 벨로즈(265)는 승강대(249)의 승강량에 대응할 수 있는 충분한 신축량을 가지며, 벨로즈(265)의 내경은 승강 샤프트(250)의 외형에 비하여 충분히 커서 벨로즈(265)의 신축으로 접촉하지 않도록 구성되어 있다.
승강 샤프트(250)의 하단에는 승강 기판(252)이 수평으로 고착된다. 승강 기판(252)의 하면에는 O링 등의 씰 부재를 개재하여 구동부 커버(253)가 기밀하게 부착된다. 승강 기판(252)과 구동부 커버(253)로서 구동부 수납 케이스(256)가 구성되어 있다. 이 구성에 의하여, 구동부 수납 케이스(256) 내부는 로드록실(141) 내의 분위기와 격리된다.
또한, 구동부 수납 케이스(256)의 내부에는 보트(217)의 회전기구(254)가 설치되고, 회전기구(254)의 주변은, 냉각 기구(257)에 의하여, 냉각된다.
전력 공급 케이블(258)이 승강 샤프트(250)의 상단으로부터 승강 샤프트(250)의 중공부를 통해 회전기구(254)에 접속되어 있다. 또한, 냉각 기구(257), 씰캡(219)에는 냉각 유로(259)가 형성되어 있고, 냉각 유로(259)에는 냉각수를 공급하는 냉각수 배관(260)이 접속되고, 승강 샤프트(250)의 상단으로부터 승강 샤프트(250)의 중공부를 통과하고 있다.
승강 모터(248)가 구동되고, 볼 나사(244)가 회전함으로써 승강대(249) 및 승강 샤프트(250)를 개재하여 구동부 수납 케이스(256)를 승강시킨다.
구동부 수납 케이스(256)가 상승함으로써, 승강 기판(252)에 기밀하게 설치되는 씰캡(219)이 처리로(202)의 개구부인 노구(161)를 폐색하여, 웨이퍼 처리가 가능한 상태가 된다. 구동부 수납 케이스(256)가 하강함으로써, 씰캡(219)과 함께 보트(217)가 하강되고, 웨이퍼(200)를 외부로 반출할 수 있는 상태가 된다.
가스 유량 제어부(235), 압력 제어부(236), 구동 제어부(237), 온도 제어부(238)는 조작부, 입출력부를 구성하며, 기판 처리장치 전체를 제어하는 주제어부(239)에 전기적으로 접속되어 있다. 이들, 가스 유량 제어부(235), 압력 제어부(236), 구동 제어부(237), 온도 제어부(238), 주제어부(239)는 컨트롤러(240)로서 구성되어 있다.
［처리로를 이용한 전처리를 포함한 에피텍셜 성막 방법에 대한 한 예의 설명］
다음에, 상기 구성에 따른 처리로(202)를 사용하여, 반도체 디바이스 제조 공정의 한 공정으로서, 실리콘 웨이퍼(200) 등의 기판 상에, 에피텍셜 Si막(이하, EPI－Si막)을 형성하는 방법의 한 예에 대하여 설명한다. 이하의 설명에 있어서, 기판 처리장치를 구성하는 각부의 동작은, 컨트롤러(240)에 의하여 제어된다.
〈반입〉
먼저, 실리콘 웨이퍼 표면의 자연 산화막을 희불산으로 제거함과 동시에, 표면을 수소 종단화시킨 후, 처리로(202)의 로드록실(141) 내의 보트(217)에 웨이퍼(200)를 설치한다.
복수 매의 웨이퍼(200)가 보트(217)에 장전되면(wafer charge), 도 1에 나타내는 바와 같이, 복수 매의 웨이퍼(200)를 보지한 보트(217)는, 승강 모터(248)에 의한 승강대(249) 및 승강 샤프트(250)의 승강 동작에 의하여 처리실(201) 내부에 반입(boat loading)된다. 이 상태에서, 씰캡(219)은 O링을 개재하여 매니폴드(209)의 하단을 씰한 상태가 된다.
〈가열〉
처리실(201) 내부가 원하는 압력(진공도)이 되도록 진공 배기 장치(246)에 의하여 진공 배기된다. 이때, 처리실(201) 내부의 압력은, 압력 센서로 측정되고, 이 측정된 압력을 바탕으로 APC 밸브(242)가 피드백(feedback) 제어된다. 또한, 처리실(201) 내부가 원하는 온도(성막 온도)가 되도록 히터(206)에 의하여 가열된다. 이때, 처리실(201) 내부가 원하는 온도 분포가 되도록 온도 센서가 검출한 온도 정보를 토대로 히터(206)에 대한 통전 상태가 피드백 제어된다. 뒤이어, 회전기구(254)에 의하여, 보트(217)가 회전됨으로써 웨이퍼(200)가 회전된다.
〈가스 공급 및 배기〉
제1 가스 공급원(180), 제2 가스 공급원(181) 및 제3 가스 공급원(182)로부터는, 각각 처리 가스로서 실란계 가스(SiH4 또는 Si2H6), 염소 가스(Cl2) 및 수소 가스(H2)가 공급된다. 원하는 유량이 되도록 MFC(183), (184), (185)의 개도(開度)가 조절된 후, 밸브(176), (177), (178)가 열리고, 각각의 처리 가스가 가스 공급관(232)을 유통하여, 처리실(201)의 상부로부터 처리실(201) 내부로 도입된다. 도입된 가스는, 처리실(201) 내부를 통해, 가스 배기관(231)으로부터 배기된다.
〈전처리〉
여기에서, 웨이퍼(200) 표면의 전처리와 노내 온도 조정은 병행하여 이루어진다. 노내 온도 조정이란, 웨이퍼(200)가 처리실(201) 내부에 삽입될 때의 온도로부터 성막시의 온도까지의 승온단계와, 처리실(201) 내부 및 웨이퍼(200)가 해당 성막 온도에서 안정되는 단계를 포함하고 있다. 전처리에는 실란계 가스와 염소 가스와 수소 가스를 혼합하여 사용한다. 전처리를 함으로써, 웨이퍼(200) 표면의 계면산소, 탄소밀도를 저감할 수 있고, 웨이퍼(200)와 퇴적막과의 사이에 고품질의 계면을 형성할 수 있게 된다.
〈에피텍셜 성막〉
전처리가 완료하고, 성막 온도에서 온도가 안정되면, 곧 에피텍셜 성막 공정으로 이행한다. 한편, 전처리 종료 후, 필요에 따라 처리로 내의 잔류 가스를 수소 등의 캐리어 가스에 의하여 제거한 후 성막 처리로 이행한다. 처리로 내에는 항상 수소 가스를 흘려 배기계로부터의 역확산에 의한 오염을 방지한다.
〈처리 조건〉
본 실시 형태의 처리로에서 웨이퍼를 처리할 때의 처리 조건의 한 예로서는, 예를 들면, EPI－Si 막의 성막(선택성장)에 있어서, 웨이퍼의 처리로에의 도입시의 온도가 200℃~성막 온도 이하, 전처리의 적정 온도：200~750℃, 성막 처리 온도：500~750℃, 처리 압력：1~5000 Pa, 가스종류와 가스 공급 유량, SiH4：10~500, Cl2：10~500, H2：100~20000 sccm이 예시되고, 각각의 처리 조건을, 각각의 범위 내에 있는 값으로 일정하게 유지함으로써 웨이퍼에 처리가 이루어진다.
한 예로서 성막 온도는 680℃, SiH4는 250 sccm, Cl2는 75 sccm, H2는 1000 sccm, 처리 압력은 10 Pa로 성막이 이루어진다.
〈상압 복귀〉
미리 설정된 시간이 경과하면, 도시하지 않는 불활성 가스 공급원으로부터 불활성 가스가 공급되어, 처리실(201) 내부가 불활성 가스로 치환됨과 동시에, 처리실(201) 내부의 압력이 상압으로 복귀된다.
〈반출〉
그 후, 승강 모터(248)에 의하여 씰캡(219)이 하강되고, 매니폴드(209)의 하단이 개구됨과 동시에, 처리가 끝난 웨이퍼(200)가 보트(217)에 보지된 상태에서 매니폴드(209)의 하단으로부터 아우터 튜브(205) 외부에 반출(boat unloading)된다. 그 후, 처리가 끝난 웨이퍼(200)는, 보트(217)로부터 꺼낸다(wafer discharge).
［전처리에서 오염물질이 제거되는 이유］
다음에, 웨이퍼(200) 표면의 자연 산화막이나 유기물 등의 오염물질을 제거하는 전처리에 대하여 설명한다.
〈SiH4, Cl2, H2를 이용하는 실시 형태의 전처리 조건〉
본 발명의 실시 형태에서는, 전처리에 있어서는, SiH4 가스, Cl2 가스, H2 가스가 처리실(201) 내부에 공급되고, 각각의 가스 유량은, SiH4 가스가 60 sccm, Cl2 가스가 75 sccm, H2 가스가 1000 sccm이다. 이때의 처리실(201) 내부의 압력은 10 Pa이다.
또한, 전처리는, 웨이퍼(200)를 처리실(201) 내부에 삽입했을 때의 온도(예를 들면, 200℃)로부터, 웨이퍼(200) 및 처리실(201) 내부를 성막 온도(예를 들면, 680℃)로 승온하고 있는 과정에서 실행된다. 승온 후, 웨이퍼(200) 및 처리실(201) 내부의 온도가 성막 온도로 안정될 단계에 있어서도 전처리를 실행해도 된다.
〈청정한 실리콘 표면을 만드는 메카니즘〉
여기에서, 전처리인 웨이퍼(200)의 표면 상의 잔류 산화막 제거, 청정한 실리콘 표면을 만드는 메카니즘에 대하여 설명한다.
(SiH4, Cl2의 역할)
웨이퍼(200)에 희석 불산 세정, 순수 린스(rinse), 건조 등의 처리를 한 후에, 웨이퍼(200)의 실리콘 표면에 수소 종단이 형성되고, 표면 실리콘의 산화가 지연된다. 다만, 이 상태에서도 표면에 흡착 수분 및 일부 자연 산화막이 남아 있다.
여기에서, 전처리 공정을 실행하지 않는 경우, 웨이퍼(200)를 처리실(201) 내부에 삽입하면, 웨이퍼의 온도 상승에 의하여 450~500℃ 부근에서 표면의 수소 종단이 이탈되고, 표면이 벗겨진 보호되지 않은 실리콘 표면이 노출되어 버린다. 그리하여, 처리실(201) 내부에 잔류하는 산소, 수분 분자가 흡착하여, 1층 또는 1층 이하의 자연 산화막이 표면에 형성되고 만다.
한편, 전처리 공정을 실행한 경우에는, 처리실(201) 내부의 온도가 200℃인 저온 상태에서 웨이퍼(200)를 처리실(201) 내부에 삽입하고, 웨이퍼(200) 표면의 수소 종단이 이탈(450~500℃ 이하)하기 전에, SiH4와 Cl2와 H2의 혼합 가스를 신속하게 흘려, SiH4 분자와 수분, 산소와의 매우 높은 반응성을 이용하여, 노내의 잔류 산소, 수분량을 제거, 또는 대폭으로 저감한다. 이에 따라, 웨이퍼(200) 표면의 실 리콘 원자로의 흡착, 산화를 막을 수 있다. 동시에 Cl2 가스에 의한 실리콘의 에칭(etching) 효과를 이용하여, 에칭된 최(最)표면의 실리콘과 함께 최표면의 잔류 자연 산화막이 제거된다.
즉, 본 실시 형태에서 적용되는 전처리에서는, 노내의 잔류 산소와 수분 제거, 또는 이들의 대폭적인 저감과, 최표면의 실리콘 원자의 에칭이라는 2개의 요소에 의한 복합적인 제거가 이루어져, 보다 효율적인 제거가 이루어진다.
(H2의 역할)
한편,　전처리에 있어서 공급되는 Cl2는 반응성이 높아, 처리실(201) 내부의 가스 상류측의 웨이퍼(200), 또는 웨이퍼(200) 주변부에 있어서 에칭 작용이 강해지는 경향이 있다.
그러나, 전처리에 있어서는, Cl2와 함께 H2도 동시에 공급되기 때문에, Cl2와 H2와의 반응에 의하여 HCl 또는 그 중간체가 생성된다. HCl 또는 중간체는 Cl2보다도 반응성이 낮기 때문에, 처리실(201) 내부 하류측의 웨이퍼(200), 또는 웨이퍼(200)의 면내에 있어서 균일하게 에칭이 이루어져, 에칭의 균일성이 향상할 것이 기대된다.
또한, 전처리에 있어서 H2를 동시에 공급함으로써 다음과 같은 효과도 기대된다. 즉, 처리실(201)은 O링 등의 기밀 부재에 의하여 외부 분위기와의 사이에 기밀성을 유지하고 있으나, 외부 분위기가 처리실(201) 내부에 혼입되는 것은 부정할 수 없다. 가령 외부로부터의 수분 등을 포함한 분위기가 처리실(201) 내부에 혼입하여, 웨이퍼(200) 표면이 산화되었다고 하더라도, 처리실(201) 내부에 공급되어 있는 H2에 의하여 환원 작용이 촉진되어, 웨이퍼(200) 표면을 청정하게 유지할 수 있게 된다.
(승온과정에서 실행하는 이유)
또한, 본 실시 형태에 있어서 전처리에서는, 웨이퍼(200) 및 처리실(201) 내부의 온도가 승온과정(예를 들면, 200℃에서 500℃로의 승온과정)에서 실행이 개시되는데. 이는 다음과 같은 이유에 따른 것이다.
200℃의 저온에서 웨이퍼(200)를 입로(入爐)하고, 웨이퍼(200) 표면의 수소 종단이 이탈하기 전에, SiH4, Cl2와 H2 혼합 가스를 신속하게 흘려, 노내의 잔류 산소, 수분량을 제거 또는 대폭으로 저감시킨다. 이에 의하여 표면의 실리콘 원자로의 흡착, 산화 방지와, 동시에 Cl2 가스에 의한 실리콘 에칭 작용으로, 에칭된 최표면의 실리콘과 함께 최표면의 잔류 자연 산화막을 제거하는 것은 전술한 대로이다.
여기에서, 500℃ 이상의 온도에서 입로 및 SiH4, Cl2와 H2 혼합 가스를 흘리는 경우, 웨이퍼(200) 표면의 수소 종단이 없어진 실리콘은, 반응 용기 내의 잔류 산소와 수분에 의하여 극히 짧은 시간에 흡착, 산화되고 만다. Cl2 가스는 실리콘에 대하여 에칭 능력이 있으나, 한 번 웨이퍼 표면과 반응한 후 SiO2를 에칭하는 것이 어려워진다. 따라서, 비교적 저온인 상태인 승온과정에서 전처리를 실행함으로써 잔류 자연 산화막의 제거를 용이하게 하고 있으며, 또한 전처리와 승온을 동시에 하고 있으므로 스루풋(throughput)의 향상도 가능하게 된다.
〈다른 전처리와 비교한 계면 산소 농도의 측정 결과〉
도 3은, 전처리를 실행한 후의 기판 표면에 퇴적한 막과 기판 표면과의 계면산소 농도의 측정 결과를 나타내고 있다.
도 3에 있어서, No.7으로 나타낸 전처리는 상기에서 설명한 본 실시 형태에 있어서 전처리 조건이고, 200~750℃에서 SiH4＋Cl2＋H2에 의한 전처리 실시 후에 에피텍셜 성장했을 경우, SIMS(Secondary Ionization Mass Spectrometer)로 측정한 실리콘 기판과 실리콘 에피텍셜막의 계면 산소 농도는 6E17atoms/cm3였다.
또한, 비교를 위해, No.1에는 전처리를 실행하고 있지 않는 경우, No.2에는 종래의 800℃에 있어서의 H2 아닐에 의한 전처리에 있어서 측정 결과를 나타내고 있다. 이 결과로부터, 본 실시 형태에 있어서 전처리(No.7)에서는 저온임에도 불구하고, 800℃에서의 H2 아닐(No.2)과 동등 레벨의 계면 산소 농도를 얻을 수 있음을 알 수 있다.
또한, 참고로서 도 3의 No.3~No.6에는, 다른 방법에 의하여 전처리를 행한 경우의 측정 결과도 나타내고 있으나, 이들 어느 방법보다 본 실시 형태에 있어서 전처리(No.7)가 양호한 결과를 얻을 수 있음을 알 수 있다.
［전처리 중의 에피택셜 성장］
본 실시 형태에 있어서 전처리에서는, 웨이퍼(200) 및 처리실(201) 내부의 온도를 전처리 온도의 범위(200~750℃)에서의 승온과정 및 온도 안정 중에서 실행하는데, 이하에 전처리 온도와 전처리 공정중의 에피텍셜막 성장과의 관계를 기술한다.
〈본 실시 형태에 있어서의 에피텍셜막과 폴리 Si막의 성장 속도〉
처리실 내부의 온도를 200℃에서 620℃, 200℃에서 660℃, 200℃에서 680℃의 각각의 경우로 승온하면서, SiH4, Cl2, H2를 동시에 노내에 공급하여 전처리 공정을 실시하고, EPI－Si막과 Poly－Si막 두께의 성장 속도를 조사한 결과를 도 5에 나타낸다. 전처리 중, EPI－Si막 성장과 Poly－Si막 에칭의 현상이 동시 발생하고 있는 것을 알 수 있다. Poly－Si막이 에칭됨으로써, 실리콘 개구부 이외의 절연막 상에 Poly－Si막을 퇴적하지 못하고, 전처리 중의 EPI－Si 성장은, 노출 실리콘 기판의 개구부에만 선택적이다.
620℃에서는, EPI－Si막 성장이 거의 0에 가깝다. 한편, 표면 잔류 산소를 제거하는 표면 실리콘의 에칭의 지표로 하는 Poly－Si막의 에칭 속도가 빠르다. 처리 온도가 높아짐에 따라, EPI－Si막 성장 속도가 온도 상승과 함께 대폭으로 증가한다.
(에피택셜 성장이 바람직하지 않은 경우/ 바람직한 경우)
여기에서, 일부분에 실리콘면이 노출된 기판에 있어서, 전처리 중에 EPI－Si막 성장이 바람직하지 않은 경우는, 전처리 혼합 가스를 620℃의 시점에서 수소 가스만으로 바꾸면, 부주의한 EPI－Si막 성장이 억제되는 한편, 표면 잔류 산소와 오 염물질도 제거된다.
또한, 일부분에 실리콘면이 노출된 기판에 있어서, 전처리 중에 EPI－Si막 성장이 바람직한 경우는, 전처리 혼합 가스를 620℃ 이상이 되더라도 계속 공급해도 무방하다. 전처리 중의 EPI－Si막 성장의 막 두께 제어는, 온도와 전처리 계속 시간으로 제어할 수 있다.
(에피택셜 성장에 지장이 없는 경우의 구체적인 예)
한편, 전처리 중에 노출 기판의 개구부에 EPI－Si막 성장에 지장이 없고, 오히려 바람직한 경우로서는 다음의 (1), (2)를 들 수 있다.
(1) 도 4(a)의 리세스드 소스/드레인(recessed source/drain) 구조에 있어서, EPI－SiGe(실리콘 게르마늄) 성막 등에서 표면 거칠기(roughness) 및 전술한 EPI－SiGe막의 결함의 저감 때문에, 일반적으로 Si 기판 개구부 표면에 EPI－Si막의 버퍼층(수㎚~100㎚)을 성막 하고 나서 전술한 EPI－SiGe를 수행하는 경우이다.
(2) 도 4(b)의 컨택트 구조에 있어서, 접속저항의 저저항화를 목적으로 하는 컨택트(contact)의 선택 EPI 성장의 경우, 전처리 중에 선택 EPI 성장함으로써, EPI 성장의 생산성을 향상할 수 있다.
［본 실시 형태의 전처리와 그 후의 에피텍셜 성막 시험의 설명］
다음에, 전처리와 그 후의 EPI 성막 순서에 대하여 도 6을 참조하여 설명한다. 도 6(a)는 EPI 성막 공정 온도가 500~750℃인 경우의 처리 순서를, 도 6(b)는 EPI 성막 공정 온도가 620℃ 이상이고, 전처리 중의 EPI－Si막 성장이 바람직하지 않은 경우의 처리 순서를, 도 6(c)는 EPI 성막 공정 온도가 620℃ 이하이고, 전처 리 중의 EPI－Si막 성장이 바람직한 경우의 처리 순서를 나타내고 있다.
도 6(a)에서는, 웨이퍼(200)를 처리실(201) 내부가 저온인 200℃ 상태에서 처리실(201) 내부에 반입하고, 처리실(201) 내부를 진공배기 한 후, 소정의 성막 온도를 향해 승온하기 시작하고 나서, EPI 성막 온도에서의 온도 안정 중까지 전처리를 실시한다.
도 6(b)는, EPI 성막 온도가 620℃보다 높고, 전처리 중의 EPI 성막이 바람직하지 않은 경우로서, 전처리는 승온단계에서 개시되지만(전처리 가스의 공급이 개시된다), 노온도가 620℃ 도달시점에서 전처리 혼합 가스로부터 수소로 전환하고, 수소 분위기에서 EPI 성장 온도까지의 승온과 온도 안정이 이루어진다. 그 후, 소정의 EPI 성막 공정을 실시한다.
도 6(c)은, EPI 성막 온도가 620℃보다 낮고 또한 전처리 중의 EPI－Si막 성장이 바람직한 경우로서, 전처리는 승온단계에서 개시되지만(전처리 가스의 공급이 개시된다), 일단 노온도가 620℃보다 높은 온도까지 승온, 보지시켜, 소정의 버퍼층의 두께가 되고 나서, 전처리 혼합 가스로부터 수소로 전환하고, 강온과 온도 안정을 이룬 후, 소정의 EPI 성장을 실시한다.
［다른 실시 형태］
상기 실시 형태에서는 도 1에 나타낸 바와 같은 종형 CVD 장치를 사용하는 경우에 대하여 설명했으나, 본 발명은 이에 국한하지 않고, 기판 처리장치 전반, 예를 들면 매엽(枚葉) 핫월(hot wall) 타입이나 콜드월(cold wall) 타입의 장치에도 적용할 수가 있다.
또한, 상기 실시 형태에서는, 기판상에 에피텍셜 Si막을 형성하는 경우에 대하여 설명했으나, 본 발명은 이에 국한하지 않고, 폴리 실리콘막, 아모르포스(amorphous)막, 또는 B, C, P, Ge, As의 어느 하나의 원소가 도핑(doping)된 에피텍셜막, 폴리 실리콘막, 아모르포스막에 대하여도 적용할 수가 있다.
［실시 형태의 처리로가 적용되는 기판 처리장치의 설명］
다음에 상술한 처리로(202)가 적용되는 기판 처리장치에 대하여 이하 설명한다.
〈장치 구성〉
본 발명을 실시하기 위한 최선의 형태에 있어서, 기판 처리장치는, 일례로서 반도체 장치(IC)의 제조방법에 있어서 처리 공정을 실시하는 반도체 제조장치로서 구성되어 있다. 이하의 설명에서는, 기판 처리장치로서 기판에 산화, 확산 처리나 CVD 처리 등을 하는 종형의 장치(이하, 단지 처리장치라고 한다)를 적용한 경우에 대하여 기술한다. 도 2는, 본 발명에 적용되는 처리장치의 경사 투시도이다.
도 2에 나타내고 있는 바와 같이, 실리콘 등으로 되는 웨이퍼(기판)(200)을 수납한 웨이퍼 캐리어(wafer carrier)로서의 카셋트(110)가 사용되고 있는 본 발명의 처리장치(101)는, 하우징(111)을 구비하고 있다. 하우징(111)의 정면벽(111a)의 하방에는 메인트넌스가 가능하도록 설치된 개구부로서의 정면 메인트넌스구(103)가 개설되고, 그 정면 메인트넌스구(103)를 개폐하는 정면 메인트넌스문(104)이 설치되어 있다. 정면 메인트넌스문(104)에는, 카셋트 반입 반출구(기판 수용기 반입 반출구)(112)가 광체(111) 내외를 연통(連通)하도록 개설되어 있고, 카셋트 반입 반 출구(112)는 프런트 셔터(기판 수용기 반입 반출구 개폐 기구)(113)에 의하여 개폐되도록 되어 있다. 카셋트 반입 반출구(112)의 광체(111) 내측에는 카셋트 스테이지(기판 수용기 수수대)(114)가 설치되어 있다. 카셋트(110)는 카셋트 스테이지(114) 상에 공정 내 반송 장치(도시하지 않음)에 의하여 반입되고, 또한, 카셋트 스테이지(114) 상으로부터 반출되도록 되어 있다. 카셋트 스테이지(114)는, 공정 내 반송 장치에 의하여, 카셋트(110) 내의 웨이퍼(200)가 수직 자세로 되고, 카셋트(110)의 웨이퍼 출입구가 상방향으로 향하도록 재치(載置)되도록 구성되어 있다.
광체(111) 내의 전후방향의 실질적 중앙 하부에는, 카셋트 선반(기판 수용기 재치 선반)(105)이 설치되어 있고, 카셋트 선반(105)은 복수단 복수열로 복수개의 카셋트(110)를 보관하고, 카셋트(110) 내의 웨이퍼(200)가 출입할 수 있도록 배치되어 있다. 카셋트 선반(105)은 슬라이드 스테이지(수평 이동 기구)(106) 상에 횡행(橫行) 가능하게 설치되어 있다. 또한, 카셋트 선반(105)의 상방에는 버퍼선반(기판 수용기 보관선반)(107)이 설치되어 있고, 카셋트(110)를 보관하도록 구성되어 있다.
카셋트 스테이지(114)와 카셋트 선반(105)과의 사이에는, 카셋트 반송 장치(기판 수용기 반송 장치)(118)이 설치되어 있다. 카셋트 반송 장치(118)는, 카셋트(110)를 보지한 채로 승강 가능한 카셋트 엘리베이터(기판 수용기 승강기구)(118a)와 반송 기구로서의 카셋트 반송 기구(기판 수용기 반송 기구) (118b)로 구성되어 있으며, 카셋트 엘리베이터(118a)와 카셋트 반송 기구(118b)와의 연속 동작에 의하여, 카셋트 스테이지(114), 카셋트 선반(105), 버퍼선반(107)과의 사이에 서, 카셋트(110)를 반송하도록 구성되어 있다.
카셋트 선반(105)의 후방에는, 웨이퍼 이재 기구(기판 이재 기구)(125)가 설치되어 있고, 웨이퍼 이재 기구(125)는, 웨이퍼(200)를 수평 방향으로 회전내지 직동(直動) 가능한 웨이퍼 이재 장치(기판 이재 장치)(125a) 및 웨이퍼 이재 장치(125a)를 승강시키기 위한 웨이퍼 이재 장치 엘리베이터(기판 이재 장치 승강기구)(125b)로 구성되어 있다. 도 2에 모식적으로 나타내고 있는 바와 같이, 웨이퍼 이재 장치 엘리베이터(125b)는, 내압의 광체(111) 좌측 단부에 설치되어 있다. 이들 웨이퍼 이재 장치 엘리베이터(125b) 및 웨이퍼 이재 장치(125a)의 연속 동작에 의하여, 웨이퍼 이재 장치(125a)의 트위저(tweezer)(기판 보지체)(125c)를 웨이퍼(200)의 재치부로 하여, 보트(기판 보지구) (217)에 대하여 웨이퍼(200)를 장전(charging) 및 탈장(discharging)하도록 구성되어 있다.
도 2에 나타내고 있는 바와 같이, 버퍼선반(107)의 후방에는, 청정화한 분위기인 클린 에어를 공급하도록 공급 팬 및 방진 필터로 구성된 클린 유니트(134a)가 설치되어 있어 클린 에어를 광체(111)의 내부에 유통시키도록 구성되어 있다. 또한, 웨이퍼 이재 장치 엘리베이터(125b)측의 반대쪽인 우측 단부에는, 클린 에어를 공급하도록 공급 팬 및 방진 필터로 구성된 도시하지 않는 클린 유니트가 설치되어 있고, 클린 유니트로부터 불어낸 클린 에어는, 웨이퍼 이재 장치(125a)를 유통한 후에, 도시하지 않는 배기 장치에 흡입되어, 광체(111)의 외부로 배기되게 되어 있다.
웨이퍼 이재 장치(기판 이재 장치)(125a)의 뒤쪽에는, 대기압 미만의 압력 (이하, 부압이라고 한다)을 유지할 수 있는 기밀 성능을 갖는 광체(이하, 내압 광체라고 한다)(140)가 설치되어 있고, 이 내압 광체(140)에 의하여 보트(217)를 수용할 수 있는 용적을 가지는 로드록 방식의 대기실인 로드록실(141)이 형성되어 있다.
내압 광체(140)의 정면벽(140a)에는 웨이퍼 반입 반출구(기판 반입 반출구)(142)가 개설되어 있고, 웨이퍼 반입 반출구(142)는 게이트 밸브(기판 반입 반출구 개폐 기구)(143)에 의하여 개폐되게 되어 있다. 내압 광체(140)의 한 쌍의 측벽에는 로드록실(141)에 질소 가스 등의 불활성 가스를 공급하기 위한 가스 공급관(144)와 로드록실(141)을 부압으로 배기하기 위한 도시하지 않는 배기관이 각각 접속되어 있다.
로드록실(141) 상방에는, 처리로(202)가 설치되어 있다. 처리로(202)의 하단부는 노구 게이트 밸브(노구 개폐 기구)(147)에 의하여 개폐되도록 구성되어 있다.
도 2에 모식적으로 나타내고 있는 바와 같이, 로드록실(141)에는 보트(217)를 승강시키기 위한 보트 엘리베이터(기판 보지구 승강기구)(115)가 설치되어 있다. 보트 엘리베이터(115)에 연결된 연결구로서의 도시하지 않는 암(arm)에는 덮개로서의 씰캡(219)을 수평으로 설치되어 있고, 씰캡(219)은 보트(217)를 수직으로 지지하며, 처리로(202)의 하단부를 폐색할 수 있도록 구성되어 있다.
보트(217)는 복수본의 보지 부재를 구비하고 있고, 복수매(예를 들면, 50매~150매 정도)의 웨이퍼(200)를 중심을 가지런히 하여 수직 방향으로 정렬시킨 상태로, 각각 수평으로 유지하도록 구성되어 있다.
〈장치 동작〉
다음에, 본 발명의 처리장치의 동작에 대하여 설명한다.
도 2에 나타내고 있는 바와 같이, 카셋트(110)가 카셋트 스테이지(114)에 공급되기에 앞서, 카셋트 반입 반출구(112)가 프론트 셔터(113)에 의하여 개방된다. 그 후, 카셋트(110)는 카셋트 반입 반출구(112)로부터 반입되고, 카셋트 스테이지(114) 상에 웨이퍼(200)가 수직 자세로서, 카셋트(110)의 웨이퍼 출입구가 상방향을 향하도록 재치된다.
다음에, 카셋트(110)는, 카셋트 반송 장치(118)에 의하여, 카셋트 스테이지(114)로부터 올라감과 동시에, 카셋트(110) 내의 웨이퍼(200)가 수평 자세로 되고, 카셋트(110)의 웨이퍼 출입구가 하우징 후방을 향하도록, 하우징 후방의 오른쪽 주변으로 종방향 90о 회전시킨다. 뒤이어, 카셋트(110)는, 카셋트 반송 장치(118)에 의하여, 카셋트 선반(105) 내지 버퍼선반(107)의 지정된 선반 위치로 자동적으로 반송되어 수수되고, 일시적으로 보관된 후, 카셋트 반송 장치(118)에 의하여 카셋트 선반(105)에 이재되든지, 또는 직접 카셋트 선반(105)에 반송된다.
슬라이드 스테이지(106)는 카셋트 선반(105)을 수평 이동시키고, 이재의 대상이 되는 카셋트(110)를 웨이퍼 이재 장치(125a)에 대치하도록 위치 결정한다.
미리 내부가 대기압 상태로 되어 있던 로드록실(141)의 웨이퍼 반입 반출구(142)가 게이트 밸브(143)의 동작에 의하여 개방되면, 웨이퍼(200)는 카셋트(110)로부터 웨이퍼 이재 장치(125a)의 트위저(125c)에 의하여 웨이퍼 출입구를 통하여 픽업되고, 웨이퍼 반입 반출구(142)를 통하여 로드록실(141)로 반입되고, 보트(217)로 이재되어 장전(wafer charging)된다. 보트(217)에 웨이퍼(200)를 수수한 웨이퍼 이재 장치(125a)는 카셋트(110)로 돌아와, 다음의 웨이퍼(200)를 보트(217)에 장전한다.
미리 지정된 매수의 웨이퍼(200)가 보트(217)에 장전되면, 웨이퍼 반입 반출구(142)가 게이트 밸브(143)에 의하여 닫혀지고, 로드록실(141)은 배기관으로부터 진공 배기됨으로써 감압된다. 로드록실(141)이 처리로(202) 내의 압력과 동일한 압력으로 감압되면, 처리로(202)의 하단부가 노구 게이트 밸브(147)에 의하여 개방된다. 뒤이어, 씰캡(219)이 보트 엘리베이터(115)에 의하여 상승되고, 씰캡(219)에 지지되는 보트(217)가 처리로(202) 내에 반입(loading)된다.
로딩 후는, 처리로(202)에서 웨이퍼(200)에서 임의 처리가 실행된다.
처리 후는, 보트 엘리베이터(115)에 의하여 보트(217)가 인출되고, 로드록실(141) 내부를 대기압으로 복압시킨 후 게이트 밸브(143)가 열린다. 그 후에는, 상술한 반대 순서로, 웨이퍼(200) 및 카셋트(110)는 광체(111) 외부로 반출된다.
도 1은 본 발명의 바람직한 실시예에 있어서의 기판 처리장치의 처리로를 나타내는 개략 단면도.
도 2는 본 발명의 바람직한 실시예에 있어서의 기판 처리장치를 나타내는 개략 사시도.
도 3은 전처리 조건과 계면의 산소 농도의 측정 결과를 나타내는 도면.
도 4는 본 발명이 적용되는 반도체 디바이스의 구조예를 나타내는 개략 단면도.
도 5는 전처리에 있어서의 에피텍셜막과 폴리 실리콘막의 온도 의존성을 나타내는 도면.
도 6은 본 발명의 바람직한 실시예에 있어서의 처리 순서를 나타내는 그림.
<부호의 설명>
101 :기판 처리장치 141 :로드록실
200 :웨이퍼 201 :처리실
202 :처리로 205 :아우터 튜브
206 :히터 240　: 컨트롤러

Claims (9)

  1. 일부분에 실리콘면이 노출된 기판을 처리실 내부로 반입하는 공정과,
    상기 처리실 내부를 가열하는 공정과,
    상기 처리실 내부에 적어도 실란(silane)계 가스, 할로겐(halogen)계 가스 및 수소 가스를 공급하고, 적어도 상기 실리콘면의 표면에 존재하는 자연 산화막 또는 오염물을 제거하여, 상기 실리콘면에 에피텍셜(epitaxial)막을 성장시키는 전처리 공정과,
    상기 전처리 공정 후에, 상기 처리실 내부에 적어도 실리콘을 포함하는 가스를 공급하고, 상기 에피텍셜막 위에 다시 에피텍셜막을 성장시키는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1항에 있어서, 상기 전처리 공정은, 상기 처리실 내부의 온도를 승온(昇溫)시키는 공정을 더 포함하고,
    상기 전처리 공정에서 공급되는 전처리용 상기 가스는, 상기 승온공정에서 상기 처리실 내부에 공급되고, 상기 처리실 내부의 온도가 620℃ 이상인 상태에 있어서도 공급되는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 2항에 있어서,　상기 전처리 공정은, 상기 처리실 내부의 온도를 620℃ 이상으로서, 상기 에피텍셜막의 성장 공정에서의 온도보다 높은 원하는 온도로 유 지시키는 공정을 더 포함하고,
    전처리용의 상기 가스는 상기 승온공정과 상기 온도 유지 공정에 있어서 상기 처리실 내부에 공급되고,
    상기 전처리 공정 종료 후는, 전처리용의 상기 가스를 대신하여, 수소 가스를 상기 처리실 내부에 공급하면서, 상기 에피텍셜막의 성장 공정에서의 온도까지 강온(降溫)시키는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 일부분에 실리콘면이 노출된 기판을 처리실 내부에 반입하는 공정과,
    상기 처리실 내부를 가열하는 공정과,
    상기 처리실 내부에 적어도 실란계 가스, 할로겐계 가스 및 수소 가스를 공급하고, 적어도 상기 실리콘면의 표면에 존재하는 자연 산화막 또는 오염물을 제거하는 전처리 공정과,
    상기 처리실 내부에 적어도 실리콘을 포함하는 가스를 공급하고, 상기 전처리가 이루어진 상기 실리콘면 위에 에피텍셜막을 성장시키는 공정
    을 포함하고,
    상기 전처리 공정은, 상기 처리실 내부의 온도를 승온시키는 공정을 더 포함하고,
    상기 전처리 공정에서 공급되는 전처리용의 상기 가스는, 상기 처리실의 온도가 620℃에 이를 때까지의 상기 승온공정에서 상기 처리실 내부에 공급되는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 4항에 있어서, 상기 승온공정은, 620℃ 이상의 상기 에피텍셜막 성장 공정의 온도까지의 승온과정을 더 포함하고,
    620℃ 이상에서의 승온과정에서는, 전처리용의 상기 가스를 대신하여, 수소 가스를 상기 처리실 내부에 공급하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1항 또는 제 4항에 있어서, 상기 처리실 내부에 반입되는 상기 기판은, 희불산 세정이 이루어지고, 상기 기판 표면에 수소 종단(終端)이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제 1항 또는 제 4항에 있어서,　상기 기판은, 상기 처리실 내부의 온도가 200℃ 이상으로서 450~500℃보다 낮은 온도에서 상기 처리실 내부로 반입되고,
    전처리용의 상기 가스는, 상기 처리실 내부의 온도가 450~500℃이 되기 전에 상기 처리실 내부에 공급되는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 일부분에 실리콘면이 노출된 기판을 처리하는 처리실과,
    상기 처리실 내부를 가열하는 가열 부재(部材)와,
    상기 처리실 내부에 적어도 실란계 가스, 할로겐계 가스, 수소 가스 및 실리콘을 포함한 가스를 공급하는 공급구와,
    상기 반응실 내를 배기하는 배기구와,
    상기 처리실 내부에 적어도 실란계 가스, 할로겐계 가스 및 수소 가스를 공급하고, 적어도 상기 실리콘면의 표면에 존재하는 자연 산화막 또는 오염물을 제거하여, 상기 실리콘면에 에피텍셜막을 성장시키는 전처리 공정과, 상기 전처리 공정 후에, 상기 처리실 내부에 적어도 실리콘을 포함한 가스를 공급하고, 상기 에피텍셜막 위에, 다시 에피텍셜막을 성장시키는 공정을 제어하는 제어 수단
    을 포함하는 것을 특징으로 하는 기판 처리장치.
  9. 일부분에 실리콘면이 노출된 기판을 처리하는 처리실과,
    상기 처리실 내부를 가열하는 가열 부재와,
    상기 처리실 내부에 적어도 실란계 가스, 할로겐계 가스, 수소 가스 및 실리콘을 포함한 가스를 공급하는 공급구와,
    상기 반응실 내를 배기하는 배기구와,
    상기 처리실 내부에 적어도 실란계 가스, 할로겐계 가스 및 수소 가스를 공급하고, 적어도 상기 실리콘면의 표면에 존재하는 자연 산화막 또는 오염물을 제거하는 전처리 공정과, 상기 처리실 내부에 적어도 실리콘을 포함하는 가스를 공급하고, 상기 전처리가 이루어진 상기 실리콘면 위에 에피텍셜막을 성장시키는 공정을 포함하고, 상기 전처리 공정은, 상기 처리실 내부의 온도를 승온시키는 공정을 더 포함하고, 상기 전처리 공정에서 공급되는 전처리용의 상기 가스는, 상기 처리실의 온도가 620℃에 이를 때까지의 상기 승온공정에서 상기 처리실 내부에 공급되도록 제어하는 제어 수단
    을 포함하는 것을 특징으로 하는 기판 처리장치.
KR1020070097251A 2006-09-28 2007-09-27 반도체 장치의 제조방법 및 기판처리장치 KR100918005B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00265510 2006-09-28
JP2006265510A JP4809175B2 (ja) 2006-09-28 2006-09-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20080029836A true KR20080029836A (ko) 2008-04-03
KR100918005B1 KR100918005B1 (ko) 2009-09-18

Family

ID=39303537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097251A KR100918005B1 (ko) 2006-09-28 2007-09-27 반도체 장치의 제조방법 및 기판처리장치

Country Status (3)

Country Link
US (1) US8123858B2 (ko)
JP (1) JP4809175B2 (ko)
KR (1) KR100918005B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907897B1 (ko) * 2007-07-23 2009-07-15 주식회사 동부하이텍 반도체소자의 살리사이드막 형성방법
CN114023670A (zh) * 2021-10-21 2022-02-08 江苏亚电科技有限公司 一种晶圆清洗液加热装置及方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938534B1 (ko) * 2003-09-19 2010-01-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
JP5158068B2 (ja) * 2009-02-20 2013-03-06 東京エレクトロン株式会社 縦型熱処理装置及び熱処理方法
JP5394360B2 (ja) * 2010-03-10 2014-01-22 東京エレクトロン株式会社 縦型熱処理装置およびその冷却方法
US8822350B2 (en) * 2010-11-19 2014-09-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing method and substrate processing apparatus
JP6125279B2 (ja) 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5931780B2 (ja) 2013-03-06 2016-06-08 東京エレクトロン株式会社 選択エピタキシャル成長法および成膜装置
US9653282B2 (en) 2014-07-29 2017-05-16 Applied Materials, Inc. Silicon-containing substrate cleaning procedure
US9909232B2 (en) * 2015-08-17 2018-03-06 Ontos Equipment Systems, Inc. Epitaxial growth using atmospheric plasma preparation steps
JP6924593B2 (ja) * 2017-03-21 2021-08-25 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2022113991A (ja) * 2021-01-26 2022-08-05 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196794A (en) * 1981-05-29 1982-12-02 Nec Corp Epitaxial growth method
JP2987926B2 (ja) 1990-11-20 1999-12-06 富士通株式会社 気相成長方法
JPH04258115A (ja) * 1991-02-13 1992-09-14 Toshiba Corp 半導体基板の製造方法
JPH05259091A (ja) * 1992-03-13 1993-10-08 Toshiba Corp 半導体装置の製造方法
JPH07153695A (ja) 1993-11-30 1995-06-16 Tokyo Electron Ltd 成膜方法
JP3169114B2 (ja) 1995-05-29 2001-05-21 信越半導体株式会社 単結晶薄膜の製造方法
JPH09190979A (ja) * 1996-01-10 1997-07-22 Nec Corp 選択シリコンエピタキシャル成長方法及び成長装置
JPH1041321A (ja) * 1996-07-26 1998-02-13 Sony Corp バイポーラトランジスタの製造方法
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP2002008994A (ja) 2000-06-22 2002-01-11 Ulvac Japan Ltd 薄膜製造方法
JP4490760B2 (ja) 2004-08-17 2010-06-30 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US8293646B2 (en) * 2004-11-08 2012-10-23 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method and substrate processing apparatus
WO2006083693A2 (en) * 2005-01-31 2006-08-10 Applied Materials, Inc. Etchant treatment processes for substrate surfaces and chamber surfaces

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907897B1 (ko) * 2007-07-23 2009-07-15 주식회사 동부하이텍 반도체소자의 살리사이드막 형성방법
CN114023670A (zh) * 2021-10-21 2022-02-08 江苏亚电科技有限公司 一种晶圆清洗液加热装置及方法
CN114023670B (zh) * 2021-10-21 2022-07-15 江苏亚电科技有限公司 一种晶圆清洗液加热装置及方法

Also Published As

Publication number Publication date
JP4809175B2 (ja) 2011-11-09
US20080090389A1 (en) 2008-04-17
KR100918005B1 (ko) 2009-09-18
JP2008085198A (ja) 2008-04-10
US8123858B2 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
KR100918005B1 (ko) 반도체 장치의 제조방법 및 기판처리장치
US9911635B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP5902073B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
US8282733B2 (en) Manufacturing method of semiconductor apparatus
JPWO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
US8367560B2 (en) Semiconductor device manufacturing method
JP5235142B2 (ja) 半導体装置の製造方法及び基板処理装置
US8012885B2 (en) Manufacturing method of semiconductor device
KR20090033788A (ko) 반도체 장치의 제조 방법과 기판 처리 장치
KR101070668B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP4324632B2 (ja) 半導体装置の製造方法および基板処理装置
KR101550590B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP2012204691A (ja) 半導体装置の製造方法及び基板処理装置
JP4880408B2 (ja) 基板処理装置、基板処理方法、半導体装置の製造方法、メインコントローラおよびプログラム
JP5032059B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
JP2009260015A (ja) 基板の製造方法及び基板処理装置
JP2008171958A (ja) 半導体装置の製造方法
JP2009289807A (ja) 半導体装置の製造方法
JP2008103508A (ja) 半導体デバイスの製造方法
CN114388413A (zh) 舟搬入方法和热处理装置
JP2009088305A (ja) 半導体デバイスの製造方法
JP2007234937A (ja) 半導体装置の製造方法および基板処理装置
JP2009117555A (ja) 基板処理装置
JP2007258255A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 11