KR100907897B1 - 반도체소자의 살리사이드막 형성방법 - Google Patents

반도체소자의 살리사이드막 형성방법 Download PDF

Info

Publication number
KR100907897B1
KR100907897B1 KR1020070073393A KR20070073393A KR100907897B1 KR 100907897 B1 KR100907897 B1 KR 100907897B1 KR 1020070073393 A KR1020070073393 A KR 1020070073393A KR 20070073393 A KR20070073393 A KR 20070073393A KR 100907897 B1 KR100907897 B1 KR 100907897B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
forming
salicide
gate electrode
Prior art date
Application number
KR1020070073393A
Other languages
English (en)
Other versions
KR20090010351A (ko
Inventor
이한춘
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070073393A priority Critical patent/KR100907897B1/ko
Publication of KR20090010351A publication Critical patent/KR20090010351A/ko
Application granted granted Critical
Publication of KR100907897B1 publication Critical patent/KR100907897B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 살리사이드막 형성방법에 관한 것으로, 본 발명에 따른 반도체소자의 살리사이드막 형성 방법은 반도체 기판 상에 게이트 전극, 소스/드레인 전극을 형성하면서 동시에 상기 게이트 전극, 소스/드레인전극 상에 자연산화막이 형성되는 단계와, SiH4 가스를 이용하여 상기 게이트 전극, 소스/드레인 전극이 형성된 기판 상에 실리콘 산화막을 형성하는 단계와, SiH4 가스를 이용한 상기 실리콘 산화막의 제거공정을 수행하는 단계와, 상기 실리콘산화막이 제거된 기판 상의 게이트 전극, 소스/드레인 전극 상에 살리사이드막을 형성하는 단계를 포함한다.
살리사이드막

Description

반도체소자의 살리사이드막 형성방법{Method of forming a salicide layer in semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 살리사이드막 형성방법에 관한 것이다.
일반적으로 MOSFET 소자에서는 접촉저항을 개선하고 열적 안정성을 위해 코발트(Co), 니켈(Ni), 티타늄(Ti) 등의 금속막을 이용하여 실리사이드막을 형성하는 자기정렬 실리사이드(self aligned silicide: salicide 이하는 '살리사이드'라 함.) 공정이 사용되고 있다.
이와 같은 살리사이드 공정시 상기 금속막 상에 산화막이 형성될 수 있는 데, 이 산화막은 살리사이드막을 형성하는 금속막과 실리콘막의 결합을 방해하여 살리사이드막의 형성 자체를 방해하거나 살리사이드막의 두께 균일성을 저하시키게 된다.
따라서, 상기 살리사이드막 형성을 위한 금속막 증착전에 상기 산화막의 제거공정이 수반되는 데, 종래의 산화막 제거공정은 불산(HF)을 이용한 습식 공정과 Ar을 이용한 플라즈마에 의한 세정 공정이 주로 이용되고 있다.
그러나, 불산을 이용한 습식 공정은 시간이 지남에 따라 산화막의 재성장을 야기시킬 수 있고, 플라즈마를 이용한 세정 공정은 기판 표면에 물리적 손상을 입힐 수 있는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 살리사이드막 형성을 위한 금속막 증착전에 수행되는 산화막의 제거공정에 의한 산화막의 재성장 방지 및 기판 표면 손상 등을 최소화하는 반도체소자의 살리사이드막 형성 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체소자의 살리사이드막 형성 방법은 반도체 기판 상에 게이트 전극, 소스/드레인 전극을 형성하면서 동시에 상기 게이트 전극, 소스/드레인전극 상에 자연산화막이 형성되는 단계와, SiH4 가스를 이용하여 상기 게이트 전극, 소스/드레인 전극이 형성된 기판 상에 실리콘 산화막을 형성하는 단계와, SiH4 가스를 이용한 상기 실리콘 산화막의 제거공정을 수행하는 단계와, 상기 실리콘산화막이 제거된 기판 상의 게이트 전극, 소스/드레인 전극 상에 살리사이드막을 형성하는 단계를 포함한다.
상기 SiH4 가스를 이용하여 기판 상에 실리콘 산화막을 형성하는 단계는 100~ 450℃의 온도 및 10~ 700Torr의 압력에서 10~ 200sccm의 SiH4를 주입하여 수행한다.
상기 SiH4 가스를 이용한 상기 실리콘 산화막의 제거공정은 플라즈마 처리공 정 또는 어닐링공정을 수행한다.
상기 플라즈마 처리공정은 300W~1kW의 플라즈마 파워를 이용하여 수행한다.
상기 살리사이드막은 기판 상에 금속막을 형성한 후 열처리하여 상기 게이트 전극 및 소스/드레인영역 표면에 형성한다.
상기 금속막은 Ti, Co, Ni, Mo 중 어느 하나를 이용한다.
이상에서와 같이 본 발명에 따른 반도체 소자의 금속살리사이드막 형성공정에 있어서, 상기 소스/드레인 영역 및 게이트 전극 상에 형성된 자연산화막과 SiH4 가스를 반응시켜 실리콘 산화막(SiO2)을 형성하고, 상기 실리콘 산화막을 SiH4가스를 이용한 플라즈마 처리공정을 통해 제거함으로써, 살리사이드막 형성을 위한 금속막 증착전에 수행되는 산화막의 제거공정에 의한 산화막의 재성장 방지 및 기판 표면 손상 등을 최소화하는 효과가 있다.
상기와 같은 특징을 갖는 본 발명에 따른 반도체 소자의 살리사이드막 형성방법에 대한 실시예를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 살리사이드막 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 액티브 영역과 소자 분리 영역으로 정의된 반도체 기판(21)의 소자 분리 영역에 LOCOS 또는 STI 공정을 통해 소자 격리막(22)을 형성한다.
이어, 상기 반도체 기판(21)을 고온에서 열산화하여 상기 반도체 기판(21)상에 산화막 및 폴리 실리콘층을 순차적으로 증착한 후 사진 식각공정을 수행하여 게이트 전극(24) 및 게이트 산화막(23)을 형성한다. 다음으로, 상기 게이트 전극(24)의 양측의 반도체 기판(21)의 표면 내에 저농도의 불순물 이온을 주입하여 LDD(Lightly Doped Drain) 영역(25)을 형성한다.
이어, 상기 반도체 기판(21)의 전면에 절연막을 증착한 후 에치백(etch back)하여 상기 게이트 전극(24)의 양측면에 스페이서(26)를 형성하고, 상기 게이트 전극(24) 및 스페이서(26)를 마스크로 이용하여 전면에 고농도의 불순물 이온을 주입하여 소스/드레인 영역(27)을 형성한다.
이때, 상기 게이트 전극(24) 및 소스/드레인 영역(27) 상에는 자연적으로 산화막(12)이 형성된다.
도 1b에 도시한 바와 같이, 상기 소스/드레인 영역(27)이 형성된 결과물 상에 100~ 450℃의 온도 및 10~ 700Torr의 압력에서 SiH4를 10~ 200sccm 주입하면 상기 산화막(12)과 SiH4 가스가 반응하여 실리콘 산화막(SiO2: 28)을 형성한다.
도 1c에 도시된 바와 같이, 상기 실리콘 산화막(28)이 형성된 기판 상에 SiH4가스를 이용한 플라즈마 처리공정 또는 어닐링공정을 수행하여, 실리콘 산화막(28)을 제거한다. 상기 SiH4 가스를 이용한 플라즈마 처리공정은 300W~1kW의 플라 즈마 파워를 이용한다. 한편, 상기 SiH4를 이용한 실리콘 산화막(28)의 제거공정은 기존의 Ar을 이용한 플라즈마 처리공정보다 플라즈마에 의한 손상이 적다.
이어, 도 1d에 도시한 바와 같이, 상기 실리콘 산화막(28)이 제거된 반도체 기판(21) 상에 금속막을 형성한 후 열처리하여, 상기 게이트 전극(24) 및 소오스 및 드레인 영역(27)의 표면에 살리사이드막(29)을 형성함으로써, 본 공정을 완료한다. 상기 금속막은 Ti, Co, Ni, Mo 중 어느 하나를 이용한다.
따라서, 상기 소스/드레인 영역 및 게이트 전극 상에 형성된 자연산화막과 SiH4 가스를 반응시켜 실리콘 산화막(SiO2)을 형성하고, 상기 실리콘 산화막을 SiH4가스를 이용한 플라즈마 처리공정을 통해 제거함으로써, 살리사이드막 형성을 위한 금속막 증착전에 수행되는 산화막의 제거공정에 의한 산화막의 재성장 방지 및 기판 표면 손상 등을 최소화한다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 살리사이드막 형성방법을 나타낸 공정단면도
＜도면의 주요부분에 대한 부호의 설명＞
21: 반도체 기판 22: 소자격리막
23: 게이트 산화막 24: 게이트 전극
25: LDD영역 26: 스페이서
27: 소스/드레인 영역 28: 실리콘 산화막
29: 금속 살리사이드막

Claims (6)

  1. 반도체 기판 상에 게이트 전극, 소스/드레인 전극을 형성하면서 동시에 상기 게이트 전극, 소스/드레인전극 상에 자연산화막이 형성되는 단계와,
    SiH4 가스를 상기 자연산화막에 반응시켜서 상기 자연산화막을 실리콘 산화막에 일체화시키는 단계와,
    상기 자연산화막을 SiH4 가스와 반응시켜 상기 게이트 전극, 소스/드레인 전극이 형성된 기판 상에 실리콘 산화막을 형성하는 단계와,
    SiH4 가스를 이용한 플라즈마 처리공정 또는 어닐링공정을 수행하여 상기 실리콘 산화막을 제거하는 단계와,
    상기 실리콘산화막이 제거된 기판 상의 게이트 전극, 소스/드레인 전극 상에 살리사이드막을 형성하는 단계를 포함하는 반도체 소자의 살리사이드막 형성방법.
  2. 제1 항에 있어서, 상기 SiH4 가스를 이용하여 기판 상에 실리콘 산화막을 형성하는 단계는
    100~ 450℃의 온도 및 10~ 700Torr의 압력에서 10~ 200sccm의 SiH4를 주입하여 수행하는 것을 특징으로 하는 반도체 소자의 살리사이드막 형성방법.
  3. 삭제
  4. 제1 항에 있어서, 상기 플라즈마 처리공정은
    300W~1kW의 플라즈마 파워를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 살리사이드막 형성방법.
  5. 제1 항에 있어서, 상기 살리사이드막은
    기판 상에 금속막을 형성한 후 열처리하여 상기 게이트 전극 및 소스/드레인영역 표면에 형성하는 것을 특징으로 한느 반도체 소자의 살리사이드막 형성방법.
  6. 제5 항에 있어서, 상기 금속막은
    Ti, Co, Ni, Mo 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 살리사이드막 형성방법.
KR1020070073393A 2007-07-23 2007-07-23 반도체소자의 살리사이드막 형성방법 KR100907897B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070073393A KR100907897B1 (ko) 2007-07-23 2007-07-23 반도체소자의 살리사이드막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073393A KR100907897B1 (ko) 2007-07-23 2007-07-23 반도체소자의 살리사이드막 형성방법

Publications (2)

Publication Number Publication Date
KR20090010351A KR20090010351A (ko) 2009-01-30
KR100907897B1 true KR100907897B1 (ko) 2009-07-15

Family

ID=40489545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073393A KR100907897B1 (ko) 2007-07-23 2007-07-23 반도체소자의 살리사이드막 형성방법

Country Status (1)

Country Link
KR (1) KR100907897B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053671A (ko) * 2001-12-22 2003-07-02 동부전자 주식회사 반도체소자의 제조방법
KR20080029836A (ko) * 2006-09-28 2008-04-03 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조방법 및 기판처리장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053671A (ko) * 2001-12-22 2003-07-02 동부전자 주식회사 반도체소자의 제조방법
KR20080029836A (ko) * 2006-09-28 2008-04-03 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조방법 및 기판처리장치

Also Published As

Publication number Publication date
KR20090010351A (ko) 2009-01-30

Similar Documents

Publication Publication Date Title
TWI283460B (en) Advanced disposable spacer process by low-temperature high-stress nitride film for sub-90 nm CMOS technology
TWI296851B (en) Process for fabricating a strained channel mosfet device
KR100314276B1 (ko) 반도체 소자의 제조방법
KR100907897B1 (ko) 반도체소자의 살리사이드막 형성방법
KR100685898B1 (ko) 반도체 소자의 제조방법
KR100628225B1 (ko) 반도체 소자의 제조방법
KR100529675B1 (ko) 반도체 소자의 제조 방법
CN102832129B (zh) 一种半导体器件的制造方法
KR100593752B1 (ko) 불순물들이 제거된 실리콘 질화막을 구비하는 반도체소자의 제조방법
US6743690B2 (en) Method of forming a metal-oxide semiconductor transistor
KR100765617B1 (ko) 반도체 소자의 살리사이드 형성 방법
KR100588780B1 (ko) 반도체 소자의 제조 방법
KR101199437B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100850071B1 (ko) 반도체소자의 살리사이드 형성 방법
KR100579848B1 (ko) 반도체 소자의 제조 방법
KR100765618B1 (ko) 반도체 소자의 살리사이드 형성 방법
KR100606924B1 (ko) 반도체 소자의 제조방법
KR100573271B1 (ko) 반도체 소자의 실리사이드 형성방법
KR100595863B1 (ko) 반도체 소자 제조 방법
KR101079873B1 (ko) 반도체 소자의 형성 방법
KR100472858B1 (ko) 반도체 소자의 제조 방법
KR100732338B1 (ko) 반도체 소자의 제조 방법
KR100900224B1 (ko) 반도체 소자의 게이트 및 그의 제조방법
KR20060002127A (ko) 반도체 소자의 제조방법
KR20030047554A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee