KR20070115785A

KR20070115785A - 빌드업 기판, 그것을 갖는 전자 부품 및 전자 기기

Info

Publication number: KR20070115785A
Application number: KR1020070053904A
Authority: KR
Inventors: 아키요시 사이토우; 다케시 미도리카와; 도루 구라이시; 지카유키 구마가이; 마사시 후지모토; 겐이치로 아베
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2006-06-01
Filing date: 2007-06-01
Publication date: 2007-12-06
Also published as: JP2008010848A; JP5050655B2; KR100864468B1; CN101101899A; TWI342609B; TW200810064A; US20070295533A1; CN101101899B; US8304662B2

Abstract

본 발명은 비교적 단순하게 신호 전송 특성을 개선하는 빌드업 기판, 그것을 갖는 전자 부품 및 전자 기기를 제공하는 것을 목적으로 한다.

다층 구조의 빌드업층(150)을 갖는 빌드업 기판 또는 다층 구조의 코어층(140)을 갖는 빌드업 기판에 있어서, 상기 다층 구조는 신호 배선 패턴(158)과, 신호 배선 패턴(158)에 접속된 패드(152b)와, 패드(152b)와 동일 층에서 패드(152b)의 주위에 배치된 절연부(156)와, 동일 층에서 절연부(156)의 주위에 배치된 도체(154)를 가지며, 동일 층에서 패드(152b)의 윤곽과 패드(152b)에 가장 가까운 도체(154)와의 최소 간격으로 정의되는 킵 아웃(K)(keep out)이 상기 다층 구조의 적어도 2개소에서 다른 것을 특징으로 하는 패키지 기판(130)을 제공한다.

Description

빌드업 기판, 그것을 갖는 전자 부품 및 전자 기기{BUILDUP BOARD, AND ELECTRONIC COMPONENT AND APPARATUS HAVING THE BUILDUP BOARD}

도 1은 본 발명의 일측면에 따른 서버(전자 기기)의 개략 사시도.

도 2는 도 1에 도시하는 서버에 탑재되는 프린트 기판의 개략 사시도.

도 3의 (a)는 도 2에 도시하는 프린트 기판에 탑재되는 패키지 모듈(100)의 외관 사시도, 도 3의 (b)는 도 3의 (a)에 도시하는 패키지 모듈(100)의 분해 사시도.

도 4는 도 3의 (a) 및 도 3의 (b)에 도시하는 패키지 모듈의 패키지 기판의 부분 확대 단면도.

도 5의 (a) 내지 도 5의 (h)는 도 4에 도시하는 패키지 기판의 각 도전층의 패드 주위의 절연부를 도시하는 부분 확대 평면도.

도 6은 도 4에 도시하는 패키지 기판의 전송 특성의 개선을 설명하기 위한 그래프.

도 7은 패드 주위의 절연부의 대상 범위를 설명하기 위한 평면도.

도 8의 (a) 내지 도 8의 (d)는 패드 주위의 여러 가지 절연부의 배열을 도시하는 평면도.

도 9의 (a)는 도 4에 도시하는 밑에서부터 2번째 도전층(제2 도전층)의 절연 부의 면적과 주파수와의 관계를 도시하는 그래프, 도 9의 (b)는 도 4에 도시하는 밑에서부터 2번째 도전층(제2 도전층)의 킵 아웃(Keep Out)과 주파수와의 관계를 도시하는 그래프.

도 10의 (a)는 도 4에 도시하는 최하층의 도전층(제1 도전층)의 절연부의 면적과 주파수와의 관계를 도시하는 그래프, 도 10의 (b)는 도 4에 도시하는 최하층의 도전층(제1 도전층)의 킵 아웃과 주파수와의 관계를 도시하는 그래프.

도 11은 종래의 패키지 기판의 부분 확대 단면도.

도 12는 도 4에 도시하는 패키지 기판의 제조 방법을 설명하기 위한 흐름도.

도 13은 도 12에 도시하는 단계 1100의 세부를 설명하는 흐름도.

도 14의 (a) 내지 도 14의 (f)는 도 13에 도시하는 흐름도의 각 공정의 개략 부분 확대 단면도.

도 15는 도 12에 도시하는 단계 1200의 세부를 설명하는 흐름도.

도 16의 (a) 내지 도 16의 (i)는 도 15에 도시하는 흐름도의 각 공정의 개략 부분 확대 단면도.

도 17의 (a) 내지 도 17의 (e)는 도 12에 도시하는 흐름도의 각 공정의 개략단면도.

도 18은 도 14의 (c) 및 도 16의 (e)에 도시하는 노광 공정의 변형예를 설명하기 위한 도면.

도 19는 도 4에 도시하는 밑에서부터 2번째 도전층(제2 도전층)의 킵 아웃을 360 ㎛로 설정하고, 그 밖의 도전층의 킵 아웃을 60 ㎛로 설정한 패키지 기판을 도 4에 도시하는 모든 도전층의 킵 아웃을 60 ㎛로 설정한 패키지 기판과 비교한 그래프.

도 20은 도 4에 도시하는 밑에서부터 2번째 도전층(제2 도전층)의 킵 아웃을 변화시킨 패키지 기판을 도 4에 도시하는 모든 도전층의 킵 아웃을 60 ㎛로 설정한 패키지 기판과 비교한 그래프.

도 21은 도 4에 도시하는 밑에서부터 2번째 도전층(제2 도전층)의 킵 아웃을 360 ㎛로 설정하고, 도 4에 도시하는 밑에서부터 3번째 도전층(제3 도전층)의 킵 아웃을 60 ㎛에서부터 서서히 증가시킨 패키지 기판의 －20 dB의 주파수 손실에 있어서의 최대 주파수 대역의 그래프.

도 22는 도 4에 도시하는 밑에서부터 2번째 도전층(제2 도전층)의 킵 아웃을 360 ㎛로 설정하고, 그 밖의 도전층의 킵 아웃을 60 ㎛로 설정한 패키지 기판과, 도 4에 도시하는 밑에서부터 2번째 도전층(제2 도전층)의 킵 아웃을 360 ㎛로 설정하고, 도 4에 도시된 밑에서부터 3번째 도전층(제3 도전층)의 킵 아웃을 360 ㎛로 설정하며, 그 밖의 도전층의 킵 아웃을 60 ㎛로 설정한 패키지 기판을 비교한 그래프.

도 23은 코어층을 4층 구조로 하고, 모든 킵 아웃을 60 ㎛로 설정한 패키지 기판과, 코어층의 최외측 표면의 도전층의 각각의 킵 아웃을 300 ㎛로 설정하고, 그 밖의 도전층의 킵 아웃을 60 ㎛로 설정한 패키지 기판을 비교한 그래프.

도 24는 동일 층의 적어도 2개소에서 킵 아웃이 다른 패키지 기판의 개략 단면도.

도 25는 2종류의 신호 전송 경로를 갖는 도전층의 일례인 평면도.

도 26은 코어리스 빌드업 기판의 일례를 도시한 개략 단면도.

도 27은 도 4에 도시하는 밑에서부터 2번째 도전층(제2 도전층)의 패드를 도 4에 도시하는 최하층의 도전층(제1 도전층)의 패드로 치환한 경우의 킵 아웃(치환 킵 아웃)에 대해서 설명한 패키지 기판의 부분 확대 단면도.

〈도면의 주요 부분에 대한 부호의 설명〉

100 : 패키지 모듈(전자 부품)

120 : 반도체 칩

130 : 패키지 기판(다층 기판)

140 : 코어층

148a, 148b : 도전층

150a, 150b, 150A : 빌드업층

152b : 패드

154 : 도체

151a₁, 151b₁ 내지 151b₄ : 도전층

155 : 절연층

156 : 절연부

158 : 신호 배선 패턴

200 : 프린트 기판(전자 부품)

300 : 서버(전자 기기)

본 발명은 빌드업 기판에 관한 것이다. 또한, 본 발명은 빌드업 기판을 구비한 전자 부품[예컨대, BGA(Ball Grid Array) 패키지 등의 패키지 모듈, 이러한 패키지 모듈을 탑재한 프린트 기판]이나 이러한 전자 부품을 구비한 전자 기기[예컨대, 퍼스널 컴퓨터(PC), 서버, 휴대 전화, 디지털 카메라 등]에 관한 것이다.

소형 고성능 전자 기기의 수요를 만족시키기 위해서 BGA 패키지가 종래부터 사용되고 있다. BGA 패키지는 일반적으로 CPU로서 기능하는 IC나 LSI를 패키지 기판에 탑재하고, 납땜에 의해 프린트 기판(「시스템 기판」이나 「마더 보드」라고 불리는 경우도 있음)에 접속하는 패키지 모듈의 일종이다. BGA 패키지는 패키지의 고밀도화에 의해 전자 기기의 고성능화 및 소형화를 달성할 수 있다.

최근에는 BGA 패키지에 빌드업 기판을 사용하는 경우가 많다. 빌드업 기판은 양면 프린트 기판 또는 다층 프린트 기판을 코어(코어 재료)로 하고, 그 양면 또는 한 면에 도금된 관통 구멍인 비아에 의해 층간 접속된 빌드업층을 부가시킨다. 양면 접합에 의해 휘어짐의 밸런스를 유지할 수 있다. 차세대 BGA 패키지에는 한층 더 전송 특성의 향상이 기대되고 있다. 전송 특성의 향상을 위해서, 종래에는 코어층을 얇게 하거나, 특정한 비아 직경을 작게 하거나, 물성값을 변경하는 등의 방법이 제안되어 있다.

종래 기술로서는, 예컨대 특허 문헌 1 내지 5가 있다.

[특허 문헌 1] 일본 실용신안 공개 평성 제5-63076호 공보

[특허 문헌 2] 일본 특허 공개 평성 제7-202359호 공보

[특허 문헌 3] 일본 특허 공개 평성 제7-221510호 공보

[특허 문헌 4] 일본 특허 공개 제2005-236064호 공보

[특허 문헌 5] 일본 실용신안 공개 평성 제6-l3181호 공보

그러나, 코어층의 박형화에는 강도적 제약이 있다. 또한, 복수의 비아 사이의 형상 밸런스도 전송 특성에 영향을 주기 때문에 특정 비아 직경을 작게 하는 데에도 제약이 있다. 또한, 코어층이나 빌드업층의 기재를 저융점 재료나 저손실 재료로 변경하는 물성값의 변경도 저융점 재료나 저손실 재료를 극적으로 변화시키는 재료를 개발하는 것은 곤란하다. 이러한 제약으로부터 종래의 방법은 전송 특성을 크게 개선할 수 없었다. 게다가, 종래의 방법은 제조 방법을 대폭적으로 변경하기 때문에 비용 상승을 초래한다고 하는 문제도 있다.

본 발명은 비교적 간단하게 신호 전송 특성을 개선하는 빌드업 기판, 그것을 갖는 전자 부품 및 전자 기기에 관한 것이다.

본 발명의 일 측면으로서의 빌드업 기판은 다층 구조의 빌드업층을 갖는 빌드업 기판 또는 다층 구조의 코어층을 갖는 빌드업 기판에 있어서, 상기 다층 구조는 신호 배선 패턴과, 이 신호 배선 패턴에 접속된 패드와, 이 패드와 동일 층에서 상기 패드의 주위에 배치된 절연부와, 상기 동일 층에서 상기 절연부의 주위에 배치된 도체를 가지며, 상기 동일 층에서 상기 패드의 윤곽과 이 패드에 가장 가까운 상기 도체와의 최소 간격으로 정의되는 킵 아웃이 상기 다층 구조의 적어도 2개소에서 다른 것을 특징으로 한다. 종래의 빌드업 기판의 다층 구조는 제조 수율이나 고밀도화로부터 모든 킵 아웃을 제조 능력에 의해 결정되는 동일한 최소치로 설정하고 있었다. 이것에 대하여, 본 발명자들은 킵 아웃을 증가하면 신호 전송 특성이 개선되는 것을 발견하여, 빌드업 기판에 종래의 킵 아웃보다도 큰 킵 아웃을 포함시키고 있다.

「다층 구조의 빌드업층」이란 코어층이 다층이어도 좋고, 코어층이 다층이 아니어도 좋으며, 코어층이 없어도 좋은(코어리스) 취지이다. 「다층 구조의 코어층」이란 적어도 코어층이 존재하여 그것이 다층이면 충분하고, 빌드업층이 다층 구조이어도 좋은 취지이다. 「다층 구조의 빌드업층」도 「다층 구조의 코어층」도 킵 아웃이 비교되는 다층 구조는 동일한 층의 것이어야 한다. 즉, 가령 빌드업층과 코어층 양쪽이 다층 구조라도 빌드업층 중의 한 층의 킵 아웃과 코어층 중의 한 층의 킵 아웃은 비교되지 않는다. 또한, 코어층의 양측에 한 쌍의 빌드업층이 설치되어 있는 경우, 2개의 킵 아웃이 비교되는 빌드업층은 한쪽 측의 동일한 빌드업층이다.

상기 킵 아웃은 상기 다층 구조 중 적어도 2층에 있어서 달라도 좋고, 상기 동일 층의 적어도 2개소에서 달라도 좋다. 층 사이에서 킵 아웃이 다르면 그 경로를 이용한 신호 전송 특성을 개선할 수 있다. 또한, 동일 층 내에서 킵 아웃이 다 르면 고속 전송과 통상 전송용 2종류의 경로를 형성할 수 있다. 이 경우, 상기 다층 구조는 고주파의 신호를 전송하기 위한 제1 경로와, 이 제1 경로보다도 낮은 주파수의 신호를 전송하기 위한 제2 경로를 가지며, 상기 동일 층에서 상기 제1 경로의 킵 아웃은 상기 제2 경로의 킵 아웃보다도 커진다.

상기 절연부가 복수의 소구멍부로 구성되는 경우에, 상기 킵 아웃은 상기 패드의 윤곽과 상기 복수의 소구멍부의 윤곽 사이의 최단 거리와 상기 절연부의 면적에 기초하여 결정되어도 좋다. 면적으로 조절함으로써 복수의 소구멍부의 윤곽 내에서 실제로 절연부가 차지하는 비율에 기초한 실효적인 킵 아웃을 구할 수 있다.

상기 다층 구조는 외부의 프린트 기판에 가장 가까운 제1 도전층과, 이 제1 도전층에 가장 가까운 제2 도전층을 가지며, 상기 제2 도전층의 킵 아웃은 상기 제1 도전층의 킵 아웃 이상인 것이 바람직하다. 본 발명자들에 의한 시뮬레이션 결과에 따르면, 이러한 구성에 의해 －6 dB 내지 －36 dB의 범위 내에서 전송 특성이 개선되었기 때문이다. 「－36 dB」로 한 것은 그것보다도 작으면 고밀도화가 손상되기 때문이다. 「－6 dB」로 한 것은 그것보다도 크면 전송 특성이 열화하기 때문이다. 도 27에 도시된 바와 같이, 제2 도전층(L9)의 패드를 상기 제1 도전층(L10)의 패드로 치환한 경우의 킵 아웃(치환 킵 아웃)은 0 내지 120 ㎛인 것이 바람직하고, 특히, 80 ㎛인 것이 바람직하다. 본 발명자들에 의한 시뮬레이션 결과에 따르면, 이러한 범위에서 전송 특성이 개선되었기 때문이다. 상기 제2 도전층에 관해서 상기 제1 도전층과는 반대측에 있고, 상기 제2 도전층에 가장 가까운 제3 도전층의 킵 아웃은 상기 제2 도전층의 킵 아웃 이하이거나 같은 것이 바람직하다. 본 발명 자들에 의한 시뮬레이션 결과에 따르면, 이러한 구성에 의해 전송 특성이 개선되었기 때문이다.

상기 패드를 갖는 패드부 도전층의 가장 근처에 배치된 도전층은 상기 패드부 도전층의 상기 패드에 대응하는 위치에 패드를 갖지 않는 절연부를 갖는 패드가 없는 도전층이어도 좋다. 이와 같이 패드를 갖지 않는 도전층도 전송 특성 개선의 효과를 얻을 수 있다.

전술한 빌드업 기판을 갖는 전자 부품, 이러한 전자 부품을 갖는 전자 기기도 본 발명의 다른 측면을 구성한다.

본 발명의 다른 측면으로서의 제조 방법은 다층 구조의 빌드업층을 갖는 빌드업 기판 또는 다층 구조의 코어층을 갖는 빌드업 기판을 제조하는 제조 방법에 있어서, 상기 다층 구조는 신호 배선 패턴과, 이 신호 배선 패턴에 접속된 패드와, 이 패드와 동일 층에서 상기 패드의 주위에 배치된 절연부와, 상기 동일 층에서 상기 절연부의 주위에 배치된 도체를 가지며, 상기 방법은 상기 동일 층에서 상기 패드의 윤곽과 상기 도체와의 최소 간격으로 정의되는 킵 아웃을 상기 다층 구조의 적어도 2개소에서 다르도록 상기 패드와 상기 도체와 상기 절연부를 형성하는 단계를 포함하는 것을 특징으로 한다. 종래의 빌드업 기판의 다층 구조는 제조 수율이나 고밀도화로부터 모든 킵 아웃을 제조 능력에 의해 결정되는 동일한 최소치로 공통으로 설정하고 있었다. 이것에 대하여, 본 발명자들은 킵 아웃을 증가시키면 신호 전송 특성이 개선되는 것을 발견하였다. 그래서, 본 발명의 제조 방법은 빌드업 기판에 종래의 킵 아웃보다도 큰 킵 아웃을 포함시켜 전송 특성을 개선하고 있다. 이러한 제조 방법을 컴퓨터에 의해 실현하여 킵 아웃을 결정하는 프로그램도 본 발명의 다른 측면을 구성한다. 형성 단계는 구체적으로 마스크의 차광부의 형상 또는 직접 묘화 레이저의 조사 범위를 설정하는 단계와, 설정 단계에 의해 설정된 상기 마스크의 상기 차광부의 형상 또는 상기 직접 묘화 레이저의 조사 범위에 기초하여 상기 다층 구조의 각 층을 노광하는 단계를 포함하는 것을 특징으로 한다. 이러한 제조 방법은 종래의 장치 구성을 그대로 사용하여 전술한 빌드업 기판을 제조할 수 있다.

상기 형성 단계는 상기 다층 구조에 2개의 다른 신호 전송 경로를 형성하고, 상기 킵 아웃을 상기 동일 층의 적어도 2개소에서 다르게 하여 상기 2개의 다른 신호 전송 경로 중보다 높은 주파수의 신호 전송 경로에 대해서는 큰 킵 아웃을 설정하여도 좋다. 이에 따라, 전송 속도가 다른 2종류의 신호 전송 경로를 빌드업 기판에 형성할 수 있다.

본 발명의 다른 목적 및 또 다른 특징은 이하 첨부 도면을 참조하여 설명되는 실시예에 의해 분명해진다.

이하, 첨부 도면을 참조하여 본 발명의 일 측면으로서의 빌드업 기판, 이러한 빌드업 기판을 갖는 패키지 모듈(100), 패키지 모듈(100)을 탑재한 프린트 기판(200), 프린트 기판(200)을 탑재한 서버(전자 기기)(300)에 관해서 설명한다. 본 출원은 패키지 모듈(100)이나 프린트 기판(200)을 전자 부품의 한 형태로서 생각할 수 있다. 여기서, 도 1은 서버(300)의 개략 사시도이다. 도 2는 프린트 기판(200)의 외관 사시도이다. 도 3의 (a)는 패키지 모듈(100)의 외관 사시도, 도 3의 (b)는 도 3의 (a)에 도시하는 패키지 모듈(100)의 분해 사시도이다.

도 1에 도시한 바와 같이, 본 실시예의 전자 기기는 예시적으로,랙 마운트형의 UNIX 서버로서 구체화되어 있지만, PC, PDA(Personal Digital Assistant), 휴대 전화, 디지털 카메라, 테스터, 그 밖의 전자 기기라도 좋다. 서버(300)는 한 쌍의 장착부(302)에 의해서 도시하지 않는 랙에 나사로 고정되고, 도 2에 도시하는 프린트 기판(200)을 하우징(310) 내에 탑재하고 있다.

하우징(310)에는 팬 모듈(320)이 설치되어 있다. 팬 모듈(320)은 내장하는 냉각 팬이 회전하여 공기의 흐름을 발생함으로써 후술하는 방열기(190)를 강제적으로 냉각한다.

도 2에 도시한 바와 같이, 프린트 기판(200)은 패키지 모듈(100)과, 패키지 모듈(100) 주변의 LSI 모듈(210)과, 메모리 카드(240)를 삽입하기 위한 복수의 블록 플레이트(220)와, 하드 디스크나 LAN 등의 외부 기기와의 커넥터(230)를 갖는다.

패키지 모듈(100)은 BGA 패키지로서 기능하지만, 본 발명은 LGA(Land Grid Array) 패키지 등 다른 패키지가 패키지 모듈(100)에 적용되는 것을 방해하는 것은 아니다.

패키지 모듈(100)은 도 3의 (a) 및 도 3의 (b)에 도시한 바와 같이 덮개(110)와 반도체 칩(120)과 패키지 기판(130)과 BGA 볼(180)을 갖는다.

덮개(110)는 패키지 기판(130)과 접합하여 반도체 칩(120)을 밀봉한다. 덮개(110)는 위에서 보면 도 3의 (a)에 도시한 바와 같이 단부면(상면)이 정방형 형 상인 사각기둥 형상을 갖고 있지만, 뒤에서 보면 도 3의 (b)에 도시한 바와 같이 중앙부가 우묵하게 들어간 오목 단면을 갖는다. 덮개(110)는 본 실시예에서는 방열기(190)와 접합하는 히트 스프레더(열 확산판)로서 기능한다.

덮개(110)는 패키지 기판(130)과 방열기(190) 사이에 배치되어, 반도체 칩(120)에 도시하지 않는 접합재에 의해 접속되어 있다. 히트 스프레더로서의 덮개(110)는 반도체 칩(120)으로부터의 열을 방열기(190)에 전달하는 기능을 갖는다. 다른 실시예에서는 덮개(110)는 생략되고 방열기(190)가 반도체 칩(120)의 상면에 직접 접합된다.

반도체 칩(120)은 발열성 회로 소자이며, 단자인 범프(122)에 의해 패키지 기판(130)에 납땜된다. 반도체 칩(120)과 패키지 기판(130) 사이에는 범프(122)의 접속 신뢰성을 보증하기 위해서 플립 칩(범프를 갖는 칩)에 대하여 일반적으로 사용되는 수지제의 언더필이 충전되어, 범프(122)를 밀봉한다.

패키지 기판(130)은 CPU로서 기능하는 반도체 칩(120)을 상면에 탑재하고, BGA 볼(180) 및 도시하지 않는 콘덴서 등 그 밖의 회로 부품을 저면에 탑재한다. 본 실시예의 패키지 기판(130)은 하나의 반도체 칩(120)이 탑재된 싱글 칩형이지만, 본 발명은 멀티 칩형에도 적용 가능하다.

본 실시예의 패키지 기판(130)은 빌드업 기판으로 구성된다. 도 4에 패키지 기판(130)의 부분 확대 단면도를 도시한다. 패키지 기판(130)은 프린트 기판으로서 기능하는 코어층(「코어 기판」이라고도 한다)(140)과, 코어층(140)의 양측(겉면과 이면)에 적층된 빌드업층(150a 및 150b)(또한, 150은 150a과 150b를 총괄하는 것으 로 함)을 갖는다.

본 실시예에서는, 코어층(140)과 빌드업층(150) 중 적어도 한쪽은 다층 구조를 갖는다. 따라서, 코어층(140)이 다층 구조를 가지며 빌드업층(150)이 다층 구조를 갖지 않는 경우, 코어층(140)이 다층 구조를 갖지 않고서 빌드업층(150)이 다층 구조를 갖는 경우, 코어층(140)과 빌드업층의 양쪽이 다층 구조를 갖는 경우가 있다. 또한, 후술하는 바와 같이 코어층(140)이 존재하지 않는(코어리스인) 경우에는 빌드업층(150)만이 다층 구조를 갖는다. 빌드업층(150a 및 150b) 중의 한쪽만이 다층 구조를 가져도 좋다.

이러한 다층 구조는 신호 배선 패턴과, 신호 배선 패턴에 접속된 패드와, 패드와 동일 층에서 상기 패드의 주위에 배치된 절연부와, 이러한 동일 층에서 절연부의 주위에 배치된 도체를 갖는다.

코어층(140)에는 그 두께 방향으로 관통하는 관통 구멍 비아(142)가 형성되어 있고, 관통 구멍 비아(142)는 양측의 빌드업층(150a 및 150b)을 전기적으로 접속하고 있다. 코어층(140)의 기초부는 절연성 재료로 구성된다. 다른 실시예에서는 패키지 기판(130)은 코어층(140)이 존재하지 않는다(코어리스). 코어리스인 빌드업 기판의 일례를 도 26에 도시한다. 도 26에 도시된 빌드업 기판은 빌드업층(150A)과 베이스(140A)를 갖는다. 또한, 또 다른 실시예에서는 코어층(140)은 다층 구조를 가지며, 도전층과 절연층이 교대로 적층된 적층 구조를 갖는다.

코어층(140)의 표리에는 도전층(148a 및 148b)이 형성된다. 도전층(148a)은 코어층(140)의 빌드업층(150a) 쪽에 형성되고, 도전층(148b)은 코어층(140)의 빌드 업층(150b) 쪽에 형성된다.

빌드업층(150)은 절연층(155), 절연부(156) 및 배선부[도 4에서는 신호 배선 패턴(158)은 생략되어 있지만 도 5의 (b)에 도시하고 있음]를 갖는다. 또한, 절연층(155)과 절연부(156)는 동일한 재료로 구성된다.

코어층(140)에 가장 가까운 빌드업층(150)의 도전부는 코어층(140)의 표면 및 이면에 형성된 도전층에 접속되어 있다. 빌드업층(150)은 전원층과 접지층(이들을 통합하여 「도전층」이라 부르고, 구별하지 않음)을 갖는다. 도전층의 도체(154)는 동박(도금)으로 구성된다.

빌드업층(150)은 적층 구조를 가지며, 내부에 코어(코어 재료)를 포함해도 되고, 포함하지 않아도 된다. 빌드업층(150)에는 레이저로 인접한 특정 층간에 개별로 구멍을 형성하여 벽면에 구리 도금을 행함으로써[즉, 비아(152a)를 형성함으로써] 층간 접속을 행한다. 본 실시예의 비아(152a)에는 구리 도금이 충전되어 있다. 이에 따라 빌드업층(150b)에 도시한 바와 같이, 수직으로 쌓아 올리는 스택 비아가 가능하게 되어 고밀도화를 실현할 수 있다. 그러나, 비아(152a)를 도금으로 충전하는지 여부는 선택적이다.

빌드업층(150)은 복수의 도전층(151a₁, 151b₁등)을 절연층(156)과 교대로 적층한다. 또한, 일반적으로는 각 도전층에는 신호 배선 패턴(158)이 설치된다. 비아(152a)는 도 4에서는 사다리꼴 형상을 하고 있고, 그 입체 형상은 원추 사다리꼴 형상이다. 한편, 도 4에 있어서, 비아(152a)에 일체적으로 접속된 직사각형 단면 형상은 (신호)패드(152b)이며, 그 입체 형상은 원판 형상을 하고 있다. 비아(152a)와 패드(152b)는 복수의 도전층을 전기적으로 접속한다. 패드(152b)는 대응하는 도전층 상에 본 실시예에서는 하나 또는 한 쌍으로 배치되는 동시에 신호 배선 패턴(158)에 접속된다. 패드(152b)의 주위에는 절연부(156)가 배치되고, 절연부(156)의 주위에는 도체(154)가 설치된다.

패키지 기판(130)은 동일 층에서 패드(152b)의 윤곽과 그 패드(152b)에 가장 가까운 도체(154)와의 최소 간격으로 정의되는 킵 아웃(Keep Out)이 다층 구조의 적어도 2개소에서 다르다.

이하, 다층 구조의 코어층(140)과, 다층 구조의 빌드업층(150)의 각각에 있어서, 킵 아웃을 조절하는 실시예에 대해서 설명한다. 단, 킵 아웃이 조절 또는 비교되는 다층 구조는 동일한 층의 것이어야 한다. 즉, 빌드업층과 코어층의 양쪽이 다층 구조라도 빌드업층 중의 한 층의 킵 아웃과 코어층 중의 한 층의 킵 아웃은 비교되지 않는다. 또한, 코어층의 양측에 한 쌍의 빌드업층이 설치되어 있는 경우, 상측의 빌드업층 중의 한 층의 킵 아웃과 하측 빌드업층 중의 한 층의 킵 아웃은 비교되지 않는다.

킵 아웃은 다층 구조의 적어도 2층에 있어서 달라도 좋고, 동일 층의 적어도 2개소에서 달라도 좋다. 우선, 전자에 대해서 설명한다. 예컨대, 적어도 한 층의 킵 아웃을 종래의 킵 아웃보다도 증가하도록 조절하여도 좋다. 「적어도 한 층」이기 때문에, 패키지 기판(130)에 포함되는 모든 도전층을 킵 아웃 조절 대상으로 하여도 좋고, 그 일부라도 좋다.

본 실시예에서는, 코어층(140)과 빌드업층(150)의 킵 아웃을 조절하고 있다. 이 때문에, 킵 아웃은 코어층(140)의 다층 구조의 적어도 2개소에서 다르다. 구체적으로는, 코어층(140)의 표리면에 형성되는 도전층(148a 및 148b)의 킵 아웃은 다르다. 또한, 킵 아웃은 상측 빌드업층(150a)의 다층 구조의 적어도 2개소에서 다르다. 구체적으로는, 상측 빌드업층(150a)에 형성되는 도전층(151a₁및 151a₂)의 킵 아웃은 다르다. 게다가, 킵 아웃은 하측 빌드업층(150b)의 다층 구조의 적어도 2개소에서 다르다. 구체적으로는, 하측 빌드업층(150b)에 형성되는 도전층(151b₁ 내지 151b₄)의 각각의 킵 아웃은 다르다. 이와 같이, 본 실시예에서는, 패키지 기판(130)의 전(全) 도전층의 킵 아웃을 조절 대상으로 하고 있다.

다른 실시예의 「적어도 한 층」은 상측 빌드업층(150a)에 형성되는 도전층(151a₁ 및 151a₂)과, 하측 빌드업층(150b)에 형성되는 도전층(151b₁ 내지 151b₄)을 포함하지만, 코어층(140)의 표리면에 형성되는 도전층(148a 및 148b)은 포함하지 않는다. 또 다른 실시예의 「적어도 한 층」은 하측 빌드업층(150b)에 형성되는 도전층(151b₁ 내지 151b₄)이다. 또한, 특정 층을 제외한 나머지 층을 조절해도 된다. 예컨대, 빌드업층(150b)을 조절하는 경우에 BGA 볼(180)을 통해 프린트 기판(200)에 접속되는 도전층(151b₄)을 제외하고 도전층(151b₁ 내지 151b₃)만으로 조절을 행한다.

패키지 기판(130)은 도 11에 도시된 바와 같이, 종래에는 각 도전층에서 일 정했던 킵 아웃을 조절함으로써 전송 특성을 개선한다. 종래의 패키지 기판(10)의 빌드업층(30a 및 30b)에 있어서의 다층 구조는 제조 수율이나 고밀도화로부터 모든 킵 아웃을 제조 능력에 의해 결정되는 동일한 최소치로 설정하고 있었다. 여기서, 도 11은 도 4에 대응하는 종래의 패키지 기판(10)의 개략 단면도이다. 패키지 기판(10)은 코어층(20)과 한 쌍의 빌드업층(30a 및 30b)을 갖는다. 점선부에 주목하면 패드의 주위에서는 킵 아웃이 일정하다. 시뮬레이션에 있어서, 빌드업층의 물성값은 비유전율 3.4, 비유전율 1로 행하였다.

본 발명자들은 킵 아웃을 증가시키면 신호 전송 특성이 개선되는 것을 발견하여 빌드업층(150)에 종래의 킵 아웃보다도 큰 킵 아웃을 포함시키고 있다. 도 6은 도 4에 도시하는 각 도전층의 킵 아웃을 다르게 한 것과 도 11에 도시하는 종래의 킵 아웃이 일정한 도전층의 전송 특성을 비교한 그래프이다. 횡축이 주파수(GHz)를 나타내고, 종축이 주파수 손실(dB)을 나타내고 있다. 도 6은 주파수가 아래에 있을수록 손실이 적은 것을 나타내고 있고, 도 4에 도시하는 구성은 도 11에 도시하는 구성으로 －6 dB 내지 －36 dB의 주파수 대역에 주목하면 약 4배 개선되고 있다. 상기 시뮬레이션은 현재 사용되고 있는 재료의 물성값을 이용하여 계산된 것으로서, 종래의 신재료를 이용할 때에는 다른 결과가 된다.

본 실시예의 패키지 기판(130)의 제조 방법에서는 킵 아웃을 복수의 도전층의 적어도 2개소에서 다르게 한 단계를 포함한다. 조절 또는 최적화는, 예컨대 특정 신호 배선 패턴(158) 및 적층 구조를 갖는 다층 기판에 대해서 각 도전층의 킵 아웃을 변경하여 전송 특성을 조사한 결과를 다수 수집한 데이터베이스를 작성한 다. 다음에, 상기 특정 신호 배선 패턴(158) 및 적층 구조에 관해서 최적의 전송 특성을 갖는 각 도전층의 킵 아웃의 최적값을 취득한다. 별도의 신호 배선 패턴(158) 및 적층 구조에 관해서는 다른 신호 배선 패턴(158) 및 적층 구조에 관해서 작성한 데이터베이스를 이용하여, 시뮬레이션에 의해 킵 아웃을 조절해도 좋고, 상기 신호 배선 패턴(158) 및 적층 구조에 대해서 실험을 하여 최적값을 취득하여도 좋다. 본 실시예의 제조 방법에 있어서의 킵 아웃의 최적화는 프로그램으로서 구현 가능하다.

다른 실시예의 패키지 기판(130)의 제조 방법에서는, 패드(152b) 주위의 절연부(156) 면적을 복수의 도전층의 적어도 2개소에서 조절하는 단계를 포함한다. 종래는 패드(152b)의 면적이 동일하면 패드(152b) 주위의 절연부(156)의 면적은 동일했지만, 이 실시예에서는 그것을 조절한다. 또한, 2층간에 패드(152b)의 면적이 다른 경우에는, 종래는 패드(152b)의 면적비에 따른 절연부(156)의 면적이 패드(152b) 주위에 배치되어 있었지만, 이 실시예에서는 그것을 조절한다.

또한, 본 실시예의 제조 방법은 도 4에 도시하는 패드(152b)가 없는 도전층(151a₁)의 킵 아웃이나 절연부(156)의 면적을 조절하는 단계를 더 포함하더라도 좋다. 여기서, 「패드(152b)가 없는 도전층」이란 패드가 있는 도전층에 절연층을 통해 인접하여 패드가 있는 도전층의 패드에 대응하는 위치에 패드가 없는 도전층을 말한다. 예컨대, 도전층(151a₁)은 패드(152b)가 있는 도전층(151a₂)에 절연층(155)을 통해 인접하고, 도전층(151a₂)의 패드(152b)에 대응하는 위치에 패드가 없다[도 4 및 도 5의 (a)를 참조할 것].

이와 같이 패드를 갖고 있지 않은 도전층의 절연부를 조절하더라도 전송 특성 개선의 효과를 얻을 수 있다. 패드를 갖고 있지 않은 도전층의 킵 아웃을 조절하는 경우에는 우선 패드를 갖고 있지 않은 도전층에서의 킵 아웃을 정의한다. 본 실시예에서는, 「패드를 갖고 있지 않은 도전층의 킵 아웃」은 절연층을 통해 인접한 패드가 있는 도전층의 패드를 갖고 있지 않은 도전층의 절연부(156)에 형성한 경우의 킵 아웃이라 정의한다. 예컨대, 도전층(151a₁)의 킵 아웃은 도 5의 (b)에 도시하는 도전층(151a₂)의 패드(152b)를, 도전층(151a₂)의 각 패드(152b)의 중심이 도 5의 (a)에 도시하는 절연부(156)의 상하의 반원 중심에 일치하도록, 도 5의 (a)에 도시하는 절연부(156)에 가상적으로 형성함으로써 구한다. 이 때, 도 5의 (b)에 도시하여 형성한다. 도 5의 (a)에 있어서, 상하의 반원을 점선으로 나타내고, 이들의 중심을 X표로 나타낸다. 또한, 코어층(140)에 있어서는 패드를 갖지 않는 도전성 킵 아웃에 가상적으로 형성되는 패드는 관통 구멍 비아(142)의 패드이다.

또한, 패드(152b)가 없는 도전층(151a₁)에 있어서의 패드 주위의 절연층(156)의 면적은 도 5의 (a)에 도시하는 절연부(156)의 면적으로부터 전술한 바와 같이 가상적으로 형성된 도전층(151a₂)의 패드(152b)의 면적을 제외한 면적이 된다.

도 4로 되돌아가서, 상측 빌드업층(150a)의 2개의 도전층(151a₁ 및 151b₂)과, 코어층(140)의 상측 도전층(148a)과 하측 도전층(148b), 하측 빌드업층(150b) 의 4개의 도전층(151b₁ 내지 151b₄)을 생각한다. 또한, 본 실시예에서는 이들 도전층을 차례로 L3층 내지 L10층이라 부르는 경우도 있다. 각 도전층의 패드(152b) 주위의 절연부(156)를 도 5의 (a) 내지 도 5의 (h)에 도시한다[단, 도 5의 (a)에 관해서는 전술한 바와 같이 패드(152b)는 존재하지 않음]. 도 5의 (b) 내지 도 5의 (h)에 있어서 k는 킵 아웃을 나타내고 있다. 또한, 도 5의 (a) 내지 도 5의 (h)에 있어서는 흰 부분이 절연부(156)이다. 킵 아웃(k)은 패드(152b)의 윤곽과 도체(154)와의 최단 거리이다.

또한, 본 발명자들은 본 실시예의 패키지 기판(130)에 있어서는, 도전층(151b₃)의 킵 아웃 또는 그 주위의 절연부(156)의 면적이 패키지 기판(130) 중에서 가장 중요하고, 도전층(151b₃)의 킵 아웃 및/또는 절연부(156)의 면적을 조절하는 것만으로도 전송 특성은 대폭 개선되는 것을 발견하였다.

또한, 본 발명자들은 도전층(151b₃) 다음에 전송 특성에 영향이 있는 것은 도전층(151b₄)인 것을 발견하였다. 따라서, 도전층(151b₃ 및 151b₄)의 킵 아웃 및/또는 절연부(156)의 면적을 조절하는 것만으로도 전송 특성은 대폭 개선되는 것을 발견하였다. 도전층(151b₄)은 패키지 기판(130)이 프린트 기판(200)과 접속되는 쪽에 가장 가깝께 BGA 볼(180)용 패드를 갖는 도전층(제1 도전층)이다. 도전층(151b₃)은 도전층(151b₄)에 가장 가까운 도전층(제2 도전층)이며, 도전층(151b₄) 다음에 탑재측에 가까운 도전층이다.

우선, 도 7 내지 도 9의 (b)를 참조하여 킵 아웃과 패드(152b) 주위의 절연부(156)의 면적과 도전층(151b₃ 및 151b₄)과의 관계에 대해서 설명한다. 여기서, 도 7은 패드(152b) 주위의 절연부(156)의 대상 범위를 설명하기 위한 평면도이다.

도 7을 참조하면, 본 실시예에서는 패드(152b)의 주위에 패드(152b)를 포함하여 길이 3 mm, 폭 2 mm의 직사각형 영역(RA)을 설정한다. 직사각형 영역(RA)의 면적인 6 ㎟에 있어서의 절연부(156)의 면적에 주목한다. 단, 도 7에 도시하는 직사각형 영역(RA)의 크기는 단순한 예시이다. 본 실시예에서는 패드(152b)는 한 쌍이지만, 도 8의 (b) 내지 도 8의 (d)에 도시한 바와 같이, 패드(152b)가 하나인 경우도 있을 수 있으므로 각 패드(152b)의 중심을 중심으로 하는 한 변이 2 mm 이내인 정방형 영역을 생각하면 된다. 패드(152b)도 구리 도금(도체)이기 때문에 패드(152b)의 면적은 절연부(156)의 면적으로부터 제외된다.

직사각형 영역의 설정시에는 절연부(156)와 직사각형 영역과의 정렬이 필요하다. 정렬은 이하와 같이 이루어진다. 우선, 직사각형 영역(RA)에 길이를 반으로 하는 직선 L1과 폭을 반으로 하는 직선 W1을 그어서 그 교점인 중심 C를 구한다.

도 5의 (a)에 도시하는 도전층(151a₁)은 패드(152b)를 갖지 않고서 장방형으로 한 쌍의 반원을 조합한 트랙 형상을 갖는 절연부(156)만을 갖는다. 이 경우에는 절연부(156)의 중심을 C에 맞추는 동시에 절연부(156)를 길이 방향으로 반으로 하는 직선을 L1에 맞추고, 절연부(156)를 폭 방향으로 반으로 하는 직선을 W1에 맞추어 도 7에 도시한 바와 같이 정렬을 행한다.

도 5의 (c) 내지 도 5의 (h)에 도시한 바와 같은, 도전층이 패드(152b)를 절연부(156) 중에 갖는 경우에는, 한 쌍의 패드(152) 중심의 중간 위치를 중심 C에 맞추면서, 한 쌍의 패드(152b)의 중심이 직선 W1 상에 배치되도록 정렬을 행하면 된다.

도 5의 (b)에 도시하는 도전층(151a₂)은 도체(154) 위에 절연부(156)를 통해 신호 배선 패턴(158)을 배치하여 패드(152b)에 접속해 있다. 또한, 도체부(148a, 148b, 151a₁, 151b₁ 내지 151b₄)에서도 신호 배선 패턴(158)은 존재하지만, 도 5의 (a), 도 5의 (c) 내지 도 5의 (h)에 도시하는 개소에는 나타나 있지 않을 뿐이다. 도전층(151a₂)에 있어서는 신호 배선 패턴(158)의 아래를 통과하는 절연부(156)가 트랙 형상의 절연부(156)와 결합해 있고, 신호 배선 패턴(158)의 아래를 통과하는 절연부(156)도 도 7에 도시하는 영역(RA) 내에 있는 한 패드(152b) 주위의 절연부(156)가 된다.

도 8의 (a)는 도체(154)가 다수의 원형 형상 절연부(관통 구멍)(156)로 펀칭되고 있는 상태를 도시하는 평면도이다. 이 경우에는, 점선으로 도시하는 절연부(156)의 외연(外延)(T₁)이 도 5의 (d)에 도시하는 도전층(148b)과 같은 트랙 형상을 갖기 때문에 도전층(148b)과 같이 정렬을 행하여 직교 좌표를 설정할 수 있다.

도 8의 (a)에 도시한 바와 같이, 절연부(156)가 복수의 소구멍부로 구성되어 있는 경우의 킵 아웃은 도 5의 (d)에 도시한 바와 같이, 절연부(156)가 트랙 영역 내에서 패드(152b)를 제외하고 완전히 펀칭된 경우보다도 작게 산출된다. 산출 방 법의 일례는 도 8의 (a)에 도시하는 외연(T₁) 내의 절연부(156)의 면적[또는 절연부(156)의 면적의 비율]을 고려하여 킵 아웃을 산출한다. 예컨대, 외연(T₁) 내에서 패드(152)의 주위에 도체(154)가 없고 절연부(156)만이 있는 경우[도 5의 (d)와 같은 상태]의 킵 아웃을 k로 하고, 외연(T₁) 내의 절연부(156) 면적의 비율이 55%라면 실질적인 킵 아웃을 0.55 k로 한다. 물론, 단순히 절연부(156)의 면적의 비율을 곱셈할 뿐만 아니라 실질적인 킵 아웃을 산출하는 데 필요한 연산이 가해지더라도 좋다.

도 8의 (a)에 있어서의 패드(152b) 주위의 절연부(156)의 면적은 모든 소구멍부 및 그 밖의 형상의 절연부(156)의 면적의 합계이다.

도 8의 (b)는 패드(152b) 주위의 절연부(156a)가 원형으로 그 주위에 9개의 원형 형상 절연부(관통 구멍)(156b)를 설치한 상태를 도시하는 개략 평면도이다. 도 8의 (c)는 패드(152b) 주위의 절연부(156a)가 원형으로 그 주위에 8개의 정방형상 절연부(관통 구멍)(156c)를 설치한 상태를 도시하는 개략 평면도이다. 도 8의 (b) 및 도 8의 (c)에 있어서는 패드(152b)의 중심과 그 주위의 원형 절연부(156a)의 중심이 일치하고, 9개의 원형 형상 절연부(156b)와 8개의 정방형상 절연부(156c)는 패드(152b)의 중심에서 각각 등거리에 형성되어 있다. 바꾸어 말하면, 9개의 원형 형상 절연부(156b)의 원형의 외연(T₂)과 8개의 정방형상 절연부(156c)의 원형의 외연(T₃)은 패드(152b)의 중심에 일치한다. 이 때문에, 패드(152b)의 중심을 중심 C에 일치시켜 직교 좌표는 임의의 방향으로 설정할 수 있다.

도 8의 (b) 및 도 8의 (c)에 도시한 바와 같이, 절연부(156)가 절연부(156a와 156b 또는 156c)를 조합하여 구성되는 경우의 킵 아웃은 절연부(156a)에서의 통상의 킵 아웃과 절연부(156b 또는 156c)에서의 도 8의 (a)와 같은 실질적인 킵 아웃과의 합으로 산출할 수 있다. 또한, 도 8의 (b) 및 도 8의 (c)에서의 패드(152b) 주위의 절연부(156)의 면적은 절연부(156a 및 156b 또는 156c)의 면적의 합계이다.

도 8의 (d)는 패드(152b) 주위의 절연부(156a)가 원형으로 그 주위에 다수의 원형 형상 절연부(관통 구멍)(156b)를 랜덤으로 설치한 상태를 도시하는 개략 평면도이다. 이 경우는 도 8의 (b)와 달리, 절연부(156a 및 156b)(참조 번호 「156」으로 총괄함)의 중심을 찾아내는 것이 곤란하다. 이 경우, 중심 C에 일치시키는 점을, 1) 패드(152b)의 중심, 2) 패드(152b)를 포함하는 절연부(156a)의 무게 중심(또는 중심), 3) 절연부(156b) 외연의 영역 무게 중심(또는 중심)으로 해도 좋다. 단, 도 8의 (d)에 도시한 바와 같이, 절연부(156)의 분포가 넓으면 직사각형 영역(RA)의 외부에 절연부(156b)의 몇 개가 배치되어 버릴 가능성도 있다. 또한, 여기서는 패드(152b)의 수가 하나이기 때문에 직사각형 영역(RA)은, 예컨대 1.5 mm×1.5 mm의 정방형 영역이나 2 mm×2 mm의 정방형 영역이 될 것이다. 그래서, 중심이 결정된 뒤에는, 1) 될 수 있는 한 많은 절연부(156)가 직사각형 영역(RA)에 포함되도록 직사각형 영역(RA)의 방향을 설정하거나, 2) 각 도전층에 설정되는 직사각형 영역(RA)의 직선 L1 또는 직선 W1이 평행하게 되도록 한다[즉, 모든 직사각형 영역(RA)이 동일한 방향을 향하도록 함]. 도 8의 (d)에 도시하는 절연부(156)의 배치 에 대한 킵 아웃이나 면적의 산출은 도 8의 (b)나 도 8의 (c)와 마찬가지이다.

도전층에 절연부(156)를 형성하면 절연부(156)에 있어서 강도가 저하하여 다층 구조의 표면, 예컨대 도전층(151b₄)의 하면의 평탄도가 손상되어 외부 기판과의 접속 불량이 될 우려가 있다. 그러나, 도 8의 (a) 내지 도 8의 (d)와 같이, 소구멍부를 형성하면, 절연부(166) 상에 도체가 배치되기 때문에 어느 정도의 강도를 유지할 수 있고, 다층 구조의 표면의 평탄도를 유지할 수 있게 된다. 또한, 도전층의 면적을 제거하는 경우, 도 5의 (a)에 도시한 바와 같이, 중심으로부터 일정한 거리로 모든 도체(구리)를 제거하여도 좋고, 도 8의 (a)에 도시한 바와 같이, 중심보다 미소 구멍을 사용하여 도체를 제거하여도 좋다. 미소 구멍의 형상은 원, 삼각, 사각 등 한정되지 않는다.

도 9의 (a)는 다른 킵 아웃을 모두 0.06 mm(60 ㎛)로 한 조건에 의해 도전층(151b₃)의 패드(152b) 주위의 절연부(156)의 면적과 주파수와의 관계를 도시하는 그래프이다. 도 9의 (a)에 있어서, 종축은 －6 dB 내지 －36 dB의 주파수 손실에 있어서의 최대 주파수 대역이며, 횡축은 도전층(151b₃)의 패드(152b) 주위의 절연부(156)의 면적을 나타내고 있다. 종래의 패키지 기판(10)의 도전층(151b₃)의 절연부(156)의 면적은 각 제조사마다 다르지만 0.258 ㎟ 전후이며, 대응하는 주파수는 3.5 GHz 정도이다. 도 9의 (a)에 있어서 30% 이상의 주파수 개선이 현저하다고 하면 약 4.6 GHz 이상의 주파수를 얻을 수 있으면 되므로 도전층(151b₃)의 패드(152b) 주위의 절연부(156)의 면적은 약 0.55 ㎟ 이상이면 된다. 보다 바람직하게는, 기울기가 급격하게 변화되는 주파수 개선인 약 5.5 GHz 이상의 주파수를 얻을 수 있으면 되므로 도전층(151b₃)의 패드(152b) 주위의 절연부(156)의 면적은 약 1.0 ㎟ 이상이면 된다. 더욱 바람직하게는, 주파수 개선이 피크가 되는 약 10.1 GHz의 주파수를 얻을 수 있으면 되므로 도전층(151b₃)의 패드(152b) 주위의 절연부(156)의 면적은 약 1.348 ㎟이면 된다.

도 9의 (b)는 다른 킵 아웃을 모두 0.06 mm(60 ㎛)로 한 조건에 의해 도전층(151b₃)의 킵 아웃과 주파수와의 관계를 도시하는 그래프이다. 도 9의 (b)에 있어서 종축은 －20 dB의 주파수 손실에 있어서의 최대 주파수 대역이며, 횡축은 킵 아웃을 나타내고 있다. 종래의 패키지 기판(10)의 킵 아웃은 각 제조사마다 다르지만 0.06 mm 전후이며, 대응하는 주파수는 3.5 GHz 정도이다. 도 9의 (b)에 있어서 30% 이상의 주파수 개선이 현저하다고 하면 약 4.6 GHz 이상의 주파수를 얻을 수 있으면 되므로 도전층(151b₃)의 킵 아웃은 약 0.15 mm 이상이면 된다. 보다 바람직하게는 기울기가 급격하게 변화되는 주파수 개선이 있는 약 5.5 GHz 이상의 주파수를 얻을 수 있으면 되므로 도전층(151b₃)의 킵 아웃은 약 0.28 mm 이상이면 된다. 더욱 바람직하게는, 주파수 개선률이 피크가 되는 약 10.1 GHz의 주파수를 얻을 수 있으면 되므로 도전층(151b₃)의 킵 아웃은 약 0.36 mm이면 된다.

도 27에 도시된 바와 같이, 도전층(151b₃)의 패드를 도전층(151b₄)의 패드로 치환한 경우의 킵 아웃(치환 킵 아웃)은 0 내지 120 ㎛인 것이 바람직하고, 특히, 80 ㎛가 도전층(151b₃)의 킵 아웃은 약 0.36 mm에 해당한다.

도 19는 도전층(151b₃)의 킵 아웃을 0.36 mm(360 ㎛)로 설정하고 그 밖의 도전층의 킵 아웃을 60 ㎛로 설정한 것(「L9 킵 아웃 360」으로 표시함)을 종래의 패키지 기판(10)(도 4에 도시된 모든 도전층의 킵 아웃을 60 ㎛로 설정한 것)(「L9 킵 아웃 60」으로 표시함)과 비교한 그래프이다. 도 19에 있어서, 종축이 주파수 손실(dB)이고, 횡축이 주파수(GHz)이다. 주파수 손실 －20 dB에 주목하면, 종래의 패키지 기판(10)(L9 킵 아웃 60)의 주파수는 3.42 GHz이고, 본 실시예의 패키지 기판(130)(L9 킵 아웃 360)은 9.87 GHz로서, 약 2.9배 정도 개선된다.

도 10의 (a)는 도전층(151b₄)의 패드(152b) 주위의 절연부(156)의 면적과 주파수와의 관계를 도시하는 그래프이다. 도 10의 (a)에 있어서 종축은 －20 dB의 주파수 손실에 있어서의 최대 주파수 대역이며, 횡축은 도전층(151b₄)의 패드(152b) 주위의 절연부(156)의 면적을 나타내고 있다. 종래의 패키지 기판(10)의 도전층(151b₄)의 절연부(156)의 면적은 각 제조사마다 다르지만 0.574 ㎟ 전후이며, 대응하는 주파수는 약 3.4 GHz이다. 도 10의 (a)에 있어서 15% 이상의 주파수 개선이 현저하다고 하면 약 3.9 GHz 이상의 주파수를 얻을 수 있으면 되므로 도전층(151b₄)의 패드(152b) 주위의 절연부(156)의 면적은 약 0.90 ㎟ 이상이면 된다. 보다 바람직하게는, 기울기가 급격하게 변화되는 주파수 개선이 있는 약 4.5 GHz 이상의 주 파수를 얻을 수 있으면 되므로 도전층(151b₄)의 패드(152b) 주위의 절연부(156)의 면적은 약 0.95 ㎟ 이상이면 된다.

도 10의 (b)는 도전층(151b₄)의 킵 아웃과 주파수와의 관계를 도시하는 그래프이다. 도 10의 (b)에 있어서 종축은 －20 dB의 주파수 손실에 있어서의 최대 주파수 대역이며, 횡축은 킵 아웃을 나타내고 있다. 종래의 패키지 기판(10)의 킵 아웃은 각 제조사마다 다르지만 0.060 mm 전후이며, 대응하는 주파수는 3.4 GHz 정도이다. 도 10의 (b)에 있어서 15% 이상의 주파수 개선이 현저하고다 하면 약 3.9 GHz 이상의 주파수를 얻을 수 있으면 되므로 도전층(151b₄)의 킵 아웃은 약 0.125 mm 이상이면 된다. 보다 바람직하게는, 기울기가 급격하게 변화되는 주파수 개선이 있는 약 4.5 GHz 이상의 주파수를 얻을 수 있으면 되므로 도전층(151b₃)의 킵 아웃은 약 0.15 mm 이상이면 된다.

도전층(151b₃)의 킵 아웃을 120 ㎛, 180 ㎛, 240 ㎛, 300 ㎛, 360 ㎛, 400 ㎛로 설정하고 그 밖의 도전층의 킵 아웃을 60 ㎛로 설정한 패키지 기판을 차례로 L9 킵 아웃 120 내지 L9 킵 아웃 400이라 부른다. 도 20은 L9 킵 아웃 120 내지 L9 킵 아웃 400을 종래의 패키지 기판(10)(도 4에 도시된 모든 도전층의 킵 아웃을 60 ㎛로 설정한 것)(「L9 킵 아웃 60」으로 나타냄)과 비교한 그래프이다. 도 20에 있어서, 종축이 주파수 손실(dB)이고, 횡축이 주파수(GHz)이다. 주파수 손실 －20 dB에 주목하면, 종래의 패키지 기판(10)(L9 킵 아웃 60)의 주파수는 3.42 GHz이고, L9 킵 아웃 120 내지 L9 킵 아웃 400은 차례로 4.05 GHz, 4.65 GHz, 5.1 GHz, 6.06 GHz, 9.87 GHz, 9.87 GHz이며, 약 1.2배 내지 2.9배 정도 개선된다. 또한, 5 GHz 내지 20 GHz의 주파수 범위에서는, L9 킵 아웃 120 내지 L9 킵 아웃 400은 L9 킵 아웃 60보다도 2 dB 이상 개선된다.

이와 같이, 본 발명자들에 의한 시뮬레이션 결과에 따르면, 도전층(151b₃)의 킵 아웃이 도전층(151b₄)의 킵 아웃과 같은 정도이거나 큰 경우에 패키지 기판(130)의 신호 전송 특성이 개선되는 것을 이해할 수 있다.

또한, 마찬가지로, 본 발명자들에 의한 시뮬레이션 결과에 따르면, 도전층(151b₄)의 킵 아웃이 도전층(151a₁ 내지 151b₂)의 킵 아웃보다도 큰 경우에 패키지 기판(130)의 전송 특성이 개선되었다. 특히, 본 발명자들에 의한 시뮬레이션 결과에 따르면, 도전층(151b₂)의 킵 아웃이 도전층(151b₃)의 킵 아웃 이하(거의 같은 정도)로 설정되면, 패키지 기판(130)의 전송 특성이 개선된다.

도전층(151b₃)의 킵 아웃을 360 ㎛로 설정하고, 그 밖의 도전층의 킵 아웃을 60 ㎛로 설정한 패키지 기판(130)(L9 킵 아웃 360, L8 킵 아웃 60)을 준비한다. (L9 킵 아웃 360, L8 킵 아웃 60)으로부터 도전층(151b₂)의 킵 아웃을 60 ㎛에서부터 서서히 증가시켜 －20 dB의 주파수 손실에 있어서의 최대 주파수 대역을 조사하였다. 도 21은 이러한 결과를 도시하는 그래프이다. 도 21에 있어서, 종축은 －20 dB의 주파수 손실에 있어서의 최대 주파수 대역이고, 횡축은 도전층(151b₂)의 킵 아 웃이다. 도 21로부터는, 도전층(151b₂)의 킵 아웃은 300 ㎛에서부터 기울기가 상승하여 360 ㎛에서 피크가 되는 것을 이해할 수 있다.

도전층(151b₂) 및 도전층(151b₃)의 양쪽의 킵 아웃을 360 ㎛로 설정하고, 그 밖의 도전층의 킵 아웃을 60 ㎛로 설정한 패키지 기판(130)(L9 킵 아웃 360, L8 킵 아웃 360)을 준비한다. 도 22는 (L9 킵 아웃 360, L8 킵 아웃 360)을 (L9 킵 아웃 360, L8 킵 아웃 60)과 비교한 그래프이다. 도 22에 있어서, 종축이 주파수 손실(dB)이고, 횡축이 주파수(GHz)이다. 주파수 손실 －20 dB에 주목하면, (L9 킵 아웃 360, L8 킵 아웃 60)의 주파수는 9.87 GHz이고, (L9 킵 아웃 360, L8 킵 아웃 360)의 주파수는 14.73 GHz이며, 약 1.5배 정도 개선된다.

다음에, 코어층(140)의 다층 구조에 있어서, 일부의 킵 아웃을 증가한 경우 에 대해서 설명한다. 도 23은 코어층(140)을 4층 구조로 하고, 모든 킵 아웃을 60 ㎛로 설정한 패키지 기판(킵 아웃 60)과, 도전층(148a 및 148b)의 각각의 킵 아웃을 300 ㎛로 설정하고, 그 이외의 도전층의 킵 아웃을 60 ㎛로 설정한 패키지 기판(L5, L6 킵 아웃 300)을 비교한 그래프이다. 도 23에 있어서, 종축이 주파수 손실(dB)이고, 횡축이 주파수(GHz)이다. 주파수 손실 －20 dB에 주목하면, 킵 아웃 60의 주파수는 1.29 GHz이고, (L5, L6 킵 아웃 300)의 주파수는 1.68 GHz로서, 약 1.3배 정도 개선된다.

본 실시예에서는, 킵 아웃이 다층 구조의 적어도 2개소에서 다르지만, 이것은 다층 구조의 적어도 2층에 한정되는 것이 아니라, 동일 층의 적어도 2개소에서 달라도 좋다. 도 24는 후자의 예를 도시한 패기지 기판(130A)의 개략 단면도이다. 패키지 기판(130A)은 2개의 신호 전송 경로(132 및 134)를 갖는다. 신호 전송 경로(132)는 일반 신호 전송에 사용되는 경로로서, 신호 전송 경로(132) 상에 있는 각 도전층의 킵 아웃은 종래와 같이 제조 능력(수율)에 의해 결정되는 60 ㎛이다. 한편, 신호 전송 경로(134)는 고속 신호 전송에 사용되는 경로로서, 신호 전송 경로(134) 상에 있는 각 도전층의 킵 아웃은 전술한 바와 같이 전송 특성을 개선하도록 60 ㎛보다도 증가된다.

도 25는 신호 전송 경로(132, 134)를 갖는 도전층의 일례의 평면도이다. 신호 전송 경로(132, 134)는 킵 아웃이 다른 것을 이해할 수 있다. 킵 아웃을 증가시킴으로써 전송 특성이 향상되기 때문에, 신호 전송 경로(134)를 이용한 신호 전송 특성을 개선할 수 있다. 동일 층 내에서 킵 아웃이 다르면 고속 전송과 통상 전송용의 2종류의 경로를 형성할 수 있다. 본 실시예에서는, 어느 한 도전층에 있어서 신호 전송 경로(134)의 킵 아웃은 신호 전송 경로(132)의 킵 아웃보다도 커진다.

BGA 볼(180)은 볼 형상의 땜납 범프(땜납 볼)로 구성되고, 패키지 기판(130) 저면의 프린트 기판(200)과의 접속 개소에 격자형으로 배열된다. 바꾸어 말하면, BGA 볼(180)은 단자로서 기능하며, 땜납 볼(납 땜)에 의해 프린트 기판(200)에 견고하게 접속한다.

방열기(190)는 덮개(110)에 접합되는 기초부와 냉각핀을 갖는다.

본 실시예의 패키지 기판(130)은 종래의 제조 방법을 대폭으로 변경하지 않기 때문에 비용 상승을 초래하지 않는다. 이하, 도 12를 참조하여 패키지 기 판(130)의 제조 방법에 대해서 설명한다. 여기서, 도 12는 패키지 기판(130)의 제조 방법을 도시한 흐름도이다. 또한, 여기서는, 편의상, 빌드업층(150)만이 다층 구조인 패키지 기판(130)에 대해서 설명한다.

우선, 코어층(140)을 제조한다(단계 1100). 코어층(140)은 카본 파이버 강화 수지(CFRP)(141)의 널빤지를 가공하여 제조된다. CFRP 판(141)은 카본 파이버재와 이것을 포용하여 경화하고 있는 수지 조성물에 의해 구성된다. CFRP 판(141)의 제조에 있어서는, 우선 1장의 카본 파이버재에 대하여 액상의 수지 조성물을 함침시킨다. 다음에, 미경화 상태를 유지하여 수지 조성물을 건조시킴으로써 카본 파이버 강화 프리프레그를 제작한다. 다음에, 이와 같이 하여 제작한 프리프레그를 소정 매수 적층하여 가열 하에서 적층 방향으로 가압함으로써 이들 소정 매수의 프리프레그를 일체화시킨다. 이와 같이 하여 CFRP 판을 제작한다.

카본 파이버재는 카본 파이버를 묶은 카본 파이버실에 의해 직조된 카본 파이버 크로스이며, 코어층(140)의 면내 방향으로 전개 연장되도록 배향하고 있다. 본 실시예에서는 복수 매의 카본 파이버재가 두께 방향으로 적층되어 수지 조성물에 의해 포용되어 있다. 카본 파이버재로서는 카본 파이버 크로스 대신에 카본 파이버 메쉬 또는 카본 파이버 부직포를 채용해도 좋다.

수지 조성물로서는, 예컨대 에폭시, 폴리이미드, 폴리카보네이트, 폴리부틸렌테레프탈레이트, 폴리아크릴레이트, 폴리설폰 등을 들 수 있다. 수지 조성물에 무기 필러(filler)를 분산시켜도 좋다. 이에 따라, 코어층의 열팽창율에 대해서 면내 방향에서도 두께 방향에서도 등방적으로 저감할 수 있다.

도 4에 도시된 절연 수지부(144)는 카본 파이버재와 관통 구멍 비아(142) 사이의 전기적 절연을 확보하기 위해서 형성된다. 절연 수지부(144)는 상기한 수지 조성물과 같은 수지를 사용할 수 있다.

코어층(140)은 카본 파이버재의 함유율을 적절하게 조절함으로써 코어층(140)의 면내 방향에서의 열팽창율을 조절할 수 있다. 또한, 본 발명은 실리콘(Si)이나 그 밖의 재료를 기재로 하는 코어층에도 적용 가능하다. 코어층(140)은, 예컨대 표리 4개소(예컨대, 직사각형 형상의 모서리부)에 위치 결정용 구멍을 갖고 있다. 코어층(140)은 적층 구조라도 좋고 그렇지 않더라도 좋지만, 적층 구조의 경우에는 일반적으로 그 피치는 다층 빌드업층(150)의 층간 피치보다도 크다.

이하, 도 13 및 도 14를 참조하여 단계 1100에 나타내는 코어층(140)의 제조 공정의 세부를 설명한다. 여기서, 도 13은 코어층(140)의 제조 방법(서브트랙티브법)을 설명하기 위한 흐름도이며, 도 14는 도 13의 공정의 개략 단면도이다.

우선, 기재에 관통 구멍 비아의 구멍 뚫기, IVH 도통 도금[비어(142)], 수지에 의한 구멍 메우기[절연 수지부(144)], 덮개 도금(145)을 실시한다[단계 1102, 도 14의 (a)]. 도금은 전부 동이다. 또한, 구멍 뚫기에서는, 동(143)이 깔린 CFRP 판(이하, 절연성 기판이라 함)(141)에 있어서의 관통 구멍 예정 위치에 관통 구멍이 레이저 가공 등으로 형성되고, 관통 구멍이 절연 수지에 의해 메워져 절연 수지부(144)가 형성된다. 레이저 가공에는, 예컨대 펄스 발진형 탄산 가스 레이저 가공 장치를 사용한다. 관통 구멍은 드릴에 의한 절삭 가공이나 펀칭 금형에 의한 펀칭 가공에 의해서 형성하여도 좋다.

다음에, 표리의 덮개 도금(145)에 드라이 필름 레지스트(DFR)(146)를 접착한다[단계 1104, 도 14의 (b)]. DFR(146)은, 예컨대 알칼리 현상 타입이며, 네가티브 타입의 감광성을 갖는다.

다음에, 마스크(M)를 통해 노광 장치(EA)에서 DFR(146)을 노광한다[단계 1106, 도 14의 (c)]. 이때, 마스크(M)의 차광부와 광 투과부의 비율을 조절함으로써 킵 아웃 및 패드 주위의 절연부 면적의 적어도 한쪽을 간단히 조절할 수 있기 때문에, 본 발명의 다층 기판의 전송 특성의 제어 방법이나 제조 방법은 비용 상승을 초래하지 않는다. 마스크의 광 투과부에 노광 장치(EA)에 의해 자외선이 조사되어 DFR(146)이 굳어진다.

다음에, 현상을 행한다[단계 1108, 도 14의 (d)]. 이에 따라, 마스크(M)의 차광부에 대응하는 노광으로 굳어지지 않은 DFR(146)를 떼어낸다. 다음에, DFR(146)이 없는 부분에 산(酸)으로 에칭을 행한다[단계 1110, 도 14의 (e)]. 이에 따라, 소정의 회로 패턴을 갖는 도전층이 코어층(140)의 표면에 형성된다. 에칭액은, 예컨대 염화구리이다. 마지막으로, DFR(146)를 박리제를 이용하여 박리하여 코어층(140)이 완성된다[단계 1112, 도 14의 (f)]. 박리액은, 예컨대 알칼리계 박리액이다. 그 결과, DFR(146)을 박리한 덮개 도금(145)이 노출된다.

이상과 같이 하여 제조된 코어층(140)은 빌드업층(150)과 접합되기 전에 양품 판정을 행하여 양품인 것만을 도 2에 도시하는 단계 1700에 사용한다.

다음에, 다층 빌드업층(150)을 제조한다(단계 1200). 빌드업층(150)은 본 실시예에서는, 코어층(140)과 면내 방향의 크기가 거의 같은 직사각형 형상을 가지 며, 예컨대 4개소(예컨대, 직사각형 형상의 모서리부)에 위치 결정용 구멍을 갖고 있다.

이하, 도 15 및 도 16을 참조하여 단계 1200에 도시하는 빌드업층(150)의 제조 공정의 세부를 설명한다. 여기서, 도 15는 코어층(150)의 제조 방법[세미애디티브법(semi-additive method)]을 설명하기 위한 흐름도이며, 도 16은 도 15 공정의 개략 단면도이다. 또한, 도 16은 편의상 한 면만을 도시하고 있다.

우선, 하층 위에 절연층[절연부(156)]을 형성한다[단계 1202, 도 16의 (a)]. 하층에는 실제로는 패드와 신호 배선 패턴이 구리 도금에 의해 형성되어 있다. 다음에, 레이저 구멍 가공을 행하고, 도체부(구리 도금)(154)가 노출되는 구멍(156d)을 형성한다[단계 1204, 도 16의 (b)]. 무전해 도금(157)을 전면에 행하여 시드 메탈을 형성한다[단계 1206, 도 16의 (c)]. 다음에, DFR(158)의 막을 형성한다[단계 1208, 도 16의 (d)].

다음에, 마스크(M)를 통해 노광 장치(EA)에서 DFR(158)을 노광한다[단계 1210, 도 16의 (e)]. 이때, 마스크(M)의 차광부와 광 투과부의 비율을 조절함으로써 킵 아웃 및 패드 주위의 절연부 면적의 적어도 한 쪽을 간단하게 조절할 수 있기 때문에, 본 발명의 다층 기판의 전송 특성의 제어 방법이나 제조 방법은 비용 상승을 초래하지 않는다. 마스크의 광 투과부에 노광 장치(EA)에 의해서 자외선이 조사되어 DFR(158)이 굳어진다. 또, 도 16의 (e) 및 도 14의 (c)에 도시하는 노광은 도 18에 도시한 바와 같이 레이저 발신기를 이용한 직접 노광에 의해서 행해지더라도 좋다. 이 경우, 레이저로써 DFR를 고착시키는 부분에 레이저광을 편향 미러 를 사용하여 조사하게 된다.

다음에, 현상을 행한다[단계 1212, 도 16의 (f)]. 이에 따라, 마스크(M)의 차광부에 대응하는 노광으로 굳어지지 않은 DFR(158)를 떼어낸다. 다음에, 전해도금을 하여 DFR(158)가 없는 부분에 구리 도금 패턴을 행한다[단계 1214, 도 16의 (g)]. 그 결과, 도체부(154)가 절연부(156)의 상면에 형성되는 동시에 구멍(156a)이 도체(154)에 의해 메워진다. 다음에, DFR(158)를 박리하여[단계 1216, 도 16의 (h)] 에칭을 행하여 시드 메탈을 제거한다[단계 1218, 도 16의 (i)]. 그 후, 단계 1202로부터 단계 1218을 반복하고, 필요 층수를 갖는 빌드업층(150)을 형성한다.

빌드업층(150)은 코어층(140)에 접합되기 전에 양품 판정을 행하여 양품인 것만을 단계 1700에 사용한다.

다음에, 도 12의 단계 1300에서는 도 17의 (a)에 도시된 바와 같이 절연성 접착 시트(160)를 패턴 가공한다. 절연성 접착 시트(160)는, 예컨대 에폭시 수지로 구성되고, 여러 가지 종류의 절연성 접착 시트를 상업적으로 입수할 수 있다. 에폭시 수지는 열경화형 접착제로서, 150℃에서 경화되지만, 80℃ 정도가 되면 부드럽게 되어 코어층(140)과 밀착하여 임시 고정 효과를 갖는다.

절연성 접착 시트(160)의 높이는 도전성 접착제(170)의 양을 결정한다. 코어층(140)과 빌드업층(150)이 전기적으로 접속되는 부위에 대응하는 위치에 있어서 관통 구멍(162)을 절연성 접착 시트(160)에 드릴(164)에 의해 형성한다. 도 17의 (a)에 있어서는 일정 간격으로 관통 구멍(162)이 형성되어 있지만, 이러한 배치는 예시적이다. 또한, 절연성 접착 시트(160)는 본 실시예에서는, 코어층(140)의 형상 에 맞추어 직사각형 또는 원형의 형상을 가지며, 예컨대 4개소(예컨대, 직사각형 형상의 모서리부)에 위치 결정용 구멍을 갖고 있다.

다음에, 도 17의 (b)에 도시된 바와 같이 한 쌍의 절연성 접착 시트(160)를 코어층(140)의 양측에 위치 결정 및 임시 고정한다(단계 1400). 관통 구멍(162)은 패드(152b)에 위치 결정되어 있다. 본 실시예는, 양자의 위치 결정용 구멍을 맞추어 핀을 꽂는 것으로써 위치 결정을 행하지만, 정렬 방법을 한정하는 것은 아니다. 임시 고정은 코어층(140)과 접착 시트(160)를, 예컨대 약 80℃로 예비 가열함으로써 행한다. 가열 후에 정렬용 핀을 뽑는다.

다음에, 도전성 접착제(170)를 조제한다(단계 1500). 도전성 접착제는 필러로서의 금속 입자의 표면에 필러의 융점보다도 낮은 융점의 땜납 도금을 행한 것을 접착제에 함유시키고 있다. 접착제는, 예컨대 에폭시 수지이며, 열경화 온도는 150℃이다. 금속 입자는, 예컨대 Cu, Ni 등의 고융점 금속 입자이다. 땜납은 본 실시예에서는 Sn-Bi 등의 저온 땜납이며, 융점은 138℃ 이다. 저온 땜납의 융점은 땜납이 용융하기 전에 접착제를 열경화시키지 않기 때문에 기재로서의 접착제의 열경화 온도보다도 낮은 것이 바람직하다.

다음에, 도 17의 (c)에 도시한 바와 같이, 도전성 접착제(170)를 관통 구멍(162)에 충전한다(단계 1600). 충전은 본 실시예에서는 메탈 마스크를 사용한 스크린 인쇄에 의해 행해지지만, 본 발명은 충전 방법을 한정하지 않는다.

다음에, 도 17의 (d)에 도시한 바와 같이 빌드업층(150)을 코어층(140)의 양측에 정렬하여 가열 및 가압을 행함으로써 접합한다(단계 1700). 정렬은 본 실시예 에서는, 코어층(140)과 접착 시트(160)와의 정렬과 마찬가지로 행해진다. 가열 및 가압은 진공 환경에서 프레스를 행하는 것(「진공 라미네이트」라고도 함)에 의해 행해진다. 이에 따라, 도 17의 (e)에 도시한 바와 같이 코어층(140) 및 빌드업층(150)을 갖는 패키지 기판(130)이 완성된다.

본 실시예에서는 코어층(140)과 빌드업층(150)의 접합 전에 코어층(140)이 양품인지 아닌지, 또한, 빌드업층(150)이 양품인지 아닌지를 판정하여 양품이라고 판정된 코어층(140) 및 빌드업층(150)만을 사용하여 단계 1700에서 접합을 행한다. 양품 판정을 패키지 기판(130)의 제조 완료 전에 행함으로써 수율을 향상시킬 수 있다.

또한, 저온 땜납은 통상의 땜납보다도 낮은 융점에서 땜납이 용융하기 때문에, 가열시의 온도에서 상온으로 되돌아갈 때에 코어층(140)과 빌드업층(150) 사이에 작용하는 열응력·열왜곡을 저감하여 양 층 및 접합층에 있어서의 파괴를 방지한다. 한편, 고융점 금속 입자가 도전성 접착제(170)의 융점을 저온 땜납의 융점보다도 높게 함으로써 재용융의 온도를 올릴 수 있다. 그 결과, 후속 공정에서 회로 소자를 탑재하더라도 도전성 접착제(170)가 재용융하여 접착의 신뢰성이 저하하는 것을 방지할 수 있다. 금속 입자에 의해 코어층(140)과 빌드업층(150) 사이의 도통성을 확보할 수 있다.

서버(300)의 동작에 있어서 패키지 기판(130)의 전송 특성이 향상되고 있다. 예컨대, 보다 넓은 클록 주파수로 반도체 칩(120)이 동작할 수 있기 때문에, 본 발명은 고성능 서버(300)를 제공할 수 있다. 물론, 패키지 모듈(100) 자체나 패키지 모듈(100)을 탑재한 프린트 기판(200)도 이러한 효과를 갖는다.

이상, 본 발명의 바람직한 실시예 및 그 변형을 여기서 상세하게 설명하였지만, 본 발명은 이들 실시예 및 변형에 정확하게 한정되는 것은 아니며, 여러 가지 변형 및 변경이 가능하다.

본 출원은 추가로 이하의 사항을 개시한다.

(부기 1) 다층 구조의 빌드업층을 갖는 빌드업 기판에 있어서,

상기 다층 구조는 신호 배선 패턴과, 상기 신호 배선 패턴에 접속된 패드와, 상기 패드와 동일 층에서 상기 패드의 주위에 배치된 절연부와, 상기 동일 층에서 상기 절연부의 주위에 배치된 도체를 가지며,

상기 동일 층에서 상기 패드의 윤곽과 상기 패드에 가장 가까운 상기 도체와의 최소 간격으로 정의되는 킵 아웃(keep out)이 상기 다층 구조의 적어도 2개소에서 다른 것을 특징으로 하는 빌드업 기판.(1)

(부기 2) 다층 구조의 코어층을 갖는 빌드업 기판에 있어서,

상기 동일 층에서 상기 패드의 윤곽과 상기 패드에 가장 가까운 상기 도체와의 최소 간격으로 정의되는 킵 아웃이 상기 다층 구조의 적어도 2개소에서 다른 것을 특징으로 하는 빌드업 기판.(2)

(부기 3) 상기 킵 아웃은 상기 다층 구조의 적어도 2층에서 다른 것을 특징 으로 하는 부기 1 또는 부기 2에 기재한 빌드업 기판.(3)

(부기 4) 상기 킵 아웃은 상기 동일 층의 적어도 2개소에서 다른 것을 특징으로 하는 부기 1 또는 부기 2에 기재한 빌드업 기판.(4)

(부기 5) 상기 다층 구조는 고주파의 신호를 전송하기 위한 제1 경로와, 상기 제1 경로보다도 낮은 주파수의 신호를 전송하기 위한 제2 경로를 가지며, 상기 동일 층에서 상기 제1 경로의 킵 아웃은 상기 제2 경로의 킵 아웃보다도 큰 것을 특징으로 하는 부기 4에 기재한 빌드업 기판.

(부기 6) 상기 절연부가 복수의 소구멍부로 구성되는 경우에, 상기 킵 아웃은 상기 패드의 윤곽과 상기 복수의 소구멍부의 윤곽 사이의 최단 거리와 상기 절연부의 면적에 기초하여 결정되는 것을 특징으로 하는 부기 1 또는 부기 2에 기재한 빌드업 기판.(6)

(부기 7) 상기 다층 구조는 외부의 프린트 기판에 가장 가까운 제1 도전층과, 상기 제1 도전층에 가장 가까운 제2 도전층을 가지며,

상기 제2 도전층의 킵 아웃은 상기 제1 도전층의 킵 아웃 이상인 것을 특징으로 하는 부기 1 또는 부기 2에 기재한 빌드업 기판.(7)

(부기 8) 상기 제2 도전층의 킵 아웃은 상기 제2 도전층의 패드를 상기 제1 도전층의 패드로 치환한 경우에 0 내지 120 ㎛인 것을 특징으로 하는 부기 7에 기재한 빌드업 기판.

(부기 9) 상기 제2 도전층의 킵 아웃으로 작성된 기판의 주파수 손실보다 상기 킵 아웃의 2배 이상으로 작성된 기판의 주파수 손실이 2 dB 이상 개선된 것을 특징으로 하는 부기 7에 기재한 빌드업 기판.

(부기 10) 상기 다층 구조는 상기 제2 도전층에 관해서 상기 제1 도전층과는 반대측에 있고, 상기 제2 도전층에 가장 가까운 제3 도전층을 더 가지며, 상기 제3 도전층의 킵 아웃은 상기 제2 도전층의 킵 아웃 이하인 것을 특징으로 하는 부기 7에 기재한 빌드업 기판.

(부기 11) 상기 패드를 갖는 패드부 도전층의 가장 근처에 배치된 도전층은 상기 패드부 도전층의 상기 패드에 대응하는 위치에 패드를 갖지 않는 절연부를 갖는 패드가 없는 도전층인 것을 특징으로 하는 부기 1 또는 2에 기재한 빌드업 기판.(8)

(부기 12) 상기 패드를 갖는 패드부 도전층의 가장 근처에 배치된 도전층은 상기 패드부 도전층의 상기 패드에 대응하는 위치에 패드를 갖지 않는 절연부를 복수의 소구멍을 가진 도전층으로 형성한 패드가 없는 도전층인 것을 특징으로 하는 부기 1 또는 부기 2에 기재한 빌드업 기판.

(부기 13) 부기 1 내지 부기 12 중 어느 하나에 기재한 빌드업 기판을 갖는 것을 특징으로 하는 전자 부품.(9)

(부기 14) 상기 전자 부품은 BGA 패키지를 갖는 것을 특징으로 하는 부기 13에 기재한 전자 부품.

(부기 15) 부기 1 내지 부기 12 중 어느 하나에 기재한 빌드업 기판을 갖는 전자 부품을 갖는 것을 특징으로 하는 전자 기기.(10)

(부기 16) 다층 구조의 빌드업층을 갖는 빌드업 기판 또는 다층 구조의 코어 층을 갖는 빌드업 기판을 제조하는 제조 방법에 있어서,

상기 방법은 상기 동일 층에서 상기 패드의 윤곽과 상기 도체와의 최소간격으로 정의되는 킵 아웃을 상기 다층 구조의 적어도 2개소에서 다르게 하도록, 상기 패드와 상기 도체와 상기 절연부를 형성하는 단계를 포함하는 것을 특징으로 하는 제조 방법.

(부기 17) 상기 형성 단계는 상기 다층 구조에 2개의 다른 신호 전송 경로를 형성하고, 상기 킵 아웃을 상기 동일 층의 적어도 2개소에서 다르게 하여 상기 2개의 다른 신호 전송 경로 중보다 높은 주파수의 신호 전송 경로에 대해서는 큰 킵 아웃을 설정하는 것을 특징으로 하는 부기 16에 기재한 제조 방법.

본 발명에 따르면, 비교적 단순하게 신호 전송 특성을 개선하는 빌드업 기판, 그것을 갖는 전자 부품 및 전자 기기를 제공할 수 있다.

Claims

다층 구조의 빌드업층을 갖는 빌드업 기판에 있어서,

상기 다층 구조는,

신호 배선 패턴과;

상기 신호 배선 패턴에 접속된 패드와;

상기 패드와 동일 층에서 상기 패드의 주위에 배치된 절연부와;

상기 동일 층에서 상기 절연부의 주위에 배치된 도체

를 가지며,

상기 동일 층에서 상기 패드의 윤곽과 상기 패드에 가장 가까운 상기 도체와의 최소 간격으로 정의되는 킵 아웃(keep out)이 상기 다층 구조의 적어도 2개소에서 다른 것을 특징으로 하는 빌드업 기판.
다층 구조의 코어층을 갖는 빌드업 기판에 있어서,

상기 다층 구조는,

신호 배선 패턴과;

상기 신호 배선 패턴에 접속된 패드와;

상기 패드와 동일 층에서 상기 패드의 주위에 배치된 절연부와;

상기 동일 층에서 상기 절연부의 주위에 배치된 도체

를 가지며,

상기 동일 층에서 상기 패드의 윤곽과 상기 패드에 가장 가까운 상기 도체와의 최소 간격으로 정의되는 킵 아웃이 상기 다층 구조의 적어도 2개소에서 다른 것을 특징으로 하는 빌드업 기판.
제1항 또는 제2항에 있어서, 상기 킵 아웃은 상기 다층 구조의 적어도 2층에서 다른 것을 특징으로 하는 빌드업 기판.
제1항 또는 제2항에 있어서, 상기 킵 아웃은 상기 동일 층의 적어도 2개소에서 다른 것을 특징으로 하는 빌드업 기판.
제4항에 있어서, 상기 다층 구조는 고주파의 신호를 전송하기 위한 제1 경로와, 상기 제1 경로보다도 낮은 주파수의 신호를 전송하기 위한 제2 경로를 가지며, 상기 동일 층에서 상기 제1 경로의 킵 아웃은 상기 제2 경로의 킵 아웃보다도 큰 것을 특징으로 하는 빌드업 기판.
제1항 또는 제2항에 있어서, 상기 절연부가 복수의 소구멍부로 구성되는 경우에, 상기 킵 아웃은 상기 패드의 윤곽과 상기 복수의 소구멍부의 윤곽 사이의 최단 거리와 상기 절연부의 면적에 기초하여 결정되는 것을 특징으로 하는 빌드업 기판.
제1항 또는 제2항에 있어서, 상기 다층 구조는,

외부의 프린트 기판에 가장 가까운 제1 도전층과;

상기 제1 도전층에 가장 가까운 제2 도전층

을 가지며,

상기 제2 도전층의 킵 아웃은 상기 제1 도전층의 킵 아웃 이상인 것을 특징으로 하는 빌드업 기판.
제1항 또는 제2항에 있어서, 상기 패드를 갖는 패드부 도전층의 가장 근처에 배치된 도전층은 상기 패드부 도전층의 상기 패드에 대응하는 위치에 패드를 갖지 않는 절연부를 갖는, 패드가 없는 도전층인 것을 특징으로 하는 빌드업 기판.
제1항 내지 제8항 중 어느 한 항에 기재한 빌드업 기판을 갖는 것을 특징으로 하는 전자 부품.
제1항 내지 제8항 중 어느 한 항에 기재한 빌드업 기판을 갖는 전자 부품을 갖는 것을 특징으로 하는 전자 기기.