KR20070102430A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20070102430A KR20070102430A KR1020070036541A KR20070036541A KR20070102430A KR 20070102430 A KR20070102430 A KR 20070102430A KR 1020070036541 A KR1020070036541 A KR 1020070036541A KR 20070036541 A KR20070036541 A KR 20070036541A KR 20070102430 A KR20070102430 A KR 20070102430A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- silicon
- film
- semiconductor device
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
Claims (17)
- 반도체 기판 상에 형성된 제1 절연막과, 상기 제1 절연막 상에 형성된 전하 축적층(charge storage layer)과, 상기 전하 축적층 상에 형성된 제2 절연막과, 상기 제2 절연막 상에 형성된 제어 전극을 구비한 반도체 장치의 제조 방법으로서,상기 제2 절연막을 형성하는 공정은,염소를 포함하지 않는 원료(source) 가스를 이용하여 실리콘을 함유한 절연막을 형성하는 공정과,상기 실리콘을 함유한 절연막 상에, 산소 및 금속 원소를 함유한 절연막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 실리콘을 함유한 절연막은 실리콘 산화막을 포함하고,상기 실리콘 산화막의 성막 가스에 포함되는 실리콘 원료(silicon source material)는 SiH4, Si2H6, SiBr4, SiI4, SiF4, Si(OR1)4로 표현되는 알콕시드(단, R1은 탄소수가 1 내지 3인 직쇄 또는 분기 형상 알킬기), R2xSi(OR3)y로 표현되는 알콕시드(단,R2는 탄소수가 1 내지 3인 직쇄 또는 분기 형상 알킬기, 페닐기 또는 시클로펜타디에닐기, R3은 탄소수가 1 내지 3인 직쇄 또는 분기 형상 알킬기, x 및 y는 플러스의 정수), 및 Six(NR4R5)yHz로 표현되는 아미노 화합물(단,R4 및 R5는 탄소수가 1 내지 3인 직쇄 또는 분기 형상 알킬기, x 및 y는 플러스의 정수, z는 0 또는 플러스의 정수) 중에서 선택되는 반도체 장치의 제조 방법.
- 제2항에 있어서,상기 실리콘 산화막의 성막 가스에 포함되는 산소 원료는 N2O, O2, NO, NO2, CO2+H2, H2O, 및 O3 중에서 선택되는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 실리콘을 함유한 절연막은 실리콘 질화막을 포함하고,상기 실리콘 질화막의 성막 가스에 포함되는 실리콘 원료는, SiH4, Si2H6, SiBr4, SiI4, SiF4, C8H22N2Si 및 Six(NR4R5)yHz로 표현되는 아미노 화합물(단,R4 및 R5는 탄소수가 1 내지 3인 직쇄 또는 분기 형상 알킬기, x 및 y는 플러스의 정수, z는 0 또는 플러스의 정수) 중에서 선택되는 반도체 장치의 제조 방법.
- 제4항에 있어서,상기 실리콘 질화막의 성막 가스에 포함되는 질소 원료는 NH3, N2H4, 및 N2 중에서 선택되는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 산소 및 금속 원소를 함유한 절연막은 하프늄(Hf), 알루미늄(Al), 지르코늄(Zr), 마그네슘(Mg), 이트륨(Y), 탄탈(Ta), 비스무트(Bi), 스트론튬(Sr) 및 란탄(La) 중 적어도 1개를 함유하는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 산소 및 금속 원소를 함유한 절연막은 복수의 결정립으로 형성되어 있는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 실리콘을 함유한 절연막은 CVD법에 의해 형성되는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 산소 및 금속 원소를 함유한 절연막 상에, 염소를 포함하지 않는 성막 가스를 이용하여 실리콘을 함유한 절연막을 형성하는 공정을 더 포함하는 반도체 장치의 제조 방법.
- 반도체 기판 상에 형성된 제1 절연막과, 상기 제1 절연막 상에 형성된 전하 축적층과, 상기 전하 축적층 상에 형성된 제2 절연막과, 상기 제2 절연막 상에 형 성된 제어 전극을 구비한 반도체 장치의 제조 방법으로서,상기 제2 절연막을 형성하는 공정은,산소 및 금속 원소를 함유한 절연막을 형성하는 공정과,상기 산소 및 금속 원소를 함유한 절연막 상에, 염소를 포함하지 않는 성막 가스를 이용하여 실리콘을 함유한 절연막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
- 제10항에 있어서,상기 실리콘을 함유한 절연막은 실리콘 산화막을 포함하고,상기 실리콘 산화막의 성막 가스에 포함되는 실리콘 원료(silicon source material)는 SiH4, Si2H6, SiBr4, SiI4, SiF4, Si(OR1)4로 표현되는 알콕시드(단,R1은 탄소수가 1 내지 3인 직쇄 또는 분기 형상 알킬기), R2xSi(OR3)y로 표현되는 알콕시드(단,R2는 탄소수가 1 내지 3인 직쇄 또는 분기 형상 알킬기, 페닐기 또는 시클로펜타디에닐기, R3은 탄소수가 1 내지 3인 직쇄 또는 분기 형상 알킬기, x 및 y는 플러스의 정수), 및 Six(NR4R5)yHz로 표현되는 아미노 화합물(단,R4 및 R5는 탄소수가 1 내지 3인 직쇄 또는 분기 형상 알킬기, x 및 y는 플러스의 정수, z는 0 또는 플러스의 정수) 중에서 선택되는 반도체 장치의 제조 방법.
- 제11항에 있어서,상기 실리콘 산화막의 성막 가스에 포함되는 산소 원료는 N2O, O2, NO, NO2, CO2+H2, H2O,및 O3 중에서 선택되는 반도체 장치의 제조 방법.
- 제10항에 있어서,상기 실리콘을 함유한 절연막은 실리콘 질화막을 포함하고,상기 실리콘 질화막의 성막 가스에 포함되는 실리콘 원료는 SiH4, Si2H6, SiBr4, SiI4, SiF4, C8H22N2Si 및 Six(NR4R5)yHz로 표현되는 아미노 화합물(단,R4 및 R5는 탄소수가 1 내지 3인 직쇄 또는 분기 형상 알킬기, x 및 y는 플러스의 정수, z는 0 또는 플러스의 정수) 중에서 선택되는 반도체 장치의 제조 방법.
- 제13항에 있어서,상기 실리콘 질화막의 성막 가스에 포함되는 질소 원료는 NH3, N2H4, 및 N2 중에서 선택되는 반도체 장치의 제조 방법.
- 제10항에 있어서,상기 산소 및 금속 원소를 함유한 절연막은 하프늄(Hf), 알루미늄(Al), 지르코늄(Zr), 마그네슘(Mg), 이트륨(Y), 탄탈(Ta), 비스무트(Bi), 스트론튬(Sr) 및 란탄(La) 중 적어도 1개를 함유하는 반도체 장치의 제조 방법.
- 제10항에 있어서,상기 산소 및 금속 원소를 함유한 절연막은 복수의 결정립으로 형성되어 있는 반도체 장치의 제조 방법.
- 제10항에 있어서,상기 실리콘을 함유한 절연막은 CVD법에 의해 형성되는 반도체 장치의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006112189A JP2007287856A (ja) | 2006-04-14 | 2006-04-14 | 半導体装置の製造方法 |
JPJP-P-2006-00112189 | 2006-04-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070102430A true KR20070102430A (ko) | 2007-10-18 |
KR100900853B1 KR100900853B1 (ko) | 2009-06-04 |
Family
ID=38759358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070036541A KR100900853B1 (ko) | 2006-04-14 | 2007-04-13 | 반도체 장치의 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7682899B2 (ko) |
JP (1) | JP2007287856A (ko) |
KR (1) | KR100900853B1 (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152498A (ja) * | 2007-12-21 | 2009-07-09 | Toshiba Corp | 不揮発性半導体メモリ |
JP4471019B2 (ja) * | 2008-04-15 | 2010-06-02 | ソニー株式会社 | 照明装置および表示装置 |
KR101377069B1 (ko) * | 2008-05-23 | 2014-03-24 | 삼성전자주식회사 | 반도체 장치 및 그 형성방법 |
JP2010045175A (ja) | 2008-08-12 | 2010-02-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5416936B2 (ja) | 2008-09-02 | 2014-02-12 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP5468227B2 (ja) * | 2008-09-30 | 2014-04-09 | 株式会社東芝 | 半導体記憶素子、半導体記憶素子の製造方法 |
US8692310B2 (en) | 2009-02-09 | 2014-04-08 | Spansion Llc | Gate fringing effect based channel formation for semiconductor device |
JP4834750B2 (ja) * | 2009-03-19 | 2011-12-14 | 株式会社東芝 | 半導体記憶装置 |
JP5378287B2 (ja) * | 2009-09-11 | 2013-12-25 | 株式会社東芝 | 半導体装置の製造方法 |
KR101830193B1 (ko) * | 2010-07-02 | 2018-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
CN102315223A (zh) * | 2010-07-07 | 2012-01-11 | 中国科学院微电子研究所 | 高性能平面浮栅闪存器件结构及其制作方法 |
JP5566845B2 (ja) * | 2010-10-14 | 2014-08-06 | 株式会社東芝 | 半導体装置の製造方法 |
US10115601B2 (en) * | 2016-02-03 | 2018-10-30 | Tokyo Electron Limited | Selective film formation for raised and recessed features using deposition and etching processes |
US10304749B2 (en) * | 2017-06-20 | 2019-05-28 | Intel Corporation | Method and apparatus for improved etch stop layer or hard mask layer of a memory device |
KR102434565B1 (ko) | 2018-01-19 | 2022-08-19 | 미쓰비시덴키 가부시키가이샤 | 박층 캐패시터 및 박층 캐패시터의 제조 방법 |
JP7448924B2 (ja) * | 2020-05-29 | 2024-03-13 | 株式会社Kokusai Electric | 半導体デバイス |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2770856B2 (ja) * | 1987-08-20 | 1998-07-02 | 東京農工大学長 | 高誘電率酸化物薄膜の形成方法 |
JPH03217059A (ja) * | 1990-01-22 | 1991-09-24 | Seiko Epson Corp | 薄膜トランジスタ |
JP2764472B2 (ja) * | 1991-03-25 | 1998-06-11 | 東京エレクトロン株式会社 | 半導体の成膜方法 |
JPH05129625A (ja) | 1991-11-06 | 1993-05-25 | Rohm Co Ltd | 半導体記憶装置 |
JPH0613545A (ja) * | 1992-06-25 | 1994-01-21 | Seiko Epson Corp | 強誘電体装置 |
JP3407409B2 (ja) * | 1994-07-27 | 2003-05-19 | 富士通株式会社 | 高誘電率薄膜の製造方法 |
JP4538693B2 (ja) | 1998-01-26 | 2010-09-08 | ソニー株式会社 | メモリ素子およびその製造方法 |
JP4198903B2 (ja) * | 2001-08-31 | 2008-12-17 | 株式会社東芝 | 半導体記憶装置 |
DE10158019C2 (de) * | 2001-11-27 | 2003-09-18 | Infineon Technologies Ag | Floatinggate-Feldeffekttransistor |
US6642573B1 (en) * | 2002-03-13 | 2003-11-04 | Advanced Micro Devices, Inc. | Use of high-K dielectric material in modified ONO structure for semiconductor devices |
JP4032889B2 (ja) * | 2002-09-06 | 2008-01-16 | ソニー株式会社 | 絶縁膜の形成方法 |
EP1555332A4 (en) | 2002-09-27 | 2007-07-11 | Nano Technology Inst Inc | ULTRADUR NANOCRYSTAL AUSTENIAC STEEL BULK MATERIAL HAVING TENACITY AND EXCELLENT CORROSION RESISTANCE, AND PROCESS FOR PRODUCING THE SAME |
JP2004134687A (ja) * | 2002-10-15 | 2004-04-30 | Toshiba Corp | 半導体装置及びその製造方法 |
US7994617B2 (en) | 2004-02-06 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2005277223A (ja) * | 2004-03-25 | 2005-10-06 | National Institute Of Advanced Industrial & Technology | 半導体装置およびその製造方法 |
JP2005311300A (ja) * | 2004-03-26 | 2005-11-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2006005006A (ja) * | 2004-06-15 | 2006-01-05 | Toshiba Corp | 不揮発性半導体メモリ装置 |
US7202128B1 (en) * | 2005-06-24 | 2007-04-10 | Spansion Llc | Method of forming a memory device having improved erase speed |
JP5032145B2 (ja) * | 2006-04-14 | 2012-09-26 | 株式会社東芝 | 半導体装置 |
-
2006
- 2006-04-14 JP JP2006112189A patent/JP2007287856A/ja active Pending
-
2007
- 2007-03-27 US US11/727,536 patent/US7682899B2/en active Active
- 2007-04-13 KR KR1020070036541A patent/KR100900853B1/ko active IP Right Grant
-
2010
- 2010-01-12 US US12/686,005 patent/US8609487B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20070287254A1 (en) | 2007-12-13 |
JP2007287856A (ja) | 2007-11-01 |
US8609487B2 (en) | 2013-12-17 |
US20100136780A1 (en) | 2010-06-03 |
US7682899B2 (en) | 2010-03-23 |
KR100900853B1 (ko) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100900853B1 (ko) | 반도체 장치의 제조 방법 | |
US7851285B2 (en) | Non-volatile memory device and method for fabricating the same | |
US9450108B2 (en) | Nonvolatile semiconductor memory device provided with charge storage layer in memory cell | |
KR100949227B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN101271841B (zh) | 制造半导体器件的方法 | |
US7374997B2 (en) | Method of manufacturing flash memory device | |
US9478670B2 (en) | Non-volatile semiconductor storage device | |
US20070063266A1 (en) | Semiconductor device and method for manufacturing the same | |
KR20100047148A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
US8525252B2 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
JP5706353B2 (ja) | 半導体装置及びその製造方法 | |
KR100794831B1 (ko) | 반도체 장치의 제조 방법 | |
JP5291984B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
WO2005027210A1 (en) | Memory cell structure having nitride layer with reduced charge loss and method for fabricating same | |
JP2013197191A (ja) | 不揮発性半導体記憶装置 | |
JP2010027967A (ja) | 不揮発性半導体記憶装置の製造方法 | |
KR20070113156A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
JP2013197411A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR20090105837A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
KR20090078104A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150417 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160421 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170504 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180427 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 11 |