JP7448924B2 - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP7448924B2
JP7448924B2 JP2022526994A JP2022526994A JP7448924B2 JP 7448924 B2 JP7448924 B2 JP 7448924B2 JP 2022526994 A JP2022526994 A JP 2022526994A JP 2022526994 A JP2022526994 A JP 2022526994A JP 7448924 B2 JP7448924 B2 JP 7448924B2
Authority
JP
Japan
Prior art keywords
film
chlorine
layer
insulating film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022526994A
Other languages
English (en)
Other versions
JPWO2021241449A1 (ja
Inventor
正紘 高橋
英樹 堀田
辰郎 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of JPWO2021241449A1 publication Critical patent/JPWO2021241449A1/ja
Application granted granted Critical
Publication of JP7448924B2 publication Critical patent/JP7448924B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本開示は、半導体デバイスに関する。
半導体デバイスとして、基板上に設けられた絶縁膜上に、シード層を介してシリコン膜が形成された構造を有するものがある（例えば特許文献１参照）。
特開２０１４－１７５３２０号公報
本開示の目的は、半導体デバイスの特性を向上させることができる技術を提供することにある。
本開示の一態様によれば、
基板上に設けられた絶縁膜と、
前記絶縁膜に隣接して設けられた塩素含有半導体層と、
前記塩素含有半導体層に隣接して設けられた半導体領域と、
を有し、
前記塩素含有半導体層の塩素濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下である半導体デバイスが提供される。
本開示によれば、半導体デバイスの特性を向上させることができる技術を提供することが可能となる。
図１は、本開示の一態様における半導体デバイスの断面部分拡大図である。 図２は、本開示の一態様の変形例における半導体デバイスの断面部分拡大図である。 図３（ａ）は本開示の一態様の実施例１における評価サンプルの断面部分拡大図であり、図３（ｂ）は本開示の一態様の実施例２における評価サンプルの断面部分拡大図である。 図４は、本開示の一態様の実施例１における塩素濃度とダングリングボンド密度との関係を示すプロット図である。 図５は、本開示の一態様の実施例２における塩素濃度とＦＥＴ移動度との関係を示すプロット図である。
＜本開示の一態様＞
以下、本開示の一態様について図１を参照しつつ説明する。なお、以下の説明において用いられる図面は、いずれも模式的なものであり、図面上の各要素の寸法の関係、各要素の比率等は、現実のものとは必ずしも一致していない。また、複数の図面の相互間においても、各要素の寸法の関係、各要素の比率等は必ずしも一致していない。
（１）半導体デバイスの構造
図１は、半導体デバイスの一つであるメモリデバイス３００が備えるＳＯＮＯＳ（Ｓｉｌｉｃｏｎ－Ｏｘｉｄｅ－Ｎｉｔｒｉｄｅ－Ｏｘｉｄｅ－Ｓｉｌｉｃｏｎ）構造の断面部分拡大図である。
メモリデバイス３００は、基板としてのウエハ３０１を備えている。ウエハ３０１は、例えば、単結晶シリコン等のシリコン（Ｓｉ）により構成される。ウエハ３０１を、Ｓｉウエハ、半導体ウエハ、Ｓｉ基板、半導体基板等とも称する。ウエハ３０１上には、ブロック層として機能する絶縁膜（第１絶縁膜）としてのシリコン酸化膜（ＳｉＯ膜）が設けられている。ブロック層としてのＳｉＯ膜上には、チャージトラップ層として機能する絶縁膜（第２絶縁膜）としてのシリコン窒化膜（ＳｉＮ膜）が設けられている。チャージトラップ層としてのＳｉＮ膜上には、トンネル層として機能する絶縁膜（第３絶縁膜）としてのＳｉＯ膜が設けられている。トンネル層としての絶縁膜は、シリコン酸窒化膜（ＳｉＯＮ膜）であってもよい。ＳｉＯ膜またはＳｉＯＮ膜により構成されるトンネル層を、トンネル酸化膜とも称する。ＳｉＯ膜、ＳｉＮ膜、ＳｉＯＮ膜は、それぞれ、実質的に塩素（Ｃｌ）を含まない膜であること、すなわち、Ｃｌフリーな膜であることが好ましい。ＳｉＯ膜／ＳｉＮ膜／ＳｉＯ膜の積層構造を有する膜を、ＯＮＯ膜とも称する。なお、本明細書では、ＳｉＯＮ膜／ＳｉＮ膜／ＳｉＯ膜の積層構造を有する膜も、便宜上、ＯＮＯ膜と称することとする。
ＯＮＯ膜の最表面におけるトンネル層としてのＳｉＯ膜上には、塩素含有半導体層として、Ｃｌを高濃度に含むＣｌ含有Ｓｉ層が設けられている。このように、トンネル層（絶縁膜）としてのＳｉＯ膜と、Ｃｌ含有Ｓｉ層とは、隣接して設けられている。トンネル層がＳｉＯＮ膜である場合は、ＳｉＯＮ膜と、Ｃｌ含有Ｓｉ層とが、隣接して設けられることとなる。
Ｃｌ含有Ｓｉ層のＣｌ濃度は、例えば、１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下、好ましくは、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上５．０×１０２１ａｔｏｍｓ／ｃｍ３以下である。
Ｃｌ含有Ｓｉ層の厚さは、上述のトンネル層としてのＳｉＯ膜、および、後述するチャネル層としてのｐｏｌｙ－Ｓｉ膜のそれぞれよりも薄いことが好ましい。トンネル層がＳｉＯＮ膜である場合も同様である。Ｃｌ含有Ｓｉ層の厚さは、例えば、１モノレイヤー（以下、ＭＬ）以上３０Å（３ｎｍ）以下、好ましくは２．５Å（０．２５ｎｍ）以上３０Å（３ｎｍ）以下、より好ましくは３Å（０．３ｎｍ）以上２０Å（２ｎｍ）以下である。なお、１ＭＬは単分子層または単原子層を意味する。
Ｃｌ含有Ｓｉ層の上には、チャネル層として機能する半導体領域として、Ｃｌを実質的に含まない、すなわち、Ｃｌフリーである多結晶シリコン膜（ｐｏｌｙ－Ｓｉ膜）が設けられている。このように、チャネル層（半導体領域）としてのｐｏｌｙ－Ｓｉ膜と、Ｃｌ含有Ｓｉ層とは、隣接して設けられている。チャネル層としてのｐｏｌｙ－Ｓｉ膜は、例えばリン（Ｐ）や硼素（Ｂ）などのドーパントを含まないノンドープｐｏｌｙ－Ｓｉ膜により構成されている。なお、チャネル層としてのｐｏｌｙ－Ｓｉ膜は、ＰやＢなどのドーパントを含むドープトｐｏｌｙ－Ｓｉ膜により構成するようにしてもよい。
チャネル層としてのｐｏｌｙ－Ｓｉ膜の、ウエハ３０１の主面内方向（延面方向）における両端には、ソース電極およびドレイン電極が、ｐｏｌｙ－Ｓｉ膜を延面方向から挟むように設けられている。ソース電極およびドレイン電極のそれぞれは、例えば、ＰやＢなどのドーパントがドープされたドープトｐｏｌｙ－Ｓｉ膜等により構成されている。
（２）半導体デバイスの製造方法
次に、メモリデバイス３００を製造する方法の一例について説明する。
（ＯＮＯ膜形成）
ウエハ３０１上に、例えばＣＶＤ法によって、ブロック層としてのＳｉＯ膜と、チャージトラップ層としてのＳｉＮ膜と、トンネル層としてのＳｉＯ膜と、をこの順に形成する。トンネル層としてＳｉＯＮ膜を形成してもよいことは上述の通りである。
ブロック層としてのＳｉＯ膜、および、トンネル層としてのＳｉＯ膜を形成する際は、それぞれ、加熱されたウエハ３０１の表面に対して、処理ガスとして、例えば、Ｓｉ含有ガスと酸化ガスとを供給する。チャージトラップ層としてのＳｉＮ膜を形成する際は、加熱されたウエハ３０１の表面に対して、処理ガスとして、例えば、Ｓｉ含有ガスと窒化ガスとを供給する。トンネル層としてのＳｉＯＮ膜を形成する際は、加熱されたウエハ３０１の表面に対して、例えば、Ｓｉ含有ガスと酸化ガスと窒化ガスとを供給する。
Ｓｉ含有ガスとしては、例えば、モノクロロシラン（ＳｉＨ３Ｃｌ、略称：ＭＣＳ）ガス、ジクロロシラン（ＳｉＨ２Ｃｌ２、略称：ＤＣＳ）ガス、トリクロロシラン（ＳｉＨＣｌ３、略称：ＴＣＳ）ガス、テトラクロロシラン（ＳｉＣｌ４、略称：ＳＴＣ）ガス、ヘキサクロロジシランガス（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）ガス、オクタクロロトリシラン（Ｓｉ３Ｃｌ８、略称：ＯＣＴＳ）ガス等のクロロシラン系ガスや、テトラキス（ジメチルアミノ）シラン（Ｓｉ［Ｎ（ＣＨ３）２］４、略称：４ＤＭＡＳ）ガス、トリス（ジメチルアミノ）シラン（Ｓｉ［Ｎ（ＣＨ３）２］３Ｈ、略称：３ＤＭＡＳ）ガス、ビス（ジエチルアミノ）シラン（Ｓｉ［Ｎ（Ｃ２Ｈ５）２］２Ｈ２、略称：ＢＤＥＡＳ）ガス、ビス（ターシャリーブチルアミノ）シラン（ＳｉＨ２［ＮＨ（Ｃ４Ｈ９）］２、略称：ＢＴＢＡＳ）ガス等のアミノシラン系ガスや、モノシラン（ＳｉＨ４、略称：ＭＳ）ガス、ジシラン（Ｓｉ２Ｈ６、略称：ＤＳ）ガス、トリシラン（Ｓｉ３Ｈ８、略称：ＴＳ）ガス等の水素化ケイ素ガスを用いることができる。
酸化ガスとしては、例えば、酸素（Ｏ２）ガス、オゾン（Ｏ３）ガス、水蒸気（Ｈ２Ｏガス）、亜酸化窒素（Ｎ２Ｏ）ガス、一酸化窒素（ＮＯ）ガス、二酸化窒素（ＮＯ２）ガス、二酸化炭素（ＣＯ２ガス）等の酸素（Ｏ）含有ガスを用いることができる。
窒化ガスとしては、例えば、アンモニア（ＮＨ３）ガス、ジアゼン（Ｎ２Ｈ２）ガス、ヒドラジン（Ｎ２Ｈ４）ガス、Ｎ３Ｈ８ガス等の窒素（Ｎ）及び水素（Ｈ）含有ガスである窒化水素ガスを用いることができる。
ＳｉＯ膜を形成する工程における処理条件としては、
Ｓｉ含有ガス供給流量：０．１～５ｓｌｍ
酸化ガス供給流量：０．１～１０ｓｌｍ
各ガス供給時間：１～３００分
処理温度：３５０～７００℃、好ましくは３５０～６５０℃
処理圧力：１３３～４０００Ｐａ、好ましくは６６７～２６６６Ｐａ
が例示される。
なお、処理温度とは、ウエハ３０１に対して処理が行われる際のウエハ３０１の温度のことであり、処理圧力とは、ウエハ３０１に対して処理が行われる際のウエハ３０１が存在する空間、すなわち、ウエハ３０１に対して処理が行われる処理室の内部の圧力のことである。
ＳｉＮ膜を形成する工程における処理条件としては、
Ｓｉ含有ガス供給流量：０．１～５ｓｌｍ
窒化ガス供給流量：０．１～１０ｓｌｍ
が例示される。他の処理条件は、ＳｉＯ膜を形成する工程における処理条件と同様とすることができる。
ＳｉＯＮ膜を形成する工程における処理条件としては、
Ｓｉ含有ガス供給流量：０．１～５ｓｌｍ
酸化ガス供給流量：０．１～１０ｓｌｍ
窒化ガス供給流量：０．１～１０ｓｌｍ
が例示される。他の処理条件は、ＳｉＯ膜を形成する工程における処理条件と同様とすることができる。
（Ｃｌ含有Ｓｉ層形成）
ウエハ３０１上にＯＮＯ膜を形成した後、ＯＮＯ膜の最上層を構成するトンネル層としてのＳｉＯ膜上に、例えばＣＶＤ法によって、Ｃｌを高濃度に含むＣｌ含有Ｓｉ層を形成する。
Ｃｌ含有Ｓｉ層を形成する際は、加熱されたウエハ３０１に対して、処理ガスとして、例えば、上述のクロロシラン系ガスを供給する。また、処理ガスとして、上述のクロロシラン系ガスに上述の水素化ケイ素ガスを添加して供給することもできる。
Ｃｌ含有Ｓｉ層を形成する工程における処理条件としては、
クロロシラン系ガス供給流量：０．１～１ｓｌｍ
水素化ケイ素ガス供給流量：０～１ｓｌｍ
各ガス供給時間：０．５～２分
処理温度：３５０～４５０℃、好ましくは３５０～４００℃
処理圧力：６６７～１３３３Ｐａ
が例示される。
また、Ｃｌ含有Ｓｉ層は、以下に示す処理シーケンスのように、ウエハ３０１に対してクロロシラン系ガスを供給する工程と、ウエハ３０１に対して不活性ガスを供給する工程と、を非同時に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うことにより形成してもよい。不活性ガスとしては、窒素（Ｎ２）ガスや、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、キセノン（Ｘｅ）ガス等の希ガスを用いることができる。
（クロロシラン系ガス→不活性ガス）×ｎ
また、Ｃｌ含有Ｓｉ層は、以下に示す処理シーケンスのように、ウエハ３０１に対してクロロシラン系ガスを供給する工程と、ウエハ３０１に対して不活性ガスを供給する工程と、ウエハ３０１に対して水素化ケイ素ガスを供給する工程と、ウエハ３０１に対して不活性ガスを供給する工程と、を非同時に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うことにより形成することもできる。
（クロロシラン系ガス→不活性ガス→水素化ケイ素ガス→不活性ガス）×ｎ
いずれの場合においても、不活性ガスを供給する工程における処理条件としては、
不活性ガス供給流量：０．５～２０ｓｌｍ
不活性ガス供給時間：１０～３０秒
処理温度：３５０～４５０℃、好ましくは３５０～４００℃
処理圧力：１～３０Ｐａ
が例示される。
クロロシラン系ガスを供給する工程、および、水素化ケイ素ガスを供給する工程における処理条件は、いずれも、Ｃｌ含有Ｓｉ層を形成する工程で示した上述の処理条件と同様とすることができる。
（チャネル層、ソース電極およびドレイン電極形成）
ＯＮＯ膜上にＣｌ含有Ｓｉ層を形成した後、Ｃｌ含有Ｓｉ層上に、例えばＣＶＤ法によって、チャネル層としてｐｏｌｙ－Ｓｉ膜を形成する。
ｐｏｌｙ－Ｓｉ膜を形成する際は、加熱されたウエハ３０１に対して、処理ガスとして、例えば、Ｃｌフリーである上述の水素化ケイ素ガスを供給する。
チャネル層を形成する工程における処理条件としては、
水素化ケイ素ガス供給流量：０．１～５ｓｌｍ
水素化ケイ素ガス供給時間：１～３００分
が例示される。他の処理条件は、ＳｉＯ膜を形成する工程における処理条件と同様とすることができる。
チャネル層を形成した後、Ｃｌ含有Ｓｉ層上であって、チャネル層としてのｐｏｌｙ－Ｓｉ膜の延面方向の両端に、ソース電極およびドレイン電極をそれぞれ形成する。
これら一連の処理により、ＳＯＮＯＳ構造を備えるメモリデバイス３００を製造することが可能となる。
（３）本態様による効果
（ａ）トンネル層としてのＳｉＯ膜と、チャネル層としてのｐｏｌｙ－Ｓｉ膜と、の界面（以下、Ｓｉ／ＳｉＯ界面）に高濃度Ｃｌ含有Ｓｉ層が形成されることで、Ｓｉ／ＳｉＯ界面におけるダングリングボンドを、Ｃｌによって終端させることが可能となる。また、このＣｌ含有Ｓｉ層内におけるダングリングボンドを、Ｃｌによって終端させることも可能となる。これにより、Ｓｉ／ＳｉＯ界面における界面準位密度を低減させることができ、デバイスの電気特性を向上させることが可能となる。
（ｂ）Ｃｌ含有Ｓｉ層のＣｌ濃度を、１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下とすることで、上述の効果を適正に高めることが可能となる。また、Ｃｌ含有Ｓｉ層のＣｌ濃度を、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上５．０×１０２１ａｔｏｍｓ／ｃｍ３以下とすることで、上述の効果をより適正に高めることが可能となる。
Ｃｌ含有Ｓｉ層のＣｌ濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３未満とすると、Ｓｉ／ＳｉＯ界面におけるダングリングボンドを十分にＣｌで終端させることができず、界面準位密度を十分に低減させることができないことがある。結果として、デバイスの電気特性を向上させることができないことがある。Ｃｌ含有Ｓｉ層のＣｌ濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３以上とすることで、Ｓｉ／ＳｉＯ界面におけるダングリングボンドを十分にＣｌで終端させ、界面準位密度を十分に低減させることができ、デバイスの電気特性を向上させることが可能となる。Ｃｌ含有Ｓｉ層のＣｌ濃度を３．０×１０２０ａｔｏｍｓ／ｃｍ３以上とすることで、この効果をより高めることが可能となる。
Ｃｌ含有Ｓｉ層のＣｌ濃度を１．０×１０２２ａｔｏｍｓ／ｃｍ３よりも高くすると、Ｓｉ／ＳｉＯ界面におけるダングリングボンド密度に対してＣｌ濃度が過剰となり、Ｃｌがキャリア散乱原因となり、デバイスの電気特性を劣化させてしまうことがある。Ｃｌ含有Ｓｉ層のＣｌ濃度を１．０×１０２２ａｔｏｍｓ／ｃｍ３以下とすることで、Ｓｉ／ＳｉＯ界面におけるダングリングボンド密度に対してＣｌ濃度が過剰となることを抑制することができ、Ｃｌがキャリア散乱原因となることを抑制し、デバイスの電気特性の劣化を抑制することが可能となる。Ｃｌ含有Ｓｉ層のＣｌ濃度を５．０×１０２１ａｔｏｍｓ／ｃｍ３以下とすることで、この効果をより高めることが可能となる。
（ｃ）Ｃｌ含有Ｓｉ層の厚さを１ＭＬ以上３０Å以下とすることで、上述の効果を高めることが可能となる。Ｃｌ含有Ｓｉ層の厚さを２．５Å以上３０Å以下とすることで、上述の効果をより高めることが可能となる。Ｃｌ含有Ｓｉ層の厚さを３Å以上２０Å以下とすることで、上述の効果を更に高めることが可能となる。
Ｃｌ含有Ｓｉ層の厚さを１ＭＬ未満とすると、Ｓｉ／ＳｉＯ界面に添加されるＣｌ原子がＳｉ／ＳｉＯ界面におけるダングリングボンドを終端させるのに不十分となり、界面準位密度を十分に低減させることができないことがある。結果として、デバイスの電気特性を向上させることができないことがある。Ｃｌ含有Ｓｉ層の厚さを１ＭＬ以上とすることで、Ｓｉ／ＳｉＯ界面に添加されるＣｌ原子がＳｉ／ＳｉＯ界面におけるダングリングボンドを終端させるのに十分となり、界面準位密度を十分に低減させることができ、デバイスの電気特性を向上させることが可能となる。Ｃｌ含有Ｓｉ層の厚さを２．５Å以上とすることで、この効果をより高めることが可能となる。Ｃｌ含有Ｓｉ層の厚さを３Å以上とすることで、この効果を更に高めることが可能となる。
Ｃｌ含有Ｓｉ層の厚さを３０Åよりも厚くすると、Ｃｌ含有Ｓｉ層よりも上層のｐｏｌｙ－Ｓｉ膜にＣｌが拡散しやすくなることがある。また、Ｓｉ／ＳｉＯ界面におけるＣｌ量が過剰となることがある。これらにより、デバイスの電気特性を劣化させてしまうことがある。Ｃｌ含有Ｓｉ層の厚さを３０Å以下とすることで、Ｃｌ含有Ｓｉ層よりも上層のｐｏｌｙ－Ｓｉ膜へのＣｌの拡散を抑制することができ、Ｓｉ／ＳｉＯ界面においてＣｌ量が過剰となることを抑制することができ、デバイスの電気特性の劣化を抑制することが可能となる。Ｃｌ含有Ｓｉ層の厚さを２０Å以下とすることで、この効果をより高めることが可能となる。
（ｄ）Ｓｉ／ＳｉＯ界面に、Ｃｌ含有Ｓｉ層という形でＣｌを取り込むようにしており、これにより、Ｓｉ／ＳｉＯ界面だけに、ピンポイントで（局所的に）Ｃｌを添加することが可能となる。これにより、ｐｏｌｙ－Ｓｉ膜やＳｉＯ膜へのＣｌの拡散、混入を抑制することが可能となり、これらの膜へのＣｌ混入に起因する膜特性の劣化、電気特性の劣化を抑制することが可能となる。
（ｅ）Ｓｉ／ＳｉＯ界面に、Ｃｌ含有Ｓｉ層という形でＣｌを取り込むようにしており、これにより、また、熱拡散、プラズマ拡散等他の手法では供給できないＣｌ量を界面に導入できる。また、Ｓｉ／ＳｉＯ界面に添加されるＣｌ原子は、Ｓｉ／ＳｉＯ界面におけるダングリングボンドを終端する原子（水素やフッ素）と比較して、界面以外への拡散、混入が抑制可能である。
（ｆ）Ｓｉ／ＳｉＯ界面に、Ｃｌ含有Ｓｉ層という形でＣｌを取り込むようにしており、これにより、Ｓｉ／ＳｉＯ界面にＣｌを定着させることが可能となる。これにより、Ｓｉ／ＳｉＯ界面からこの界面に隣接する膜へのＣｌの拡散を抑制することができ、また、Ｓｉ／ＳｉＯ界面におけるＣｌ濃度の均一性を維持することが可能となる。
（ｇ）下記の処理シーケンスによりＣｌ含有Ｓｉ層を形成する際に、サイクル数（ｎ）を調整することにより、Ｃｌ含有Ｓｉ層のＣｌ濃度および厚さのうち少なくともいずれかを精密に制御することが可能となる。これにより、Ｓｉ／ＳｉＯ界面におけるＣｌ濃度およびＣｌ量のうち少なくともいずれかを精密に制御することが可能となる。
（クロロシラン系ガス→不活性ガス）×ｎ
（クロロシラン系ガス→不活性ガス→水素化ケイ素ガス→不活性ガス）×ｎ
（ｈ）上述の効果は、各膜や各層を形成する際のそれぞれにおいて、上述の各種シラン系ガス、各種酸化ガス、各種窒化ガス、各種不活性ガスを用いる場合にも、同様に得ることができる。
（４）変形例
図２は、本態様における半導体デバイスの変形例であるトランジスタデバイス４００が備えるＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の断面部分拡大図である。
トランジスタデバイス４００は、基板としてのウエハ４０１を備えている。ウエハ４０１は、例えば、単結晶シリコン等のＳｉにより構成される。ウエハ４０１は、表面に所定の半導体領域を含む。ウエハ４０１の表面上には、塩素含有半導体層として、Ｃｌを高濃度に含むＣｌ含有Ｓｉ層が設けられている。このように、ウエハ４０１の表面に含まれる半導体領域と、塩素含有半導体層としてのＣｌ含有Ｓｉ層とは、隣接して設けられている。
Ｃｌ含有Ｓｉ層のＣｌ濃度は、例えば、１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下、好ましくは、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上５．０×１０２１ａｔｏｍｓ／ｃｍ３以下である。
Ｃｌ含有Ｓｉ層の厚さは、後述のゲート絶縁膜よりも薄いことが好ましい。Ｃｌ含有Ｓｉ層の厚さは、例えば、１ＭＬ以上３０Å以下、好ましくは２．５Å以上３０Å以下、より好ましくは３Å以上２０Å以下である。
Ｃｌ含有Ｓｉ層の上、すなわち、ウエハ４０１上には、ゲート絶縁膜として機能する絶縁膜としてのＳｉＯ膜が設けられている。このように、ゲート絶縁膜（絶縁膜）としてのＳｉＯ膜と、塩素含有半導体層としてのＣｌ含有Ｓｉ層とは、隣接して設けられている。
ＳｉＯ膜上には、ゲート電極として機能する金属含有膜（メタル膜）が設けられている。メタル膜としては、例えば、タングステン膜（Ｗ膜）、ニッケル膜（Ｎｉ膜）、コバルト膜（Ｃｏ膜）等を用いることができる。
Ｃｌ含有Ｓｉ層は、例えば上述の態様におけるＣｌ含有Ｓｉ層と同様に形成することができる。また、ＳｉＯ膜は、例えば上述の態様におけるＳｉＯ膜と同様に形成することができる。
メタル膜は、例えばＣＶＤ法により形成することができる。メタル膜として、例えば、Ｗ膜を形成する際は、加熱されたウエハ４０１に対して、処理ガスとして、例えば、六フッ化タングステン（ＷＦ６）ガスや六塩化タングステン（ＷＣｌ６）ガス等のメタル含有ガスと、例えば、水素（Ｈ２）ガスやモノシラン（ＳｉＨ４）ガス等の還元剤（還元ガス）と、を供給する。
メタル膜を形成する工程における処理条件としては、
メタル含有ガス供給流量：０．１～５ｓｌｍ
還元ガス供給流量：０．１～１０ｓｌｍ
ガス供給時間：１～３００分
処理温度：１００～４５０℃、好ましくは２００～４００℃
処理圧力：１～４０００Ｐａ、好ましくは１３３～２６６６Ｐａ
が例示される。
本変形例においても、上述の態様と同様な効果が得られる。
（実施例１）
Ｓｉ基板としてのウエハ上に、絶縁膜としてのＣｌフリーなＳｉＯ膜を形成した。そして、ＳｉＯ膜上に、塩素含有半導体層としてのＣｌ含有Ｓｉ層を、ＳｉＯ膜と隣接するように形成した。そして、Ｃｌ含有Ｓｉ層上に、半導体領域としての半導体膜であるＣｌフリーなノンドープｐｏｌｙ－Ｓｉ膜を、Ｃｌ含有Ｓｉ層と隣接するように形成し、実施例１の評価サンプルを作製した。図３（ａ）に、実施例１における評価サンプルの断面部分拡大図を示す。評価サンプルが備える各膜や層を形成する際の処理手順、処理条件は、それぞれ、上述の態様の各工程における処理手順、処理条件と同様とした。評価サンプルとしては、Ｃｌ含有Ｓｉ層におけるＣｌ濃度を変化させたものを複数準備した。そして、それぞれの評価サンプルにおけるダングリングボンド密度を測定した。
図４に、各評価サンプルの、ノンドープｐｏｌｙ－Ｓｉ膜とＳｉＯ膜との界面（以下、Ｓｉ／ＳｉＯ界面）における、Ｃｌ濃度とダングリングボンド密度との関係、すなわち、ダングリングボンド密度のＳｉ／ＳｉＯ界面におけるＣｌ濃度依存性を示す。図４の横軸はＳｉ／ＳｉＯ界面におけるＣｌ濃度［ａｔｏｍｓ／ｃｍ３］を、縦軸はＳｉ／ＳｉＯ界面におけるダングリングボンド密度［個／ｃｍ３］をそれぞれ示している。図中の●印は各評価サンプルにおけるダングリングボンド密度の測定値をプロットしたものを示している。
図４より、Ｓｉ／ＳｉＯ界面におけるＣｌ濃度が高いほど、ダングリングボンド密度が低下していることが分かる。特に、Ｓｉ／ＳｉＯ界面におけるＣｌ濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３以上とすることにより、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上とすることにより、ダングリングボンド密度を大幅に低減できることが分かる。
（実施例２）
Ｓｉ基板としてのウエハ上に、絶縁膜（ゲート絶縁膜）としてのＣｌフリーなＳｉＯ膜を、熱酸化方法により形成した。ウエハとしては、Ｐが高濃度に添加されたｎ型低抵抗基板を用いた。そして、ＳｉＯ膜上に、塩素含有半導体層としてのＣｌ含有Ｓｉ層を、ＳｉＯ膜と隣接するように形成した。そして、Ｃｌ含有Ｓｉ層上に、チャネル層として機能する半導体領域として、半導体膜であるＣｌフリーなｐｏｌｙ－Ｓｉ膜を、Ｃｌ含有Ｓｉ層と隣接するように形成した。また、チャネル層としてｐｏｌｙ－Ｓｉ膜の延面方向における両端に、ソース電極およびドレイン電極をそれぞれ形成し、実施例２の評価サンプル（ＦＥＴデバイス）を作製した。図３（ｂ）に、実施例２における評価サンプルの断面部分拡大図を示す。熱酸化膜であるＳｉＯ膜を除き、評価サンプルが備える各膜や層を形成する際の処理手順、処理条件は、上述の態様の各工程における処理手順、処理条件と同様とした。評価サンプルとしては、Ｃｌ含有Ｓｉ層におけるＣｌ濃度を変化させたものを複数準備した。そして、それぞれの評価サンプルにおける電界効果移動度（ＦＥＴ移動度）を測定した。
図５に、各評価サンプルの、チャネル層としてのｐｏｌｙ－Ｓｉ膜とゲート絶縁膜としてのＳｉＯ膜との界面（以下、Ｓｉ／ＳｉＯ界面）における、Ｃｌ濃度とＦＥＴ移動度との関係、すなわち、電界効果移動度のＳｉ／ＳｉＯ界面におけるＣｌ濃度依存性を示す。図５の横軸はＳｉ／ＳｉＯ界面におけるＣｌ濃度［ａｔｏｍｓ／ｃｍ３］を、縦軸はＦＥＴ移動度［ｃｍ２／Ｖｓｅｃ］をそれぞれ示している。図中の●印は各評価サンプルにおけるＦＥＴ移動度の測定値をプロットしたものを示している。
図５より、Ｓｉ／ＳｉＯ界面におけるＣｌ濃度が高いほど、高いＦＥＴ移動度が得られていることが分かる。本件開示者等によれば、Ｓｉ／ＳｉＯ界面におけるＣｌ濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３以上とすることにより、好ましくは、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上とすることにより、ＦＥＴ移動度を向上させることが可能となることを確認しているが、図５より、Ｓｉ／ＳｉＯ界面におけるＣｌ濃度を、特に、９．０×１０２０ａｔｏｍｓ／ｃｍ３以上、好ましくは、１．０×１０２１ａｔｏｍｓ／ｃｍ３以上とすることにより、ＦＥＴ移動度を更に向上させることが可能となることが分かる。
＜本開示の他の態様＞
以上、本開示の態様を具体的に説明した。しかしながら、本開示は上述の態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、上述の態様では、塩素含有半導体層および半導体領域における半導体が、それぞれ、Ｓｉを含む場合について説明した。しかしながら、塩素含有半導体層および半導体領域における半導体は、Ｓｉを含む場合に限らず、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、およびシリコンゲルマニウムスズ（ＳｉＧｅＳｎ）のうち少なくともいずれかを含んでいてもよい。すなわち、塩素含有半導体層および半導体領域における半導体は、ＳｉやＧｅ等の単元系材料だけでなく、ＳｉＧｅ等の二元混晶系材料や、ＳｉＧｅＳｎ等の三元混晶系材料等の多元混晶系材料を含んでいてもよい。また、他のチャネルと利用できる化合物系半導体、酸化物系半導体、２次元系半導体などチャネル層として有効な材料を用いる場合においても、本開示の手法を適用することができる。これらの場合においても、上述の態様と同様の効果が得られる。
３００ メモリデバイス（半導体デバイス）
３０１ ウエハ（基板）
４００ トランジスタデバイス（半導体デバイス）
４０１ ウエハ（基板）

Claims (18)

  1. 基板上に設けられた絶縁膜と、
    前記絶縁膜に隣接して設けられた塩素含有半導体層と、
    前記塩素含有半導体層に隣接して設けられた半導体領域と、
    を有し、
    前記塩素含有半導体層の塩素濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下であって、
    前記絶縁膜および前記半導体領域のそれぞれが塩素フリーである半導体デバイス。
  2. 前記塩素含有半導体層の塩素濃度が３．０×１０２０ａｔｏｍｓ／ｃｍ３以上５．０×１０２１ａｔｏｍｓ／ｃｍ３以下である請求項１に記載の半導体デバイス。
  3. 前記塩素含有半導体層の厚さが１モノレイヤー以上３０Å以下である請求項１に記載の半導体デバイス。
  4. 前記塩素含有半導体層の厚さが２．５Å以上３０Å以下である請求項１に記載の半導体デバイス。
  5. 前記塩素含有半導体層の厚さが３Å以上２０Å以下である請求項１に記載の半導体デバイス。
  6. 前記塩素含有半導体層の厚さは、前記絶縁膜および前記半導体領域のそれぞれの厚さよりも薄い請求項１に記載の半導体デバイス。
  7. 前記基板上に絶縁膜が設けられ、
    前記絶縁膜上に前記塩素含有半導体層が設けられ、
    前記塩素含有半導体層上に前記半導体領域として半導体膜が設けられる請求項１に記載の半導体デバイス。
  8. 前記基板の表面は前記半導体領域を含み、
    前記半導体領域上に前記塩素含有半導体層が設けられ、
    前記塩素含有半導体層上に前記絶縁膜が設けられる請求項１に記載の半導体デバイス。
  9. 前記絶縁膜は、シリコン酸化膜、シリコン窒化膜、およびシリコン酸窒化膜のうち少なくともいずれかを含む請求項１に記載の半導体デバイス。
  10. 前記塩素含有半導体層および前記半導体領域における半導体は、シリコン、ゲルマニウム、シリコンゲルマニウム、およびシリコンゲルマニウムスズのうち少なくともいずれかを含む請求項１に記載の半導体デバイス。
  11. 基板上に設けられた絶縁膜と、
    前記絶縁膜上に設けられた塩素含有半導体層と、
    前記塩素含有半導体層上に設けられた半導体領域としての半導体膜と、
    を有し、
    前記塩素含有半導体層の塩素濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下であって、
    前記絶縁膜および前記半導体領域のそれぞれが塩素フリーである半導体デバイス。
  12. 前記絶縁膜は、第１絶縁膜と、前記第１絶縁膜上に形成された第２絶縁膜と、前記第２絶縁膜上に形成された第３絶縁膜と、を有し、
    前記第１絶縁膜はシリコン酸化膜を含み、前記第２絶縁膜はシリコン窒化膜を含み、前記第３絶縁膜はシリコン酸化膜またはシリコン酸窒化膜を含む請求項７または１１に記載の半導体デバイス。
  13. 前記塩素含有半導体層における半導体は、シリコン、ゲルマニウム、シリコンゲルマニウム、およびシリコンゲルマニウムスズのうち少なくともいずれかを含む請求項１２に記載の半導体デバイス。
  14. 表面に半導体領域を含む基板の前記半導体領域上に設けられた塩素含有半導体層と、
    前記塩素含有半導体層上に設けられた絶縁膜と、
    を有し、
    前記塩素含有半導体層の塩素濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下であって、
    前記絶縁膜および前記半導体領域のそれぞれが塩素フリーである半導体デバイス。
  15. 前記絶縁膜は、シリコン酸化膜を含む請求項７、８、１１または１４に記載の半導体デバイス。
  16. 前記塩素含有半導体層および前記半導体領域における半導体は、シリコン、ゲルマニウム、シリコンゲルマニウム、およびシリコンゲルマニウムスズのうち少なくともいずれかを含む請求項１５に記載の半導体デバイス。
  17. 前記絶縁膜上に金属含有膜が設けられる請求項８または１４に記載の半導体デバイス。
  18. 前記金属含有膜は、タングステン膜、ニッケル膜、およびコバルト膜のうち少なくともいずれかを含む請求項１７に記載の半導体デバイス。
JP2022526994A 2020-05-29 2021-05-21 半導体デバイス Active JP7448924B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020094305 2020-05-29
JP2020094305 2020-05-29
PCT/JP2021/019402 WO2021241449A1 (ja) 2020-05-29 2021-05-21 半導体デバイス

Publications (2)

Publication Number Publication Date
JPWO2021241449A1 JPWO2021241449A1 (ja) 2021-12-02
JP7448924B2 true JP7448924B2 (ja) 2024-03-13

Family

ID=78744659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022526994A Active JP7448924B2 (ja) 2020-05-29 2021-05-21 半導体デバイス

Country Status (2)

Country Link
JP (1) JP7448924B2 (ja)
WO (1) WO2021241449A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197684A (ja) 2004-12-21 2005-07-21 Sanyo Electric Co Ltd 半導体装置
JP2007287856A (ja) 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
JP2014175320A (ja) 2013-03-05 2014-09-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置およびプログラム
WO2015115330A1 (ja) 2014-01-31 2015-08-06 独立行政法人物質・材料研究機構 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP2017168786A (ja) 2016-03-18 2017-09-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2019012822A (ja) 2017-06-16 2019-01-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197684A (ja) 2004-12-21 2005-07-21 Sanyo Electric Co Ltd 半導体装置
JP2007287856A (ja) 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
JP2014175320A (ja) 2013-03-05 2014-09-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置およびプログラム
WO2015115330A1 (ja) 2014-01-31 2015-08-06 独立行政法人物質・材料研究機構 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP2017168786A (ja) 2016-03-18 2017-09-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2019012822A (ja) 2017-06-16 2019-01-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
WO2021241449A1 (ja) 2021-12-02
JPWO2021241449A1 (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
US8809152B2 (en) Germanium oxide free atomic layer deposition of silicon oxide and high-k gate dielectric on germanium containing channel for CMOS devices
US10903068B2 (en) Oxide-nitride-oxide stack having multiple oxynitride layers
JP4906270B2 (ja) デバイス性能を向上させるコンタクト・エッチング層用の新材料
JP5890386B2 (ja) ケイ素含有フィルムの低温堆積
US7351670B2 (en) Method for producing silicon nitride films and process for fabricating semiconductor devices using said method
JP5145672B2 (ja) 半導体装置の製造方法
US20070072381A1 (en) Method for fabricating a semiconductor device including the use of a compound containing silicon and nitrogen to form an insulation film of SiN, SiCN or SiOCN
US10741383B2 (en) Semiconductor device and method of manufacturing the same
WO2006033699A2 (en) Low thermal budget silicon nitride formation for transistor fabrication
KR20130047594A (ko) 실리콘 산화물막의 성막 방법
CN107430994B (zh) 提高选择性外延生长的生长速率的方法
US20220028739A1 (en) Semiconductor device and manufacturing method thereof
KR102659317B1 (ko) 보호 배리어 층을 사용하여 반도체 구조들을 제조하기 위한 장치 및 방법들
US9059142B2 (en) Semiconductor device having vertical gates and fabrication thereof
JP7448924B2 (ja) 半導体デバイス
US10490475B2 (en) Methods for semiconductor passivation by nitridation after oxide removal
JP2022046329A (ja) 半導体装置およびその製造方法
JP4876375B2 (ja) 半導体装置およびその製造方法
JP2008010881A (ja) 半導体装置の製造方法
CN116536645A (zh) 半导体基板及其制造方法
KR20200073452A (ko) 저온 실리콘 절연막 증착 방법
TW202412074A (zh) 提高選擇性磊晶生長之生長速率的方法
KR20060008039A (ko) 반도체 소자의 게이트 형성방법
KR20060011622A (ko) 반도체소자의 캐패시터 및 그 제조 방법
JP2009081371A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20221018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240221

R150 Certificate of patent or registration of utility model

Ref document number: 7448924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150