KR20130047594A - 실리콘 산화물막의 성막 방법 - Google Patents

실리콘 산화물막의 성막 방법 Download PDF

Info

Publication number
KR20130047594A
KR20130047594A KR1020120118473A KR20120118473A KR20130047594A KR 20130047594 A KR20130047594 A KR 20130047594A KR 1020120118473 A KR1020120118473 A KR 1020120118473A KR 20120118473 A KR20120118473 A KR 20120118473A KR 20130047594 A KR20130047594 A KR 20130047594A
Authority
KR
South Korea
Prior art keywords
film
silicon
oxide film
silicon oxide
forming
Prior art date
Application number
KR1020120118473A
Other languages
English (en)
Other versions
KR101569377B1 (ko
Inventor
히로키 무라카미
토시유키 이케우치
준 사토
유이치로 모로즈미
카즈히데 하세베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130047594A publication Critical patent/KR20130047594A/ko
Application granted granted Critical
Publication of KR101569377B1 publication Critical patent/KR101569377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(과제) 표면 러프니스가 양호한 실리콘 산화물막을 얻는 것이 가능한 실리콘 산화물막의 성막 방법을 제공하는 것이다.
(해결 수단) 하지(1) 상에 시드층(2)을 형성하는 공정과, 시드층(2) 상에 실리콘막(3)을 형성하는 공정과, 실리콘막(3) 및 시드층(2)을 산화시켜, 하지(1) 상에 실리콘 산화물막(4)을 형성하는 공정을 구비한다.

Description

실리콘 산화물막의 성막 방법{METHOD OF FORMING SILICON OXIDE FILM}
본 발명은, 실리콘 산화물막의 성막 방법에 관한 것이다.
최근, 반도체 집적회로 장치의 미세화가 진전되고 있다. 이러한 미세화의 진전에 의해, 반도체 집적회로 장치에 사용되는 각종 박막에 있어서는, 더 한층의 박막화 및, 막질의 더 한층의 양질화가 요구되고 있다.
예를 들면, 특허문헌 1에는, 얇은 산화막 등의 절연막을 형성하는 절연막의 형성 방법이 기재되어 있다.
일본공개특허공보 2003-297822호
더 한층의 박막화를 위해서는, 박막의 표면 러프니스의 개선이 중요하다. 표면 러프니스가 나쁘면, 박막화하여도 균일한 막두께를 얻기 어려워지기 때문이다.
또한, 박막에 요구되는 새로운 과제로서, 하지(base)와의 계면 러프니스의 개선도 중요해져 왔다. 계면 러프니스가 나쁘면, 하지와 박막과의 계면에 계면 준위가 발생하여, 전자나 정공의 이동도를 악화시키거나, 전하가 트랩되거나 한다.
특허문헌 1에는, 얇은 산화막의 형성이나, 얇은 산화막의 전기적 특성의 향상에 대해서는 기재가 있기는 하지만, 표면 러프니스를 개선하는 것 및, 계면 러프니스를 개선하는 것에 대해서는, 전혀 기재되어 있지 않다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 표면 러프니스, 또는 계면 러프니스, 또는 표면 러프니스 및 계면 러프니스의 양쪽이 양호한 실리콘 산화물막을 얻는 것이 가능한 실리콘 산화물막의 성막 방법을 제공한다.
본 발명의 제1 실시 형태에 따른 실리콘 산화물막의 성막 방법은, (1) 하지 상에 시드층을 형성하는 공정과, (2) 상기 시드층 상에 실리콘막을 형성하는 공정과, (3) 상기 실리콘막 및 상기 시드층을 산화시켜, 상기 하지 상에 실리콘 산화물막을 형성하는 공정을 구비한다.
본 발명의 제2 실시 형태에 따른 실리콘 산화물막의 성막 방법은, (1) 하지 상에 어모퍼스 실리콘막을 형성하는 공정과, (2) 상기 어모퍼스 실리콘막에, 수소를 공급하면서 산화 온도까지 승온(昇溫)하는 공정과, (3) 상기 수소가 공급된 상기 어모퍼스 실리콘막을, 상기 산화 온도에서 산화시켜, 상기 하지 상에 실리콘 산화물막을 형성하는 공정을 구비한다.
본 발명의 제3 실시 형태에 따른 실리콘 산화물막의 성막 방법은, (1) 하지 상에 어모퍼스 실리콘막을 형성하는 공정과, (2) 상기 어모퍼스 실리콘막에, 산소를 포함하는 분위기 중에서 재결정화 억제 처리를 행하는 공정과, (3) 상기 재결정화 억제 처리가 행해진 상기 어모퍼스 실리콘막을 산화시켜, 상기 하지 상에 실리콘 산화물막을 형성하는 공정을 구비한다.
본 발명의 제4 실시 형태에 따른 실리콘 산화물막의 성막 방법은, (1) 하지 상에 어모퍼스 실리콘막을, 산소를 도입하면서 형성하는 공정과, (2) 상기 산소를 도입하면서 형성된 상기 어모퍼스 실리콘막을 산화시켜, 상기 하지 상에 실리콘 산화물막을 형성하는 공정을 구비한다.
본 발명의 제5 실시 형태에 따른 실리콘 산화물막의 성막 방법은, (1) 하지 상에 어모퍼스 실리콘막을 형성하는 공정과, (2) 상기 어모퍼스 실리콘막을, 이 어모퍼스 실리콘막의 결정화 온도 미만의 온도에서 산화시켜, 상기 하지 상에 실리콘 산화물막을 형성하는 공정을 구비한다.
본 발명의 제6 실시 형태에 따른 실리콘 산화물막의 성막 방법은, (1) 하지 상에, 결정 성장의 진행을 차단하는 차단막을 형성하는 공정과, (2) 상기 차단막 상에, 어모퍼스 실리콘막을 형성하는 공정과, (3) 상기 어모퍼스 실리콘막을 산화시켜, 상기 차단막 상에 실리콘 산화물막을 형성하는 공정을 구비한다.
본 발명에 의하면, 표면 러프니스, 또는 계면 러프니스, 또는 표면 러프니스 및 계면 러프니스의 양쪽이 양호한 실리콘 산화물막을 얻는 것이 가능한 실리콘 산화물막의 성막 방법을 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일 예를 나타내는 흐름도이다.
도 2(A)～도 2(C)는 제1 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 나타내는 단면도이다.
도 3은 표면 러프니스를 나타내는 도면이다.
도 4는 본 발명의 제2 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일 예를 나타내는 타이밍 차트이다.
도 5(A)～도 5(C)는 제2 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 나타내는 단면도이다.
도 6은 본 발명의 제3 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일 예를 나타내는 타이밍 차트이다.
도 7(A)～도 7(C)는 제3 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 나타내는 단면도이다.
도 8은 제3 실시 형태에 따른 실리콘 산화물막의 성막 방법의 변형예를 나타내는 단면도이다.
도 9는 표면 러프니스를 나타내는 도면이다.
도 10은 본 발명의 제4 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일 예를 나타내는 흐름도이다.
도 11(A)～도 11(B)는 제4 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 나타내는 단면도이다.
도 12는 본 발명의 제5 실시 형태에 따른 실리콘 산화물막의 성막 방법의 제1예를 나타내는 타이밍 차트이다.
도 13은 산화 온도와 실리콘 산화물막의 표면 러프니스와의 관계를 나타내는 도면이다.
도 14는 본 발명의 제5 실시 형태에 따른 실리콘 산화물막의 성막 방법의 제2예를 나타내는 타이밍 차트이다.
도 15는 본 발명의 제6 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일 예를 나타내는 흐름도이다.
도 16(A)～도 16(C)는 제6 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 나타내는 단면도이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 실시 형태를, 도면을 참조하여 설명한다. 또한, 전체 도면에 걸쳐, 공통의 부분에는 공통의 참조 부호를 붙인다.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일 예를 나타내는 흐름도이고, 도 2A～도 2C는 제1 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 나타내는 단면도이다.
도 1의 스텝 1에 나타내는 바와 같이, 하지 상, 본 예에서는 실리콘 기판(실리콘 웨이퍼＝실리콘 단결정) 상에 시드층을 형성한다. 시드층의 형성 방법의 일 예는 다음과 같다.
도 2A에 나타내는 바와 같이, 실리콘 기판(1)을 가열하고, 가열한 실리콘 기판(1)의 주(主)표면에 시드층 원료 가스로서, 예를 들면, 아미노실란계 가스를 흘린다. 이에 따라, 아미노실란계 가스에 포함되는 실리콘 성분이, 실리콘 기판(1)의 주표면 상에 흡착되어, 시드층(2)이 형성된다.
아미노실란계 가스의 예로서는,
BAS(부틸아미노실란)
BTBAS(비스터셔리부틸아미노실란)
DMAS(디메틸아미노실란)
BDMAS(비스디메틸아미노실란)
TDMAS(트리디메틸아미노실란)
DEAS(디에틸아미노실란)
BDEAS(비스디에틸아미노실란)
DPAS(디프로필아미노실란)
DIPAS(디이소프로필아미노실란)
중 적어도 하나를 포함하는 가스를 들 수 있다. 본 예에서는, DIPAS를 이용했다.
시드층(2)을 형성할 때의 처리 조건의 일 예는,
DIPAS 유량: 200sccm
처리 시간: 1분
처리 온도: 400℃
처리 압력: 133.3㎩(1Torr)이다.
시드층(2)을 형성하는 공정은, 실리콘 원료를 실리콘 기판(1)의 표면에 흡착시키기 쉽게 하는 공정이다. 본 명세서에서는, 시드층(2)을 형성한다고 기재하고 있지만, 실제로는 거의 성막되는 일은 없다. 시드층(2)의 두께는, 바람직하게는 단(單)원자층 레벨의 두께 정도인 것이 좋다. 구체적인 시드층(2)의 두께를 언급한다면, 0.1㎚ 이상 0.3㎚ 이하이다.
다음으로, 도 1의 스텝 2 및, 도 2B에 나타내는 바와 같이, 시드층(2) 상에 실리콘막(3)을 형성한다. 구체적으로는, 시드층(2)이 형성된 실리콘 기판(1)을 가열하고, 가열한 실리콘 기판(1)의 표면에 실리콘 원료 가스를 흘린다. 이에 따라, 시드층(2) 상에 실리콘막(3)이 형성된다.
실리콘 원료 가스의 예로서는, 아미노기를 포함하지 않는 실란계 가스를 들 수 있다. 아미노기를 포함하지 않는 실란계 가스의 예로서는,
SiH4
Si2H6
중 적어도 하나를 포함하는 가스를 들 수 있다. 본 예에서는, Si2H6(디실란)을 이용했다.
실리콘막(3)을 형성할 때의 처리 조건의 일 예는,
디실란 유량: 200sccm
처리 시간: 6분
처리 온도: 400℃
처리 압력: 133.3㎩(1Torr)이다.
상기 처리 조건에 있어서는, 2㎚ 정도의 얇은 어모퍼스의 실리콘막(3)이 형성된다. 또한, 본 예에서는, 실리콘막(3)은 어모퍼스 실리콘으로 되어 있지만, 실리콘막(3)은, 어모퍼스～나노 사이즈의 결정립이 모인 나노 결정 실리콘이라도 좋고, 어모퍼스 실리콘과 나노 결정 실리콘이 혼재된 실리콘이라도 좋다. 나아가서는, 다결정 실리콘이라도 좋다. 단, 이후 형성되는 실리콘 산화물막 표면의 "표면 거칠기"를 고려하면, 다결정 실리콘보다도 나노 결정 실리콘, 나노 결정 실리콘보다도 어모퍼스-나노 결정 혼재 실리콘, 어모퍼스-나노 결정 혼재 실리콘보다도 어모퍼스 실리콘이 선택되는 것이 좋을 것이다.
다음으로, 도 1의 스텝 3 및, 도 2C에 나타내는 바와 같이, 실리콘막(3) 및 시드층(2)을 산화하여, 실리콘 기판(1) 상에 실리콘 산화물막(4)을 형성한다.
실리콘 산화물막(4)을 형성할 때의 처리 조건의 일 예는,
산화 방법: 감압 라디칼 산화법
산화제: O2/H2
산화 시간: 30분
산화 온도: 600℃
처리 압력: 133.3㎩(1Torr)이다.
이와 같이 하여 형성된 실리콘 산화물막(4)의 표면 러프니스(Ra)를 측정하여, 시드층을 형성하지 않은 경우(비교예 1)의 실리콘 산화물막의 표면 러프니스(Ra)와 비교했다. 비교 결과를 도 3에 나타낸다.
도 3에 나타내는 바와 같이, 비교예 1의 실리콘 산화물막의 표면 러프니스(Ra)는, "Ra＝1.178㎚"였던 것에 대하여, 제1 실시 형태의 일 예에 따라 성막된 실리콘 산화물막(4)에 있어서는 "Ra＝0.231㎚"였다.
이와 같이 제1 실시 형태에 따른 실리콘 산화물막의 성막 방법에 의하면, 실리콘막(3)을 성막하기 전의 전(前)처리로서, 하지 표면 상에 시드층(2)을 형성해 둔다. 이 구성을 구비함으로써, 표면 러프니스가 양호한 실리콘 산화물막(4)을 얻을 수 있다.
또한, 표면 러프니스(Ra)의 측정 방법은, 다음과 같다.
측정 장치: 원자간력 현미경(AFM)
측정 범위: 1㎛×1㎛
러프니스: 평균 선 거칠기(Ra)
또한, 제1 실시 형태는, 이하와 같이 변형하는 것이 가능하다.
(시드층 원료 가스의 변형)
시드층 원료 가스는, 아미노실란계 가스를 대신하여, 고차(高次) 실란계 가스를 이용할 수 있다.
고차 실란계 가스로서는, 트리실란 이상의 고차 실란계 가스가 좋다. 트리실란 이상의 고차 실란계 가스의 예로서는,
SimH2m ＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물 및, SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이고,
상기 SimH2m ＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이,
트리실란(Si3H8)
테트라실란(Si4H10)
펜타실란(Si5H12)
헥사실란(Si6H14)
헵타실란(Si7H16)
중 적어도 하나를 포함하는 가스를 들 수 있고,
상기 SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘 수소화물이,
사이클로트리실란(Si3H6)
사이클로테트라실란(Si4H8)
사이클로펜타실란(Si5H10)
사이클로헥사실란(Si6H12)
사이클로헵타실란(Si7H14)
중 적어도 하나를 포함하는 가스를 들 수 있다.
또한, 시드층 원료 가스는, 아미노실란계 가스를 대신하여, 클로로실란계 가스를 이용할 수도 있다.
클로로실란계 가스의 예로서는, SimH2m ＋2(단, m은 1 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의 수소 원자 중 적어도 1개를 염소 원자로 치환한 것을 들 수 있다. 이러한 클로로실란계 가스의 구체예로서는, 예를 들면,　
모노클로로실란(SiH3Cl)
디클로로실란(SiH2Cl2)
디클로로디실란(Si2H4Cl2)
테트라클로로디실란(Si2H2Cl4)
헥사클로로디실란(Si2Cl6)
옥타클로로트리실란(Si3Cl8)
중 적어도 하나를 포함하는 가스를 들 수 있다.
또한, 클로로실란계 가스는, SinH2n(단, n은 1 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의 수소 원자 중 적어도 1개를 염소 원자로 치환한 것이라도 좋다.
클로로실란계 가스를 이용했을 때의 이점은, 예를 들면, 클로로실란계 가스가, 상기 고차 실란계 가스와 동일하게 카본을 포함하지 않는 무기 실리콘 원료이기 때문에, 절연성을 열화시키는 카본 컨태미네이션(contamination)을 막을 수 있는 것이다.
또한, 클로로실란계 가스는, 상기 고차 실란계 가스에 비교하여, 보다 고밀도로 실리콘 원자를 하지에 흡착시킬 수 있기 때문에, 시드 효과도 높다.
(실리콘막 원료 가스의 변형)
실리콘막 원료 가스는, 아미노기를 포함하지 않는 실란계 가스를 대신하여, 아미노실란계 가스를 이용할 수 있다.
또한, 아미노실란계 가스를 실리콘막 원료 가스로서 이용하는 경우는, 예를 들면, 시드층(2)을, 트리실란 이상의 고차 실란계 가스를 이용하여 형성했을 때에이용되는 것이 좋다.
또한, 실리콘막 원료 가스로서 모노실란(SiH4) 가스를 이용하여 실리콘막(3)을 형성한 경우에는, 시드층 원료 가스로서 디실란(Si2H6) 이상의 고차 실란계 가스를 이용하는 것도 가능하다.
또한, 실리콘막 원료 가스로서, 클로로실란계 가스를 이용할 수도 있다.
클로로실란계 가스의 예로서는, 시드층 원료 가스와 동일하게, SimH2m ＋2(단, m은 1 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의 수소 원자 중 적어도 1개를 염소 원자로 치환한 것을 들 수 있고, 구체예로서는, 예를 들면,　
모노클로로실란(SiH3Cl)
디클로로실란(SiH2Cl2)
디클로로디실란(Si2H4Cl2)
테트라클로로디실란(Si2H2Cl4)
헥사클로로디실란(Si2Cl6)
옥타클로로트리실란(Si3Cl8)
중 적어도 하나를 포함하는 가스를 들 수 있다.
또한, 클로로실란계 가스는, SinH2n(단, n은 1 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의 수소 원자 중 적어도 1개를 염소 원자로 치환한 것이라도 좋다.
클로로실란계 가스는, 실란계 가스와 동일하게 무기 실리콘 원료이다. 이 때문에, 성막되는 실리콘막(3) 중으로의 카본 컨태미네이션을 막을 수 있어, 실리콘막(3)을 산화시켜 형성되는 실리콘 산화물막(4)에 있어서는, 무기 실리콘 원료를 이용하지 않고 실리콘막(3)을 성막한 경우에 비교하여, 절연성의 열화를 보다 좋게 억제할 수 있다는 이점을 얻을 수 있다.
(시드층 형성시의 처리 온도의 적합한 범위)
시드층 형성시의 처리 온도의 적합한 범위는, 300℃ 이상 600℃ 이하이다.
(시드층 형성시의 처리 압력의 적합한 범위)
시드층 형성시의 처리 압력의 적합한 범위는, 13.3㎩(0.1Torr) 이상 665㎩(5Torr) 이하이다.
(시드층 원료 가스 유량의 적합한 범위)
시드층 원료 가스 유량의 적합한 범위는, 10sccm 이상 500sccm 이하이다.
(제2 실시 형태)
제2 실시 형태 이후의 실시 형태에 있어서는, 실리콘막(3)을 어모퍼스 실리콘막(3)으로 한다.
어모퍼스 실리콘막(3)의 내부에는 수소 원자가 포함되어 있다. 실리콘 기판(1)은, 어모퍼스 실리콘막(3)을 산화시키기 위해, 반도체 제조 장치의 처리 챔버 안에서 산화 온도까지 승온된다. 이 승온 중, 어모퍼스 실리콘막(3)의 내부에 있어서는 수소 원자와 실리콘 원자와의 결합이 끊어져, 수소 원자의 탈리가 발생한다. 수소 원자의 탈리가 발생한 어모퍼스 실리콘막(3)에 있어서는, 탈리한 수소 원자의 부분에 실리콘 원자가 이동하는, 즉 실리콘 원자의 마이그레이션이 일어난다. 실리콘 원자의 마이그레이션이 진행됨에 따라, 어모퍼스 실리콘막(3)의 표면 러프니스는 악화되어 간다.
또한, 수소 원자의 탈리는, 어모퍼스 실리콘막(3)의 표면 근방에서 일어난다고 생각할 수 있지만, 수소 원자의 탈리가 격렬해지거나, 또는 장시간의 탈리가 계속되면, 어모퍼스 실리콘막(3)의 심부(深部)에도 수소 원자의 탈리가 미친다. 이 때문에, 실리콘 원자의 마이그레이션이, 어모퍼스 실리콘막(3)의 심부에 있어서도 발생하게 되면, 어모퍼스 실리콘막(3)은, 그의 표면 러프니스뿐만 아니라, 어모퍼스 실리콘막(3)의 표면의 반대측, 즉, 어모퍼스 실리콘막(3)과 하지와의 계면의 계면 러프니스도 악화시켜 버린다.
제2 실시 형태는, 수소 원자의 탈리에 기인한 어모퍼스 실리콘막(3)의 표면 러프니스 및 계면 러프니스의 악화를 억제하여, 보다 양호한 표면 러프니스, 또한 보다 양호한 계면 러프니스를 갖는 실리콘 산화물막(4)을 얻고자 하는 것이다.
도 4는 본 발명의 제2 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일 예를 나타내는 타이밍 차트, 도 5A～도 5C는 제2 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 나타내는 단면도이다.
도 4의 스텝 1 및, 도 5A에 나타내는 바와 같이, 하지 상에 어모퍼스 실리콘막(3)을 형성한다. 본 예에 있어서도, 하지로서 실리콘 기판(1)(실리콘 웨이퍼＝실리콘 단결정)을 이용했다.
다음으로, 도 4의 스텝 2 및, 도 5B에 나타내는 바와 같이, 어모퍼스 실리콘막(3)에 수소를 공급하면서, 어모퍼스 실리콘막(3)이 형성된 실리콘 기판(1)을 산화 온도까지 승온한다.
어모퍼스 실리콘막(3)에 수소를 공급하면서 실리콘 기판(1)을 산화 온도까지 승온할 때의 처리 조건의 일 예는,
수소 유량: 2000sccm
처리 시간: 80분
처리 온도: 400℃에서 800℃(산화 온도)로 상승
승온 속도: 5℃/min
처리 압력: 133.3㎩(1Torr)이다.
다음으로, 도 4의 스텝 3 및, 도 5C에 나타내는 바와 같이, 수소가 공급된 어모퍼스 실리콘막(3)을, 산화 온도에서 산화시켜, 실리콘 기판(1) 상에 실리콘 산화물막(4)을 형성한다. 실리콘 산화물막(4)을 형성할 때의 처리 조건은, 상기 제1 실시 형태와 동일하면 좋다. 산화가 종료하면, 도 4의 스텝 4에 나타내는 바와 같이, 실리콘 기판(1)을 반출 온도까지 강온(降溫)한다.
이러한 제2 실시 형태에 따른 실리콘 산화물막의 성막 방법에 의하면, 어모퍼스 실리콘막(3)을 성막한 후의 후(後)처리로서, 어모퍼스 실리콘막(3)에 수소를 공급하면서, 어모퍼스 실리콘막(3)이 형성된 실리콘 기판(1)을 산화 온도까지 승온한다. 이 구성을 구비함으로써, 산화 온도까지 승온하고 있는 동안, 어모퍼스 실리콘막(3)에 수소가 보급되게 된다. 이 때문에, 승온 중에 수소를 공급하지 않는 경우에 비교하여, 어모퍼스 실리콘막(3)으로부터 탈리하는 수소의 양을 줄일 수 있다. 어모퍼스 실리콘막(3)으로부터 탈리하는 수소의 양이 줄어드는 결과, 수소의 탈리에 기인한 어모퍼스 실리콘막(3)의 표면 러프니스의 악화, 또한 계면 러프니스의 악화를 억제할 수 있다.
따라서, 제2 실시 형태에 있어서도, 표면 러프니스가 양호한 실리콘 산화물막(4)이 얻어진다는 이점을 얻을 수 있다. 게다가, 제2 실시 형태에 있어서는, 또한, 계면 러프니스도 양호한 실리콘 산화물막(4)을 얻을 수 있다.
또한, 제2 실시 형태는, 단독으로 실시하는 것이 가능하다. 그러나, 어모퍼스 실리콘막(3)은, 상기 제1 실시 형태의 일 예에 따라 형성하면, 표면 러프니스가 양호한 어모퍼스 실리콘막(3)을 얻을 수 있기 때문에 더욱 좋다.
이와 같이 제2 실시 형태에 제1 실시 형태를 조합한 경우에는, 양호한 어모퍼스 실리콘막(3)의 표면 러프니스를, 산화 온도까지의 승온 중에 있어서도 유지할 수 있어, 표면 러프니스, 또한 계면 러프니스의 양쪽 모두가 보다 양호한 실리콘 산화물막(4)이 얻어진다는 이점을 얻을 수 있다.
(제3 실시 형태)
어모퍼스 실리콘막(3)을 산화하여 실리콘 산화물막(4)을 형성하기 위해서는, 물론, 실온에서의 산화도 가능하기는 하다. 단, 스루풋의 유지나 향상 등, 실용적인 관점을 고려하면, 어모퍼스 실리콘막(3)이 형성된 실리콘 기판(1)을 산화 온도까지 승온하여 산화시키는 것이 바람직하다.
그러나, 어모퍼스 실리콘막(3)이 형성된 실리콘 기판(1)을, 산화 온도, 예를 들면, 800℃까지 승온하면, 어모퍼스 실리콘막(3)에 결정화가 발생하여, 어모퍼스 실리콘막(3)이 다결정 실리콘막으로 변화해 버린다. 다결정 실리콘막에 있어서는, 미시적으로 보면, 결정립의 하나 하나의 크기도, 그의 배향도, 그의 형상도 제각각이다. 이 때문에, 어모퍼스 실리콘막(3)이 결정화한 실리콘막의 표면 러프니스는, 결정화가 발생하기 전의 어모퍼스 실리콘막(3)의 표면 러프니스에 비교하면, 반드시 양호하다고는 말하기 어렵다.
또한, 결정화는, 어모퍼스 실리콘막(3)의 표면에서만 발생하는 것이 아니라, 어모퍼스 실리콘막(3)의 내부를 포함한 전체에서 발생한다. 이 때문에, 어모퍼스 실리콘막(3)의 표면의 반대측, 즉 어모퍼스 실리콘막(3)과 하지와의 계면의 계면 러프니스도 악화시킨다.
또한, 결정화한 실리콘막의 내부에는 전위가 다수 존재하고, 그의 발생 개소는 랜덤이다. 전위의 부분은, 전위가 아닌 부분에 비교하여, 예를 들면, 산화시에 사용되는 산화제를 통과하기 쉽다. 즉, 산화제는, 랜덤으로 발생한 전위의 부분을 통과하여 하지에 도달한다. 하지가 실리콘 기판(1)이었던 경우에는, 전위의 부분을 통과해 온 산화제가, 실리콘 기판(1)의 표면을 랜덤으로 산화시킨다. 이러한 실리콘 기판(1)의 표면의 랜덤인 산화도, 계면 러프니스의 악화를 조장한다.
제3 실시 형태는, 어모퍼스 실리콘막(3)의 결정화에 기인한 표면 러프니스 및 계면 러프니스의 악화를 억제하여, 보다 양호한 표면 러프니스, 또한 양호한 계면 러프니스를 갖는 실리콘 산화물막(4)을 얻고자 하는 것이다.
도 6은 본 발명의 제3 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일 예를 나타내는 타이밍 차트, 도 7A～도 7C는 제3 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 나타내는 단면도이다.
도 6의 스텝 1 및, 도 7A에 나타내는 바와 같이, 하지 상에 어모퍼스 실리콘막(3)을 형성한다. 본 예에 있어서도, 하지로서 실리콘 기판(1)(실리콘 웨이퍼＝실리콘 단결정)을 이용했다.
다음으로, 도 6의 스텝 2 및, 도 7B에 나타내는 바와 같이, 어모퍼스 실리콘막(3)을, 산소를 포함하는 분위기 중에서 처리한다. 이 처리에 의해, 어모퍼스 실리콘막(3)의 내부에 산소가 확산된다. 어모퍼스 실리콘막(3)의 내부에 산소가 확산되는 결과, 어모퍼스 실리콘막(3)이 결정화하는 결정화 온도가 인상된다. 결정화 온도가 인상됨으로써, 어모퍼스 실리콘막(3)에는, 결정화 억제 처리가 행해진다.
어모퍼스 실리콘막(3)을, 산소를 포함하는 분위기 중에서 처리할 때의 처리 조건의 일 예는,
산소원: O2
산소원 유량: 5000sccm
처리 시간: 5～60분
처리 온도: 400℃
처리 압력: 133.3㎩(1Torr)이다.
또한, 도 8에 나타내는 바와 같이, 어모퍼스 실리콘막(3)을, 산소를 포함하는 분위기 중에서 처리할 때, 어모퍼스 실리콘막(3)의 표면을 얇게 산화시켜, 실리콘 산화물의 피막(5)을 형성하도록 해도 좋다. 실리콘 산화물의 피막(5)은, 제2 실시 형태에서 설명한 "수소 원자의 탈리"를 억제하는 수소 탈리 억제막으로서 기능한다. 이와 같이 어모퍼스 실리콘막(3)의 표면에 실리콘 산화물의 피막(5)을 형성해 두면, 이후 실시되는 산화 온도까지의 승온 공정에 있어서 수소 원자의 탈리도 억제할 수 있다. 따라서, 결정화의 억제와 함께, 수소 원자의 탈리에 기인한 어모퍼스 실리콘막(3)의 표면 러프니스 및 계면 러프니스의 악화도 억제할 수 있다는 이점을 얻을 수 있다.
어모퍼스 실리콘막(3)의 표면에 실리콘 산화물의 피막(5)을 형성할 때의 처리 조건의 일 예는,
산소원: O2, O2/H2 및, O3 중 적어도 어느 하나
산소원 유량: 1～10slm
처리 시간: 5～60분
처리 온도: 400℃
처리 압력: 133.3㎩(1Torr)이다.
다음으로, 도 6의 스텝 3에 나타내는 바와 같이, 결정화 억제 처리가 행해진 어모퍼스 실리콘막(3)이 형성된 실리콘 기판(1)을 산화 온도까지 승온한다.
다음으로, 도 6의 스텝 4 및, 도 7C에 나타내는 바와 같이, 결정화 억제 처리가 행해진 어모퍼스 실리콘막(3)을 산화시켜, 실리콘 기판(1) 상에 실리콘 산화물막(4)을 형성한다. 실리콘 산화물막(4)을 형성할 때의 처리 조건은, 상기 제1 실시 형태와 동일하면 좋다. 산화가 종료하면, 도 6의 스텝 5에 나타내는 바와 같이, 실리콘 기판(1)을 반출 온도까지 강온한다.
이러한 제3 실시 형태에 따른 실리콘 산화물막의 성막 방법에 의하면, 어모퍼스 실리콘막(3)을 성막한 후의 후처리로서, 어모퍼스 실리콘막(3)을, 산소를 포함하는 분위기 중에서 처리한다. 이 구성을 구비함으로써, 어모퍼스 실리콘막(3)의 내부에 산소를 확산시킬 수 있다. 이에 따라, 어모퍼스 실리콘막(3)의 결정화 온도가 인상되어, 어모퍼스 실리콘막(3)은 결정화 억제 처리가 행해진 것이 된다. 어모퍼스 실리콘막(3)에 결정화 억제 처리를 행함으로써, 어모퍼스 실리콘막(3)의 결정화에 기인한 표면 러프니스의 악화, 또한 계면 러프니스의 악화를 억제할 수 있다.
따라서, 제3 실시 형태에 있어서도, 표면 러프니스, 또한 계면 러프니스의 양쪽 모두가 양호한 실리콘 산화물막(4)이 얻어진다는 이점을 얻을 수 있다.
제3 실시 형태의 일 예(피막(5) 있음)에 따라 형성된 실리콘 산화물막(4)의 표면 러프니스(Ra)를 측정하여, 산소 분위기 중에서의 처리를 행하지 않은 경우(비교예 2)의 실리콘 산화물막의 표면 러프니스(Ra)와 비교했다. 비교 결과를 도 9에 나타낸다.
도 9에 나타내는 바와 같이, 비교예 2의 실리콘 산화물막의 표면 러프니스(Ra)는, "Ra＝1.2㎚"였던 것에 대하여, 제3 실시 형태의 일 예에 따라 성막된 실리콘 산화물막(4)에 있어서는, "Ra＝0.19㎚"였다.
또한, 표면 러프니스(Ra)의 측정 방법은, 상기 제1 실시 형태에 있어서, 도 3을 참조하여 설명한 것과 동일하고, 이하와 같다.
측정 장치: 원자간력 현미경(AFM)
측정 범위: 1㎛×1㎛
러프니스: 평균 선 거칠기(Ra)
이와 같이 제3 실시 형태에 따른 실리콘 산화물막의 성막 방법에 의하면, 표면 러프니스가 양호한 실리콘 산화물막(4)을 얻을 수 있다. 또한, 제3 실시 형태의 일 예에 따라 형성한 결과, 표면 러프니스가 양호하다는 것은, 어모퍼스 실리콘막(3)의 결정화가 억제된 결과라고 할 수 있다. 따라서, 어모퍼스 실리콘막(3)의 결정화가 억제됨으로써, 계면 러프니스도 양호해진다.
또한, 제3 실시 형태는, 제2 실시 형태와 동일하게, 단독으로 실시하는 것이 가능하다. 그러나, 어모퍼스 실리콘막(3)은, 상기 제1 실시 형태의 일 예에 따라 형성하면, 표면 러프니스가 양호한 어모퍼스 실리콘막(3)을 얻을 수 있기 때문에 더욱 좋다.
또한, 제3 실시 형태는, 제2 실시 형태와 조합하는 것이 가능하다. 제3 실시 형태를 제2 실시 형태와 조합한 경우에는, 어모퍼스 실리콘막(3)의 결정화의 억제와 함께, 어모퍼스 실리콘막(3)으로부터의 수소 탈리의 억제라는 이점을 얻을 수 있다. 제3 실시 형태에, 제2 실시 형태를 조합하는 경우에는, 예를 들면, 도 8에 나타낸 어모퍼스 실리콘막(3)의 표면으로의 실리콘 산화물의 피막(5)의 형성은, 반드시 필요하지는 않게 된다. 그러나, 어모퍼스 실리콘막(3)의 표면에 실리콘 산화물의 피막(5)을 형성한 후에, 추가로, 수소를 공급하면서, 어모퍼스 실리콘막(3)이 형성된 실리콘 기판(1)을 산화 온도까지 승온하도록 해도 좋다. 이와 같이 하면, 수소의 탈리에 기인한 표면 러프니스 및 계면 러프니스의 악화를, 피막(5)과 수소의 공급과의 양쪽에 의해, 더욱 효과적으로 억제할 수 있다.
물론, 제3 실시 형태에, 제1, 제2 실시 형태의 양쪽을 조합하는 것도 가능하다.
(제4 실시 형태)
제4 실시 형태는, 제3 실시 형태와 동일하게, 어모퍼스 실리콘막(3)의 결정화에 기인한 표면 러프니스 및 계면 러프니스의 악화를 억제하는 수법에 관한 것이다.
도 10은 본 발명의 제4 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일 예를 나타내는 흐름도이고, 도 11A～도 11B는 제4 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 나타내는 단면도이다.
도 10의 스텝 1 및, 도 11A에 나타내는 바와 같이, 하지 상, 본 예에서는 실리콘 기판(1) 상에, 어모퍼스 실리콘막(3)을, 실리콘 원료 가스와 함께 산소원, 예를 들면, N2O 가스를 도입하면서 형성한다.
산소원을 도입하면서 어모퍼스 실리콘막(3)을 형성할 때의 처리 조건의 일 예는, 다음과 같다.
실리콘 원료: Si2H6
실리콘 원료 유량: 200sccm
산소원: N2O
산소원 유량: 10sccm
처리 시간: 6분
처리 온도: 400℃
처리 압력: 133.3㎩(1Torr)
다음으로, 도 10의 스텝 2 및, 도 11B에 나타내는 바와 같이, 산소원을 도입하면서 형성된 어모퍼스 실리콘막(3)을 산화시켜, 실리콘 기판(1) 상에 실리콘 산화물막(4)을 형성한다.
이러한 제4 실시 형태에 따른 실리콘 산화물막의 성막 방법에 의하면, 어모퍼스 실리콘막(3)의 형성 중에 산소원을 도입하기 때문에, 형성된 어모퍼스 실리콘막(3)은, 산소가 도프된 어모퍼스 실리콘막(3)이 된다. 산소가 도프된 어모퍼스 실리콘막(3)에 있어서는, 상기 제3 실시 형태에 있어서 설명한 바와 같이, 결정화 온도가, 산소가 도프되어 있지 않은 어모퍼스 실리콘막에 비교하여 높다. 따라서, 제3 실시 형태와 동일하게, 어모퍼스 실리콘막(3)의 결정화에 기인한 표면 러프니스의 악화, 또한 계면 러프니스의 악화를 억제할 수 있어, 표면 러프니스, 또한 계면 러프니스의 양쪽 모두가 양호한 실리콘 산화물막(4)이 얻어진다는 이점을 얻을 수 있다.
또한, 본 제4 실시 형태에 있어서도, 상기 제1 실시 형태와의 조합, 상기 제 2 실시 형태와의 조합, 상기 제1, 제2 실시 형태 양쪽과의 조합이 가능하다.
(제5 실시 형태)
제5 실시 형태는, 제3, 제4 실시 형태와 동일하게, 어모퍼스 실리콘막(3)의 결정화에 기인한 표면 러프니스 및 계면 러프니스의 악화를 억제하는 수법에 관한 것이다.
(제1예)
도 12는 본 발명의 제5 실시 형태에 따른 실리콘 산화물막의 성막 방법의 제1예를 나타내는 타이밍 차트이다.
도 12의 스텝 1에 나타내는 바와 같이, 하지 상, 본 예에서는 실리콘 기판(1) 상에, 어모퍼스 실리콘막(3)을 형성한다.
다음으로, 스텝 2에 나타내는 바와 같이, 어모퍼스 실리콘막(3)이 형성된 실리콘 기판(1)을 산화 온도까지 승온한다. 본 예에서는, 산화 온도를, 어모퍼스 실리콘막(3)이 결정화하는 결정화 온도 미만의 온도로 한다. 예를 들면, 본 예에서는, 500℃로 했다.
다음으로, 스텝 3에 나타내는 바와 같이, 실리콘 기판(1) 상에 형성된 어모퍼스 실리콘막(3)을, 결정화 온도 미만의 온도, 예를 들면, 500℃에서 산화시켜, 실리콘 기판(1) 상에 실리콘 산화물막(4)을 형성한다.
본 제1예에 있어서의 실리콘 산화물막(4)을 형성할 때의 처리 조건의 일 예는,
산화 방법: 감압 라디칼 산화법
산화제: O2/H2
산화 시간: 100분
산화 온도: 500℃
처리 압력: 133㎩(1Torr)이다.
산화가 종료하면, 스텝 4에 나타내는 바와 같이, 실리콘 기판(1)을 반출 온도까지 강온한다.
이러한 제5 실시 형태에 의하면, 어모퍼스 실리콘막(3)을, 결정화 온도 미만의 온도에서 산화시키기 때문에, 어모퍼스 실리콘막(3)이, 예를 들면, 다결정 실리콘막으로 변화하는 일이 없다. 이 때문에, 제3, 제4 실시 형태와 동일하게, 어모퍼스 실리콘막(3)의 결정화에 기인한 표면 러프니스의 악화, 또한 계면 러프니스의 악화를 억제할 수 있어, 표면 러프니스, 또한 계면 러프니스의 양쪽 모두가 양호한 실리콘 산화물막(4)이 얻어진다는 이점을 얻을 수 있다.
도 13은, 산화 온도와 실리콘 산화물막(4)의 표면 러프니스(Ra)와의 관계를 나타내는 도면이다.
도 13에 나타내는 바와 같이, 산화 온도가 600℃ 이하에 있어서는, 실리콘 산화물막(4)의 표면 러프니스(Ra)는 "Ra＝0.23㎚(600℃)", "Ra＝0.15㎚(500℃)", "Ra＝0.18㎚(400℃)"이다. 이에 대하여, 산화 온도가 700℃ 이상에 있어서는, 상기 표면 러프니스(Ra)는 "Ra＝1.45㎚(700℃)", "Ra＝2.22㎚(800℃)"이다.
또한, 산화시의 처리 압력은 모든 샘플에서 133㎩로 통일하고, 산화제의 종류, 산화제 유량 및, 산화 시간은 모든 샘플에서 고정으로 했다. 변화시킨 것은, 산화 온도뿐이다.
또한, 표면 러프니스(Ra)의 측정 방법은, 제1 실시 형태의 도 3, 제3 실시 형태의 도 9와 동일하고, 다음과 같다.
측정 장치: 원자간력 현미경(AFM)
측정 범위: 1㎛×1㎛
러프니스: 평균 선 거칠기(Ra)
이와 같이, 산화 온도와 실리콘 산화물막(4)의 표면 러프니스(Ra)와의 사이에는 상관이 있다. 이는, 어모퍼스 실리콘막(3)이 결정화했는지 아닌지에 의존한다고 생각할 수 있다.
즉, 산화 온도를 600℃ 이하로 억제하면, 산화 온도는, 어모퍼스 실리콘막(3)의 결정화 온도 미만이 되어, 양호한 표면 러프니스를 유지할 수 있다. 그리고, 어모퍼스 실리콘막(3)은, 그의 결정화 온도 미만의 온도에서 산화되는 점에서, 어모퍼스 실리콘막(3)의 결정화에 기인한 계면 러프니스의 악화에 대해서도 억제할 수 있다.
어모퍼스 실리콘막(3)의 결정화 온도에 대해서는, 처리 압력이 133㎩일 때, 도 13에 나타내는 결과로부터 이해되는 바와 같이, 600℃와 700℃와의 사이에 있다고 추측된다.
따라서, 산화 온도의 상한으로서는, 결정화 온도 미만의 온도 이하로 억제하고 싶은 점에서, 600℃ 이하이다. 또한, 산화 온도의 하한으로서는, 실온에서의 산화가 가능한 점에서, 실온 이상으로 한다. 실온은, 본 명세서에서는 25℃라고 정의한다. 또한, 스루풋의 유지, 향상의 관점을 고려하면, 산화 온도의 하한은 300℃ 이상으로 하는 것이, 실용상, 바람직하다.
(제2예)
도 14는 본 발명의 제5 실시 형태에 따른 실리콘 산화물막의 성막 방법의 제2예를 나타내는 타이밍 차트이다.
도 14의 스텝 1～스텝 3에 나타내는 바와 같이, 도 12를 참조하여 설명한 제1예와 동일하게, 실리콘 기판(1) 상에 형성된 어모퍼스 실리콘막(3)을, 이 어모퍼스 실리콘막(3)이 결정화하는 결정화 온도 미만의, 예를 들면, 500℃에서 산화시켜, 실리콘 기판(1) 상에 실리콘 산화물막(4)을 형성한다.
제2예에 있어서는, 결정화 온도 미만에서의 산화에 이어서, 도 14의 스텝 4에 나타내는 바와 같이, 결정화 온도 미만의 온도에서 산화된 어모퍼스 실리콘막(3)을, 결정화 온도 이상의 온도로 승온하고, 추가로, 스텝 5에 나타내는 바와 같이, 결정화 온도 이상의 온도에서, 실리콘 산화물막(4)을 재산화시킨다. 재산화가 종료하면, 스텝 6에 나타내는 바와 같이, 실리콘 기판(1)을 반출 온도까지 강온한다.
이와 같이, 어모퍼스 실리콘막(3)을 결정화 온도 미만에서 산화시켜 실리콘 산화물막(4)을 형성한 후, 이 결정화 온도 미만에서 산화된 실리콘 산화물막(4)을, 결정화 온도 이상의 온도에서 재산화시키도록 해도 좋다.
제2예에 있어서도, 어모퍼스 실리콘막(3)을 결정화 온도 미만에서 산화시킴으로써 실리콘 산화물막(4)을 형성하기 때문에, 제1예와 동일하게, 어모퍼스 실리콘(3)의 결정화에 기인한 표면 러프니스의 악화, 또한 계면 러프니스의 악화를 억제할 수 있어, 표면 러프니스, 또한 계면 러프니스의 양쪽 모두가 양호한 실리콘 산화물막(4)이 얻어진다는 이점을 얻을 수 있다.
또한, 제2예에 있어서는, 결정화 온도 미만에서 산화된 실리콘 산화물막(4)을, 결정화 온도 이상의 온도에서 재산화시키기 때문에, 재산화시키지 않는 제1예에 비교하여, 실리콘 산화물막(4)의 막질을, 예를 들면, 보다 치밀한 막으로 할 수 있다는 이점을 얻을 수 있다. 치밀한 막이라면, 예를 들면, 저(低)리크 전류, 고내압이라는 전기적 특성에도 우수한 실리콘 산화물막(4)을 얻을 수 있다.
또한, 어모퍼스 실리콘막(3)의 결정화 온도는, 도 13에 나타낸 바와 같이, 처리 압력이 133㎩일 때, 600℃와 700℃와의 사이에 있다. 따라서, 재산화는, 600℃를 초과하는 온도에서 행해진다. 또한, 재산화 온도의 상한은, 논리상, 하지의 융점, 본 예에서는, 실리콘 기판(1)의 융점 미만이다. 실리콘 기판(1)의 융점은, 상온, 상압에서 약 1410℃이기 때문에, 재산화는, 상온, 상압하라면 약 1410℃ 미만에서 행해지면 좋다. 그러나, 열 이력 등을 고려한 실용적인 관점에서는, 800℃ 이하이다.
또한, 제2예는, 제1예에 따른 성막 방법에 의해 성막된 실리콘 산화물막(4)을 부정하는 것은 아니다. 제1예에 따른 성막 방법에 의해 성막된 실리콘 산화물막(4)의 전기적 특성이, 예를 들면, 반도체 집적회로 장치의 박막으로서 요구되는 전기적 특성을 충분히 충족하는 것이었다면, 당연히, 제1예에 따른 성막 방법에 의해 성막된 실리콘 산화물막(4)을, 반도체 집적회로 장치의 박막으로서 채용할 수 있다.
또한, 제5 실시 형태는, 제1예, 제2예 모두, 상기 제1～제4 실시 형태와의 어떠한 조합도 가능하다.
(제6 실시 형태)
상기 제3, 제4, 제5 실시 형태에 있어서는, 화학적인 방법을 이용하여, 어모퍼스 실리콘막(3)의 결정화에 기인한 표면 러프니스 및 계면 러프니스의 악화를 억제했다.
제6 실시 형태는, 물리적인 방법을 이용하여, 어모퍼스 실리콘막(3)의 결정화에 기인한, 특히, 계면 러프니스의 악화를 억제하는 것이다.
도 15는 본 발명의 제6 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일 예를 나타내는 흐름도이고, 도 16A～도 16C는 제6 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 나타내는 단면도이다.
도 15의 스텝 1 및, 도 16A에 나타내는 바와 같이, 하지 상, 본 예에서는 실리콘 기판(1) 상에, 결정 성장의 진행을 차단하는 차단막(6)을 형성한다. 차단막(6)으로서는, 이후 형성되는 어모퍼스 실리콘막이 결정화할 때에, 결정이 실리콘 기판(1)에 파고들어 성장하는 것을 차단할 수 있는 막이면 좋다. 그러한 차단막(6)의 예로서는, 실리콘 산화물막, 실리콘 질화물막, 메탈 산화물막 중 적어도 하나를 포함하는 막을 들 수 있다. 실리콘 산화물막으로서는, 실리콘 기판(1)을 직접 산화시켜 형성하는 것이 좋다. 예를 들면, 열 산화막이나 라디칼 산화막 등이다. 실리콘 질화물막으로서는, 마찬가지로 실리콘 기판(1)을 직접 질화하여 형성되는 것이 좋다. 예를 들면, 열 질화막이나 라디칼 질화막이다. 메탈 산화물막으로서는, 예를 들면, 텅스텐옥사이드막, 알루미나막, 티타니아막 등을 들 수 있다.
본 예에서는, 차단막(6)으로서 실리콘 기판(1)을 직접 라디칼 산화시켜 형성한 라디칼 산화막을 이용했다.
차단막(6)을 형성할 때의 처리 조건의 일 예는,
산화 방법: 감압 라디칼 산화법
산화제: O2/H2
산화 시간: 15분
산화 온도: 400℃
처리 압력: 133.3㎩(1Torr)이다.
다음으로, 도 15의 스텝 2 및, 도 16B에 나타내는 바와 같이, 차단막(6) 상에, 어모퍼스 실리콘막(3)을 형성한다.
다음으로, 도 15의 스텝 3 및, 도 16C에 나타내는 바와 같이, 어모퍼스 실리콘막(3)을 산화시켜, 차단막(6) 상에 실리콘 산화물막(4)을 형성한다.
이러한 제6 실시 형태에 따른 실리콘 산화물막의 성막 방법에 의하면, 어모퍼스 실리콘막(3)을 성막하기 전의 전처리로서, 실리콘 기판(1) 상에, 결정 성장의 진행을 차단하는 차단막(6)을 형성한다. 이 때문에, 어모퍼스 실리콘막(3)을 산화시킬 때에, 어모퍼스 실리콘막(3)이 결정화하여 다결정 실리콘막으로 변화했다고 해도, 다결정 실리콘막 중의 결정이, 실리콘 기판(1)에 파고들도록 성장하는 것을 억제할 수 있다. 따라서, 어모퍼스 실리콘막(3)의 결정화에 기인한, 특히, 계면 러프니스의 악화를 억제할 수 있다.
또한, 제6 실시 형태는, 상기 제1～ 제5 실시 형태와의 어떠한 조합도 가능하다.
이상, 본 발명을 몇 개의 실시 형태에 따라 설명했지만, 본 발명은, 상기 실시 형태에 한정되는 일은 없으며, 그의 취지를 일탈하지 않는 범위에서 여러 가지 변형 가능하다.
예를 들면, 상기 실시 형태에 있어서는, 처리 조건을 구체적으로 예시했지만, 처리 조건은, 상기 구체적인 예시에 한정되는 것은 아니다.
또한, 하지로서는, 실리콘 기판(1)을 예시했지만, 하지는, 실리콘 기판(1)에 한정되는 것은 아니다. 예를 들면, 실리콘 질화막이라도 좋고, 다결정 실리콘막이라도 좋다. 물론, 텅스텐이나 구리 등의 내부 배선층을 구성하는 바와 같은 금속막이라도 좋다. 나아가서는, 캐패시터 등의 유전체막으로서 사용되는 바와 같은 탄탈 산화막 등 실리콘 산화막보다도 높은 비(比)유전율을 갖는 유전체막이라도 좋다.
또한, 실리콘 산화물막(4)을 형성할 때의 산화 방법으로서는, 특히, 바람직한 산화 방법으로서 감압 라디칼 산화법을 예시했지만, 산화 방법에 대해서도 라디칼 산화법에 한정되는 것도 아니다. 산화 방법으로서는, 예를 들면, 열산화, 산화제로서 오존을 이용한 오존 산화, 산화제를 플라즈마화하는 플라즈마 산화, 산화제로서 수증기를 이용한 웨트 산화 등도 이용할 수 있다.
또한, 두께 방향에서 어디까지 산화시키는지에 대해서는, 실리콘막(3) 또는 어모퍼스 실리콘막(3) 및, 시드층(2)에 대해서는, 전부 산화시키는 것이 좋다. 도중에 실리콘을 남기는 일이 없도록 하기 위해서이다.
또한, 하지가 실리콘 기판(1)과 같이 산화시키기 쉬운 재료였던 경우, 경우에 따라서는, 실리콘막(3) 또는 어모퍼스 실리콘막(3) 및 시드층(2)은 전부 완전히 산화시키고, 또한, 하지까지, 예를 들면, 실리콘 기판(1)까지 산화를 진행시키는 것도 가능하다. 이와 같이 하지까지 산화를 진행시킨 경우라도, 계면 러프니스에 대해서는 양호한 것을 얻을 수 있다.
또한, 아미노실란계 가스로서는, 분자식 중의 실리콘(Si)이 1개가 되는 것에 한정되는 것이 아니며, 분자식 중의 실리콘이 2개가 되는 것, 예를 들면, 헥사키스에틸아미노디실란(C12H36N6Si2) 등도 이용할 수 있다.
또한, 헥사키스에틸아미노디실란의 외에, 하기의 식 (1)～(4)에 의해 표시되는 물질도 이용할 수 있다.
(1) ((R1R2)N)nSi2H6-n-m(R3)m …n: 아미노기의 수, m: 알킬기의 수
(2) ((R1)NH)nSi2H6-n-m(R3)m …n: 아미노기의 수, m: 알킬기의 수
(1), (2) 식에 있어서,
R1, R2, R3＝CH3, C2H5, C3H7
R1＝R2＝R3, 또는 동일하지 않아도 좋다.
n＝1～6의 정수
m＝0, 1～5의 정수
(3) ((R1R2)N)nSi2H6-n-m(Cl)m …n: 아미노기의 수, m: 염소의 수
(4) ((R1)NH)nSi2H6-n-m(Cl)m …n: 아미노기의 수, m: 염소의 수
(3), (4) 식에 있어서,
R1, R2＝CH3, C2H5, C3H7
R1＝R2, 또는 동일하지 않아도 좋다.
n＝1～6의 정수
m＝0, 1～5의 정수
그 외, 본 발명은 그의 요지를 일탈하지 않는 범위에서 여러 가지로 변형할 수 있다.
1 : 실리콘 기판 (하지(base))
2 : 시드층
3 : 실리콘막(어모퍼스 실리콘막)
4 : 실리콘 산화물막
5 : 실리콘 산화물막의 피막
6 : 차단막

Claims (25)

  1. (1) 하지(base) 상에 시드층을 형성하는 공정과,
    (2) 상기 시드층 상에 실리콘막을 형성하는 공정과,
    (3) 상기 실리콘막 및 상기 시드층을 산화시켜, 상기 하지 상에 실리콘 산화물막을 형성하는 공정을 구비하는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  2. 제1항에 있어서,
    상기 시드층은, 상기 하지 상에 아미노실란계 가스, 또는 트리실란 이상의 고차(高次) 실란계 가스, 또는 클로로실란계 가스를 흡착시킴으로써 형성되고,
    상기 실리콘막은, 상기 시드층 상에 디실란 이하의 저차(低次) 실란계 가스, 또는 아미노실란계 가스, 또는 클로로실란계 가스를 공급함으로써 형성되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  3. 제2항에 있어서,
    상기 아미노실란계 가스가,
    BAS(부틸아미노실란)
    BTBAS(비스터셔리부틸아미노실란)
    DMAS(디메틸아미노실란)
    BDMAS(비스디메틸아미노실란)
    TDMAS(트리디메틸아미노실란)
    DEAS(디에틸아미노실란)
    BDEAS(비스디에틸아미노실란)
    DPAS(디프로필아미노실란)
    DIPAS(디이소프로필아미노실란)
    헥사키스에틸아미노디실란
    (1) ((R1R2)N)nSi2H6-n-m(R3)m
    (2) ((R1)NH)nSi2H6-n-m(R3)m
    (3) ((R1R2)N)nSi2H6-n-m(Cl)m
    (4) ((R1)NH)nSi2H6-n-m(Cl)m
    중 적어도 하나를 포함하는 가스로부터 선택되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법(단, (1), (2) 식에 있어서, n: 아미노기의 수, m: 알킬기의 수, (3), (4) 식에 있어서, n: 아미노기의 수, m: 염소의 수, (1)～(4) 식에 있어서, n＝1～6의 정수, m＝0, 1～5의 정수, R1, R2, R3＝CH3, C2H5, C3H7, R1＝R2＝R3 또는 동일하지 않아도 좋음).
  4. 제2항에 있어서,
    상기 트리실란 이상의 고차 실란계 가스는,
    SimH2m ＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물, 또는 SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물인 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  5. 제4항에 있어서,
    상기 SimH2m ＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이,
    트리실란(Si3H8)
    테트라실란(Si4H10)
    펜타실란(Si5H12)
    헥사실란(Si6H14)
    헵타실란(Si7H16)
    중 적어도 하나를 포함하는 가스로부터 선택되고,
    상기 SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘 수소화물이,
    사이클로트리실란(Si3H6)
    사이클로테트라실란(Si4H8)
    사이클로펜타실란(Si5H10)
    사이클로헥사실란(Si6H12)
    사이클로헵타실란(Si7H14)
    중 적어도 하나를 포함하는 가스로부터 선택되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  6. 제2항에 있어서,
    상기 클로로실란계 가스가, SimH2m ＋2(단, m은 1 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의 수소 원자 중 적어도 1개를 염소 원자로 치환한 것, 또는 SinH2n(단, n은 1 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의 수소 원자 중 적어도 1개를 염소 원자로 치환한 것인 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  7. 제6항에 있어서,
    상기 SimH2m ＋2(단, m은 1 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의 수소 원자 중 적어도 1개를 염소 원자로 치환한 것이,
    모노클로로실란(SiH3Cl)
    디클로로실란(SiH2Cl2)
    디클로로디실란(Si2H4Cl2)
    테트라클로로디실란(Si2H2Cl4)
    헥사클로로디실란(Si2Cl6)
    옥타클로로트리실란(Si3Cl8)
    중 적어도 하나를 포함하는 가스로부터 선택되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  8. 제2항 내지 제7항 중 어느 한 항에 있어서,
    상기 디실란 이하의 저차 실란계 가스가
    모노실란(SiH4)
    디실란(Si2H6)
    중 적어도 하나를 포함하는 가스로부터 선택되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  9. (1) 하지 상에 어모퍼스 실리콘막을 형성하는 공정과,
    (2) 상기 어모퍼스 실리콘막에, 수소를 공급하면서 산화 온도까지 승온(昇溫)하는 공정과,
    (3) 상기 수소가 공급된 상기 어모퍼스 실리콘막을, 상기 산화 온도에서 산화시켜, 상기 하지 상에 실리콘 산화물막을 형성하는 공정을 구비하는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  10. (1) 하지 상에 어모퍼스 실리콘막을 형성하는 공정과,
    (2) 상기 어모퍼스 실리콘막에, 산소를 포함하는 분위기 중에서 재결정화 억제 처리를 행하는 공정과,
    (3) 상기 재결정화 억제 처리가 행해진 상기 어모퍼스 실리콘막을 산화시켜, 상기 하지 상에 실리콘 산화물막을 형성하는 공정을 구비하는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  11. (1) 하지 상에 어모퍼스 실리콘막을, 산소를 도입하면서 형성하는 공정과,
    (2) 상기 산소를 도입하면서 형성된 상기 어모퍼스 실리콘막을 산화시켜, 상기 하지 상에 실리콘 산화물막을 형성하는 공정을 구비하는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  12. (1) 하지 상에 어모퍼스 실리콘막을 형성하는 공정과,
    (2) 상기 어모퍼스 실리콘막을, 이 어모퍼스 실리콘막의 결정화 온도 미만의 온도에서 산화시켜, 상기 하지 상에 실리콘 산화물막을 형성하는 공정을 구비하는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  13. 제12항에 있어서,
    상기 (2) 공정 후,
    (3) 상기 결정화 온도 미만의 온도에서 산화시켜 형성한 상기 실리콘 산화물막을, 상기 결정화 온도 이상의 온도에서 재산화시키는 공정을 추가로 구비하는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  14. 제13항에 있어서,
    상기 (3) 공정에 있어서의 재산화 온도는, 600℃를 초과 800℃ 이하인 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 (2) 공정에 있어서의 산화 온도는, 실온 이상 600℃ 이하인 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  16. (1) 하지 상에, 결정 성장의 진행을 차단하는 차단막을 형성하는 공정과,
    (2) 상기 차단막 상에, 어모퍼스 실리콘막을 형성하는 공정과,
    (3) 상기 어모퍼스 실리콘막을 산화시켜, 상기 차단막 상에 실리콘 산화물막을 형성하는 공정을 구비하는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  17. 제16항에 있어서,
    상기 차단막은,
    실리콘 산화물막
    실리콘 질화물막
    메탈 산화물막
    중 적어도 하나를 포함하는 막으로부터 선택되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  18. 제9항 내지 제17항 중 어느 한 항에 있어서,
    상기 어모퍼스 실리콘막은,
    상기 하지 상에 시드층을 형성하고, 상기 시드층 상에 어모퍼스 실리콘막을 형성함으로써 형성되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  19. 제18항에 있어서,
    상기 시드층은, 상기 하지 상에 아미노실란계 가스, 또는 트리실란 이상의 고차 실란계 가스, 또는 클로로실란계 가스를 흡착시킴으로써 형성되고,
    상기 어모퍼스 실리콘막은, 상기 시드층 상에 디실란 이하의 저차 실란계 가스, 또는 아미노실란계 가스, 또는 클로로실란계 가스를 공급함으로써 형성되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  20. 제19항에 있어서,
    상기 아미노실란계 가스가,
    BAS(부틸아미노실란)
    BTBAS(비스터셔리부틸아미노실란)
    DMAS(디메틸아미노실란)
    BDMAS(비스디메틸아미노실란)
    TDMAS(트리디메틸아미노실란)
    DEAS(디에틸아미노실란)
    BDEAS(비스디에틸아미노실란)
    DPAS(디프로필아미노실란)
    DIPAS(디이소프로필아미노실란)
    헥사키스에틸아미노디실란
    (1) ((R1R2)N)nSi2H6-n-m(R3)m
    (2) ((R1)NH)nSi2H6-n-m(R3)m
    (3) ((R1R2)N)nSi2H6-n-m(Cl)m
    (4) ((R1)NH)nSi2H6-n-m(Cl)m
    중 적어도 하나를 포함하는 가스로부터 선택되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법(단, (1), (2) 식에 있어서, n: 아미노기의 수, m: 알킬기의 수, (3), (4) 식에 있어서, n: 아미노기의 수, m: 염소의 수, (1)～(4) 식에 있어서, n＝1～6의 정수, m＝0, 1～5의 정수, R1, R2, R3＝CH3, C2H5, C3H7, R1＝R2＝R3 또는 동일하지 않아도 좋음).
  21. 제19항에 있어서,
    상기 트리실란 이상의 고차 실란계 가스는,
    SimH2m ＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물, 또는 SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물인 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  22. 제21항에 있어서,
    상기 SimH2m ＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이,
    트리실란(Si3H8)
    테트라실란(Si4H10)
    펜타실란(Si5H12)
    헥사실란(Si6H14)
    헵타실란(Si7H16)
    중 적어도 하나를 포함하는 가스로부터 선택되고,
    상기 SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘 수소화물이,
    사이클로트리실란(Si3H6)
    사이클로테트라실란(Si4H8)
    사이클로펜타실란(Si5H10)
    사이클로헥사실란(Si6H12)
    사이클로헵타실란(Si7H14)
    중 적어도 하나를 포함하는 가스로부터 선택되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  23. 제19항에 있어서,
    상기 클로로실란계 가스가, SimH2m ＋2(단, m은 1 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의 수소 원자 중 적어도 1개를 염소 원자로 치환한 것, 또는 SinH2n(단, n은 1 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의 수소 원자 중 적어도 1개를 염소 원자로 치환한 것인 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  24. 제23항에 있어서,
    상기 SimH2m ＋2(단, m은 1 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의 수소 원자 중 적어도 1개를 염소 원자로 치환한 것이,
    모노클로로실란(SiH3Cl)
    디클로로실란(SiH2Cl2)
    디클로로디실란(Si2H4Cl2)
    테트라클로로디실란(Si2H2Cl4)
    헥사클로로디실란(Si2Cl6)
    옥타클로로트리실란(Si3Cl8)
    중 적어도 하나를 포함하는 가스로부터 선택되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
  25. 제19항 내지 제24항 중 어느 한 항에 있어서,
    상기 디실란 이하의 저차 실란계 가스가
    모노실란(SiH4)
    디실란(Si2H6)
    중 적어도 하나를 포함하는 가스로부터 선택되는 것을 특징으로 하는 실리콘 산화물막의 성막 방법.
KR1020120118473A 2011-10-28 2012-10-24 실리콘 산화물막의 성막 방법 KR101569377B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011237977 2011-10-28
JPJP-P-2011-237977 2011-10-28
JPJP-P-2012-204155 2012-09-18
JP2012204155A JP5829196B2 (ja) 2011-10-28 2012-09-18 シリコン酸化物膜の成膜方法

Publications (2)

Publication Number Publication Date
KR20130047594A true KR20130047594A (ko) 2013-05-08
KR101569377B1 KR101569377B1 (ko) 2015-11-16

Family

ID=48172850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120118473A KR101569377B1 (ko) 2011-10-28 2012-10-24 실리콘 산화물막의 성막 방법

Country Status (5)

Country Link
US (1) US20130109197A1 (ko)
JP (1) JP5829196B2 (ko)
KR (1) KR101569377B1 (ko)
CN (1) CN103094077B (ko)
TW (1) TWI521086B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150098195A (ko) * 2014-02-19 2015-08-27 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치
KR20170070835A (ko) * 2015-12-14 2017-06-22 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20180034167A (ko) * 2016-09-26 2018-04-04 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR20190087251A (ko) * 2018-01-15 2019-07-24 삼성전자주식회사 박막 형성 방법 및 박막 형성 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460913B2 (en) 2010-12-27 2016-10-04 Tokyo Electron Limited Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
US9466476B2 (en) 2010-12-27 2016-10-11 Tokyo Electron Limited Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US9337018B2 (en) 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
US9978585B2 (en) 2012-06-01 2018-05-22 Versum Materials Us, Llc Organoaminodisilane precursors and methods for depositing films comprising same
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6030455B2 (ja) * 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6092040B2 (ja) * 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6348707B2 (ja) 2013-12-11 2018-06-27 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
JP6573578B2 (ja) * 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR102364476B1 (ko) * 2020-05-08 2022-02-18 주식회사 한솔케미칼 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법
US11674222B2 (en) * 2020-09-29 2023-06-13 Applied Materials, Inc. Method of in situ ceramic coating deposition
CN113299548A (zh) * 2021-04-23 2021-08-24 上海华力集成电路制造有限公司 栅极电介质层制备方法
JP2023026115A (ja) * 2021-08-12 2023-02-24 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789560A (en) 1986-01-08 1988-12-06 Advanced Micro Devices, Inc. Diffusion stop method for forming silicon oxide during the fabrication of IC devices
JPH06232116A (ja) * 1993-02-03 1994-08-19 Sony Corp シリコン酸化膜の成膜方法
JPH09162185A (ja) * 1995-12-05 1997-06-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP2004335715A (ja) 2003-05-07 2004-11-25 Toppoly Optoelectronics Corp シリコン酸化層の形成方法
US7906441B2 (en) * 2003-05-13 2011-03-15 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
US7202142B2 (en) * 2004-05-03 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for producing low defect density strained -Si channel MOSFETS
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US7888273B1 (en) * 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5518499B2 (ja) * 2009-02-17 2014-06-11 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5495847B2 (ja) * 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5350329B2 (ja) * 2010-06-11 2013-11-27 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
US8440548B2 (en) * 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
US8088688B1 (en) * 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150098195A (ko) * 2014-02-19 2015-08-27 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치
KR20170070835A (ko) * 2015-12-14 2017-06-22 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US10607833B2 (en) 2015-12-14 2020-03-31 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20180034167A (ko) * 2016-09-26 2018-04-04 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR20190087251A (ko) * 2018-01-15 2019-07-24 삼성전자주식회사 박막 형성 방법 및 박막 형성 장치

Also Published As

Publication number Publication date
KR101569377B1 (ko) 2015-11-16
TWI521086B (zh) 2016-02-11
CN103094077B (zh) 2016-09-07
US20130109197A1 (en) 2013-05-02
JP2013110385A (ja) 2013-06-06
TW201333248A (zh) 2013-08-16
CN103094077A (zh) 2013-05-08
JP5829196B2 (ja) 2015-12-09

Similar Documents

Publication Publication Date Title
JP5829196B2 (ja) シリコン酸化物膜の成膜方法
US8946065B2 (en) Method of forming seed layer and method of forming silicon-containing thin film
US10460932B2 (en) Semiconductor device with amorphous silicon filled gaps and methods for forming
KR101630748B1 (ko) 박막의 형성 방법 및 성막 장치
US9984868B2 (en) PEALD of films comprising silicon nitride
TWI405248B (zh) 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法
KR101587319B1 (ko) 게르마늄 박막의 성막 방법
JP2007258665A (ja) 半導体装置及び半導体装置の製造方法
JP2008218684A (ja) 半導体装置の製造方法
KR101952493B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템 및 프로그램
US11823893B2 (en) Methods of depositing SiCON with C, O, and N compositional control
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
US20080153266A1 (en) Method to improve the selective epitaxial growth (seg) process
JP2007235093A (ja) 半導体装置の製造方法
KR101934773B1 (ko) 저온에서의 실리콘-함유 박막 형성방법
JP2021177550A (ja) シリコン前駆体およびこれを用いたシリコン含有薄膜の製造方法
JP4876375B2 (ja) 半導体装置およびその製造方法
KR101046757B1 (ko) 반도체소자의 캐패시터 및 그 제조 방법
KR20200073452A (ko) 저온 실리콘 절연막 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 5