KR20190087251A - 박막 형성 방법 및 박막 형성 장치 - Google Patents

박막 형성 방법 및 박막 형성 장치 Download PDF

Info

Publication number
KR20190087251A
KR20190087251A KR1020180043819A KR20180043819A KR20190087251A KR 20190087251 A KR20190087251 A KR 20190087251A KR 1020180043819 A KR1020180043819 A KR 1020180043819A KR 20180043819 A KR20180043819 A KR 20180043819A KR 20190087251 A KR20190087251 A KR 20190087251A
Authority
KR
South Korea
Prior art keywords
film
polysilane
substrate
preliminary
forming
Prior art date
Application number
KR1020180043819A
Other languages
English (en)
Other versions
KR102609357B1 (ko
Inventor
이준영
정순욱
구봉진
문평
정숙진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US16/164,953 priority Critical patent/US10607832B2/en
Priority to CN201811503187.1A priority patent/CN110047732B/zh
Publication of KR20190087251A publication Critical patent/KR20190087251A/ko
Application granted granted Critical
Publication of KR102609357B1 publication Critical patent/KR102609357B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

박막 형성 방법은, 패턴들을 포함하는 기판을 제공하는 것, 상기 기판 상에 상기 패턴들 사이의 갭 영역의 내면을 덮는 접착막을 형성하는 것, 상기 접착막 상에 상기 갭 영역을 채우는 예비막을 형성하는 것, 및 상기 예비막을 열처리하여 박막을 형성하는 것을 포함한다. 상기 접착막은 유기 실란 모노머를 이용하여 형성된 자기조립 단분자막이고, 상기 예비막은 폴리 실란을 포함하는 유동막이다.

Description

박막 형성 방법 및 박막 형성 장치{A method for forming a layer and an apparatus for forming the layer}
본 발명은 박막을 형성하기 위한 방법 및 장치에 대한 것이다.
고집적화된 반도체 소자를 제조하는데 있어서 패턴들의 미세화가 필수적이다. 좁은 면적 내에 많은 소자를 집적시키기 위하여 개별 소자의 크기를 가능한 한 작게 형성하여야 하며, 이를 위하여 형성하고자 하는 패턴들 각각의 폭과 상기 패턴들 사이의 간격의 합인 피치를 작게 하여야 한다. 최근, 반도체 소자의 디자인 룰(design rule)이 급격하게 감소됨에 따라, 미세 피치를 가지는 패턴들을 이용하여 반도체 소자를 제조하는 공정 기술에 대한 다양한 연구가 진행되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 패턴들 사이의 갭 영역을 채우는 박막 내에 결함이 발생되는 것을 최소화할 수 있는 박막 형성 방법 및 장치를 제공하는데 있다.
본 발명에 따른 박막 형성 방법은, 패턴들을 포함하는 기판을 제공하는 것; 상기 기판 상에 상기 패턴들 사이의 갭 영역의 내면을 덮는 접착막을 형성하는 것; 상기 접착막 상에 상기 갭 영역을 채우는 예비막을 형성하는 것; 및 상기 예비막을 열처리하여 박막을 형성하는 것을 포함할 수 있다. 상기 접착막은 유기 실란 모노머를 이용하여 형성된 자기조립 단분자막일 수 있고, 상기 예비막은 폴리 실란을 포함하는 유동막일 수 있다.
본 발명에 따른 박막 형성 방법은, 기판 상에 접착막을 형성하는 것; 상기 접착막 상에 예비막을 형성하는 것; 및 상기 예비막을 열처리하여 실리콘 막을 형성하는 것을 포함할 수 있다. 상기 접착막은 유기 실란 모노머를 이용하여 형성된 단분자막이고, 상기 예비막은 폴리 실란을 포함하는 유동막일 수 있다.
본 발명에 따른 박막 형성 장치는, 제1 코팅 공정을 수행하는 제1 공정챔버; 상기 제1 공정챔버에 결합되고, 상기 제1 공정챔버 내에 액체 상태의 조성물을 공급하는 제1 공급 라인; 제1 베이크 공정을 수행하는 제1 베이크 챔버; 제2 코팅 공정을 수행하는 제2 공정챔버; 상기 제2 공정챔버 결합되고, 상기 제2 공정챔버 내에 기체 상태의 소스 가스를 공급하는 제2 공급라인; 및 제2 베이크 공정을 수행하는 제2 베이크 챔버를 포함할 수 있다. 상기 제1 공정챔버, 상기 제1 베이크 챔버, 상기 제2 공정챔버, 및 상기 제2 베이크 챔버는 버퍼 모듈에 의해 서로 연결될 수 있다.
본 발명의 개념에 따르면, 패턴들 사이의 갭 영역을 채우는 박막 내에 결함이 발생되는 것을 최소화할 수 있는 박막 형성 방법 및 장치가 제공될 수 있다.
도 1은 본 발명의 실시예들에 따른 박막 형성 방법을 나타내는 순서도이다.
도 2는 도 1의 S200단계를 구체적으로 나타내는 순서도이다.
도 3은 본 발명의 일부 실시예들에 따른 도 1의 S300단계를 나타내는 순서도이다.
도 4는 본 발명의 일부 실시예들에 따른 도 1의 S300단계를 나타내는 순서도이다.
도 5, 도 6, 도 8, 및 도 9는 본 발명의 실시예들에 따른 박막 형성 방법을 나타내는 단면도들이다.
도 7a 및 도 7b는 도 6의 A부분의 확대도들이다.
도 10은 본 발명의 실시예들에 따른 박막 형성 장치의 평면도이다.
도 11은 도 10의 제1 공정챔버(10) 또는 제2 공정챔버(30)를 개략적으로 도시하는 단면도이다.
도 12 및 도 13의 각각은 도 10의 제2 공정챔버(30)를 개략적으로 도시하는 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 박막 형성 방법을 나타내는 순서도이다. 도 2는 도 1의 S200단계를 구체적으로 나타내는 순서도이다. 도 3은 본 발명의 일부 실시예들에 따른 도 1의 S300단계를 나타내는 순서도이다. 도 4는 본 발명의 일부 실시예들에 따른 도 1의 S300단계를 나타내는 순서도이다. 도 5, 도 6, 도 8, 및 도 9는 본 발명의 실시예들에 따른 박막 형성 방법을 나타내는 단면도들이다. 도 7a 및 도 7b는 도 6의 A부분의 확대도들이다.
도 1 및 도 5를 참조하면, 패턴들(110)을 포함하는 기판(100)이 제공될 수 있다(S100). 상기 기판(100)은 상기 기판(100)의 하부(100B)로부터 돌출된 상기 패턴들(110)을 포함할 수 있다. 갭 영역(120)이 상기 패턴들(110) 사이에 정의될 수 있다. 상기 기판(100)은 반도체 기판(일 예로, 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판)을 포함할 수 있다. 상기 기판(100)은 그 표면 상에 형성된 산화막(일 예로, 실리콘 산화막)을 더 포함할 수 있다.
도 1 및 도 6을 참조하면, 상기 기판(100)의 상기 표면 상에 접착막(130)이 형성될 수 있다(S200). 상기 접착막(130)은 상기 패턴들(110)의 표면들을 컨포멀하게 덮을 수 있고, 상기 패턴들(110) 사이의 상기 기판(100)의 표면을 덮을 수 있다. 상기 접착막(130)은 상기 갭 영역(120)의 일부를 채울 수 있고, 상기 갭 영역(120)의 내면을 컨포멀하게 덮을 수 있다. 상기 접착막(130)은 유기실란 모노머를 이용하여 형성된 자기조립 단분자막일 수 있다.
구체적으로, 도 2를 참조하면, 상기 접착막(130)을 형성하는 것은 제1 코팅 공정을 수행하는 것을 포함할 수 있다. 상기 제1 코팅 공정은 도 5의 상기 기판(100) 상에 상기 유기 실란 모노머를 포함하는 제1 조성물을 공급하는 것(S210), 및 도 5의 상기 기판(100) 상에 상기 제1 조성물을 코팅하는 것(S220)을 포함할 수 있다. 상기 제1 코팅 공정은 일 예로, 스핀 코팅 방법으로 수행될 수 있다.
상기 유기 실란 모노머는 화학식1 또는 화학식2로 표시될 수 있다.
[화학식1]
R-SiX3
R은 탄소수 2 내지 20의 알킬기, 또는 적어도 하나의 수소가 플루오르(F)로 치환된 탄소수 2 내지 20의 알킬기이고, X는 Cl, OCH3, 또는 OC2H5이다.
[화학식2]
(R1)3Si-NH-Si(R2)3
R1 및 R2의 각각은 탄소수 1 내지 20의 알킬기이다.
화학식1의 R은 Si-C 결합(bond)에 의해 Si 원자에 결합될 수 있고, 화학식2의 R1 및 R2의 각각은 Si-C 결합(bond)에 의해 Si 원자에 결합될 수 있다.
상기 유기 실란 모노머는 일 예로, FTS ((tridecafluoro-1,1,2,2-tetrahydrooctyl)trichlorosilane), DTS (Dodecyl-trichlorosilane), HTS (Hexadecyl-trichlorosilane), OTS (Octadecyltrichlorosilane), 또는 HMDS (hexamethyldisilazane)일 수 있다. 상기 제1 조성물은 용제를 더 포함할 수 있다. 상기 용제는, 일 예로, PGEE(Propylene glycol ethyl ether), PGMEA(Propylene glycol methyl ether acetate), PGME(Propylene glycol methyl ether), 톨루엔(Toluene), 헥산(Hexane), 에탄올(Ethanol), 및 탈이온수 중 적어도 하나를 포함할 수 있다.
상기 접착막(130)을 형성하는 것은 제1 베이크 공정을 수행하는 것을 더 포함할 수 있다. 상기 제1 베이크 공정은 상기 제1 조성물이 코팅된 상기 기판(100)을 열처리하는 것(S230)을 포함할 수 있다. 상기 제1 베이크 공정에 의해 상기 제1 조성물 내 상기 유기 실란 모노머가 상기 기판(100)의 표면에 자기조립될 수 있다.
일 예로, 도 7a를 참조하면, 상기 유기 실란 모노머가 화학식1의 구조를 갖는 경우, 화학식1의 X가 상기 기판(100)의 실란올(Si-OH)과 반응할 수 있고, 화학식1의 Si원자가 Si-O 결합을 통해 상기 기판(100)의 실리콘 원자에 결합될 수 있다. 그 결과, 상기 유기 실란 모노머가 상기 기판(100)의 상기 표면에 자기조립되어 상기 접착막(130)이 형성될 수 있다. 다른 예로, 도 7b를 참조하면, 상기 유기 실란 모노머가 화학식2의 구조를 갖는 경우, 화학식2의 -NH-기가 상기 기판(100)의 실란올(Si-OH)과 반응할 수 있고, 화학식2의 Si원자가 Si-O 결합을 통해 상기 기판(100)의 실리콘 원자에 결합될 수 있다. 그 결과, 상기 유기 실란 모노머가 상기 기판(100)의 상기 표면에 자기조립되어 상기 접착막(130)이 형성될 수 있다. 상기 유기 실란 모노머의 소수성기(화학식1의 R, 및 화학식2의 R1 및 R2)는 상기 유기 실란 모노머의 자기조립을 위한 반응에 참여하지 않을 수 있다. 상기 유기 실란 모노머의 상기 소수성기(화학식1의 R, 및 화학식2의 R1 및 R2)에 의해, 상기 접착막(130)은 소수성을 가질 수 있다.
상기 제1 코팅 공정 및 상기 제1 베이크 공정은 일 예로, O2 농도 및 H2O 농도가 1ppm 이상인 대기 조건에서 수행되거나, 상압 조건에서 수행될 수 있다. . 상기 제1 베이크 공정은 일 예로, 200℃ 이하의 온도에서 수행될 수 있다.
도 1 및 도 8을 참조하면, 상기 접착막(130) 상에 상기 패턴들(110) 사이의 상기 갭 영역(120)을 채우는 예비막(140)이 형성될 수 있다(S300). 상기 예비막(140)은 상기 갭 영역(120)의 잔부를 채우도록 형성될 수 있다. 상기 예비막(140)은 폴리 실란을 포함하는 유동막(flowable layer)일 수 있다.
일 예로, 도 3을 참조하면, 상기 예비막(140)을 형성하는 것은 제2 코팅 공정을 수행하는 것을 포함할 수 있다. 상기 제2 코팅 공정은, 도 6의 상기 기판(100) 상에 상기 폴리 실란을 포함하는 제2 조성물을 공급하는 것(S310), 및 도 6의 상기 기판(100) 상에 상기 제2 조성물을 코팅하는 것(S320)을 포함할 수 있다. 상기 제2 코팅 공정은 일 예로, 스핀 코팅 방법으로 수행될 수 있다.
이 경우, 상기 폴리 실란은 화학식3으로 표시될 수 있다.
[화학식3]
Figure pat00001
n은 중합도이고, 5 내지 1,000,000의 정수이다.
상기 폴리 실란은 일 예로, 폴리 하이드로실란(SinH2n+2, n는 5 내지 1,000,000의 정수)일 수 있다. 상기 폴리 실란은 일 예로, 후술될 사이클릭 실란 모노머의 링-오픈 중합(ring-opening polymerization)에 의해 획득될 수 있다. 상기 제2 조성물은 유기 용매를 더 포함할 수 있다. 상기 유기 용매는, 일 예로, 톨루엔(Toluene), 데칼린(Decalin), 사이클로헥산(Cyclohexane), 및 사이클로옥탄(Cyclooctane) 중 적어도 하나를 포함할 수 있다. 상기 제2 코팅 공정에 의해 상기 기판(100) 상에 상기 예비막(140)이 형성될 수 있다.
상기 제2 코팅 공정은 일 예로, O2 농도 및 H2O 농도가 1ppm 보다 작은 대기 조건에서 수행되거나, 0.1Torr 보다 작은 압력 조건에서 수행될 수 있다.
다른 예로, 도 4를 참조하면, 상기 예비막(140)을 형성하는 것은 제3 코팅 공정을 수행하는 것을 포함할 수 있다. 상기 제3 코팅 공정은, 도 6의 상기 기판(100) 상에 사이클릭 실란 모노머를 포함하는 소스 가스를 제공하는 것(S312), 상기 소스 가스에 자외선을 조사하거나 플라즈마를 제공하는 것(S322), 및 도 6의 상기 기판(100) 상에 상기 사이클릭 실란 모노머를 이용하여 형성된 상기 폴리 실란을 코팅하는 것(S332)을 수행하는 것을 포함할 수 있다. 상기 제3 코팅 공정은 일 예로, 유동성 화학기상증착(Flowable CVD(Chemical Vapor Deposition)) 방법으로 수행될 수 있다.
상기 사이클릭 실란 모노머는 화학식4로 표시될 수 있다.
[화학식4]
SixH2x
x는 3 내지 10의 정수이다.
상기 사이클릭 실란 모노머는, 일 예로, Si5H10, Si6H12, Si7H14, 또는 Si8H16일 수 있다. 상기 소스 가스는 비활성 가스 또는 수소 가스를 더 포함할 수 있다. 상기 비활성 가스는, 일 예로, 아르곤, 헬륨, 및 질소 중 적어도 하나를 포함할 수 있다. 상기 사이클릭 실란 모노머는 도 6의 상기 기판(100) 상에 기체 상태로 제공될 수 있고, 상기 비활성 가스는 상기 사이클릭 실란 모노머의 운반 가스로 이용될 수 있다. 상기 사이클릭 실란 모노머가 기체 상태로 제공되기 위해, 상기 제3 코팅 공정은 일 예로, 300℃ 이하의 온도에서 수행될 수 있다.
상기 소스 가스에 상기 자외선을 조사하거나 상기 플라즈마를 제공함으로써, 상기 사이클릭 실란 모노머의 링-오픈 중합(ring-opening polymerization)이 유도될 수 있다. 상기 사이클릭 실란 모노머의 링-오픈 중합(ring-opening polymerization)에 의해 상기 폴리 실란이 형성될 수 있다. 이 경우, 상기 폴리 실란은 화학식5로 표시될 수 있다
[화학식5]
Figure pat00002
m은 중합도이고 정수이다.
상기 폴리 실란은 일 예로, 폴리 하이드로실란(SimH2m+2, m은 정수)일 수 있다. 상기 폴리 실란의 중합도(m)는, 상기 폴리 실란의 녹는점이 상기 제3 코팅 공정의 공정 온도보다 낮고 상기 폴리 실란의 끓는점이 상기 제3 코팅 공정의 상기 공정 온도보다 높도록 조절될 수 있다. 이에 따라, 상기 폴리 실란은 유동성을 갖는 액상으로 형성될 수 있다. 상기 제3 코팅 공정 동안 유동성을 갖는 상기 폴리 실란이 도 6의 상기 기판(100) 상에 증착되어(즉, 유동성 화학기상증착(Flowable CVD) 방법으로 증착되어) 상기 예비막(140)이 형성될 수 있다.
상기 폴리 실란의 상기 중합도(m)는 상기 자외선의 세기 및 조사 시간, 또는 상기 플라즈마의 세기 및 제공 시간 등을 제어함으로써 조절될 수 있다. 상기 제3 코팅 공정은 일 예로, O2 농도 및 H2O 농도가 1ppm 보다 작은 대기 조건에서 수행되거나, 0.1Torr 보다 작은 압력 조건에서 수행될 수 있다.
상기 제3 코팅 공정 후 또는 상기 제3 코팅 공정 동안, 상기 예비막(140) 내에 도전형을 갖는 불순물이 첨가될 수 있다. 상기 불순물은 일 예로, 상기 예비막(140) 내에 이온 주입 방법(일 예로, 플라즈마 이온 주입 방법)으로 첨가될 수 있다. 상기 불순물은 일 예로, 인(P), 보론(B), 및 비소(As) 중 적어도 하나를 포함할 수 있다.
도 1 및 도 9를 참조하면, 상기 예비막(140)을 열처리하여 박막(142)이 형성될 수 있다(S400). 상기 박막(142)을 형성하는 것은 상기 예비막(140)을 열처리하는 제2 베이크 공정(150)을 수행하는 것을 포함할 수 있다. 상기 제2 베이크 공정(150)에 의해 상기 예비막(140) 내 상기 폴리 실란이 경화(densification)될 수 있다. 상기 폴리 실란이 경화(densification)되는 동안, 상기 폴리 실란으로부터 수소 또는 실란(Silane) 가스가 아웃가싱(outgassing)될 수 있고, 이로 인해 상기 예비막(140)의 수축(Shrinkage)이 발생될 수 있다. 상기 박막(142)은 상기 경화된 폴리 실란을 포함하는 실리콘막일 수 있다. 상기 박막(142)은 상기 패턴들(110) 사이의 상기 갭 영역(120)을 채울 수 있다.
상기 접착막(130)이 상기 기판(100) 상에 형성되지 않고 상기 예비막(140)이 상기 기판(100) 상에 직접 형성되는 경우, 상기 제2 베이크 공정(150)에 의해 상기 예비막(140)이 수축됨에 따라 상기 박막(142)이 상기 기판(100)으로부터 벗겨질 수 있다(이하, 벗겨짐(peel-off) 현상).
본 발명의 개념에 따르면, 상기 예비막(140)이 상기 기판(100) 상에 형성되기 전에, 상기 접착막(130)이 상기 기판(100)의 표면 상에 형성될 수 있다. 상기 접착막(130)은 소수성을 가질 수 있고, 이로 인해, 상기 접착막(130)은 상기 기판(100)과 상기 예비막(140)의 접착 촉진층으로 기능할 수 있다. 이 경우, 상기 제2 베이크 공정(150)에 의해 상기 예비막(140)이 수축되더라도, 상기 박막(142)이 상기 기판(100)으로부터 벗겨지는 것(즉, 상기 벗겨짐 현상)이 최소화될 수 있다. 따라서, 결함이 최소화된 상기 박막(142)이 상기 기판(100) 상에 형성될 수 있다.
상기 예비막(140)을 열처리하는 것은, 상기 박막(142)이 요구되는 결정구조를 가지도록 상기 제2 베이크 공정(150)의 공정 온도(즉, 열처리 온도)를 조절하는 것을 포함할 수 있다. 상기 제2 베이크 공정(150)이 상대적으로 낮은 온도(일 예로, 약 400℃ 미만의 온도)에서 수행되는 경우, 상기 박막(142)은 비정질 상태로 형성될 수 있다. 일 예로, 상기 박막(142)은 비정질 실리콘막일 수 있다. 상기 제2 베이크 공정(150)이 상대적으로 높은 온도(일 예로, 약 400℃ 이상의 온도)에서 수행되는 경우, 상기 박막(142)은 다결정 상태로 형성될 수 있다. 일 예로, 상기 박막(142)은 다결정 실리콘막일 수 있다.
상기 예비막(140)이, 도 4를 참조하여 설명한, 상기 제3 코팅 공정에 의해 형성되는 경우, 상기 폴리 실란의 상기 중합도(m)는, 상기 폴리 실란의 상기 끓는점이 상기 제2 베이크 공정(150)의 상기 공정 온도보다 높도록 조절될 수 있다. 상기 제2 베이크 공정(150)의 상기 공정 온도는 상기 제3 코팅 공정의 상기 공정 온도보다 높을 수 있다. 상기 폴리 실란의 상기 끓는점이 상기 제2 베이크 공정(150)의 상기 공정 온도보다 낮은 경우, 상기 제2 베이크 공정(150) 동안 상기 예비막(140) 내 상기 폴리 실란이 증발할 수 있고, 이로 인해, 상기 박막(142)을 형성하는 것이 어려울 수 있다. 이를 방지하기 위해, 상기 폴리 실란의 상기 중합도(m)는, 상기 폴리 실란의 상기 끓는점이 상기 제2 베이크 공정(150)의 상기 공정 온도보다 높도록 조절될 수 있다. 일 예로, 상기 제2 베이크 공정(150)의 상기 공정 온도가 400℃인 경우, 상기 폴리 실란의 상기 중합도(m)는 10 이상일 수 있다.
상기 제2 베이크 공정(150)은 일 예로, O2 농도 및 H2O 농도가 1ppm 보다 작은 대기 조건에서 수행되거나, 0.1Torr 보다 작은 압력 조건에서 수행될 수 있다.
반도체 소자의 집적도가 증가함에 따라, 상기 패턴들(110)의 피치가 감소하고 상기 패턴들(110) 사이의 상기 갭 영역(120)의 종횡비가 증가할 수 있다. 이로 인해, 상기 갭 영역(120)을 채우는 박막이 형성되는 경우, 상기 박막 내에 보이드(void)와 같은 결함이 발생될 수 있다.
본 발명의 개념에 따르면, 상기 기판(100) 상에 상기 예비막(140)이 형성되어 상기 패턴들(110) 사이의 상기 갭 영역(120)을 채울 수 있다. 상기 예비막(140)은 유동막(flowable layer)일 수 있고, 상기 예비막(140)이 열처리되어 상기 박막(142)이 형성될 수 있다. 상기 예비막(140)의 유동성으로 인해, 상기 예비막(140)은 상기 갭 영역(120)을 용이하게 채울 수 있고, 이에 따라, 상기 박막(142) 내에 보이드와 같은 결함이 발생되는 것이 최소화될 수 있다.
더하여, 상기 예비막(140)이 상기 기판(100) 상에 형성되기 전에, 상기 접착막(130)이 상기 기판(100)의 표면 상에 형성될 수 있다. 상기 접착막(130)은 상기 기판(100)과 상기 예비막(140)의 접착 촉진층으로 기능할 수 있다. 이 경우, 상기 예비막(140)의 상기 열처리에 의해 상기 예비막(140)이 수축되더라도, 상기 박막(142)이 상기 기판(100)으로부터 벗겨지는 것(즉, 상기 벗겨짐 현상)이 최소화될 수 있다.
따라서, 상기 패턴들(110) 사이의 상기 갭 영역(120)을 채우는 상기 박막(142) 내에 결함이 발생되는 것이 최소화될 수 있다.
도 10은 본 발명의 실시예들에 따른 박막 형성 장치의 평면도이다. 도 11은 도 10의 제1 공정챔버(10) 또는 제2 공정챔버(30)를 개략적으로 도시하는 단면도이다. 도 12 및 도 13의 각각은 도 10의 제2 공정챔버(30)를 개략적으로 도시하는 단면도이다.
도 10을 참조하면, 박막 형성 장치(1000)는 제1 공정챔버(10), 제1 베이크 챔버(20), 제2 공정 챔버(30), 및 제2 베이크 챔버(40)를 포함할 수 있다. 상기 제2 베이크 챔버(40)는 복수로 제공될 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 상기 박막 형성 장치(1000)는 상기 제1 공정챔버(10) 및 상기 제1 베이크 챔버(20)를 서로 연결하는 제1 버퍼 모듈(50), 상기 제2 공정 챔버(30) 및 상기 제2 베이크 챔버(40)를 서로 연결하는 제2 버퍼 모듈(60)을 더 포함할 수 있다. 상기 제1 버퍼 모듈(50) 및 상기 제2 버퍼 모듈(60)은 서로 연결될 수 있다. 상기 박막 형성 장치(1000)는 외부로부터 제공되는 웨이퍼를 수용하는 로드 포트 모듈(80), 및 상기 로드 포트 모듈(80)과 상기 제1 버퍼 모듈(50)을 서로 연결하는 제3 버퍼 모듈(70)을 더 포함할 수 있다. 상기 제1 버퍼 모듈(50)은 상기 제2 버퍼 모듈(60)과 상기 제3 버퍼 모듈(70) 사이에 개재될 수 있다. 상기 웨이퍼는 상기 로드 포트 모듈(80)을 통해 상기 박막 형성 장치(1000)의 내부로 제공될 수 있다. 상기 웨이퍼는 상기 로드 포트 모듈(80)로부터 상기 제3 버퍼 모듈(70)로 이동될 수 있고, 상기 제3 버퍼 모듈(70)로부터 상기 제1 버퍼 모듈(50)로 이동될 수 있다. 상기 웨이퍼는 상기 제1 버퍼 모듈(50)을 통해 상기 제1 공정챔버(10) 또는 상기 제1 베이크 챔버(20) 내부로 제공될 수 있다. 상기 웨이퍼는 상기 제1 버퍼 모듈(50)로부터 상기 제2 버퍼 모듈(60)로 이동될 수 있고, 상기 제2 버퍼 모듈(60)을 통해 상기 제2 공정챔버(30) 또는 상기 제2 베이크 챔버(40) 내부로 제공될 수 있다. 상기 웨이퍼는 상기 제2 버퍼 모듈(60), 상기 제1 버퍼 모듈(50), 및 상기 제3 버퍼 모듈(70)을 거쳐 상기 로드 포트 모듈(80)로 이동될 수 있고, 상기 로드 포트 모듈(80)로부터 상기 박막 형성 장치(1000)의 외부로 내보내질 수 있다. 이하에서, 상기 웨이퍼는 기판으로 지칭될 수 있다.
도 10 및 도 11을 참조하면, 상기 제1 공정챔버(10)는 그 내부에 제공되고 기판(100)을 로드하기 위한 기판 홀더(330)를 포함할 수 있다. 상기 기판 홀더(330)는 상기 기판(100)이 로드되는 스테이지(320) 및 상기 스테이지(320)를 지지하는 지지체(310)를 포함할 수 있다. 상기 지지체(310)는 상기 스테이지(320)를 회전시킬 수 있다. 공급 라인(350)이 상기 제1 공정챔버(10)에 결합될 수 있고, 상기 제1 공정챔버(10)의 외부에 제공되는 공급 탱크(340)에 연결될 수 있다.
상기 제1 공정챔버(10) 및 상기 제1 베이크 챔버(20)는, 도 1 및 도 6을 참조하여 설명한, 상기 접착막(130)의 형성을 위해 사용될 수 있다. 먼저, 도 5의 상기 기판(100)이 상기 로드 포트 모듈(80)을 통해 상기 박막 형성 장치(1000)의 내부로 제공될 수 있다. 도 5의 상기 기판(100)은 상기 제3 버퍼 모듈(70) 및 상기 제1 버퍼 모듈(50)을 거쳐 상기 제1 공정챔버(10) 내부로 제공될 수 있다. 도 5의 상기 기판(100)은 상기 스테이지(320) 상에 로드될 수 있다. 도 2를 참조하여 설명한 상기 제1 코팅 공정이 상기 제1 공정챔버(10) 내에서 수행될 수 있다. 구체적으로, 도 5의 상기 기판(100) 상에 상기 유기 실란 모노머를 포함하는 상기 제1 조성물(CP1)이 공급될 수 있다. 상기 제1 조성물(CP1)은 상기 공급 탱크(340) 내에 수용될 수 있고, 상기 공급 라인(350)을 통해 상기 기판(100) 상에 제공될 수 있다. 상기 제1 조성물(CP1)이 상기 기판(100) 상에 스핀 코팅될 수 있다. 상기 제1 조성물(CP1)이 코팅된 상기 기판(100)은 상기 제1 버퍼 모듈(50)을 거쳐 상기 제1 베이크 챔버(20) 내부로 제공될 수 있다. 상기 제1 조성물(CP1)이 코팅된 상기 기판(100)을 열처리하는 상기 제1 베이크 공정이 상기 제1 베이크 챔버(20) 내에서 수행될 수 있다. 상기 제1 베이크 공정은 일 예로, 200℃ 이하의 온도에서 수행될 수 있다. 상기 제1 베이크 공정에 의해 상기 제1 조성물 내 상기 유기 실란 모노머가 상기 기판(100)의 표면에 자기조립될 수 있다. 이에 따라, 상기 기판(100) 상에 상기 접착막(130)이 형성될 수 있다. 상기 제1 코팅 공정 및 상기 제1 베이크 공정은 일 예로, O2 농도 및 H2O 농도가 1ppm 이상인 대기 조건에서 수행되거나, 상압 조건에서 수행될 수 있다.
일부 실시예들에 따르면, 상기 제2 공정챔버(30)는 상기 제1 공정챔버(10)와 실질적으로 동일하게 구성될 수 있다. 상기 제2 공정챔버(30)는 그 내부에 제공되고 상기 기판(100)을 로드하기 위한 기판 홀더(332)를 포함할 수 있다. 상기 기판 홀더(332)는 상기 기판(100)이 로드되는 스테이지(322) 및 상기 스테이지(322)를 지지하는 지지체(312)를 포함할 수 있다. 상기 지지체(312)는 상기 스테이지(322)를 회전시킬 수 있다. 공급 라인(352)이 상기 제2 공정챔버(30)에 결합될 수 있고, 상기 제2 공정챔버(30)의 외부에 제공되는 공급 탱크(342)에 연결될 수 있다.
상기 제2 공정챔버(30)는, 도 1 및 도 8을 참조하여 설명한, 상기 예비막(140)의 형성을 위해 사용될 수 있다. 먼저, 도 6의 상기 기판(100)이 상기 제1 버퍼 모듈(50) 및 상기 제2 버퍼 모듈(70)을 거쳐 상기 제2 공정챔버(30) 내부로 제공될 수 있다. 도 6의 상기 기판(100)은 상기 스테이지(322) 상에 로드될 수 있다. 도 3을 참조하여 설명한 상기 제2 코팅 공정이 상기 제2 공정챔버(30) 내에서 수행될 수 있다. 구체적으로, 도 6의 상기 기판(100) 상에 상기 폴리 실란을 포함하는 상기 제2 조성물(CP2)이 공급될 수 있다. 상기 제2 조성물(CP2)은 상기 공급 탱크(342) 내에 수용될 수 있고, 상기 공급 라인(352)을 통해 상기 기판(100) 상에 제공될 수 있다. 상기 제2 조성물(CP2)이 상기 기판(100) 상에 스핀 코팅될 수 있다. 상기 제2 코팅 공정에 의해 상기 기판(100) 상에 상기 예비막(140)이 형성될 수 있다. 상기 제2 코팅 공정은 일 예로, O2 농도 및 H2O 농도가 1ppm 보다 작은 대기 조건에서 수행되거나, 0.1Torr 보다 작은 압력 조건에서 수행될 수 있다.
다른 실시예들에 따르면, 도 10, 도 12, 및 도 13을 참조하면, 상기 제2 공정챔버(30)는 상기 제1 공정챔버(10)와 다르게 구성될 수 있다. 일 예로, 상기 제2 공정챔버(30)는 그 내부에 제공되고 기판(100)을 로드하기 위한 기판 홀더(430)를 포함할 수 있다. 상기 기판 홀더(430)는 상기 기판(100)이 로드되는 스테이지(420) 및 상기 스테이지(420)를 지지하는 지지체(410)를 포함할 수 있다. 상기 기판 홀더(430)는 히터(440)에 연결될 수 있으나, 상기 히터(440)는 생략될 수도 있다. 공급 라인(450)이 상기 제2 공정챔버(30)에 결합될 수 있고, 상기 제2 공정챔버(30)의 외부에 제공되는 복수의 공급 탱크들(460, 462, 464)에 연결될 수 있다. 상기 공급 라인(450)은 상기 복수의 공급 탱크들(460, 462, 464)에 각각 연결되는 서브 공급 라인들(450a, 450b, 450c)을 포함할 수 있다. 상기 복수의 공급 탱크들(460, 462, 464) 중 하나에 연결된 서브 공급 라인(450a)은 기화기(470)에 연결될 수 있다. 배출 라인(482)이 상기 제2 공정챔버(30)에 결합될 수 있고, 상기 제2 공정챔버(30)의 외부에 제공되는 펌프(445)에 연결될 수 있다. 상기 펌프(445)는 상기 제2 공정챔버(30) 내부의 압력을 조절할 수 있다.
일 예로, 도 12에 도시된 바와 같이, 상기 제2 공정챔버(30)의 상부(30U)는 투명할 수 있다. 상기 제2 공정챔버(30)의 상기 상부(30U) 상에 램프 어레이(490)가 제공될 수 있다. 상기 램프 어레이(490)는 자외선 램프 어레이일 수 있다. 상기 램프 어레이(490)로부터 발광된 광(L, 일 예로, 자외선)은, 상기 제2 공정챔버(30)의 상기 상부(30U)를 통해 상기 제2 공정챔버(30) 내부로 조사될 수 있다.
다른 예로, 도 13에 도시된 바와 같이, 추가적인 공급라인(484)이 상기 2 공정챔버(30)에 결합될 수 있고, 상기 제2 공정챔버(30)의 외부에 제공되는 플라즈마 발생기(530)에 연결될 수 있다. 상기 플라즈마 발생기(530)로부터 발생된 플라즈마(P)는 상기 추가적인 공급라인(484)를 통해 상기 제2 공정챔버(30) 내부로 제공될 수 있다. 상기 플라즈마(P)는 비활성 이온(일 예로, 아르곤 이온)을 포함할 수 있다.
상기 제2 공정챔버(30)는, 도 1 및 도 8을 참조하여 설명한, 상기 예비막(140)의 형성을 위해 사용될 수 있다. 먼저, 도 6의 상기 기판(100)이 상기 제1 버퍼 모듈(50) 및 상기 제2 버퍼 모듈(70)을 거쳐 상기 제2 공정챔버(30) 내부로 제공될 수 있다. 도 6의 상기 기판(100)은 상기 스테이지(420) 상에 로드될 수 있다. 도 4를 참조하여 설명한 상기 제3 코팅 공정이 상기 제2 공정챔버(30) 내에서 수행될 수 있다. 구체적으로, 도 6의 상기 기판(100) 상에 상기 사이클릭 실란 모노머를 포함하는 상기 소스 가스(500S)가 제공될 수 있다. 상기 소스 가스(500S)는 상기 비활성 가스 또는 상기 수소 가스를 더 포함할 수 있다. 상기 사이클릭 실란 모노머는 상기 복수의 공급 탱크들(460, 462, 464) 중 제1 공급 탱크(460)에 수용될 수 있다. 상기 비활성 가스 또는 상기 수소 가스는 상기 복수의 공급 탱크들(460, 462, 464) 중 제2 공급 탱크(462)에 수용될 수 있다. 상기 비활성 가스 또는 상기 수소 가스는 상기 사이클릭 실란 모노머의 운반 가스로 이용될 수 있다. 추가적인 비활성 가스(500D)가 상기 사이클릭 실란 모노머의 운반을 위해 상기 제1 공급탱크(460) 내로 제공될 수 있다. 상기 사이클릭 실란 모노머는 상기 기화기(470)에 의해 기체 상태로 전이될 수 있다. 이에 따라, 상기 소스 가스(500S)는 기체 상태의 상기 사이클릭 실란 모노머를 포함할 수 있다. 상기 소스 가스(500S)는 상기 공급 라인(450)을 통해 상기 제2 공정챔버(30) 내부로 제공될 수 있다. 상기 사이클릭 실란 모노머가 상기 제2 공정챔버(30) 내에 요구되는 양으로 제공되도록, 상기 소스 가스(500S)의 일부는 상기 배출 라인(482)을 통해 상기 제2 공정챔버(30)로부터 퍼지(purge)될 수 있다.
도 12에 도시된 바와 같이, 상기 램프 어레이(490)로부터 발광된 상기 광(L, 일 예로, 자외선)이 상기 제2 공정챔버(30) 내부로 조사되거나, 도 13에 도시된 바와 같이, 상기 플라즈마 발생기(530)로부터 발생된 상기 플라즈마(P)가 상기 제2 공정챔버(30) 내부로 제공될 수 있다. 이에 따라, 상기 사이클릭 실란 모노머의 링-오픈 중합(ring-opening polymerization)이 유도될 수 있다. 상기 사이클릭 실란 모노머의 링-오픈 중합(ring-opening polymerization)에 의해 상기 폴리 실란(510)이 형성될 수 있다. 상기 광(L)의 세기 및 조사 시간, 또는 상기 플라즈마(P)의 세기 및 제공 시간 등을 제어함으로써 상기 폴리 실란(510)의 중합도가 조절될 수 있다. 상기 폴리 실란(510)의 상기 중합도는 상기 폴리 실란(510)이 유동성을 갖는 액상이 되도록 조절될 수 있다. 유동성을 갖는 상기 폴리 실란(510)은 상기 기판(100) 상에 코팅(coating)될 수 있다. 상기 제3 코팅 공정에 의해 상기 기판(100) 상에 상기 예비막(140)이 형성될 수 있다. 상기 제3 코팅 공정은 일 예로, O2 농도 및 H2O 농도가 1ppm 보다 작은 대기 조건에서 수행되거나, 0.1Torr 보다 작은 압력 조건에서 수행될 수 있다.
상기 제3 코팅 공정 후 또는 상기 제3 코팅 공정 동안, 상기 예비막(140) 내에 도전형을 갖는 불순물이 첨가될 수 있다. 상기 불순물을 포함하는 가스가 상기 복수의 공급 탱크들(460, 462, 464) 중 제3 공급 탱크(464)에 수용될 수 있고, 상기 공급 라인(450)을 통해 상기 제2 공정챔버(30) 내부로 제공될 수 있다. 상기 불순물은 일 예로, 상기 예비막(140) 내에 이온 주입 방법(일 예로, 플라즈마 이온 주입 방법)으로 첨가될 수 있다.
도 10을 다시 참조하면, 상기 예비막(140)이 형성된 상기 기판(100)은 상기 제2 버퍼 모듈(60)을 거쳐 상기 제2 베이크 챔버(40) 내부로 제공될 수 있다. 도 1 및 도 9를 참조하여 설명한 상기 제2 베이크 공정(150)이 상기 제2 베이크 챔버(40) 내에서 수행될 수 있다. 상기 제2 베이크 공정(150)은 상기 예비막(140)이 형성된 상기 기판(100)을 열처리하는 것을 포함할 수 있다. 상기 제2 베이크 공정(150)은 일 예로, O2 농도 및 H2O 농도가 1ppm 보다 작은 대기 조건에서 수행되거나, 0.1Torr 보다 작은 압력 조건에서 수행될 수 있다. 상기 제2 베이크 공정(150)에 의해 상기 예비막(140)이 경화되어 상기 박막(142)이 형성될 수 있다. 일부 실시예들에 따르면, 도 12 및 도 13을 참조하여 설명한 바와 같이, 상기 제2 공정챔버(30)의 상기 기판 홀더(430)가 상기 히터(440)에 연결된 경우, 상기 제2 베이크 공정(150)은 상기 제2 공정챔버(30) 내에서 진행될 수도 있다.
상기 박막(142)이 형성된 상기 기판(100)은 상기 제2 버퍼 모듈(60), 상기 제1 버퍼 모듈(50), 및 상기 제3 버퍼 모듈(70)을 거쳐 상기 로드 포트 모듈(80)로 이동될 수 있고, 상기 로드 포트 모듈(80)로부터 상기 박막 형성 장치(1000)의 외부로 내보내질 수 있다.
본 발명의 개념에 따르면, 유동성을 갖는 상기 예비막(140)이 상기 기판(100) 상에 형성되어 상기 패턴들(110) 사이의 상기 갭 영역(120)을 채울 수 있다. 상기 예비막(140)의 유동성으로 인해, 상기 예비막(140)은 상기 갭 영역(120)을 용이하게 채울 수 있고, 이에 따라, 상기 박막(142) 내에 보이드와 같은 결함이 발생되는 것이 최소화될 수 있다.
더하여, 상기 예비막(140)이 상기 기판(100) 상에 형성되기 전에, 상기 접착막(130)이 상기 기판(100)의 표면 상에 형성될 수 있다. 상기 접착막(130)은 상기 기판(100)과 상기 예비막(140)의 접착 촉진층으로 기능할 수 있다. 이 경우, 열처리에 의해 상기 예비막(140)이 수축되더라도, 상기 박막(142)이 상기 기판(100)으로부터 벗겨지는 것(즉, 상기 벗겨짐 현상)이 최소화될 수 있다.
따라서, 상기 패턴들(110) 사이의 상기 갭 영역(120)을 채우는 상기 박막(142) 내에 결함이 발생되는 것을 최소화할 수 있는 박막 형성 방법 및 장치가 제공될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 110: 패턴들
120: 갭 영역 130: 접착막
140: 예비막 142: 박막

Claims (20)

  1. 패턴들을 포함하는 기판을 제공하는 것;
    상기 기판 상에 상기 패턴들 사이의 갭 영역의 내면을 덮는 접착막을 형성하는 것;
    상기 접착막 상에 상기 갭 영역을 채우는 예비막을 형성하는 것; 및
    상기 예비막을 열처리하여 박막을 형성하는 것을 포함하되,
    상기 접착막은 유기 실란 모노머를 이용하여 형성된 자기조립 단분자막이고,
    상기 예비막은 폴리 실란을 포함하는 유동막인 박막 형성 방법.
  2. 청구항 1에 있어서,
    상기 접착막을 형성하는 것은:
    상기 기판 상에 상기 유기 실란 모노머를 포함하는 제1 조성물을 코팅하는 것; 및
    상기 제1 조성물이 코팅된 상기 기판을 열처리하는 것을 포함하되,
    상기 유기 실란 모노머는 화학식1 또는 화학식2로 표시되는 박막 형성 방법.
    [화학식1]
    R-SiX3
    R은 탄소수 2 내지 20의 알킬기, 또는 적어도 하나의 수소가 플루오르(F)로 치환된 탄소수 2 내지 20의 알킬기이고, X는 Cl, OCH3, 또는 OC2H5이고,
    [화학식2]
    (R1)3Si-NH-Si(R2)3
    R1 및 R2의 각각은 탄소수 1 내지 20의 알킬기이다.
  3. 청구항 1에 있어서,
    상기 접착막 내 실리콘(Si) 원자는 Si-O 결합을 통해 상기 기판 내 실리콘(Si) 원자에 결합되는 박막 형성 방법.
  4. 청구항 1에 있어서,
    상기 접착막은 소수성을 갖는 박막 형성 방법.
  5. 청구항 1에 있어서,
    상기 예비막을 형성하는 것은, 상기 기판 상에 상기 폴리 실란을 포함하는 제2 조성물을 코팅하는 것을 포함하되,
    상기 폴리 실란은 화학식3으로 표시되는 박막 형성 방법.
    [화학식3]
    Figure pat00003

    n은 중합도이고, 5 내지 1,000,000의 정수이다.
  6. 청구항 5에 있어서,
    상기 제2 조성물은 유기 용매를 더 포함하는 박막 형성 방법.
  7. 청구항 6에 있어서,
    상기 유기 용매는 톨루엔(Toluene), 데칼린(Decalin), 사이클로헥산(Cyclohexane), 및 사이클로옥탄(Cyclooctane) 중 적어도 하나를 포함하는 박막 형성 방법.
  8. 청구항 1에 있어서,
    상기 예비막을 형성하는 것은:
    상기 기판 상에 사이클릭 실란 모노머를 포함하는 소스 가스를 제공하는 것;
    상기 소스 가스에 자외선을 조사하거나 플라즈마를 제공하여 상기 폴리 실란을 형성하는 것; 및
    상기 기판 상에 상기 폴리 실란을 코팅하는 것을 포함하되,
    상기 폴리 실란은 상기 사이클릭 실란 모노머의 링-오픈 중합(ring-opening polymerization)에 의해 형성되는 박막 형성 방법.
  9. 청구항 8에 있어서,
    상기 사이클릭 실란 모노머는 화학식4로 표시되는 박막 형성 방법.
    [화학식4]
    SixH2x
    x는 5 내지 10의 정수이다.
  10. 청구항 8에 있어서,
    상기 소스 가스는 비활성 가스를 더 포함하고,
    상기 소스 가스는 기체 상태의 상기 사이클릭 실란 모노머를 포함하는 박막 형성 방법.
  11. 청구항 8에 있어서,
    상기 폴리 실란은 화학식5로 표시되고,
    [화학식5]
    Figure pat00004

    m은 중합도이고 정수이고,
    상기 예비막을 형성하는 것은 제1 공정 온도에서 수행되되,
    상기 폴리 실란의 상기 중합도(m)는, 상기 폴리 실란의 녹는점이 상기 제1 공정 온도보다 낮고 상기 폴리 실란의 끓는점이 상기 제1 공정 온도보다 높도록 조절되는 박막 형성 방법.
  12. 청구항 11에 있어서,
    상기 예비막을 열처리하는 것은 제2 공정 온도에서 수행되되,
    상기 폴리 실란의 상기 중합도(m)는, 상기 폴리 실란의 끓는점이 상기 제2 공정 온도보다 높도록 조절되는 박막 형성 방법.
  13. 청구항 8에 있어서,
    상기 폴리 실란은 유동성을 갖는 액상으로 형성되는 박막 형성 방법.
  14. 청구항 1에 있어서,
    상기 예비막을 열처리하는 것은, 상기 박막이 요구되는 결정구조를 가지도록 열처리 온도를 조절하는 것을 포함하는 박막 형성 방법.
  15. 청구항 1에 있어서,
    상기 예비막 내에 도전형을 갖는 불순물을 주입하는 것을 더 포함하되,
    상기 불순물을 주입하는 것은, 상기 예비막이 형성되는 동안 수행되는 박막 형성 방법.
  16. 기판 상에 접착막을 형성하는 것;
    상기 접착막 상에 예비막을 형성하는 것; 및
    상기 예비막을 열처리하여 실리콘 막을 형성하는 것을 포함하되,
    상기 접착막은 유기 실란 모노머를 이용하여 형성된 단분자막이고,
    상기 예비막은 폴리 실란을 포함하는 유동막인 박막 형성 방법.
  17. 청구항 16에 있어서,
    상기 접착막을 형성하는 것은:
    상기 기판 상에 상기 유기 실란 모노머를 포함하는 제1 조성물을 코팅하는 것; 및
    상기 제1 조성물이 코팅된 상기 기판을 열처리하는 것을 포함하되,
    상기 유기 실란 모노머는 화학식1 또는 화학식2로 표시되는 박막 형성 방법.
    [화학식1]
    R-SiX3
    R은 탄소수 2 내지 20의 알킬기, 또는 적어도 하나의 수소가 플루오르(F)로 치환된 탄소수 2 내지 20의 알킬기이고, X는 Cl, OCH3, 또는 OC2H5이고,
    [화학식2]
    (R1)3Si-NH-Si(R2)3
    R1 및 R2의 각각은 탄소수 1 내지 20의 알킬기이다.
  18. 청구항 16에 있어서,
    상기 예비막을 형성하는 것은, 상기 기판 상에 상기 폴리 실란을 포함하는 제2 조성물을 스핀 코팅하는 것을 포함하되,
    상기 폴리 실란은 화학식3으로 표시되는 박막 형성 방법.
    [화학식3]
    Figure pat00005

    n은 중합도이고, 5 내지 1,000,000의 정수이다.
  19. 청구항 16에 있어서,
    상기 예비막을 형성하는 것은:
    상기 기판 상에 기체 상태의 사이클릭 실란 모노머를 제공하는 것;
    상기 사이클릭 실란 모노머에 자외선을 조사하거나 플라즈마를 제공하여 상기 폴리 실란을 형성하는 것; 및
    상기 기판 상에 상기 폴리 실란을 코팅하는 것을 포함하되,
    상기 폴리 실란은 상기 사이클릭 실란 모노머의 링-오픈 중합(ring-opening polymerization)에 의해 형성되는 박막 형성 방법.
  20. 청구항 19에 있어서,
    상기 사이클릭 실란 모노머는 화학식4로 표시되고,
    [화학식4]
    SixH2x
    x는 5 내지 10의 정수이고,
    상기 폴리 실란은 화학식5로 표시되고,
    [화학식5]
    Figure pat00006

    m은 중합도이고 정수이고,
    상기 예비막을 형성하는 것은 제1 공정 온도에서 수행되되,
    상기 폴리 실란의 상기 중합도(m)는, 상기 폴리 실란의 녹는점이 상기 제1 공정 온도보다 낮고 상기 폴리 실란의 끓는점이 상기 제1 공정 온도보다 높도록 조절되는 박막 형성 방법.
KR1020180043819A 2018-01-15 2018-04-16 박막 형성 방법 및 박막 형성 장치 KR102609357B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/164,953 US10607832B2 (en) 2018-01-15 2018-10-19 Method and apparatus for forming a thin layer
CN201811503187.1A CN110047732B (zh) 2018-01-15 2018-12-10 用于形成薄层的方法和设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180004967 2018-01-15
KR1020180004967 2018-01-15

Publications (2)

Publication Number Publication Date
KR20190087251A true KR20190087251A (ko) 2019-07-24
KR102609357B1 KR102609357B1 (ko) 2023-12-06

Family

ID=67481112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180043819A KR102609357B1 (ko) 2018-01-15 2018-04-16 박막 형성 방법 및 박막 형성 장치

Country Status (1)

Country Link
KR (1) KR102609357B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183886B1 (ko) * 1996-06-17 1999-04-15 김광호 반도체장치의 트렌치 소자분리 방법
KR20010040901A (ko) * 1998-02-11 2001-05-15 조셉 제이. 스위니 저 유전 상수 필름을 증착하는 플라즈마 방법
US20010005546A1 (en) * 1998-02-11 2001-06-28 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US20060251795A1 (en) * 2005-05-05 2006-11-09 Boris Kobrin Controlled vapor deposition of biocompatible coatings for medical devices
KR20090040851A (ko) * 2007-10-22 2009-04-27 어플라이드 머티어리얼스, 인코포레이티드 보이드없는 갭 필을 위한 유전막질 향상용 방법 및 시스템
KR20090103840A (ko) * 2008-03-28 2009-10-01 성균관대학교산학협력단 실리콘 박막 형성 방법
KR20130047594A (ko) * 2011-10-28 2013-05-08 도쿄엘렉트론가부시키가이샤 실리콘 산화물막의 성막 방법
WO2016187186A1 (en) * 2015-05-19 2016-11-24 Corning Incorporated Articles and methods for bonding sheets with carriers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183886B1 (ko) * 1996-06-17 1999-04-15 김광호 반도체장치의 트렌치 소자분리 방법
KR20010040901A (ko) * 1998-02-11 2001-05-15 조셉 제이. 스위니 저 유전 상수 필름을 증착하는 플라즈마 방법
US20010005546A1 (en) * 1998-02-11 2001-06-28 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US20060251795A1 (en) * 2005-05-05 2006-11-09 Boris Kobrin Controlled vapor deposition of biocompatible coatings for medical devices
KR20090040851A (ko) * 2007-10-22 2009-04-27 어플라이드 머티어리얼스, 인코포레이티드 보이드없는 갭 필을 위한 유전막질 향상용 방법 및 시스템
KR20090103840A (ko) * 2008-03-28 2009-10-01 성균관대학교산학협력단 실리콘 박막 형성 방법
KR20130047594A (ko) * 2011-10-28 2013-05-08 도쿄엘렉트론가부시키가이샤 실리콘 산화물막의 성막 방법
WO2016187186A1 (en) * 2015-05-19 2016-11-24 Corning Incorporated Articles and methods for bonding sheets with carriers

Also Published As

Publication number Publication date
KR102609357B1 (ko) 2023-12-06

Similar Documents

Publication Publication Date Title
US6589889B2 (en) Contact planarization using nanoporous silica materials
KR101568748B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체
JP3115134B2 (ja) 薄膜処理装置および薄膜処理方法
KR101853802B1 (ko) 라디칼­성분 cvd에 의한 컨포멀 층들
JP2023120310A (ja) 有機膜の気相堆積
KR101794810B1 (ko) Bdeas로 증착된 실리콘 이산화물 층
US8765573B2 (en) Air gap formation
KR20120103719A (ko) 연속 플라즈마에 의한 pecvd 다단계 공정
KR101046506B1 (ko) 이머전 리소그라피에서 패턴 붕괴를 방지하기 위한 플라즈마 표면처리
JP3666751B2 (ja) 絶縁膜の形成方法及び絶縁膜形成システム
US20090197086A1 (en) Elimination of photoresist material collapse and poisoning in 45-nm feature size using dry or immersion lithography
US8921235B2 (en) Controlled air gap formation
JP4108999B2 (ja) 積層フィルム
KR20000068308A (ko) 반도체기판상에평탄한유전체층을침전시키는장치및방법
CN106463362A (zh) 具有气体分布及单独泵送的批量固化腔室
US20060128166A1 (en) Semiconductor device fabrication method
TW201448036A (zh) 改良低k介電膜之機械強度及生產量之uv硬化製程
CN110047732B (zh) 用于形成薄层的方法和设备
KR102609357B1 (ko) 박막 형성 방법 및 박막 형성 장치
US6914011B2 (en) Film deposition system and method of fabricating semiconductor device employing the film deposition system
CN105473761B (zh) 用于薄膜沉积的装置和方法
US6136729A (en) Method for improving semiconductor dielectrics
US20100087062A1 (en) High temperature bd development for memory applications
US11090683B2 (en) Cure method for cross-linking Si-hydroxyl bonds
JP2012204692A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant