JPH09162185A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09162185A JPH09162185A JP31655395A JP31655395A JPH09162185A JP H09162185 A JPH09162185 A JP H09162185A JP 31655395 A JP31655395 A JP 31655395A JP 31655395 A JP31655395 A JP 31655395A JP H09162185 A JPH09162185 A JP H09162185A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- minutes
- less
- film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 トラップサイトを低減し、絶縁特性に優れた
絶縁膜を形成する方法を得る。 【解決手段】 ジクロロシランと亜酸化窒素とを含むガ
スを反応させて半導体基板上にシリコン酸化膜を形成す
る。引続き、１ＴｏｒｒのＮ2 雰囲気中で温度９００℃
のアニール１を施し、さらに、大気圧のＮ2 Ｏ雰囲気中
で温度９００℃のアニール２を施す。これにより、Ｓｉ
−ＯＨ結合、Ｓｉ−Ｈ結合からＨが脱離し、その結合端
にＯまたはＮが結合する。このため、トラップサイトが
減少し、電気的特性に優れたシリコン酸化膜を形成する
ことができる。
絶縁膜を形成する方法を得る。 【解決手段】 ジクロロシランと亜酸化窒素とを含むガ
スを反応させて半導体基板上にシリコン酸化膜を形成す
る。引続き、１ＴｏｒｒのＮ2 雰囲気中で温度９００℃
のアニール１を施し、さらに、大気圧のＮ2 Ｏ雰囲気中
で温度９００℃のアニール２を施す。これにより、Ｓｉ
−ＯＨ結合、Ｓｉ−Ｈ結合からＨが脱離し、その結合端
にＯまたはＮが結合する。このため、トラップサイトが
減少し、電気的特性に優れたシリコン酸化膜を形成する
ことができる。
Description
【０００１】
【発明の属する技術分野】この方法は半導体装置の製造
方法に関し、特に、電気的特性や長期信頼性に優れた絶
縁膜の形成方法に関するものである。
方法に関し、特に、電気的特性や長期信頼性に優れた絶
縁膜の形成方法に関するものである。
【０００２】
【従来の技術】半導体デバイスのゲート絶縁膜は、その
半導体デバイスの電気的特性や信頼性を決める重要な要
素の１つである。半導体デバイスの高集積化、高性能化
に伴い、特に、ゲート絶縁膜においてその薄膜化が要求
されている。
半導体デバイスの電気的特性や信頼性を決める重要な要
素の１つである。半導体デバイスの高集積化、高性能化
に伴い、特に、ゲート絶縁膜においてその薄膜化が要求
されている。
【０００３】このようなゲート絶縁膜に対して要求され
る特性として、ＵＬＴＲＡ ＣＬＥＡＮ ＴＥＣＨＮＯ
ＬＯＧＹ 第７巻 第３号 １９９５ Ｐ４（１３６）
には、初期耐圧不良がないこと、Ｆ−Ｎストレスやホッ
トキャリアストレスに対して電気的特性の変化が少ない
ことや、ブレークダウンが起こらないなどの信頼性が高
いことが挙げられている。つまり、ゲート絶縁膜中の原
子の未結合部や構造不整部、ＨやＯＨを含めた不純物が
関与したトラップサイトの発生を抑えることが重要であ
ると述べられている。
る特性として、ＵＬＴＲＡ ＣＬＥＡＮ ＴＥＣＨＮＯ
ＬＯＧＹ 第７巻 第３号 １９９５ Ｐ４（１３６）
には、初期耐圧不良がないこと、Ｆ−Ｎストレスやホッ
トキャリアストレスに対して電気的特性の変化が少ない
ことや、ブレークダウンが起こらないなどの信頼性が高
いことが挙げられている。つまり、ゲート絶縁膜中の原
子の未結合部や構造不整部、ＨやＯＨを含めた不純物が
関与したトラップサイトの発生を抑えることが重要であ
ると述べられている。
【０００４】ゲート絶縁膜の形成には、熱酸化法が用い
られ、拡散した酸化種がシリコン基板界面において反応
して酸化膜が形成される。その酸化種が酸素であればド
ライ酸化であり、水蒸気であればウエット酸化であり、
いずれも、シリコン原子の間に酸素原子が割り込むこと
によってＳｉ−Ｏ−Ｓｉ結合が形成される。
られ、拡散した酸化種がシリコン基板界面において反応
して酸化膜が形成される。その酸化種が酸素であればド
ライ酸化であり、水蒸気であればウエット酸化であり、
いずれも、シリコン原子の間に酸素原子が割り込むこと
によってＳｉ−Ｏ−Ｓｉ結合が形成される。
【０００５】ところが、このようにして形成される酸化
膜の体積はシリコン体積の約２．２倍に膨張することに
より、酸化膜側では圧縮応力が働き、シリコン基板側で
は引張り応力が働く。このため、シリコン基板との界面
付近における酸化膜のＳｉ−Ｏの網目構造はバルクのＳ
ｉ−Ｏ網目構造と比べて歪みを持っている。
膜の体積はシリコン体積の約２．２倍に膨張することに
より、酸化膜側では圧縮応力が働き、シリコン基板側で
は引張り応力が働く。このため、シリコン基板との界面
付近における酸化膜のＳｉ−Ｏの網目構造はバルクのＳ
ｉ−Ｏ網目構造と比べて歪みを持っている。
【０００６】このような歪んだ構造不整部においては、
シリコン原子は通常４配位のところ、電子を取込んで容
易に５〜６配位となる。ここへ、電気的なストレスが与
えられると、酸素原子は余分の電子を取込んでＳｉ−Ｏ
網目構造から脱離する。このようにして、残されたシリ
コン原子同士が結びつき、トラップサイトの要因の１つ
であるＳｉ−Ｓｉ結合が形成される。このＳｉ−Ｓｉ結
合は伝導電子を有するため、絶縁性が損なわれ、酸化膜
の信頼性が低下する。
シリコン原子は通常４配位のところ、電子を取込んで容
易に５〜６配位となる。ここへ、電気的なストレスが与
えられると、酸素原子は余分の電子を取込んでＳｉ−Ｏ
網目構造から脱離する。このようにして、残されたシリ
コン原子同士が結びつき、トラップサイトの要因の１つ
であるＳｉ−Ｓｉ結合が形成される。このＳｉ−Ｓｉ結
合は伝導電子を有するため、絶縁性が損なわれ、酸化膜
の信頼性が低下する。
【０００７】ゲート絶縁膜は、熱酸化法以外にＣＶＤ
（Chemical-Vapor-Deposition ）法によっても形成され
る。たとえば、ジクロロシラン（ＳｉＨ2 Ｃｌ2 ）とア
ンモニア（ＮＨ3 ）とを含むガスを反応させてシリコン
窒化膜を形成したり、あるいは、モノシラン（Ｓｉ
Ｈ4 ）と亜酸化窒化（Ｎ2 Ｏ）とを含むガスを反応さ
せ、シリコン酸化膜を形成したりする方法が広く使われ
ている。
（Chemical-Vapor-Deposition ）法によっても形成され
る。たとえば、ジクロロシラン（ＳｉＨ2 Ｃｌ2 ）とア
ンモニア（ＮＨ3 ）とを含むガスを反応させてシリコン
窒化膜を形成したり、あるいは、モノシラン（Ｓｉ
Ｈ4 ）と亜酸化窒化（Ｎ2 Ｏ）とを含むガスを反応さ
せ、シリコン酸化膜を形成したりする方法が広く使われ
ている。
【０００８】このようにして形成されたシリコン窒化膜
中やシリコン酸化膜中には、原料ガスの反応過程で生じ
るＨ2 ＯあるいはＨが取込まれている。その結果、膜中
にはＳｉ−Ｈ結合やＳｉ−ＯＨ結合が存在し、これらも
トラップサイトの原因の１つになっている。
中やシリコン酸化膜中には、原料ガスの反応過程で生じ
るＨ2 ＯあるいはＨが取込まれている。その結果、膜中
にはＳｉ−Ｈ結合やＳｉ−ＯＨ結合が存在し、これらも
トラップサイトの原因の１つになっている。
【０００９】このように、トラップサイトの要因となる
Ｓｉ−Ｓｉ結合、Ｓｉ−Ｈ結合あるいはＳｉ−ＯＨ結合
を抑制するため、成膜形成条件そのものや、成膜装置に
まで踏み込んだ評価が行なわれている。
Ｓｉ−Ｓｉ結合、Ｓｉ−Ｈ結合あるいはＳｉ−ＯＨ結合
を抑制するため、成膜形成条件そのものや、成膜装置に
まで踏み込んだ評価が行なわれている。
【００１０】同文献には、Ｓｉ−Ｓｉ結合を抑制する手
段として、この結合を有する不整部へ３配位のＮ原子を
導入することが有効であると述べている。このことは、
Ｓｉに結合したＨやＯＨもＮ原子で置き換えれば、トラ
ップサイトの低減に有効であると考えられる。
段として、この結合を有する不整部へ３配位のＮ原子を
導入することが有効であると述べている。このことは、
Ｓｉに結合したＨやＯＨもＮ原子で置き換えれば、トラ
ップサイトの低減に有効であると考えられる。
【００１１】
【発明が解決しようとする課題】以上説明したように、
絶縁膜の形成時に基板との界面付近において、体積膨張
率の違いにより構造的な歪みを生じたり、成膜中に反応
副生成物であるＨやＨ2Ｏを膜中に取込むなどして、そ
の結果、絶縁耐性などの絶縁膜の電気的特性が損なわれ
る。このため、半導体デバイスの長期信頼性が劣化する
問題があった。この問題に対し、同文献により膜中にＮ
原子を導入することが有効であるとの知見を得た。そこ
で、この知見に基づき本発明は、絶縁膜中に形成された
Ｓｉ−Ｈ結合、Ｓｉ−ＯＨ結合あるいはＳｉ−Ｓｉ結合
を低減して、絶縁耐性を向上し、電気的特性や長期信頼
性に優れた絶縁膜の製造方法を得ることを目的とする。
絶縁膜の形成時に基板との界面付近において、体積膨張
率の違いにより構造的な歪みを生じたり、成膜中に反応
副生成物であるＨやＨ2Ｏを膜中に取込むなどして、そ
の結果、絶縁耐性などの絶縁膜の電気的特性が損なわれ
る。このため、半導体デバイスの長期信頼性が劣化する
問題があった。この問題に対し、同文献により膜中にＮ
原子を導入することが有効であるとの知見を得た。そこ
で、この知見に基づき本発明は、絶縁膜中に形成された
Ｓｉ−Ｈ結合、Ｓｉ−ＯＨ結合あるいはＳｉ−Ｓｉ結合
を低減して、絶縁耐性を向上し、電気的特性や長期信頼
性に優れた絶縁膜の製造方法を得ることを目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
の請求項１に記載の本発明の半導体装置の製造方法は、
半導体基板上に、シリコンと酸素とを含む絶縁膜を成膜
した後、この半導体基板に、圧力１Ｔｏｒｒ以下の不活
性ガス雰囲気中の下で、時間５分以上３０分以下、温度
成膜温度以上１０００℃以下の第１の熱処理をする。そ
の第１の熱処理後、さらに、圧力１Ｔｏｒｒ以上大気圧
以下のＮＯまたはＮ2 Ｏ雰囲気中の下で、時間５分以上
３０分以下、温度成膜温度以上１０００℃以下の第２の
熱処理をする。
の請求項１に記載の本発明の半導体装置の製造方法は、
半導体基板上に、シリコンと酸素とを含む絶縁膜を成膜
した後、この半導体基板に、圧力１Ｔｏｒｒ以下の不活
性ガス雰囲気中の下で、時間５分以上３０分以下、温度
成膜温度以上１０００℃以下の第１の熱処理をする。そ
の第１の熱処理後、さらに、圧力１Ｔｏｒｒ以上大気圧
以下のＮＯまたはＮ2 Ｏ雰囲気中の下で、時間５分以上
３０分以下、温度成膜温度以上１０００℃以下の第２の
熱処理をする。
【００１３】この製造方法によれば、第１の熱処理によ
り成膜中に取込まれ、絶縁膜中に存在するＳｉと結合し
たＨが脱離する。第２の熱処理により、脱離したＨの後
にＮやＯが結合する。
り成膜中に取込まれ、絶縁膜中に存在するＳｉと結合し
たＨが脱離する。第２の熱処理により、脱離したＨの後
にＮやＯが結合する。
【００１４】このため、ＳｉとＯの網目構造中にＳｉ−
ＮあるいはＳｉ−Ｏ結合が形成され、トラップサイトが
低減する。
ＮあるいはＳｉ−Ｏ結合が形成され、トラップサイトが
低減する。
【００１５】したがって、電気的特性に優れた絶縁膜を
形成することができる。請求項２に記載の本発明の半導
体装置の製造方法は、半導体基板上にＳｉとＯとを含む
絶縁膜を堆積した後、この半導体基板を、圧力１０-3Ｔ
ｏｒｒ以下の下で、時間５分以上３０分以下、温度成膜
温度以上１０００℃以下の第１の熱処理をする。その第
１の熱処理後、さらに、圧力１Ｔｏｒｒ以上大気圧以下
のＮＯまたはＮ2 Ｏ雰囲気中の下で、時間５分以上３０
分以下、温度成膜温度以上１０００℃以下の第２の熱処
理をする。
形成することができる。請求項２に記載の本発明の半導
体装置の製造方法は、半導体基板上にＳｉとＯとを含む
絶縁膜を堆積した後、この半導体基板を、圧力１０-3Ｔ
ｏｒｒ以下の下で、時間５分以上３０分以下、温度成膜
温度以上１０００℃以下の第１の熱処理をする。その第
１の熱処理後、さらに、圧力１Ｔｏｒｒ以上大気圧以下
のＮＯまたはＮ2 Ｏ雰囲気中の下で、時間５分以上３０
分以下、温度成膜温度以上１０００℃以下の第２の熱処
理をする。
【００１６】この製造方法によれば、第１の熱処理によ
り、絶縁膜中のＨが容易に脱離する。第２の熱処理によ
り、Ｓｉ−Ｎ結合あるいはＳｉ−Ｏ結合が形成され、ト
ラップサイトが低減する。
り、絶縁膜中のＨが容易に脱離する。第２の熱処理によ
り、Ｓｉ−Ｎ結合あるいはＳｉ−Ｏ結合が形成され、ト
ラップサイトが低減する。
【００１７】したがって、電気的特性に優れた絶縁膜を
形成することができる。請求項１または２の記載におい
て、請求項３に記載のように、第２の熱処理の後、さら
に、大気圧のＯ2 またはＯ3 雰囲気中において、温度６
００℃以上１０００℃以下の下で、紫外線を照射しても
よい。
形成することができる。請求項１または２の記載におい
て、請求項３に記載のように、第２の熱処理の後、さら
に、大気圧のＯ2 またはＯ3 雰囲気中において、温度６
００℃以上１０００℃以下の下で、紫外線を照射しても
よい。
【００１８】そのような場合には、絶縁膜中のＳｉ−Ｓ
ｉ結合が切断され、その結合端にＯが結合する。
ｉ結合が切断され、その結合端にＯが結合する。
【００１９】したがって、トラップサイトが低減し電気
的特性に優れた絶縁膜を形成することができる。
的特性に優れた絶縁膜を形成することができる。
【００２０】請求項４に記載の本発明の半導体装置の製
造方法は、半導体基板上にＳｉとＯとを含む絶縁膜を成
膜した後、この半導体基板を、圧力１Ｔｏｒｒ以下の不
活性ガス雰囲気中の下、または、圧力１０-3Ｔｏｒｒ以
下の下で、時間５分以上３０分以下、温度成膜温度以上
１０００℃以下の熱処理をする。その熱処理後、さら
に、大気圧のＯ2 またはＯ3 雰囲気中において、温度６
００℃以上１０００℃以下の下で、紫外線を照射する。
造方法は、半導体基板上にＳｉとＯとを含む絶縁膜を成
膜した後、この半導体基板を、圧力１Ｔｏｒｒ以下の不
活性ガス雰囲気中の下、または、圧力１０-3Ｔｏｒｒ以
下の下で、時間５分以上３０分以下、温度成膜温度以上
１０００℃以下の熱処理をする。その熱処理後、さら
に、大気圧のＯ2 またはＯ3 雰囲気中において、温度６
００℃以上１０００℃以下の下で、紫外線を照射する。
【００２１】この製造方法によれば、熱処理により、絶
縁膜中のＨが容易に脱離する。さらに、紫外線の照射に
よりＳｉ−Ｓｉ結合が切断される。Ｏ2 またはＯ3 によ
ってＳｉ−Ｏ結合が形成され、トラップサイトが低減す
る。
縁膜中のＨが容易に脱離する。さらに、紫外線の照射に
よりＳｉ−Ｓｉ結合が切断される。Ｏ2 またはＯ3 によ
ってＳｉ−Ｏ結合が形成され、トラップサイトが低減す
る。
【００２２】したがって、電気的特性などの信頼性に優
れた絶縁膜を形成することができる。
れた絶縁膜を形成することができる。
【００２３】請求項５に記載の本発明の半導体装置の製
造方法は、半導体基板上にＳｉとＯとを含む絶縁膜を成
膜した後、この半導体基板に、圧力１Ｔｏｒｒ以下の不
活性ガス雰囲気中の下、または、圧力１０-3Ｔｏｒｒ以
下の下で、時間５分以上３０分以下、温度成膜温度以上
１０００℃以下の熱処理をする。その第１の熱処理の
後、絶縁膜上に導電性膜を形成する。その導電性膜を形
成した後、導電性膜にＮをイオン注入する。その後、第
２の熱処理を施し、Ｎを絶縁膜中へ熱拡散させる。
造方法は、半導体基板上にＳｉとＯとを含む絶縁膜を成
膜した後、この半導体基板に、圧力１Ｔｏｒｒ以下の不
活性ガス雰囲気中の下、または、圧力１０-3Ｔｏｒｒ以
下の下で、時間５分以上３０分以下、温度成膜温度以上
１０００℃以下の熱処理をする。その第１の熱処理の
後、絶縁膜上に導電性膜を形成する。その導電性膜を形
成した後、導電性膜にＮをイオン注入する。その後、第
２の熱処理を施し、Ｎを絶縁膜中へ熱拡散させる。
【００２４】この製造方法によれば、Ｎのイオン注入に
おいて、絶縁膜上に形成された導電性膜により、絶縁膜
下へＮイオンが突き抜けるのが防止される。このため、
絶縁膜下の半導体基板中の不純物濃度が変動するような
ことはない。そして、絶縁膜中にはＳｉ−Ｎ結合が形成
されトラップサイトが低減する。また、この導電性膜に
印加する電圧によって、絶縁膜を介して半導体基板内の
電子または正孔の流れを制御することができる。
おいて、絶縁膜上に形成された導電性膜により、絶縁膜
下へＮイオンが突き抜けるのが防止される。このため、
絶縁膜下の半導体基板中の不純物濃度が変動するような
ことはない。そして、絶縁膜中にはＳｉ−Ｎ結合が形成
されトラップサイトが低減する。また、この導電性膜に
印加する電圧によって、絶縁膜を介して半導体基板内の
電子または正孔の流れを制御することができる。
【００２５】したがって、電気的特性に優れた信頼性の
高い半導体装置を形成することができる。
高い半導体装置を形成することができる。
【００２６】
（実施の形態１）本発明の実施の形態１として、一連の
処理シーケンスを示す図１および関連図を参照しながら
説明する。
処理シーケンスを示す図１および関連図を参照しながら
説明する。
【００２７】まず、材料ガスとして、ジクロロシラン
（ＳｉＨ2 Ｃｌ2 ）と亜酸化窒素（Ｎ 2 Ｏ）とを用い、
半導体基板上にシリコン酸化膜を、図１中Ａに示すよう
に、ＳｉＨ2 Ｃｌ2 流量１００ｓｃｃｍ、Ｎ2 Ｏ流量３
００ｓｃｃｍ、圧力１Ｔｏｒｒ、温度８００℃の条件の
下で形成する。
（ＳｉＨ2 Ｃｌ2 ）と亜酸化窒素（Ｎ 2 Ｏ）とを用い、
半導体基板上にシリコン酸化膜を、図１中Ａに示すよう
に、ＳｉＨ2 Ｃｌ2 流量１００ｓｃｃｍ、Ｎ2 Ｏ流量３
００ｓｃｃｍ、圧力１Ｔｏｒｒ、温度８００℃の条件の
下で形成する。
【００２８】このようにして、図２に示すように、半導
体基板１上に形成されたシリコン酸化膜２中には、反応
副生成物であるＨやＨ2 Ｏが取込まれたり、あるいは半
導体基板１との界面付近で不整合が発生したりする。こ
れらは、図３中Ａ、ＢおよびＣに示すように、それぞ
れ、Ｓｉ−Ｈ結合、Ｓｉ−ＯＨ結合およびＳｉ−Ｓｉ結
合として存在する。
体基板１上に形成されたシリコン酸化膜２中には、反応
副生成物であるＨやＨ2 Ｏが取込まれたり、あるいは半
導体基板１との界面付近で不整合が発生したりする。こ
れらは、図３中Ａ、ＢおよびＣに示すように、それぞ
れ、Ｓｉ−Ｈ結合、Ｓｉ−ＯＨ結合およびＳｉ−Ｓｉ結
合として存在する。
【００２９】次に、成膜終了後、材料ガスの供給を止め
る。引続いて、同じ成膜装置内で半導体基板の温度が、
成膜温度より１００℃高い９００℃になるように昇温す
るとともに、Ｎ2 を導入する。昇温後、図１中Ｂに示す
ように、圧力１ＴｏｒｒのＮ 2 雰囲気中の下でアニール
１を行なう。
る。引続いて、同じ成膜装置内で半導体基板の温度が、
成膜温度より１００℃高い９００℃になるように昇温す
るとともに、Ｎ2 を導入する。昇温後、図１中Ｂに示す
ように、圧力１ＴｏｒｒのＮ 2 雰囲気中の下でアニール
１を行なう。
【００３０】このとき、図４中Ｄに示すように、シリコ
ン酸化膜中に存在していたＳｉ−Ｈ結合およびＳｉ−Ｏ
Ｈ結合のＨが脱離する。
ン酸化膜中に存在していたＳｉ−Ｈ結合およびＳｉ−Ｏ
Ｈ結合のＨが脱離する。
【００３１】なお、このような脱離は、Ｈ2 またはＨ2
Ｏの放出として観測され、ＴＤＳ（Thermal-Desorption
-Spectroscopy ）により評価することができる。
Ｏの放出として観測され、ＴＤＳ（Thermal-Desorption
-Spectroscopy ）により評価することができる。
【００３２】このシリコン酸化膜を用い、８００℃、９
００℃および１０００℃における脱ガス量を評価したと
ころ、Ｈ2 放出量は、８００℃が最も多く、９００℃、
１０００℃と温度が上昇するに従い減少した。また、Ｈ
2 Ｏの放出量は、８００℃が最も多く、９００℃および
１０００℃ではほとんど認められず、バックグラウンド
のレベルであった。
００℃および１０００℃における脱ガス量を評価したと
ころ、Ｈ2 放出量は、８００℃が最も多く、９００℃、
１０００℃と温度が上昇するに従い減少した。また、Ｈ
2 Ｏの放出量は、８００℃が最も多く、９００℃および
１０００℃ではほとんど認められず、バックグラウンド
のレベルであった。
【００３３】この結果より、脱離は低くても成膜温度以
上、高くても実使用温度レベルである１０００℃以下の
温度範囲で行なうのが好ましいことがわかった。
上、高くても実使用温度レベルである１０００℃以下の
温度範囲で行なうのが好ましいことがわかった。
【００３４】この結果に基づき、以下すべての実施の形
態において説明するアニール１、アニール２およびアニ
ール３の熱処理温度は成膜温度以上１０００℃以下で行
ない、熱処理時間は、熱による不純物の拡散によってデ
バイスの電気的特性に影響を与えないように、成膜温度
であれば３０分以内が望ましく、１０００℃であれば、
熱処理の制御性も考慮し、最低５分が望ましいことか
ら、５分以上３０分以下の時間範囲で行なった。
態において説明するアニール１、アニール２およびアニ
ール３の熱処理温度は成膜温度以上１０００℃以下で行
ない、熱処理時間は、熱による不純物の拡散によってデ
バイスの電気的特性に影響を与えないように、成膜温度
であれば３０分以内が望ましく、１０００℃であれば、
熱処理の制御性も考慮し、最低５分が望ましいことか
ら、５分以上３０分以下の時間範囲で行なった。
【００３５】次に、図１中Ｃに示すように、Ｎ2 Ｏ流量
１０ｓｌｍ、温度９００℃、大気圧の下で３０分間アニ
ール２を行なう。この工程により、図４中Ｄにおいて、
Ｈとの結合が切られたＳｉの結合端にＮやＯが結合し、
図５中Ｅに示すように、Ｓｉ−Ｏ結合やＳｉ−Ｎ結合が
形成される。このため、膜中のトラップサイトが減少
し、絶縁特性などの電気的特性の優れた信頼性の高いシ
リコン酸化膜を形成することができる。
１０ｓｌｍ、温度９００℃、大気圧の下で３０分間アニ
ール２を行なう。この工程により、図４中Ｄにおいて、
Ｈとの結合が切られたＳｉの結合端にＮやＯが結合し、
図５中Ｅに示すように、Ｓｉ−Ｏ結合やＳｉ−Ｎ結合が
形成される。このため、膜中のトラップサイトが減少
し、絶縁特性などの電気的特性の優れた信頼性の高いシ
リコン酸化膜を形成することができる。
【００３６】また、アニール２において、Ｎ2 Ｏ圧力が
大気圧の場合について説明したが、１Ｔｏｒｒまでの減
圧状態で処理しても同様の効果を得ることができる。
大気圧の場合について説明したが、１Ｔｏｒｒまでの減
圧状態で処理しても同様の効果を得ることができる。
【００３７】以上の工程において、成膜からアニール２
まで同一装置内で行なうことができるので、処理能力の
向上を図ることができる。
まで同一装置内で行なうことができるので、処理能力の
向上を図ることができる。
【００３８】また、アニール１の代わりに、図６中Ｄに
示すように、１０-3Ｔｏｒｒ以下の真空下において、ア
ニールするアニール３の工程を行なってもアニール１と
同様に、Ｓｉ−Ｈ結合およびＳｉ−ＯＨ結合を切ること
ができる。この後、アニール２の工程を行なうことによ
りＳｉ−Ｏ結合およびＳｉ−Ｎ結合が形成され、信頼性
の高いシリコン酸化膜を形成することができる。
示すように、１０-3Ｔｏｒｒ以下の真空下において、ア
ニールするアニール３の工程を行なってもアニール１と
同様に、Ｓｉ−Ｈ結合およびＳｉ−ＯＨ結合を切ること
ができる。この後、アニール２の工程を行なうことによ
りＳｉ−Ｏ結合およびＳｉ−Ｎ結合が形成され、信頼性
の高いシリコン酸化膜を形成することができる。
【００３９】なお、アニール１においてＮ2 を用いた
が、Ｎ2 以外の他の不活性ガスを用いてもよい。またア
ニール２においてＮ2 Ｏを用いたが、ＮＯを用いてもよ
い。
が、Ｎ2 以外の他の不活性ガスを用いてもよい。またア
ニール２においてＮ2 Ｏを用いたが、ＮＯを用いてもよ
い。
【００４０】（実施の形態２）実施の形態１において、
アニール２の工程を同一装置内の熱処理として行なった
が、他の装置を用いて紫外線を照射しながら熱処理を施
してもよい。
アニール２の工程を同一装置内の熱処理として行なった
が、他の装置を用いて紫外線を照射しながら熱処理を施
してもよい。
【００４１】すなわち、図１に示すアニール１の後、ま
たは図６に示すアニール３の後、Ｏ 2 流量５ｓｌｍ、ガ
ス圧力大気圧、温度６００℃の下で、図７に示すよう
に、入射パワー３００Ｗの波長２５４ｎｍの紫外線３
を、シリコン酸化膜２に１０分間照射する。
たは図６に示すアニール３の後、Ｏ 2 流量５ｓｌｍ、ガ
ス圧力大気圧、温度６００℃の下で、図７に示すよう
に、入射パワー３００Ｗの波長２５４ｎｍの紫外線３
を、シリコン酸化膜２に１０分間照射する。
【００４２】このとき、紫外線３はシリコン酸化膜２中
のＳｉ−Ｓｉ結合を切る。一方、Ｏ 2 からは紫外線によ
り活性なＯ3 が発生する。このＯ3 は、図８中Ｆで示す
ように、Ｓｉ−Ｓｉ結合が切られた結合端やＨが脱離し
た後の結合端に結合し、Ｓｉ−Ｏ結合を形成する。
のＳｉ−Ｓｉ結合を切る。一方、Ｏ 2 からは紫外線によ
り活性なＯ3 が発生する。このＯ3 は、図８中Ｆで示す
ように、Ｓｉ−Ｓｉ結合が切られた結合端やＨが脱離し
た後の結合端に結合し、Ｓｉ−Ｏ結合を形成する。
【００４３】このとき、６００℃より低い温度では、こ
のＳｉ−Ｏ結合が十分に形成されないことが実験により
わかっている。このため、熱処理の温度は６００℃以上
が望ましく、上限は実使用レベルである１０００℃が望
ましい。
のＳｉ−Ｏ結合が十分に形成されないことが実験により
わかっている。このため、熱処理の温度は６００℃以上
が望ましく、上限は実使用レベルである１０００℃が望
ましい。
【００４４】以上のようにして、シリコン酸化膜中のト
ラップサイトが低減し、信頼性の高いシリコン酸化膜を
形成することができる。
ラップサイトが低減し、信頼性の高いシリコン酸化膜を
形成することができる。
【００４５】なお、アニール２の後に、上述した紫外線
照射を行なっても同様の効果を得ることができる。
照射を行なっても同様の効果を得ることができる。
【００４６】（実施の形態３）以上の実施の形態におい
ては、シリコン酸化膜形成に引続き、所定の熱処理を施
す工程について説明したが、シリコン酸化膜上に導電性
膜を形成した後でも同様の信頼性を有するシリコン酸化
膜を形成することができる。
ては、シリコン酸化膜形成に引続き、所定の熱処理を施
す工程について説明したが、シリコン酸化膜上に導電性
膜を形成した後でも同様の信頼性を有するシリコン酸化
膜を形成することができる。
【００４７】まず、シリコン酸化膜を成膜し、図１また
は、図６に示すような各々アニール１またはアニール３
の後、図９に示すようにポリシリコン膜４を１０００〜
２０００Å形成する。次に、図１０に示すように、注入
エネルギ１０ｋｅＶ、ドーズ量５×１０15ａｔｏｍｓ／
ｃｍ2 の条件でＮをポリシリコン膜４上からイオン注入
５する。注入後、半導体基板１を温度８５０℃の下３０
分間熱処理を施す。注入および熱処理によって、シリコ
ン酸化膜２中に熱拡散したＮは、図１１中Ｇに示すよう
に、Ｓｉの結合端に結合し、Ｓｉ−Ｎ結合を形成する。
は、図６に示すような各々アニール１またはアニール３
の後、図９に示すようにポリシリコン膜４を１０００〜
２０００Å形成する。次に、図１０に示すように、注入
エネルギ１０ｋｅＶ、ドーズ量５×１０15ａｔｏｍｓ／
ｃｍ2 の条件でＮをポリシリコン膜４上からイオン注入
５する。注入後、半導体基板１を温度８５０℃の下３０
分間熱処理を施す。注入および熱処理によって、シリコ
ン酸化膜２中に熱拡散したＮは、図１１中Ｇに示すよう
に、Ｓｉの結合端に結合し、Ｓｉ−Ｎ結合を形成する。
【００４８】このため、シリコン酸化膜中のトラップサ
イトが低減された信頼性の高いシリコン酸化膜を形成す
ることができる。
イトが低減された信頼性の高いシリコン酸化膜を形成す
ることができる。
【００４９】なお、以上の実施の形態においては、アニ
ール１を行なう場合Ｎ2 を用いているが、Ｎ2 以外の他
の不活性ガスを用いてもよい。また、シリコン酸化膜を
形成する場合について説明したが、ジクロロシランとア
ンモニア（ＮＨ3 ）とを用いてＣＶＤ法によりシリコン
窒化膜を形成する場合でもよい。また、アンモニアの代
わりにヒドラジン（Ｎ2 Ｈ2 ）やジクロロシランの代わ
りにモノシラン（ＳｉＨ4 ）を用いてもよい。さらに、
ポリシリコン膜の代わりに導電性を有するように不純物
を含むポリシリコン膜やＮをドープしたポリシリコン膜
を用いてもよい。
ール１を行なう場合Ｎ2 を用いているが、Ｎ2 以外の他
の不活性ガスを用いてもよい。また、シリコン酸化膜を
形成する場合について説明したが、ジクロロシランとア
ンモニア（ＮＨ3 ）とを用いてＣＶＤ法によりシリコン
窒化膜を形成する場合でもよい。また、アンモニアの代
わりにヒドラジン（Ｎ2 Ｈ2 ）やジクロロシランの代わ
りにモノシラン（ＳｉＨ4 ）を用いてもよい。さらに、
ポリシリコン膜の代わりに導電性を有するように不純物
を含むポリシリコン膜やＮをドープしたポリシリコン膜
を用いてもよい。
【００５０】以上のようにして形成されたシリコン酸化
膜は、たとえば、ゲート絶縁膜として適用することがで
き、絶縁特性などの電気的特性に優れた信頼性の高いゲ
ート絶縁膜を形成することができる。また、シリコン窒
化膜は、たとえばメモリデバイスのメモリセルのキャパ
シタ絶縁膜として適用することができ、リーク電流を防
ぎ、電荷保持特性に優れたメモリデバイスを形成するこ
とができる。
膜は、たとえば、ゲート絶縁膜として適用することがで
き、絶縁特性などの電気的特性に優れた信頼性の高いゲ
ート絶縁膜を形成することができる。また、シリコン窒
化膜は、たとえばメモリデバイスのメモリセルのキャパ
シタ絶縁膜として適用することができ、リーク電流を防
ぎ、電荷保持特性に優れたメモリデバイスを形成するこ
とができる。
【００５１】なお、今回開示された実施の形態はすべて
の点で例示であって、制限的なものではないと考えられ
るべきである。本発明の範囲は上記で説明した範囲では
なくて特許請求の範囲によって示され、特許請求の範囲
と均等の意味および範囲でのすべての変更が含まれるこ
とが意図される。
の点で例示であって、制限的なものではないと考えられ
るべきである。本発明の範囲は上記で説明した範囲では
なくて特許請求の範囲によって示され、特許請求の範囲
と均等の意味および範囲でのすべての変更が含まれるこ
とが意図される。
【図１】 本発明の実施の形態１に係る半導体装置の製
造方法の処理シーケンスの一例を示す図である。
造方法の処理シーケンスの一例を示す図である。
【図２】 本発明の実施の形態１に係る半導体装置の製
造方法の１工程を示す断面図である。
造方法の１工程を示す断面図である。
【図３】 本発明の実施の形態１において、シリコン酸
化膜の結合状態の一例を示す図である。
化膜の結合状態の一例を示す図である。
【図４】 本発明の実施の形態１において、シリコン酸
化膜の結合状態の他の例を示す図である。
化膜の結合状態の他の例を示す図である。
【図５】 本発明の実施の形態１において、シリコン酸
化膜の結合状態のさらに他の例を示す図である。
化膜の結合状態のさらに他の例を示す図である。
【図６】 本発明の実施の形態１において、半導体装置
の製造方法の処理シーケンスの他の例を示す図である。
の製造方法の処理シーケンスの他の例を示す図である。
【図７】 本発明の実施の形態２に係る半導体装置の製
造方法の１工程を示す断面図である。
造方法の１工程を示す断面図である。
【図８】 本発明の実施の形態２において、シリコン酸
化膜の結合状態の一例を示す図である。
化膜の結合状態の一例を示す図である。
【図９】 本発明の実施の形態３に係る半導体装置の製
造方法の１工程を示す断面図である。
造方法の１工程を示す断面図である。
【図１０】 本発明の実施の形態３において、図９に示
す工程の後に行なわれる工程を示す断面図である。
す工程の後に行なわれる工程を示す断面図である。
【図１１】 本発明の実施の形態３において、シリコン
酸化膜の結合状態の一例を示す図である。
酸化膜の結合状態の一例を示す図である。
１ シリコン基板、２ シリコン酸化膜、３ 紫外線、
４ ポリシリコン膜、５ 窒素イオン注入。
４ ポリシリコン膜、５ 窒素イオン注入。
Claims (5)
- 【請求項１】 半導体基板上にＳｉとＯとを含む絶縁膜
を成膜した後、前記半導体基板に、圧力１Ｔｏｒｒ以下
の不活性ガス雰囲気中の下で、時間５分以上３０分以
下、温度成膜温度以上１０００℃以下の第１の熱処理を
する工程と、 前記第１の熱処理後、さらに、圧力１Ｔｏｒｒ以上大気
圧以下のＮＯまたはＮ 2 Ｏ雰囲気中の下で、時間５分以
上３０分以下、温度成膜温度以上１０００℃以下の第２
の熱処理をする工程とを含む半導体装置の製造方法。 - 【請求項２】 半導体基板上にＳｉとＯとを含む絶縁膜
を成膜した後、前記半導体基板に、圧力１０-3Ｔｏｒｒ
以下の下で、時間５分以上３０分以下、温度成膜温度以
上１０００℃以下の第１の熱処理をする工程と、 前記第１の熱処理後、さらに、圧力１Ｔｏｒｒ以上大気
圧以下のＮＯまたはＮ 2 Ｏ雰囲気中の下で、時間５分以
上３０分以下、温度成膜温度以上１０００℃以下の第２
の熱処理をする工程とを含む半導体装置の製造方法。 - 【請求項３】 前記第２の熱処理の後、さらに、大気圧
のＯ2 またはＯ3 雰囲気中において、温度６００℃以上
１０００℃以下の下で、紫外線を照射する工程を含む、
請求項１または２に記載の半導体装置の製造方法。 - 【請求項４】 半導体基板上にＳｉとＯとを含む絶縁膜
を成膜した後、前記半導体基板に、圧力１Ｔｏｒｒ以下
の不活性ガス雰囲気中の下、または、圧力１０- 3 Ｔｏ
ｒｒ以下の下で、時間５分以上３０分以下、温度成膜温
度以上１０００℃以下の熱処理をする工程と、 前記熱処理後、さらに、大気圧のＯ2 またはＯ3 雰囲気
中において、温度６００℃以上１０００℃以下の下で、
紫外線を照射する工程とを含む半導体装置の製造方法。 - 【請求項５】 半導体基板上にＳｉとＯとを含む絶縁膜
を成膜した後、前記半導体基板を、圧力１Ｔｏｒｒ以下
の不活性ガス雰囲気中の下、または、圧力１０- 3 Ｔｏ
ｒｒ以下の下で、時間５分以上３０分以下、温度成膜温
度以上１０００℃以下の第１の熱処理をする工程と、 前記第１の熱処理の後、前記絶縁膜上に導電性膜を形成
する工程と、 前記導電性膜を形成した後、前記導電性膜に、Ｎをイオ
ン注入する工程と、 第２の熱処理によって、Ｎを前記絶縁膜に熱拡散する工
程と、 をする工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31655395A JPH09162185A (ja) | 1995-12-05 | 1995-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31655395A JPH09162185A (ja) | 1995-12-05 | 1995-12-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162185A true JPH09162185A (ja) | 1997-06-20 |
Family
ID=18078388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31655395A Withdrawn JPH09162185A (ja) | 1995-12-05 | 1995-12-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162185A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045877A1 (en) * | 1997-04-07 | 1998-10-15 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device having 'shallow trench isolation' |
| WO2005050743A1 (en) * | 2003-11-20 | 2005-06-02 | Seiko Epson Corporation | Semiconductor device, electronic device and electronic apparatus |
| JP2007036025A (ja) * | 2005-07-28 | 2007-02-08 | Nec Electronics Corp | 不揮発性メモリ半導体装置およびその製造方法 |
| JP2009260333A (ja) * | 2008-03-26 | 2009-11-05 | Meidensha Corp | 酸化膜改質方法とその装置及びプロセス装置 |
| JP2013110385A (ja) * | 2011-10-28 | 2013-06-06 | Tokyo Electron Ltd | シリコン酸化物膜の成膜方法 |
-
1995
- 1995-12-05 JP JP31655395A patent/JPH09162185A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045877A1 (en) * | 1997-04-07 | 1998-10-15 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device having 'shallow trench isolation' |
| WO2005050743A1 (en) * | 2003-11-20 | 2005-06-02 | Seiko Epson Corporation | Semiconductor device, electronic device and electronic apparatus |
| KR100787281B1 (ko) * | 2003-11-20 | 2007-12-20 | 세이코 엡슨 가부시키가이샤 | 반도체 디바이스, 전자 디바이스 및 전자 장치 |
| US7579661B2 (en) | 2003-11-20 | 2009-08-25 | Seiko Epson Corporation | Semiconductor device, electronic device and electronic apparatus |
| JP2007036025A (ja) * | 2005-07-28 | 2007-02-08 | Nec Electronics Corp | 不揮発性メモリ半導体装置およびその製造方法 |
| JP2009260333A (ja) * | 2008-03-26 | 2009-11-05 | Meidensha Corp | 酸化膜改質方法とその装置及びプロセス装置 |
| JP2013110385A (ja) * | 2011-10-28 | 2013-06-06 | Tokyo Electron Ltd | シリコン酸化物膜の成膜方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6503826B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| JP3015717B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH07142421A (ja) | 半導体装置のシャロージャンクション形成方法および形成装置 | |
| KR100718823B1 (ko) | 실리콘-게르마늄 트랜지스터 및 관련 방법들 | |
| JPS63166220A (ja) | 半導体装置の製造方法 | |
| JPH11274489A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH10209147A (ja) | 半導体装置の製造方法 | |
| JPH09162185A (ja) | 半導体装置の製造方法 | |
| US7160818B2 (en) | Semiconductor device and method for fabricating same | |
| JP2004193577A (ja) | 半導体素子の製造方法 | |
| TWI245347B (en) | Method of fabricating a semiconductor structure | |
| JP3406811B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006203105A (ja) | 半導体装置の製造方法 | |
| US5920795A (en) | Method for manufacturing semiconductor device | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JPH10223628A (ja) | 半導体装置の製造方法 | |
| CN111162002B (zh) | 存储器的制作方法及存储器 | |
| JP3753994B2 (ja) | 半導体装置の製造方法 | |
| US7329589B2 (en) | Method for manufacturing silicon-on-insulator wafer | |
| JP2004088078A (ja) | 半導体装置およびその製造方法 | |
| JP3823798B2 (ja) | 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びｐ形半導体素子の形成方法 | |
| JPH07161996A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| WO2008018419A1 (en) | Semiconductor manufacturing apparatus and semiconductor manufacturing method | |
| JP2000228405A (ja) | 半導体材料の２つの領域間に界面領域を形成する方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |