JP2007036025A - 不揮発性メモリ半導体装置およびその製造方法 - Google Patents
不揮発性メモリ半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007036025A JP2007036025A JP2005218970A JP2005218970A JP2007036025A JP 2007036025 A JP2007036025 A JP 2007036025A JP 2005218970 A JP2005218970 A JP 2005218970A JP 2005218970 A JP2005218970 A JP 2005218970A JP 2007036025 A JP2007036025 A JP 2007036025A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- tunnel insulating
- semiconductor device
- memory semiconductor
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 190
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 130
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 56
- 125000004429 atom Chemical group 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 12
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 238000012217 deletion Methods 0.000 abstract 1
- 230000037430 deletion Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 230000006866 deterioration Effects 0.000 description 18
- 238000001228 spectrum Methods 0.000 description 14
- 238000009826 distribution Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 11
- 238000010893 electron trap Methods 0.000 description 10
- 238000001420 photoelectron spectroscopy Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 8
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 8
- 238000003795 desorption Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 3
- 238000002186 photoelectron spectrum Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000000560 X-ray reflectometry Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】トンネル絶縁膜の劣化を防止することができ、不揮発性メモリ半導体装置のデータの書き込み、消去の回数の増加を図ることができる不揮発性メモリ半導体装置およびその製造方法を提供する。
【解決手段】不揮発性メモリ半導体装置１のトンネル絶縁膜１５１の窒素原子濃度は、０．１〜５atomic％である。また、トンネル絶縁膜１５１の窒素原子は、主として、トンネル絶縁膜１５１の界面層に存在しており、この界面層の窒素原子濃度が、トンネル絶縁膜１５１の他の部分における窒素原子濃度よりも１０倍以上高くなっている。さらに、トンネル絶縁膜１５１の浮遊ゲートに接する表面の窒素の面密度は、４×１０１４atoms/cm２以下である。
【選択図】 図１
【解決手段】不揮発性メモリ半導体装置１のトンネル絶縁膜１５１の窒素原子濃度は、０．１〜５atomic％である。また、トンネル絶縁膜１５１の窒素原子は、主として、トンネル絶縁膜１５１の界面層に存在しており、この界面層の窒素原子濃度が、トンネル絶縁膜１５１の他の部分における窒素原子濃度よりも１０倍以上高くなっている。さらに、トンネル絶縁膜１５１の浮遊ゲートに接する表面の窒素の面密度は、４×１０１４atoms/cm２以下である。
【選択図】 図１
Description
本発明は、不揮発性メモリ半導体装置およびその製造方法に関する。
従来から、ＭＯＳトランジスタのゲート絶縁膜や、不揮発性メモリ半導体装置のトンネル絶縁膜に窒素を添加し、電子トラップを防止して、ゲート絶縁膜やトンネル絶縁膜の劣化を防止する方法が提案されている（例えば、特許文献１）。
不揮発性メモリ半導体装置のトンネル絶縁膜は、浮遊ゲート中の電子を保持する。その一方で、前記トンネル絶縁膜には、書き込み、消去の都度、トンネル電流が流れる。そのため、不揮発性メモリ半導体装置のトンネル絶縁膜には、トンネル電流に伴う劣化が生じる。図１３（Ａ）に示すように、トンネル絶縁膜に劣化が生じていない場合には、電子がトンネル絶縁膜にトラップされることはないが、図１３（Ｂ）に示すように、トンネル絶縁膜に劣化が生じている場合には、トンネル絶縁膜に電子のトラップサイトが生じ、このトラップサイトに電子が捕獲される。これによりトンネル絶縁膜の電界が弱められてトンネル電流が流れにくくなる。このようなトンネル絶縁膜の劣化により、不揮発性メモリ半導体装置のデータの書き込み、消去の回数が低減する。
そこで、トンネル絶縁膜に窒素を添加することにより、トンネル絶縁膜の劣化を防ぎ、不揮発性メモリ半導体装置のデータの書き込み、消去の回数の増加を図っているのである（例えば、特許文献２）。
また、トンネル絶縁膜に窒素を添加する例としては、前記特許文献２のほかに、例えば、特許文献３も挙げることができる。この特許文献３には、シリコン基板上に薄いゲート絶縁膜（熱酸化膜）を形成し、その上にＣＶＤ酸化膜を堆積し、その後、例えば、９００℃、１０分程度の窒素雰囲気でのアニールを施し、さらに、その上にフローティングゲートを形成することが記載されている。
特許第３２６４２６５号
特開２００１−３３８９９７号公報
特開平１１−３１７４６３号公報
不揮発性メモリ半導体装置のトンネル絶縁膜は、浮遊ゲート中の電子を保持する。その一方で、前記トンネル絶縁膜には、書き込み、消去の都度、トンネル電流が流れる。そのため、不揮発性メモリ半導体装置のトンネル絶縁膜には、トンネル電流に伴う劣化が生じる。図１３（Ａ）に示すように、トンネル絶縁膜に劣化が生じていない場合には、電子がトンネル絶縁膜にトラップされることはないが、図１３（Ｂ）に示すように、トンネル絶縁膜に劣化が生じている場合には、トンネル絶縁膜に電子のトラップサイトが生じ、このトラップサイトに電子が捕獲される。これによりトンネル絶縁膜の電界が弱められてトンネル電流が流れにくくなる。このようなトンネル絶縁膜の劣化により、不揮発性メモリ半導体装置のデータの書き込み、消去の回数が低減する。
そこで、トンネル絶縁膜に窒素を添加することにより、トンネル絶縁膜の劣化を防ぎ、不揮発性メモリ半導体装置のデータの書き込み、消去の回数の増加を図っているのである（例えば、特許文献２）。
また、トンネル絶縁膜に窒素を添加する例としては、前記特許文献２のほかに、例えば、特許文献３も挙げることができる。この特許文献３には、シリコン基板上に薄いゲート絶縁膜（熱酸化膜）を形成し、その上にＣＶＤ酸化膜を堆積し、その後、例えば、９００℃、１０分程度の窒素雰囲気でのアニールを施し、さらに、その上にフローティングゲートを形成することが記載されている。
しかしながら、近年、不揮発性メモリ半導体装置のデータの書き込み、消去の回数のさらなる増加が要求される状況となっている。本発明者が種々の実験を重ねた結果、トンネル絶縁膜に窒素を添加した場合においても、トンネル絶縁膜が劣化する場合があり、上述した従来技術では、データの書き込み、消去の回数のさらなる増加の要求に応えることが困難であることがわかった。
本発明によれば、半導体基板と、前記半導体基板上に設けられた浮遊ゲートと、前記半導体基板上に設けられた制御ゲートと、シリコン酸化膜から構成され、前記浮遊ゲートに隣接して配置されたトンネル絶縁膜と、を備える不揮発性メモリ半導体装置であって、前記トンネル絶縁膜中の窒素原子濃度が０．１〜５atomic％であり、前記トンネル絶縁膜の前記浮遊ゲート側の表面から、この表面近傍までの前記トンネル絶縁膜の界面層の窒素原子濃度が、前記トンネル絶縁膜の前記界面層を除く他の部分における窒素原子濃度よりも１０倍以上高くなっていることを特徴とする不揮発性メモリ半導体装置が提供される。
本発明者が実験を行った結果、電子のトラップサイトの発生を確実に防止して、トンネル絶縁膜の劣化を防ぐためには、トンネル絶縁膜の浮遊ゲート側の表面から表面近傍まで（トンネル絶縁膜の界面層）の窒素原子濃度を高めることが重要であることがわかった。
トンネル絶縁膜の浮遊ゲート側の表面からこの表面近傍までの界面層の窒素原子濃度を高めることで、トンネル絶縁膜の劣化を防ぐことができる。
そして、トンネル絶縁膜の劣化の防止の効果は、トンネル絶縁膜の界面層の窒素原子濃度を他の部分における窒素原子濃度よりも１０倍以上とすることでより顕著となる。
なお、トンネル絶縁膜中の窒素原子濃度が０．１atomic％未満である場合には、窒素を添加することによる電子のトラップサイトの発生を防止するという効果が得られない。また、トンネル絶縁膜中の窒素原子濃度が５atomic％を超える場合には、トンネル絶縁膜の浮遊ゲート側の表面の窒素原子濃度も高くなると考えられ、トンネル絶縁膜の浮遊ゲート側の表面があれてオン電流が流れにくくなる。
本発明では、トンネル絶縁膜中の窒素原子濃度を０．１atomic％以上、５atomic％以下としているので、このような問題は生じない。
以上より、本発明によれば、トンネル絶縁膜の劣化を防止することができ、不揮発性メモリ半導体装置のデータの書き込み、消去の回数の増加を図ることができる。
トンネル絶縁膜の浮遊ゲート側の表面からこの表面近傍までの界面層の窒素原子濃度を高めることで、トンネル絶縁膜の劣化を防ぐことができる。
そして、トンネル絶縁膜の劣化の防止の効果は、トンネル絶縁膜の界面層の窒素原子濃度を他の部分における窒素原子濃度よりも１０倍以上とすることでより顕著となる。
なお、トンネル絶縁膜中の窒素原子濃度が０．１atomic％未満である場合には、窒素を添加することによる電子のトラップサイトの発生を防止するという効果が得られない。また、トンネル絶縁膜中の窒素原子濃度が５atomic％を超える場合には、トンネル絶縁膜の浮遊ゲート側の表面の窒素原子濃度も高くなると考えられ、トンネル絶縁膜の浮遊ゲート側の表面があれてオン電流が流れにくくなる。
本発明では、トンネル絶縁膜中の窒素原子濃度を０．１atomic％以上、５atomic％以下としているので、このような問題は生じない。
以上より、本発明によれば、トンネル絶縁膜の劣化を防止することができ、不揮発性メモリ半導体装置のデータの書き込み、消去の回数の増加を図ることができる。
また、本発明によれば、半導体基板と、前記半導体基板上に設けられた、浮遊ゲートと、制御ゲートと、前記浮遊ゲートに隣接して配置され、シリコン酸化膜から構成されるトンネル絶縁膜とを備えた不揮発性メモリ半導体装置の製造方法であって、前記トンネル絶縁膜中の窒素原子濃度が０．１〜５atomic％であり、前記トンネル絶縁膜の前記浮遊ゲート側の表面から、この表面近傍までの前記トンネル絶縁膜の界面層の窒素原子濃度が、前記トンネル絶縁膜の前記界面層を除く他の部分における窒素原子濃度よりも１０倍以上高くなるように前記トンネル絶縁膜を形成する工程を有することを特徴とする不揮発性メモリ半導体装置の製造方法も提供することができる。
本発明によれば、トンネル絶縁膜の劣化を防止することができ、不揮発性メモリ半導体装置のデータの書き込み、消去の回数の増加を図ることができる不揮発性メモリ半導体装置およびその製造方法が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一実施形態）
図１には、本実施形態の不揮発性メモリ半導体装置１が示されている。
この不揮発性メモリ半導体装置１は、半導体基板であるシリコン基板１１と、このシリコン基板１１上に配置されたメモリセル１５とを備える。
メモリセル１５は、絶縁膜１５４を介してシリコン基板１１上に形成された浮遊ゲート１５２と、この浮遊ゲート１５２上に設けられ、浮遊ゲート１５２に隣接して配置されるトンネル絶縁膜１５１と、トンネル絶縁膜１５１上に設けられた制御ゲート１５３とを備える。
シリコン基板１１内には、ｐ型不純物イオン注入によりｐ型ウェル１１１が形成されている。また、このｐ型ウェル１１１内であって、トンネル絶縁膜１５１の側方に位置する領域には、ｎ型ソース領域１１２及びｎ型ドレイン領域１１３が形成されている。
（第一実施形態）
図１には、本実施形態の不揮発性メモリ半導体装置１が示されている。
この不揮発性メモリ半導体装置１は、半導体基板であるシリコン基板１１と、このシリコン基板１１上に配置されたメモリセル１５とを備える。
メモリセル１５は、絶縁膜１５４を介してシリコン基板１１上に形成された浮遊ゲート１５２と、この浮遊ゲート１５２上に設けられ、浮遊ゲート１５２に隣接して配置されるトンネル絶縁膜１５１と、トンネル絶縁膜１５１上に設けられた制御ゲート１５３とを備える。
シリコン基板１１内には、ｐ型不純物イオン注入によりｐ型ウェル１１１が形成されている。また、このｐ型ウェル１１１内であって、トンネル絶縁膜１５１の側方に位置する領域には、ｎ型ソース領域１１２及びｎ型ドレイン領域１１３が形成されている。
トンネル絶縁膜１５１は、浮遊ゲート１５２と制御ゲート１５３との間に配置され、浮遊ゲート１５２と制御ゲート１５３とに接して設けられている。
このトンネル絶縁膜１５１の厚みは２０ｎｍ以下である。なお、トンネル絶縁膜１５１の膜厚は、２０ｎｍ以下であれば任意であるが、好ましくは、２０ｎｍ以下、１０ｎｍ以上である。
このトンネル絶縁膜１５１の厚みは２０ｎｍ以下である。なお、トンネル絶縁膜１５１の膜厚は、２０ｎｍ以下であれば任意であるが、好ましくは、２０ｎｍ以下、１０ｎｍ以上である。
このトンネル絶縁膜１５１中の窒素原子濃度は、０．１〜５atomic％である。この窒素原子濃度は、核反応法、あるいは、光電子分光法により測定されたものである。
図２に示すように、トンネル絶縁膜１５１の窒素原子は、主として、トンネル絶縁膜１５１の界面層に存在しており、この界面層の窒素原子濃度（界面層の全原子に対する界面層の窒素原子の割合）が、トンネル絶縁膜１５１の他の部分における窒素原子濃度（他の部分の全原子に対する他の部分の窒素原子の割合）よりも１０倍以上高くなっている。ここで、全原子とは、核反応法、あるいは、光電子分光法により検出される原子のことであり、検出限界以下の原子は含まれない。
図２に示すように、トンネル絶縁膜１５１の窒素原子は、主として、トンネル絶縁膜１５１の界面層に存在しており、この界面層の窒素原子濃度（界面層の全原子に対する界面層の窒素原子の割合）が、トンネル絶縁膜１５１の他の部分における窒素原子濃度（他の部分の全原子に対する他の部分の窒素原子の割合）よりも１０倍以上高くなっている。ここで、全原子とは、核反応法、あるいは、光電子分光法により検出される原子のことであり、検出限界以下の原子は含まれない。
また、トンネル絶縁膜１５１の他の部分においては、界面層の窒素原子濃度を超えるような濃度ピークは観察されず、トンネル絶縁膜１５１の他の部分の全範囲にわたって、他の部分の窒素原子濃度が界面層の窒素原子濃度の１／１０以下となっている。
この濃度分布は、二次イオン質量分析法、あるいは光電子分光法により得られたものである。
この濃度分布は、二次イオン質量分析法、あるいは光電子分光法により得られたものである。
ここで、界面層とは、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面（浮遊ゲート１５２側の表面）から、表面近傍（３ｎｍトンネル絶縁膜１５１内部に入った位置）までのことをいう。
換言すると、トンネル絶縁膜１５１は、不揮発性メモリ半導体装置１のデータ消去時に、電子が保持されている部分（電子エネルギーが高い部分）に接する界面層の窒素原子濃度が他の部分における窒素原子濃度よりも１０倍以上高くなっている。
また、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面の窒素原子の面密度（二次イオン質量分析法により測定）は、４×１０１４atoms/cm２以下である。なお、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面の窒素原子の面密度は、４×１０１４atoms/cm２以下、１×１０10atoms/cm２以上であることが好ましい。
換言すると、トンネル絶縁膜１５１は、不揮発性メモリ半導体装置１のデータ消去時に、電子が保持されている部分（電子エネルギーが高い部分）に接する界面層の窒素原子濃度が他の部分における窒素原子濃度よりも１０倍以上高くなっている。
また、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面の窒素原子の面密度（二次イオン質量分析法により測定）は、４×１０１４atoms/cm２以下である。なお、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面の窒素原子の面密度は、４×１０１４atoms/cm２以下、１×１０10atoms/cm２以上であることが好ましい。
このような不揮発性メモリ半導体装置１は、次のように動作する。
不揮発性メモリ半導体装置１にデータの書き込みを行う場合には、例えば、シリコン基板１１を接地して、ｎ型のソース領域１１２に０Ｖの電圧を、ｎ型のドレイン領域１１３に正の高電圧（＋１２Ｖ）を、制御ゲート１５３に正の低電圧（＋２Ｖ）をそれぞれ印加する。このとき、ソース領域１１２からドレイン領域１１３に流れる電子が、絶縁膜１５４をトネリングして浮遊ゲート１５２内に注入される。これによって書き込みが行われる。
一方、不揮発性メモリ半導体装置1のデータの消去を行う場合には、例えば、シリコン基板１１を接地して、ソース領域１１２およびドレイン領域１１３に０Ｖの電圧を、制御ゲート１５３に正の高電圧（＋１４Ｖ）をそれぞれ印加する。このとき、浮遊ゲート１５２内の電子は、高電位にある制御ゲート１５３に引かれ、トンネル絶縁膜１５１をＦＮトネリングし、制御ゲート１５３に引き抜かれる。これによって消去が行われる。
不揮発性メモリ半導体装置１にデータの書き込みを行う場合には、例えば、シリコン基板１１を接地して、ｎ型のソース領域１１２に０Ｖの電圧を、ｎ型のドレイン領域１１３に正の高電圧（＋１２Ｖ）を、制御ゲート１５３に正の低電圧（＋２Ｖ）をそれぞれ印加する。このとき、ソース領域１１２からドレイン領域１１３に流れる電子が、絶縁膜１５４をトネリングして浮遊ゲート１５２内に注入される。これによって書き込みが行われる。
一方、不揮発性メモリ半導体装置1のデータの消去を行う場合には、例えば、シリコン基板１１を接地して、ソース領域１１２およびドレイン領域１１３に０Ｖの電圧を、制御ゲート１５３に正の高電圧（＋１４Ｖ）をそれぞれ印加する。このとき、浮遊ゲート１５２内の電子は、高電位にある制御ゲート１５３に引かれ、トンネル絶縁膜１５１をＦＮトネリングし、制御ゲート１５３に引き抜かれる。これによって消去が行われる。
次に、不揮発性メモリ半導体装置１の製造方法について説明する。
まず、シリコン基板１１上に、絶縁膜１５４を形成し、その後、絶縁膜１５４上に浮遊ゲート１５２を形成する。
次に、浮遊ゲート１５２上およびシリコン基板１１上に跨るようにトンネル絶縁膜１５１を形成する。ここでは、トンネル絶縁膜１５１中の窒素原子濃度が０．１〜５atomic％であり、トンネル絶縁膜１５１の界面層の窒素原子濃度が、トンネル絶縁膜１５１の界面層を除く他の部分における窒素原子濃度よりも１０倍以上高くなるようにトンネル絶縁膜１５１を形成する。
まず、シリコン基板１１上に、絶縁膜１５４を形成し、その後、絶縁膜１５４上に浮遊ゲート１５２を形成する。
次に、浮遊ゲート１５２上およびシリコン基板１１上に跨るようにトンネル絶縁膜１５１を形成する。ここでは、トンネル絶縁膜１５１中の窒素原子濃度が０．１〜５atomic％であり、トンネル絶縁膜１５１の界面層の窒素原子濃度が、トンネル絶縁膜１５１の界面層を除く他の部分における窒素原子濃度よりも１０倍以上高くなるようにトンネル絶縁膜１５１を形成する。
具体的には、ＣＶＤ法により、ジクロロシラン（ＳｉＨ２Ｃｌ２）と、Ｎ２Ｏガスとを原料として、厚さ２０ｎｍのＣＶＤ酸化膜を形成する。次に、Ｎ２Ｏガスの雰囲気のもと、９５０℃以上、１２００℃以下で、前記ＣＶＤ酸化膜を窒素アニーリングする。ここでは、ランプアニーリングを行う。これにより、トンネル絶縁膜１５１が形成される。その後、トンネル絶縁膜１５１上に制御ゲート１５３を形成する。
トンネル絶縁膜１５１を形成する際に、ＣＶＤ酸化膜を形成するとともに、Ｎ２Ｏガスの雰囲気のもと、９５０℃以上、１２００℃以下で、前記ＣＶＤ酸化膜を窒素アニーリングすることにより、界面層の窒素原子濃度が、トンネル絶縁膜１５１の他の部分における窒素原子濃度よりも１０倍以上高くなるトンネル絶縁膜１５１が得られる。
なお、窒素アニーリングの温度を１２００℃を超えるものとすると、ＣＶＤ酸化膜が分解するおそれがある。
また、窒素アニーリングの温度を９５０℃未満とした場合には、界面層の窒素原子濃度が、トンネル絶縁膜１５１の他の部分における窒素原子濃度よりも１０倍以上高くなるトンネル絶縁膜１５１を成膜することが困難となる。
なお、窒素アニーリングの温度を１２００℃を超えるものとすると、ＣＶＤ酸化膜が分解するおそれがある。
また、窒素アニーリングの温度を９５０℃未満とした場合には、界面層の窒素原子濃度が、トンネル絶縁膜１５１の他の部分における窒素原子濃度よりも１０倍以上高くなるトンネル絶縁膜１５１を成膜することが困難となる。
ここで、トンネル絶縁膜１５１の劣化には、窒素の濃度分布に加え、トンネル絶縁膜１５１の界面層の窒素原子の結合状態も影響するのではないかと本発明者は推測した。そこで、以上のような製造方法で製造されたトンネル絶縁膜１５１中の窒素原子の結合状態について検討する。
窒素を含むシリコン酸化膜中における窒素原子の結合状態としては、以下の５つの結合状態が知られている。図３および図４を参照して説明する。
窒素原子の結合状態としては、窒素原子と直接結合している３つの第一近接原子がすべてＳｉ原子であり、このＳｉ原子と結合している第二近接原子が窒素原子もしくはＳｉ原子である第一結合状態（以下、結合状態Ｎ１という）、
窒素原子と直接結合している第一近接原子がすべてＳｉ原子であり、このＳｉ原子と結合している第二近接原子に１つ以上の酸素原子が含まれる第二結合状態（以下、結合状態Ｎ２という）、
窒素原子と直接結合している第一近接原子のうち２つがＳｉ原子であり、１つが酸素原子である第三結合状態（以下、結合状態Ｎ３という）、
窒素原子と直接結合している第一近接原子のうち１つがＳｉ原子であり、２つが酸素原子である第四結合状態（以下、結合状態Ｎ４という）、
窒素原子と直接結合している第一近接原子が全て酸素原子である第五結合状態（以下、結合状態Ｎ５という）がある。
窒素原子の結合状態としては、窒素原子と直接結合している３つの第一近接原子がすべてＳｉ原子であり、このＳｉ原子と結合している第二近接原子が窒素原子もしくはＳｉ原子である第一結合状態（以下、結合状態Ｎ１という）、
窒素原子と直接結合している第一近接原子がすべてＳｉ原子であり、このＳｉ原子と結合している第二近接原子に１つ以上の酸素原子が含まれる第二結合状態（以下、結合状態Ｎ２という）、
窒素原子と直接結合している第一近接原子のうち２つがＳｉ原子であり、１つが酸素原子である第三結合状態（以下、結合状態Ｎ３という）、
窒素原子と直接結合している第一近接原子のうち１つがＳｉ原子であり、２つが酸素原子である第四結合状態（以下、結合状態Ｎ４という）、
窒素原子と直接結合している第一近接原子が全て酸素原子である第五結合状態（以下、結合状態Ｎ５という）がある。
トンネル絶縁膜１５１の界面層の結合状態Ｎ１〜Ｎ５の窒素原子の存在を把握するためには、トンネル絶縁膜１５１の光電子分光スペクトルを把握する必要がある。
まず、はじめに、トンネル絶縁膜１５１の表面をＨＦでエッチングし、３nmの厚みのサンプルを作成する。このサンプルを超高真空槽に入れ、サンプル表面にX線照射し、X線で励起されたN1s（結合エネルギー＝３９７．９ｅＶ）光電子を表面垂直方向から検出する。このようにして測定した光電子分光スペクトルを図５に示す。
まず、はじめに、トンネル絶縁膜１５１の表面をＨＦでエッチングし、３nmの厚みのサンプルを作成する。このサンプルを超高真空槽に入れ、サンプル表面にX線照射し、X線で励起されたN1s（結合エネルギー＝３９７．９ｅＶ）光電子を表面垂直方向から検出する。このようにして測定した光電子分光スペクトルを図５に示す。
次に、この図５の光電子分光スペクトルをVoigt関数でピークフィッティングする。一般的に光電子分光法で得られる光電子分光スペクトルは単一ピークである場合と、結合エネルギーの近い複数のピークの和である場合とがある。単一ピークでフィッティングできない場合、複数のピークでフィッティングを行い、一番良くフィットされた結果は本来のスペクトルと見なされる。
ここでは、前述した５種類の結合状態の窒素原子の結合エネルギーの位置にピークが存在すると仮定し、最小二乗法で各ピークの強度を求めた。本実施形態では、図６（Ａ）に示すように、図５のピークを４つのピークに分離してフィッティングすることができる。図６（Ａ）に示すように、結合エネルギーが（Eb）＝３９７.７ｅＶから０、０．７、１．８、３．２ｅＶシフトした位置に４つのピークが見られる。これらのピークが図３、４の結合状態Ｎ１〜Ｎ４に対応し、厚み３nmのサンプル中、すなわち、トンネル絶縁膜１５１の界面層中で窒素原子が４種類の結合状態で共存していることがわかる。
ここでは、前述した５種類の結合状態の窒素原子の結合エネルギーの位置にピークが存在すると仮定し、最小二乗法で各ピークの強度を求めた。本実施形態では、図６（Ａ）に示すように、図５のピークを４つのピークに分離してフィッティングすることができる。図６（Ａ）に示すように、結合エネルギーが（Eb）＝３９７.７ｅＶから０、０．７、１．８、３．２ｅＶシフトした位置に４つのピークが見られる。これらのピークが図３、４の結合状態Ｎ１〜Ｎ４に対応し、厚み３nmのサンプル中、すなわち、トンネル絶縁膜１５１の界面層中で窒素原子が４種類の結合状態で共存していることがわかる。
また、図６（Ａ）に示すように、厚み３nmのサンプル、すなわち、トンネル絶縁膜１５１の界面層では、結合状態Ｎ２の窒素原子の濃度は、結合状態Ｎ１の窒素原子の濃度の２倍以上であるといえる。
また、トンネル絶縁膜１５１の界面層には、結合状態Ｎ５の窒素原子は実質的に存在しないことがわかる。ここで、結合状態Ｎ５の窒素原子が実質的に存在しないとは、結合状態Ｎ５のピークが検出限界以下であることをいう。
なお、本実施形態のトンネル絶縁膜１５１全体においても、結合状態Ｎ５の窒素原子は、実質的に存在していない。すなわち、結合状態Ｎ５の窒素原子の濃度は、光電子分光法による検出限界以下である。
また、トンネル絶縁膜１５１の界面層には、結合状態Ｎ５の窒素原子は実質的に存在しないことがわかる。ここで、結合状態Ｎ５の窒素原子が実質的に存在しないとは、結合状態Ｎ５のピークが検出限界以下であることをいう。
なお、本実施形態のトンネル絶縁膜１５１全体においても、結合状態Ｎ５の窒素原子は、実質的に存在していない。すなわち、結合状態Ｎ５の窒素原子の濃度は、光電子分光法による検出限界以下である。
次に、トンネル絶縁膜１５１の界面層における結合状態Ｎ１〜Ｎ４の窒素原子の分布について検討した。
結合状態Ｎ１〜Ｎ４の窒素原子の分布は、トンネル絶縁膜１５１の界面層のＮ１ｓ光電子の検出角度をかえて、Ｎ１ｓ光電子強度を測定すること、或いは、トンネル絶縁膜１５１の界面層をＨＦでエッチングし、このエッチングした厚さの異なるサンプルに対しＸ線を照射して、光電子を表面垂直方向から測定することで確認できる。
結合状態Ｎ１〜Ｎ４の窒素原子の分布は、トンネル絶縁膜１５１の界面層のＮ１ｓ光電子の検出角度をかえて、Ｎ１ｓ光電子強度を測定すること、或いは、トンネル絶縁膜１５１の界面層をＨＦでエッチングし、このエッチングした厚さの異なるサンプルに対しＸ線を照射して、光電子を表面垂直方向から測定することで確認できる。
図７（Ａ）は検出角度を変えて検出したＮ１ｓの光電子強度である。ここでは、トンネル絶縁膜１５１表面をＨＦでエッチングし、３nmの厚み（トンネル絶縁膜１５１の界面層）となったサンプルを使用する。図７（Ａ）では、検出角度が大きくなるにつれて、サンプルの表面側（トンネル絶縁膜１５１の界面層のうち、浮遊ゲート１５２に接する表面と反対側の表面側）を検出していることとなる。
図７（Ａ）からは、検出角度が増大するにつれて結合状態Ｎ２のピークの強度が減少するのに対し、結合状態Ｎ３，Ｎ４のピークの強度が増大する傾向が読み取れる。
結合状態Ｎ２の窒素原子が、界面層中に多量に存在するものの、トンネル絶縁膜１５１の界面層のうち、浮遊ゲート１５２に接する表面と反対側の表面では減少していることがわかる。
また、結合状態Ｎ３，Ｎ４の窒素原子がトンネル絶縁膜１５１の界面層のうち、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面と反対側により多く存在することを示している。
図７（Ａ）からは、検出角度が増大するにつれて結合状態Ｎ２のピークの強度が減少するのに対し、結合状態Ｎ３，Ｎ４のピークの強度が増大する傾向が読み取れる。
結合状態Ｎ２の窒素原子が、界面層中に多量に存在するものの、トンネル絶縁膜１５１の界面層のうち、浮遊ゲート１５２に接する表面と反対側の表面では減少していることがわかる。
また、結合状態Ｎ３，Ｎ４の窒素原子がトンネル絶縁膜１５１の界面層のうち、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面と反対側により多く存在することを示している。
また、トンネル絶縁膜１５１表面をＨＦでエッチングし、膜厚１ｎｍ未満となったサンプルに対し、Ｘ線を照射し、励起された光電子を表面垂直方向から測定したスペクトルを図８（Ａ）に示す。
図８（Ａ）に示すように、膜厚１ｎｍ未満のサンプルでは、結合状態Ｎ２の窒素原子のピーク強度に対する結合状態Ｎ１の窒素原子のピーク強度の割合が、膜厚３ｍｍのサンプル（図６（Ａ）参照）に比べ、高くなっている。これは、結合状態Ｎ１の窒素原子がトンネル絶縁膜１５１の浮遊ゲート１５２に接する表面側に存在することを示している。
図８（Ａ）に示すように、膜厚１ｎｍ未満のサンプルでは、結合状態Ｎ２の窒素原子のピーク強度に対する結合状態Ｎ１の窒素原子のピーク強度の割合が、膜厚３ｍｍのサンプル（図６（Ａ）参照）に比べ、高くなっている。これは、結合状態Ｎ１の窒素原子がトンネル絶縁膜１５１の浮遊ゲート１５２に接する表面側に存在することを示している。
次に、図９（Ａ）に、トンネル絶縁膜１５１の界面層における結合状態Ｎ１〜Ｎ４の窒素原子の分布を示す。
図９（Ａ）は、図６（Ａ）、図７（Ａ）、図８（Ａ）を分析し、トンネル絶縁膜１５１の界面層における結合状態Ｎ１〜Ｎ４の窒素原子の分布を推測したものである。
図９（Ａ）左側がトンネル絶縁膜１５１の浮遊ゲート１５２に接する表面側であり、図９（Ａ）右側がトンネル絶縁膜１５１内部側である。
結合状態Ｎ１の窒素原子が、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面に存在していることがわかる。
結合状態Ｎ２の窒素原子は、トンネル絶縁膜１５１の界面層中にわたって広く存在している。
さらに、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面には、結合状態Ｎ２の窒素原子および結合状態Ｎ１の窒素原子のみが実質的に存在している。
ここで、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面に、結合状態Ｎ２の窒素原子および結合状態Ｎ１の窒素原子のみが実質的に存在するとは、前記表面において、結合状態Ｎ３〜Ｎ５の窒素原子の密度が検出限界以下であり、検出されないことをいう。
結合状態Ｎ４の窒素原子は、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面から、２ｎｍ以上はなれた位置にのみに存在する。
また、トンネル絶縁膜１５１の界面層では、結合状態Ｎ１〜Ｎ４の窒素原子のうち、結合状態Ｎ１の窒素原子が２０％以下、結合状態Ｎ３の窒素原子が５％以下、結合状態Ｎ４の窒素原子が５％以下、その他が結合状態Ｎ２の窒素原子となっていると推測される。
さらに、トンネル絶縁膜１５１の界面層における窒素原子濃度は１atomic％以下であると推測される。
図９（Ａ）は、図６（Ａ）、図７（Ａ）、図８（Ａ）を分析し、トンネル絶縁膜１５１の界面層における結合状態Ｎ１〜Ｎ４の窒素原子の分布を推測したものである。
図９（Ａ）左側がトンネル絶縁膜１５１の浮遊ゲート１５２に接する表面側であり、図９（Ａ）右側がトンネル絶縁膜１５１内部側である。
結合状態Ｎ１の窒素原子が、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面に存在していることがわかる。
結合状態Ｎ２の窒素原子は、トンネル絶縁膜１５１の界面層中にわたって広く存在している。
さらに、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面には、結合状態Ｎ２の窒素原子および結合状態Ｎ１の窒素原子のみが実質的に存在している。
ここで、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面に、結合状態Ｎ２の窒素原子および結合状態Ｎ１の窒素原子のみが実質的に存在するとは、前記表面において、結合状態Ｎ３〜Ｎ５の窒素原子の密度が検出限界以下であり、検出されないことをいう。
結合状態Ｎ４の窒素原子は、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面から、２ｎｍ以上はなれた位置にのみに存在する。
また、トンネル絶縁膜１５１の界面層では、結合状態Ｎ１〜Ｎ４の窒素原子のうち、結合状態Ｎ１の窒素原子が２０％以下、結合状態Ｎ３の窒素原子が５％以下、結合状態Ｎ４の窒素原子が５％以下、その他が結合状態Ｎ２の窒素原子となっていると推測される。
さらに、トンネル絶縁膜１５１の界面層における窒素原子濃度は１atomic％以下であると推測される。
次に、トンネル絶縁膜１５１とは異なる他のトンネル絶縁膜中の窒素原子の結合状態について検討した。
他のトンネル絶縁膜中の窒素原子濃度は０．１〜５atomic％であるが、他のトンネル絶縁膜の界面層の窒素原子濃度は、他のトンネル絶縁膜の界面層以外の部分における窒素原子濃度の１０倍未満である。
この他のトンネル絶縁膜は、ＣＶＤ法により、モノシランと、Ｎ２Ｏガスとを原料として、シリコン基板上に厚さ２０ｎｍ以下のＣＶＤ酸化膜を形成したのち、ＮＯガスの雰囲気のもと、８００℃程度で、窒素アニーリングすることにより得られたものである。前記窒素アニーリングは電気炉でおこなった。
他のトンネル絶縁膜中の窒素原子濃度は０．１〜５atomic％であるが、他のトンネル絶縁膜の界面層の窒素原子濃度は、他のトンネル絶縁膜の界面層以外の部分における窒素原子濃度の１０倍未満である。
この他のトンネル絶縁膜は、ＣＶＤ法により、モノシランと、Ｎ２Ｏガスとを原料として、シリコン基板上に厚さ２０ｎｍ以下のＣＶＤ酸化膜を形成したのち、ＮＯガスの雰囲気のもと、８００℃程度で、窒素アニーリングすることにより得られたものである。前記窒素アニーリングは電気炉でおこなった。
まず、トンネル絶縁膜１５１と同様の方法で他のトンネル絶縁膜の界面層における光電子分光スペクトルを測定し、複数のピークでフィッティングした。
結果を図５および図６（Ｂ）に示す。他のトンネル絶縁膜の界面層では、結合状態Ｎ１、結合状態Ｎ３、結合状態Ｎ４の窒素原子がトンネル絶縁膜１５１の界面層よりも多いことがわかる。
一般に、界面層においては、結合状態Ｎ３、結合状態Ｎ４の窒素原子が生成されにくい。結合状態Ｎ３、結合状態Ｎ４の窒素原子が生成されにくい界面層において、結合状態Ｎ３、結合状態Ｎ４の窒素原子が、トンネル絶縁膜１５１の界面層よりも多くなっているため、界面層を除く他の部分においても、トンネル絶縁膜１５１よりも他のトンネル絶縁膜の方が結合状態Ｎ３、結合状態Ｎ４の窒素原子を多く含有すると推測される。また、ここでは、図示しないが、他のトンネル絶縁膜の界面層以外の他の部分の結合状態Ｎ３、結合状態Ｎ４の窒素原子の濃度を確認したところ、トンネル絶縁膜１５１の界面層以外の部分における結合状態Ｎ３、結合状態Ｎ４の窒素原子の濃度よりも高くなっていた。すなわち、他のトンネル絶縁膜全体中には、トンネル絶縁膜１５１よりも、多くの結合状態Ｎ３、結合状態Ｎ４の窒素原子が存在する。
結果を図５および図６（Ｂ）に示す。他のトンネル絶縁膜の界面層では、結合状態Ｎ１、結合状態Ｎ３、結合状態Ｎ４の窒素原子がトンネル絶縁膜１５１の界面層よりも多いことがわかる。
一般に、界面層においては、結合状態Ｎ３、結合状態Ｎ４の窒素原子が生成されにくい。結合状態Ｎ３、結合状態Ｎ４の窒素原子が生成されにくい界面層において、結合状態Ｎ３、結合状態Ｎ４の窒素原子が、トンネル絶縁膜１５１の界面層よりも多くなっているため、界面層を除く他の部分においても、トンネル絶縁膜１５１よりも他のトンネル絶縁膜の方が結合状態Ｎ３、結合状態Ｎ４の窒素原子を多く含有すると推測される。また、ここでは、図示しないが、他のトンネル絶縁膜の界面層以外の他の部分の結合状態Ｎ３、結合状態Ｎ４の窒素原子の濃度を確認したところ、トンネル絶縁膜１５１の界面層以外の部分における結合状態Ｎ３、結合状態Ｎ４の窒素原子の濃度よりも高くなっていた。すなわち、他のトンネル絶縁膜全体中には、トンネル絶縁膜１５１よりも、多くの結合状態Ｎ３、結合状態Ｎ４の窒素原子が存在する。
次に、トンネル絶縁膜１５１と同様の方法で、他のトンネル絶縁膜における界面層の結合状態Ｎ１〜Ｎ４の窒素原子の分布について検討した。
他のトンネル絶縁膜のＮ１ｓ光電子の検出角度をかえて、Ｎ１ｓ光電子強度を測定した。結果を図７（Ｂ）に示す。
さらに、他のトンネル絶縁膜表面をＨＦでエッチングし、膜厚１ｎｍ未満となったサンプルに対し、Ｘ線を照射した。そして、励起された光電子を表面垂直方向から測定した。このようにして得られたスペクトルを図８（Ｂ）に示す。
図８（Ｂ）に示すように、膜厚１ｎｍ未満のサンプルでは、結合状態Ｎ１の窒素原子のピーク強度が、結合状態Ｎ２の窒素原子のピーク強度よりも強くなっており、他のトンネル絶縁膜の浮遊ゲートに接する表面側では、結合状態Ｎ１の窒素原子が結合状態Ｎ２の窒素原子よりも多いことがわかる。
また、トンネル絶縁膜１５１に比べ、他のトンネル絶縁膜では、結合状態Ｎ１の窒素原子が浮遊ゲートに接する表面側に多く存在していることもわかる。
他のトンネル絶縁膜のＮ１ｓ光電子の検出角度をかえて、Ｎ１ｓ光電子強度を測定した。結果を図７（Ｂ）に示す。
さらに、他のトンネル絶縁膜表面をＨＦでエッチングし、膜厚１ｎｍ未満となったサンプルに対し、Ｘ線を照射した。そして、励起された光電子を表面垂直方向から測定した。このようにして得られたスペクトルを図８（Ｂ）に示す。
図８（Ｂ）に示すように、膜厚１ｎｍ未満のサンプルでは、結合状態Ｎ１の窒素原子のピーク強度が、結合状態Ｎ２の窒素原子のピーク強度よりも強くなっており、他のトンネル絶縁膜の浮遊ゲートに接する表面側では、結合状態Ｎ１の窒素原子が結合状態Ｎ２の窒素原子よりも多いことがわかる。
また、トンネル絶縁膜１５１に比べ、他のトンネル絶縁膜では、結合状態Ｎ１の窒素原子が浮遊ゲートに接する表面側に多く存在していることもわかる。
図９（Ｂ）に他のトンネル絶縁膜の界面層における結合状態Ｎ１〜Ｎ４の窒素原子の分布を示す。
図９（Ｂ）は、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）を分析し、他のトンネル絶縁膜の界面層における結合状態Ｎ１〜Ｎ４の窒素原子の分布を推測したものである。
図９（Ｂ）左側が他のトンネル絶縁膜の浮遊ゲートに接する表面側であり、図９（Ｂ）右側が他のトンネル絶縁膜内部側である。
他のトンネル絶縁膜の界面層では、結合状態Ｎ１の窒素原子がトンネル絶縁膜１５１の界面層よりも多いことがわかる。また、他のトンネル絶縁膜の浮遊ゲートに接する表面における結合状態Ｎ１の窒素原子の密度が、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面における結合状態Ｎ１の窒素原子の密度よりも高いことがわかる。
図９（Ｂ）は、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）を分析し、他のトンネル絶縁膜の界面層における結合状態Ｎ１〜Ｎ４の窒素原子の分布を推測したものである。
図９（Ｂ）左側が他のトンネル絶縁膜の浮遊ゲートに接する表面側であり、図９（Ｂ）右側が他のトンネル絶縁膜内部側である。
他のトンネル絶縁膜の界面層では、結合状態Ｎ１の窒素原子がトンネル絶縁膜１５１の界面層よりも多いことがわかる。また、他のトンネル絶縁膜の浮遊ゲートに接する表面における結合状態Ｎ１の窒素原子の密度が、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面における結合状態Ｎ１の窒素原子の密度よりも高いことがわかる。
次に、以上のようなトンネル絶縁膜１５１を使用した不揮発性メモリ半導体装置１のデータの書き込み、消去の回数、および他のトンネル絶縁膜を使用した不揮発性メモリ半導体装置のデータの書き込み、消去の回数について検討した。
なお、他のトンネル絶縁膜を使用した不揮発性メモリ半導体装置は、トンネル絶縁膜が異なる点以外は、不揮発性メモリ半導体装置１と同じである。
図１０に示すように、他のトンネル絶縁膜を使用した不揮発性メモリ半導体装置のトンネル電流の低下がはやく、寿命が１００００回となっているのに対し、トンネル絶縁膜１５１を使った不揮発性メモリ半導体装置１はトンネル電流の低下が小さく、他のトンネル絶縁膜を使用した不揮発性メモリ半導体装置に比べて、１０倍以上寿命が長くなった。
なお、他のトンネル絶縁膜を使用した不揮発性メモリ半導体装置は、トンネル絶縁膜が異なる点以外は、不揮発性メモリ半導体装置１と同じである。
図１０に示すように、他のトンネル絶縁膜を使用した不揮発性メモリ半導体装置のトンネル電流の低下がはやく、寿命が１００００回となっているのに対し、トンネル絶縁膜１５１を使った不揮発性メモリ半導体装置１はトンネル電流の低下が小さく、他のトンネル絶縁膜を使用した不揮発性メモリ半導体装置に比べて、１０倍以上寿命が長くなった。
次に、不揮発性メモリ半導体装置１の作用効果について以下に説明する。
トンネル絶縁膜１５１中の窒素原子濃度を０．１〜５atomic％とし、さらに、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面から表面近傍という狭い範囲（界面層）の窒素原子濃度を、トンネル絶縁膜１５１の他の部分における窒素原子濃度よりも高くしているので、電子のトラップサイトが生じにくくなり、トンネル絶縁膜１５１の劣化を防止することができる。
トンネル絶縁膜１５１の界面層の窒素原子濃度をトンネル絶縁膜１５１の他の部分における窒素原子濃度よりも高くすることによるトンネル絶縁膜の劣化の防止効果は、トンネル絶縁膜１５１の界面層の窒素原子濃度を他の部分における窒素原子濃度よりも１０倍以上とすることでより顕著となる。
これは、界面層の窒素原子濃度が他の部分における窒素原子濃度の１０倍未満であるトンネル絶縁膜においては、トンネル絶縁膜の劣化の防止効果が生じていないことからも明らかである。
トンネル絶縁膜１５１中の窒素原子濃度を０．１〜５atomic％とし、さらに、トンネル絶縁膜１５１の浮遊ゲート１５２に接する表面から表面近傍という狭い範囲（界面層）の窒素原子濃度を、トンネル絶縁膜１５１の他の部分における窒素原子濃度よりも高くしているので、電子のトラップサイトが生じにくくなり、トンネル絶縁膜１５１の劣化を防止することができる。
トンネル絶縁膜１５１の界面層の窒素原子濃度をトンネル絶縁膜１５１の他の部分における窒素原子濃度よりも高くすることによるトンネル絶縁膜の劣化の防止効果は、トンネル絶縁膜１５１の界面層の窒素原子濃度を他の部分における窒素原子濃度よりも１０倍以上とすることでより顕著となる。
これは、界面層の窒素原子濃度が他の部分における窒素原子濃度の１０倍未満であるトンネル絶縁膜においては、トンネル絶縁膜の劣化の防止効果が生じていないことからも明らかである。
なお、本発明者が実験したところ、トンネル絶縁膜中の窒素原子濃度が０．１atomic％未満である場合には、窒素を添加することによる電子のトラップサイトの発生を防止するという効果が得られないことがわかっている。また、トンネル絶縁膜中の窒素原子濃度が５atomic％を超える場合には、トンネル絶縁膜の浮遊ゲートに接する表面の窒素原子濃度も高くなると考えられ、トンネル絶縁膜の浮遊ゲートに接する表面があれ、オン電流が流れにくくなることがわかっている。
また、トンネル絶縁膜１５１の界面層では、主として、結合状態N１，N２の窒素原子が生成され、結合状態Ｎ３，Ｎ４の窒素原子は生成されにくくなっている。一方、界面層よりもトンネル絶縁膜１５１内側の部分では、結合状態Ｎ３，Ｎ４の窒素原子が生成されやすい。
そのため、界面層の窒素原子濃度を高くし、界面層以外の部分の窒素原子濃度を低くすること、すなわち、界面層の窒素原子濃度を界面以外の部分の窒素原子濃度の１０倍以上とすることで、トンネル絶縁膜１５１全体における結合状態Ｎ３，Ｎ４の濃度を減らすことができる。
結合状態Ｎ３，Ｎ４の窒素原子を含む構造の分子（図４に示す）ではＮ原子とＯ原子の電子親和力が異なるため、Ｎ−Ｏ分極し、電荷捕獲サイトが形成される。従って、トンネル絶縁膜１５１全体における結合状態Ｎ３，Ｎ４の量を減らすことで、トンネル絶縁膜１５１の劣化を防止できると推測される。
これは、トンネル絶縁膜１５１よりも、多くの結合状態Ｎ３，Ｎ４を含有する他のトンネル絶縁膜が劣化し易かった点からも明らかである。
また、トンネル絶縁膜中の結合状態Ｎ３，Ｎ４の窒素原子の濃度が高くなると、浮遊ゲートに蓄積され、浮遊ゲートで保持すべき電子がトンネル絶縁膜を介して漏出しやすくなってしまう。すなわち、トンネル絶縁膜の絶縁性が悪化するため、本実施形態のように、界面層の窒素原子濃度を高くし、界面層以外の部分の窒素原子濃度を低くすることで、トンネル絶縁膜１５１の絶縁性を良好なものとすることができる。
そのため、界面層の窒素原子濃度を高くし、界面層以外の部分の窒素原子濃度を低くすること、すなわち、界面層の窒素原子濃度を界面以外の部分の窒素原子濃度の１０倍以上とすることで、トンネル絶縁膜１５１全体における結合状態Ｎ３，Ｎ４の濃度を減らすことができる。
結合状態Ｎ３，Ｎ４の窒素原子を含む構造の分子（図４に示す）ではＮ原子とＯ原子の電子親和力が異なるため、Ｎ−Ｏ分極し、電荷捕獲サイトが形成される。従って、トンネル絶縁膜１５１全体における結合状態Ｎ３，Ｎ４の量を減らすことで、トンネル絶縁膜１５１の劣化を防止できると推測される。
これは、トンネル絶縁膜１５１よりも、多くの結合状態Ｎ３，Ｎ４を含有する他のトンネル絶縁膜が劣化し易かった点からも明らかである。
また、トンネル絶縁膜中の結合状態Ｎ３，Ｎ４の窒素原子の濃度が高くなると、浮遊ゲートに蓄積され、浮遊ゲートで保持すべき電子がトンネル絶縁膜を介して漏出しやすくなってしまう。すなわち、トンネル絶縁膜の絶縁性が悪化するため、本実施形態のように、界面層の窒素原子濃度を高くし、界面層以外の部分の窒素原子濃度を低くすることで、トンネル絶縁膜１５１の絶縁性を良好なものとすることができる。
また、不揮発性メモリ半導体装置１では、トンネル絶縁膜１５１の界面層には、窒素原子が結合状態Ｎ１〜Ｎ４で存在し、結合状態Ｎ５の窒素原子が実質的に存在しないので、トンネル絶縁膜１５１の劣化を確実に防止できる。
結合状態Ｎ５の窒素原子を含む構造の分子（図４に示す）ではＮ原子とＯ原子の電子親和力がことなるため、Ｎ−Ｏ分極し、電荷捕獲サイトが形成される。結合状態Ｎ５の窒素原子は、第一近接原子が全てＯ原子であるため、Ｎ−Ｏ分極の度合いは、結合状態N５の窒素原子を含む構造の分子の方が、結合状態Ｎ３,Ｎ４の窒素原子を含む構造の分子よりも大きい。
そのため、結合状態Ｎ５の窒素原子が界面層に実質的に存在しないことにより、トンネル絶縁膜１５１の劣化を確実に防止でき、不揮発性メモリ半導体装置１のデータの書き込み、消去の回数の増加を図ることができると考えられる。
さらに、トンネル絶縁膜１５１の界面層においてのみらず、トンネル絶縁膜１５１全体においても、結合状態Ｎ５の窒素原子が実質的に存在しないので、トンネル絶縁膜１５１の劣化をより確実に防止できる。
結合状態Ｎ５の窒素原子を含む構造の分子（図４に示す）ではＮ原子とＯ原子の電子親和力がことなるため、Ｎ−Ｏ分極し、電荷捕獲サイトが形成される。結合状態Ｎ５の窒素原子は、第一近接原子が全てＯ原子であるため、Ｎ−Ｏ分極の度合いは、結合状態N５の窒素原子を含む構造の分子の方が、結合状態Ｎ３,Ｎ４の窒素原子を含む構造の分子よりも大きい。
そのため、結合状態Ｎ５の窒素原子が界面層に実質的に存在しないことにより、トンネル絶縁膜１５１の劣化を確実に防止でき、不揮発性メモリ半導体装置１のデータの書き込み、消去の回数の増加を図ることができると考えられる。
さらに、トンネル絶縁膜１５１の界面層においてのみらず、トンネル絶縁膜１５１全体においても、結合状態Ｎ５の窒素原子が実質的に存在しないので、トンネル絶縁膜１５１の劣化をより確実に防止できる。
さらに、本実施形態では、トンネル絶縁膜１５１の界面層における窒素原子濃度を１atomic％以下とし、トンネル絶縁膜１５１の界面層における結合状態Ｎ２の窒素原子の濃度を、結合状態Ｎ１の窒素原子の濃度の２倍以上としている。
トンネル絶縁膜１５１の界面層における窒素原子濃度を所定の範囲に制限するとともに、結合状態Ｎ１の窒素原子の濃度を抑え、結合状態Ｎ２の窒素原子の濃度を増加させることで、トンネル絶縁膜１５１の劣化を確実に防止することができ、不揮発性メモリ半導体装置１のデータの書き込み、消去の回数の増加を確実に図ることができる。
トンネル絶縁膜１５１の界面層における窒素原子濃度を所定の範囲に制限するとともに、結合状態Ｎ１の窒素原子の濃度を抑え、結合状態Ｎ２の窒素原子の濃度を増加させることで、トンネル絶縁膜１５１の劣化を確実に防止することができ、不揮発性メモリ半導体装置１のデータの書き込み、消去の回数の増加を確実に図ることができる。
ここで、トンネル絶縁膜１５１の界面層における結合状態Ｎ１の窒素原子の濃度を抑えることによるトンネル絶縁膜１５１の劣化の防止について詳細に説明する。
図３には、結合状態Ｎ１の窒素原子が示されているが、図３上方の構造の分子では、窒素原子が多く存在するため、局所にストレスが集中する。このストレス緩和のため、結合状態Ｎ１の窒素原子が除去され、Ｎの空孔（すなわち、Si-Si結合）が発生しやすくなる。トンネル電流のストレスのもとでは、弱いSi-Si結合が切れ、電子のトラップサイトが生成される。そして、例えば、以下に示すように電子が捕獲される。
図３には、結合状態Ｎ１の窒素原子が示されているが、図３上方の構造の分子では、窒素原子が多く存在するため、局所にストレスが集中する。このストレス緩和のため、結合状態Ｎ１の窒素原子が除去され、Ｎの空孔（すなわち、Si-Si結合）が発生しやすくなる。トンネル電流のストレスのもとでは、弱いSi-Si結合が切れ、電子のトラップサイトが生成される。そして、例えば、以下に示すように電子が捕獲される。
従って、トンネル絶縁膜１５１の界面層における結合状態Ｎ１の窒素原子の濃度を抑えることで、電子トラップサイトの先駆体が減少することとなるので、結果的に不揮発性メモリ半導体装置１のデータの書き込み、消去の回数の増加を図ることができると考えられる。
なお、結合状態Ｎ２の窒素原子は、Ｎの空孔が発生しにくいので、トンネル絶縁膜１５１おける結合状態Ｎ２の窒素原子の濃度が高くても、トンネル絶縁膜１５１を劣化させることはない。
なお、結合状態Ｎ２の窒素原子は、Ｎの空孔が発生しにくいので、トンネル絶縁膜１５１おける結合状態Ｎ２の窒素原子の濃度が高くても、トンネル絶縁膜１５１を劣化させることはない。
なお、他のトンネル絶縁膜の界面層における結合状態Ｎ１の窒素原子濃度は、トンネル絶縁膜１５１の界面層における結合状態Ｎ１の窒素原子濃度よりも、高くなっている。
これに加え、他のトンネル絶縁膜中の結合状態Ｎ３の窒素原子濃度、結合状態Ｎ４の窒素原子濃度もトンネル絶縁膜１５１に比べ、高くなっている。そのため、他のトンネル絶縁膜は、トンネル絶縁膜１５１よりも劣化しやすくなったと考えられる。
これに加え、他のトンネル絶縁膜中の結合状態Ｎ３の窒素原子濃度、結合状態Ｎ４の窒素原子濃度もトンネル絶縁膜１５１に比べ、高くなっている。そのため、他のトンネル絶縁膜は、トンネル絶縁膜１５１よりも劣化しやすくなったと考えられる。
次に、特許文献２に記載されたトンネル絶縁膜と、本実施形態のトンネル絶縁膜１５１との違いについて説明しておく。
特許文献２では、シリコン基板表面を酸化して、シリコンの熱酸化膜を形成している。そして、この熱酸化膜を酸窒化処理してトンネル絶縁膜としている。そのため、本実施形態のＣＶＤ法により形成されたトンネル絶縁膜１５１と、特許文献２のトンネル絶縁膜とは、膜質が異なるといえる。ＣＶＤ法により形成されたＣＶＤ酸化膜、および、特許文献２の熱酸化膜の密度をX線反射率より測定した。ＣＶＤ酸化膜の密度は、２．１２〜２．１７g／cm３であり、特許文献２の熱酸化膜の密度は、より高く、例えば、２．２４g／cm３程度であった。
特許文献２では、シリコン基板表面を酸化して、シリコンの熱酸化膜を形成している。そして、この熱酸化膜を酸窒化処理してトンネル絶縁膜としている。そのため、本実施形態のＣＶＤ法により形成されたトンネル絶縁膜１５１と、特許文献２のトンネル絶縁膜とは、膜質が異なるといえる。ＣＶＤ法により形成されたＣＶＤ酸化膜、および、特許文献２の熱酸化膜の密度をX線反射率より測定した。ＣＶＤ酸化膜の密度は、２．１２〜２．１７g／cm３であり、特許文献２の熱酸化膜の密度は、より高く、例えば、２．２４g／cm３程度であった。
この密度の違いの原因は膜中の水素原子の密度の違いである。図１１はこの違いを示すデータである。図１１に示す熱酸化膜の水素原子の熱脱離スペクトルおよびＣＶＤ酸化膜の水素原子の熱脱離スペクトルをみると、熱酸化膜に比べ、ＣＶＤ酸化膜からの脱離水素が多いこと、９００℃〜９５０℃付近にＣＶＤ酸化膜の水素脱離ピークがあるのに対し、熱酸化膜では明確なピークがないことがわかる。これらの点を考慮すると、ＣＶＤ酸化膜と、熱酸化膜とは、膜質が異なるといえる。
本実施形態では、９５０℃以上の熱処理により、ＣＶＤ酸化膜中の水素原子が脱離しながら、この水素原子に置き換わって窒素原子がＣＶＤ酸化膜中へ入るため、トンネル絶縁膜１５１の界面層の窒素原子濃度が、トンネル絶縁膜１５１の他の部分における窒素原子濃度よりも１０倍以上高くなると考えられる。
一方、特許文献２に記載されたような熱酸化膜では、水素原子の脱離が少ないため、窒素原子が熱酸化膜中に入りにくく、特許文献２のトンネル絶縁膜の界面層の窒素原子濃度は、トンネル絶縁膜の他の部分における窒素原子濃度よりも１０倍以上高くなっていないと考えられる。
そのため、特許文献２のトンネル絶縁膜では、不揮発性メモリ半導体装置のデータの書き込み、消去の回数の増加を図ることが困難であると推測される。
一方、特許文献２に記載されたような熱酸化膜では、水素原子の脱離が少ないため、窒素原子が熱酸化膜中に入りにくく、特許文献２のトンネル絶縁膜の界面層の窒素原子濃度は、トンネル絶縁膜の他の部分における窒素原子濃度よりも１０倍以上高くなっていないと考えられる。
そのため、特許文献２のトンネル絶縁膜では、不揮発性メモリ半導体装置のデータの書き込み、消去の回数の増加を図ることが困難であると推測される。
（第二実施形態）
図１２に本実施形態の不揮発性メモリ半導体装置２を示す。
この不揮発性メモリ半導体装置２は、半導体基板であるシリコン基板２１と、このシリコン基板２１上に配置されたメモリセル２５とを備える。
メモリセル２５は、シリコン基板２１上に設けられた窒素を含むシリコン酸化膜から構成されるトンネル絶縁膜２５１と、このトンネル絶縁膜２５１上にトンネル絶縁膜２５１に隣接して配置される浮遊ゲート２５２と、絶縁膜２５４を介して、前記浮遊ゲート２５２に容量結合するように設けられた制御ゲート２５３とを備える。
シリコン基板２１内には、ｐ型不純物イオン注入によりｐ型ウェル２１１が形成されている。また、このｐ型ウェル２１１内であって、トンネル絶縁膜２５１の側方に位置する領域には、ｎ型ソース領域２１２及びｎ型ドレイン領域２１３が形成されている。
トンネル絶縁膜２５１中の窒素原子濃度は０．１〜５atomic％である。
また、トンネル絶縁膜２５１の界面層（トンネル絶縁膜２５１の浮遊ゲート２５２側の表面（浮遊ゲート２５２に接する表面）から、表面近傍（３ｎｍトンネル絶縁膜２５１内部に入った位置までの範囲））の窒素原子濃度が、トンネル絶縁膜２５１の他の部分における窒素原子濃度よりも１０倍以上高い。
すなわち、トンネル絶縁膜２５１は、不揮発性メモリ半導体装置２のデータ消去時に電子が保持されている（電子エネルギーが高い）部分に接する界面層の窒素原子濃度が他の部分における窒素原子濃度よりも１０倍以上高くなっている。
トンネル絶縁膜２５１の浮遊ゲート２５２に接する表面の窒素の面密度は、４×１０１４atoms/cm２以下である。
図１２に本実施形態の不揮発性メモリ半導体装置２を示す。
この不揮発性メモリ半導体装置２は、半導体基板であるシリコン基板２１と、このシリコン基板２１上に配置されたメモリセル２５とを備える。
メモリセル２５は、シリコン基板２１上に設けられた窒素を含むシリコン酸化膜から構成されるトンネル絶縁膜２５１と、このトンネル絶縁膜２５１上にトンネル絶縁膜２５１に隣接して配置される浮遊ゲート２５２と、絶縁膜２５４を介して、前記浮遊ゲート２５２に容量結合するように設けられた制御ゲート２５３とを備える。
シリコン基板２１内には、ｐ型不純物イオン注入によりｐ型ウェル２１１が形成されている。また、このｐ型ウェル２１１内であって、トンネル絶縁膜２５１の側方に位置する領域には、ｎ型ソース領域２１２及びｎ型ドレイン領域２１３が形成されている。
トンネル絶縁膜２５１中の窒素原子濃度は０．１〜５atomic％である。
また、トンネル絶縁膜２５１の界面層（トンネル絶縁膜２５１の浮遊ゲート２５２側の表面（浮遊ゲート２５２に接する表面）から、表面近傍（３ｎｍトンネル絶縁膜２５１内部に入った位置までの範囲））の窒素原子濃度が、トンネル絶縁膜２５１の他の部分における窒素原子濃度よりも１０倍以上高い。
すなわち、トンネル絶縁膜２５１は、不揮発性メモリ半導体装置２のデータ消去時に電子が保持されている（電子エネルギーが高い）部分に接する界面層の窒素原子濃度が他の部分における窒素原子濃度よりも１０倍以上高くなっている。
トンネル絶縁膜２５１の浮遊ゲート２５２に接する表面の窒素の面密度は、４×１０１４atoms/cm２以下である。
次に、このような不揮発性メモリ半導体装置２の動作について説明する。
不揮発性メモリ半導体装置２にデータの書き込みを行う場合には、例えば、シリコン基板２１を接地して、ｎ型のソース領域２１２をオープンにし、ｎ型のドレイン領域２１３に正の中間電位（＋５Ｖ）を、制御ゲート２５３に正の高電圧（＋１０Ｖ）をそれぞれ印加する。このとき、ソース領域２１２からドレイン領域２１３に電子が流れ、ｐ型のウェル２１１とドレイン領域２１３との境界付近に発生したホットエレクトロンが、トンネル絶縁膜２５１をトネリングして浮遊ゲート２５２内に注入される。これによって書き込みが行われる。
一方、不揮発性メモリ半導体装置２のデータの消去を行う場合には、例えば、シリコン基板２１を接地して、ドレイン領域２１３をオープンにし、制御ゲート２５３に０Ｖの電圧を、ソース領域２１２に正の高電位（＋１２Ｖ）を、それぞれ印加する。このとき、浮遊ゲート２５２内の電子がソース領域２１２の高電圧に引かれて、トンネル絶縁膜２５１をＦＮトネリングしてソース領域２１２に引き抜かれる。これによって消去が行われる.
また、例えば、制御ゲート２５３に負の大電圧（−８Ｖ）を、ソース領域２１２に正の低電圧（＋５Ｖ）を印加することでも、電子を浮遊ゲート２５２からソース領域２１２に引き抜くことができ、消去可能である。
不揮発性メモリ半導体装置２にデータの書き込みを行う場合には、例えば、シリコン基板２１を接地して、ｎ型のソース領域２１２をオープンにし、ｎ型のドレイン領域２１３に正の中間電位（＋５Ｖ）を、制御ゲート２５３に正の高電圧（＋１０Ｖ）をそれぞれ印加する。このとき、ソース領域２１２からドレイン領域２１３に電子が流れ、ｐ型のウェル２１１とドレイン領域２１３との境界付近に発生したホットエレクトロンが、トンネル絶縁膜２５１をトネリングして浮遊ゲート２５２内に注入される。これによって書き込みが行われる。
一方、不揮発性メモリ半導体装置２のデータの消去を行う場合には、例えば、シリコン基板２１を接地して、ドレイン領域２１３をオープンにし、制御ゲート２５３に０Ｖの電圧を、ソース領域２１２に正の高電位（＋１２Ｖ）を、それぞれ印加する。このとき、浮遊ゲート２５２内の電子がソース領域２１２の高電圧に引かれて、トンネル絶縁膜２５１をＦＮトネリングしてソース領域２１２に引き抜かれる。これによって消去が行われる.
また、例えば、制御ゲート２５３に負の大電圧（−８Ｖ）を、ソース領域２１２に正の低電圧（＋５Ｖ）を印加することでも、電子を浮遊ゲート２５２からソース領域２１２に引き抜くことができ、消去可能である。
このような不揮発性メモリ半導体装置２は、以下のようにして製造される。
トンネル絶縁膜２５１中の窒素原子濃度が０．１〜５atomic％であり、トンネル絶縁膜２５１の浮遊ゲート２５２側の表面から、この表面近傍までのトンネル絶縁膜２５１の界面層の窒素原子濃度が、トンネル絶縁膜２５１の界面層を除く他の部分における窒素原子濃度よりも１０倍以上高くなるように、シリコン基板２１上にトンネル絶縁膜２５１を形成する。
具体的には、シリコン基板２１上に、ジクロロシラン（ＳｉＨ２Ｃｌ２）と、Ｎ２Ｏガスとを原料として、ＣＶＤ法により、厚さ２０ｎｍのＣＶＤ酸化膜を形成する。次に、プラズマ窒化装置内にシリコン基板２１を置く。プラズマ窒化装置内にＮ２およびＡｒガスを導入し、３ｅＶ程度の低いエネルギーの窒素プラズマを発生させる。室温から４００℃程度にて、前記窒素プラズマでシリコン基板１１に形成したＣＶＤ酸化膜を処理すると、ＣＶＤ酸化膜の表面のみに窒素が入る。この結果、ＣＶＤ酸化膜の表面、すなわち浮遊ゲート２５２側に、界面層以外の部分における窒素原子濃度よりも１０倍以上窒素原子濃度が高い界面層が形成されたトンネル絶縁膜２５１が得られる。
なお、窒素プラズマを発生させるエネルギーは低い方が良く、プラズマが発生できるエネルギーであれば３ｅＶ以下でも良い。窒素プラズマのエネルギーが高くなるとＣＶＤ酸化膜の内部まで窒素が入るおそれがあるため、５ｅＶ以下に抑えるのが好ましい。
以上により、トンネル絶縁膜２５１が形成される。その後、浮遊ゲート２５２を形成し、さらに、浮遊ゲート２５２上に絶縁膜２５４を形成する。その後、絶縁膜２５４上に制御ゲート２５３を形成する。
トンネル絶縁膜２５１中の窒素原子濃度が０．１〜５atomic％であり、トンネル絶縁膜２５１の浮遊ゲート２５２側の表面から、この表面近傍までのトンネル絶縁膜２５１の界面層の窒素原子濃度が、トンネル絶縁膜２５１の界面層を除く他の部分における窒素原子濃度よりも１０倍以上高くなるように、シリコン基板２１上にトンネル絶縁膜２５１を形成する。
具体的には、シリコン基板２１上に、ジクロロシラン（ＳｉＨ２Ｃｌ２）と、Ｎ２Ｏガスとを原料として、ＣＶＤ法により、厚さ２０ｎｍのＣＶＤ酸化膜を形成する。次に、プラズマ窒化装置内にシリコン基板２１を置く。プラズマ窒化装置内にＮ２およびＡｒガスを導入し、３ｅＶ程度の低いエネルギーの窒素プラズマを発生させる。室温から４００℃程度にて、前記窒素プラズマでシリコン基板１１に形成したＣＶＤ酸化膜を処理すると、ＣＶＤ酸化膜の表面のみに窒素が入る。この結果、ＣＶＤ酸化膜の表面、すなわち浮遊ゲート２５２側に、界面層以外の部分における窒素原子濃度よりも１０倍以上窒素原子濃度が高い界面層が形成されたトンネル絶縁膜２５１が得られる。
なお、窒素プラズマを発生させるエネルギーは低い方が良く、プラズマが発生できるエネルギーであれば３ｅＶ以下でも良い。窒素プラズマのエネルギーが高くなるとＣＶＤ酸化膜の内部まで窒素が入るおそれがあるため、５ｅＶ以下に抑えるのが好ましい。
以上により、トンネル絶縁膜２５１が形成される。その後、浮遊ゲート２５２を形成し、さらに、浮遊ゲート２５２上に絶縁膜２５４を形成する。その後、絶縁膜２５４上に制御ゲート２５３を形成する。
このようなトンネル絶縁膜２５１の界面層、界面層における各結合状態の窒素原子の分布および濃度は、前記実施形態のトンネル絶縁膜１５１と同様である。
このような本実施形態の不揮発性メモリ半導体装置２によれば、不揮発性メモリ半導体装置１と同様の効果を奏することができる。
このような本実施形態の不揮発性メモリ半導体装置２によれば、不揮発性メモリ半導体装置１と同様の効果を奏することができる。
ここで、特許文献３に記載されたトンネル絶縁膜と、本実施形態のトンネル絶縁膜２５１との違いについて説明しておく。
特許文献３には、熱酸化膜とＣＶＤ酸化膜の積層膜を窒素雰囲気でアニールすることで、トンネル絶縁膜が形成されるとの記載があるが、トンネル絶縁膜中の窒素原子濃度の分布については、記載されていない。特許文献３に記載の方法でトンネル絶縁膜を形成した場合には、ＣＶＤ酸化膜の半導体基板側、つまり浮遊ゲートとは反対側においてしか窒素原子濃度が高くならないと考えられる。この場合には、トンネル絶縁膜の不揮発性メモリ半導体装置のデータ消去時に電子エネルギーが高くなっている部分に隣接するトンネル絶縁膜の界面層の窒素原子濃度を高くすることができない。そのため、電子のトラップサイトの発生を防止できず、トンネル絶縁膜の劣化は防止できないと考えられる。
これに対し、本実施形態のトンネル絶縁膜２５１では、浮遊ゲート２５２側の界面層、すなわち、不揮発性メモリ半導体装置２のデータ消去時に電子が保持されている部分（電子エネルギーが高い部分）に隣接するトンネル絶縁膜２５１の界面層の窒素原子濃度を高くしているため、電子のトラップサイトの発生を防止でき、トンネル絶縁膜の劣化を確実に防止できるのである。
特許文献３には、熱酸化膜とＣＶＤ酸化膜の積層膜を窒素雰囲気でアニールすることで、トンネル絶縁膜が形成されるとの記載があるが、トンネル絶縁膜中の窒素原子濃度の分布については、記載されていない。特許文献３に記載の方法でトンネル絶縁膜を形成した場合には、ＣＶＤ酸化膜の半導体基板側、つまり浮遊ゲートとは反対側においてしか窒素原子濃度が高くならないと考えられる。この場合には、トンネル絶縁膜の不揮発性メモリ半導体装置のデータ消去時に電子エネルギーが高くなっている部分に隣接するトンネル絶縁膜の界面層の窒素原子濃度を高くすることができない。そのため、電子のトラップサイトの発生を防止できず、トンネル絶縁膜の劣化は防止できないと考えられる。
これに対し、本実施形態のトンネル絶縁膜２５１では、浮遊ゲート２５２側の界面層、すなわち、不揮発性メモリ半導体装置２のデータ消去時に電子が保持されている部分（電子エネルギーが高い部分）に隣接するトンネル絶縁膜２５１の界面層の窒素原子濃度を高くしているため、電子のトラップサイトの発生を防止でき、トンネル絶縁膜の劣化を確実に防止できるのである。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、前記各実施形態では、トンネル絶縁膜１５１，２５１の浮遊ゲート１５２、２５２に接する表面の窒素の面密度が４×１０１４atoms/cm２以下であるとしたが、これに限られるものではなく、４×１０１４atoms/cm２を超えるものであってもよい。
ただし、トンネル絶縁膜１５１，２５１の浮遊ゲート１５２、２５２に接する表面の窒素の面密度を、４×１０１４atoms/cm２以下とすることで前記表面のあれを防止でき、クーロン散乱によるオン電流の減少を防止することができる。
さらに、前記各実施形態では、半導体基板中にｐ型ウェルを形成し、このｐ型のウェル中にｎ型ソース領域、ｎ型のドレイン領域を形成したが、半導体基板中のウェル、ソース領域、ドレイン領域はこれらの導電型に限られるものではない。
また、不揮発性メモリ半導体装置１，２のデータの書き込み、消去の際に、不揮発性メモリ半導体装置１，２に印加される電圧は、前記各実施形態で示した数値に限られるものではない。
例えば、前記各実施形態では、トンネル絶縁膜１５１，２５１の浮遊ゲート１５２、２５２に接する表面の窒素の面密度が４×１０１４atoms/cm２以下であるとしたが、これに限られるものではなく、４×１０１４atoms/cm２を超えるものであってもよい。
ただし、トンネル絶縁膜１５１，２５１の浮遊ゲート１５２、２５２に接する表面の窒素の面密度を、４×１０１４atoms/cm２以下とすることで前記表面のあれを防止でき、クーロン散乱によるオン電流の減少を防止することができる。
さらに、前記各実施形態では、半導体基板中にｐ型ウェルを形成し、このｐ型のウェル中にｎ型ソース領域、ｎ型のドレイン領域を形成したが、半導体基板中のウェル、ソース領域、ドレイン領域はこれらの導電型に限られるものではない。
また、不揮発性メモリ半導体装置１，２のデータの書き込み、消去の際に、不揮発性メモリ半導体装置１，２に印加される電圧は、前記各実施形態で示した数値に限られるものではない。
１ 不揮発性メモリ半導体装置
２ 不揮発性メモリ半導体装置
１１ シリコン基板
１５ メモリセル
２１ シリコン基板
２５ メモリセル
１１１ ウェル
１１２ ソース領域
１１３ ドレイン領域
１５１ トンネル絶縁膜
１５２ 浮遊ゲート
１５３ 制御ゲート
１５４ 絶縁膜
２１１ ウェル
２１２ ソース領域
２１３ ドレイン領域
２５１ トンネル絶縁膜
２５２ 浮遊ゲート
２５３ 制御ゲート
２５４ 絶縁膜
２ 不揮発性メモリ半導体装置
１１ シリコン基板
１５ メモリセル
２１ シリコン基板
２５ メモリセル
１１１ ウェル
１１２ ソース領域
１１３ ドレイン領域
１５１ トンネル絶縁膜
１５２ 浮遊ゲート
１５３ 制御ゲート
１５４ 絶縁膜
２１１ ウェル
２１２ ソース領域
２１３ ドレイン領域
２５１ トンネル絶縁膜
２５２ 浮遊ゲート
２５３ 制御ゲート
２５４ 絶縁膜
Claims (10)
- 半導体基板と、
前記半導体基板上に設けられた浮遊ゲートと、
前記半導体基板上に設けられた制御ゲートと、
シリコン酸化膜から構成され、前記浮遊ゲートに隣接して配置されたトンネル絶縁膜と、を備える不揮発性メモリ半導体装置であって、
前記トンネル絶縁膜中の窒素原子濃度が０．１〜５atomic％であり、
前記トンネル絶縁膜の前記浮遊ゲート側の表面から、この表面近傍までの前記トンネル絶縁膜の界面層の窒素原子濃度が、前記トンネル絶縁膜の前記界面層を除く他の部分における窒素原子濃度よりも１０倍以上高くなっていることを特徴とする不揮発性メモリ半導体装置。 - 請求項１に記載の不揮発性メモリ半導体装置において、
前記トンネル絶縁膜は、前記浮遊ゲートと前記制御ゲートとの間に配置されていることを特徴とする不揮発性メモリ半導体装置。 - 請求項１に記載の不揮発性メモリ半導体装置において、
前記半導体基板上に前記トンネル絶縁膜が設けられ、前記トンネル絶縁膜上に前記浮遊ゲートが設けられていることを特徴とする不揮発性メモリ半導体装置。 - 請求項１から３の何れかに記載の不揮発性メモリ半導体装置において、
前記トンネル絶縁膜の前記浮遊ゲート側の表面の窒素原子の面密度が４×１０１４atoms/cm２以下であることを特徴とする不揮発性メモリ半導体装置。 - 請求項１から４の何れかに記載の不揮発性メモリ半導体装置において、
前記トンネル絶縁膜の前記界面層には、４種類の結合状態の窒素原子が存在し、
前記４種類の結合状態は、
前記窒素原子と直接結合している第一近接原子がすべてＳｉ原子であり、このＳｉ原子と結合している第二近接原子が窒素原子もしくはＳｉ原子である第一結合状態、
前記窒素原子と直接結合している第一近接原子がすべてＳｉ原子であり、このＳｉ原子と結合している第二近接原子に１つ以上の酸素原子が含まれる第二結合状態、
前記窒素原子と直接結合している第一近接原子のうち２つがＳｉ原子であり、１つが酸素原子である第三結合状態、
前記窒素原子と直接結合している第一近接原子のうち１つがＳｉ原子であり、２つが酸素原子である第四結合状態であり、
前記界面層には、直接結合している第一近接原子が全て酸素原子である第五結合状態の窒素原子は実質的に存在しないことを特徴とする不揮発性メモリ半導体装置。 - 請求項５に記載の不揮発性メモリ半導体装置において、
前記界面層における第二結合状態の前記窒素原子の濃度は、第一結合状態の窒素原子の濃度の２倍以上であることを特徴とする不揮発性メモリ半導体装置。 - 請求項５または６に記載の不揮発性メモリ半導体装置において、
前記トンネル絶縁膜中には、第五結合状態の窒素原子は実質的に存在しないことを特徴とする不揮発性メモリ半導体装置。 - 半導体基板と、前記半導体基板上に設けられた、浮遊ゲートと、制御ゲートと、前記浮遊ゲートに隣接して配置され、シリコン酸化膜から構成されるトンネル絶縁膜とを備えた不揮発性メモリ半導体装置の製造方法であって、
前記トンネル絶縁膜中の窒素原子濃度が０．１〜５atomic％であり、前記トンネル絶縁膜の前記浮遊ゲート側の表面から、この表面近傍までの前記トンネル絶縁膜の界面層の窒素原子濃度が、前記トンネル絶縁膜の前記界面層を除く他の部分における窒素原子濃度よりも１０倍以上高くなるように前記トンネル絶縁膜を形成する工程を有することを特徴とする不揮発性メモリ半導体装置の製造方法。 - 請求項８に記載の不揮発性メモリ半導体装置の製造方法において、
前記半導体基板上に浮遊ゲートを形成する工程と、
トンネル絶縁膜を形成する前記工程と、
前記トンネル絶縁膜上に制御ゲートを形成する工程とを備え、
トンネル絶縁膜を形成する前記工程では、前記浮遊ゲート上にＣＶＤ法により、シリコン酸化膜を形成した後、前記シリコン酸化膜をＮ２Ｏガス中で９５０℃以上で熱処理し、前記トンネル絶縁膜を形成することを特徴とする不揮発性メモリ半導体装置の製造方法。 - 請求項８に記載の不揮発性メモリ半導体装置の製造方法において、
トンネル絶縁膜を形成する前記工程と、
前記トンネル絶縁膜上に前記浮遊ゲートを形成する工程と、
前記浮遊ゲート上に前記制御ゲートを形成する工程とを備え、
トンネル絶縁膜を形成する前記工程では、前記半導体基板上に、ＣＶＤ法によりシリコン酸化膜を形成した後、窒素を含むガス中でプラズマに前記シリコン酸化膜を暴露し、前記トンネル絶縁膜を形成することを特徴とする不揮発性メモリ半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005218970A JP2007036025A (ja) | 2005-07-28 | 2005-07-28 | 不揮発性メモリ半導体装置およびその製造方法 |
| US11/492,912 US7683420B2 (en) | 2005-07-28 | 2006-07-26 | Nonvolatile memory semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005218970A JP2007036025A (ja) | 2005-07-28 | 2005-07-28 | 不揮発性メモリ半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007036025A true JP2007036025A (ja) | 2007-02-08 |
Family
ID=37693373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005218970A Pending JP2007036025A (ja) | 2005-07-28 | 2005-07-28 | 不揮発性メモリ半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7683420B2 (ja) |
| JP (1) | JP2007036025A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101356425B1 (ko) * | 2007-09-20 | 2014-01-28 | 삼성전자주식회사 | 모스 트랜지스터의 열화도 추정 방법 및 회로 특성 열화도추정 방법 |
| JP2010186944A (ja) * | 2009-02-13 | 2010-08-26 | Renesas Electronics Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR102263315B1 (ko) * | 2014-08-06 | 2021-06-15 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조방법 |
| CN109461772B (zh) * | 2018-09-26 | 2021-09-28 | 东南大学 | 一种基于石墨烯的隧穿晶体管、反相器及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162185A (ja) * | 1995-12-05 | 1997-06-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH1197558A (ja) * | 1997-07-23 | 1999-04-09 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置の製造方法 |
| JP2001267435A (ja) * | 2000-03-15 | 2001-09-28 | Hitachi Ltd | 半導体集積回路装置 |
| JP2001338997A (ja) * | 2000-03-22 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3236706B2 (ja) * | 1993-07-30 | 2001-12-10 | 三菱電機株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| TW367612B (en) * | 1996-12-26 | 1999-08-21 | Hitachi Ltd | Semiconductor device having nonvolatile memory and method of manufacture thereof |
| JPH11317463A (ja) | 1998-05-06 | 1999-11-16 | Mitsubishi Electric Corp | 半導体不揮発性記憶装置およびその製造方法 |
| US6100559A (en) * | 1998-08-14 | 2000-08-08 | Advanced Micro Devices, Inc. | Multipurpose graded silicon oxynitride cap layer |
| JP3264265B2 (ja) | 1999-03-12 | 2002-03-11 | 日本電気株式会社 | Ｃｍｏｓ半導体装置及びその製造方法 |
| US20030153149A1 (en) * | 2002-02-08 | 2003-08-14 | Zhong Dong | Floating gate nitridation |
| US7229880B2 (en) * | 2003-11-19 | 2007-06-12 | Promos Technologies Inc. | Precision creation of inter-gates insulator |
| US7361567B2 (en) * | 2005-01-26 | 2008-04-22 | Freescale Semiconductor, Inc. | Non-volatile nanocrystal memory and method therefor |
-
2005
- 2005-07-28 JP JP2005218970A patent/JP2007036025A/ja active Pending
-
2006
- 2006-07-26 US US11/492,912 patent/US7683420B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162185A (ja) * | 1995-12-05 | 1997-06-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH1197558A (ja) * | 1997-07-23 | 1999-04-09 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置の製造方法 |
| JP2001267435A (ja) * | 2000-03-15 | 2001-09-28 | Hitachi Ltd | 半導体集積回路装置 |
| JP2001338997A (ja) * | 2000-03-22 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070023814A1 (en) | 2007-02-01 |
| US7683420B2 (en) | 2010-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7060594B2 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
| TW561513B (en) | Semiconductor device and method of manufacturing the same | |
| Tan et al. | Hafnium aluminum oxide as charge storage and blocking-oxide layers in SONOS-type nonvolatile memory for high-speed operation | |
| Bonafos et al. | Si and Ge nanocrystals for future memory devices | |
| JP2006173633A (ja) | イレーズ効率を改善した不揮発性メモリ素子及び製造方法 | |
| US8125012B2 (en) | Non-volatile memory device with a silicon nitride charge holding film having an excess of silicon | |
| US8592892B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| US8638614B2 (en) | Non-volatile memory device and MOSFET using graphene gate electrode | |
| JP2008277530A (ja) | 不揮発性半導体記憶装置 | |
| JP2009135494A (ja) | 消去飽和について改善したイミュニティを備えた不揮発性メモリデバイスおよびその製造方法 | |
| JP5361294B2 (ja) | 不揮発性半導体記憶装置 | |
| US8964462B2 (en) | Nonvolatile memory device using a threshold voltage switching material and method for manufacturing same | |
| JP2007036025A (ja) | 不揮発性メモリ半導体装置およびその製造方法 | |
| US20070202645A1 (en) | Method for forming a deposited oxide layer | |
| JP5232425B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US8330207B2 (en) | Flash memory device including multilayer tunnel insulator and method of fabricating the same | |
| TWI400772B (zh) | Flash memory manufacturing method | |
| JP2004111749A (ja) | 半導体装置およびその製造方法 | |
| JP2009049409A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2009512211A (ja) | 改良されたデータ保持能力を有する不揮発性メモリデバイス | |
| KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| JP2007142450A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US7449398B2 (en) | Methods of forming silicon nano-crystals using plasma ion implantation and semiconductor devices using the same | |
| JP2007158339A (ja) | 集積回路メモリ装置のゲート構造物、ゲート構造物の製造方法、及びメモリセル | |
| US8110485B2 (en) | Nanocrystal silicon layer structures formed using plasma deposition technique, methods of forming the same, nonvolatile memory devices having the nanocrystal silicon layer structures, and methods of fabricating the nonvolatile memory devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120410 |