KR20070080222A - 칩 온 필름용 동장 적층판 - Google Patents

칩 온 필름용 동장 적층판 Download PDF

Info

Publication number
KR20070080222A
KR20070080222A KR1020070010956A KR20070010956A KR20070080222A KR 20070080222 A KR20070080222 A KR 20070080222A KR 1020070010956 A KR1020070010956 A KR 1020070010956A KR 20070010956 A KR20070010956 A KR 20070010956A KR 20070080222 A KR20070080222 A KR 20070080222A
Authority
KR
South Korea
Prior art keywords
copper
clad laminate
copper clad
chip
film
Prior art date
Application number
KR1020070010956A
Other languages
English (en)
Other versions
KR100839760B1 (ko
Inventor
김병남
송헌식
박순용
심정진
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Publication of KR20070080222A publication Critical patent/KR20070080222A/ko
Application granted granted Critical
Publication of KR100839760B1 publication Critical patent/KR100839760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax or thiol
    • H05K2203/124—Heterocyclic organic compounds, e.g. azole, furan
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/269—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension including synthetic resin or polymer layer or component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은 칩 온 필름용 동장 적층판에 관한 것으로, 상세하게는 동장 및 동장 위에 1층 이상으로 적층된 폴리이미드층으로 이루어진 칩 온 필름용 동장 적층판에서, 상기 폴리이미드층 중 동장과 접촉하는 폴리이미드층은 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 포함하는 것을 특징으로 하는 칩 온 필름용 동장 적층판에 관한 것이다. 본 발명에 따른 칩 온 필름용 동장 적층판은 고온에서 구리 위에 주석을 도금할 시 집적회로 칩 본딩(IC chip bonding) 온도와 압력하에서 구리와 폴리이미드간의 계면박리가 일어나지 않고 접착력이 우수하다.
동장 적층판, 폴리이미드층, 아졸 계열 화합물, 폴리실록산 계열 화합물, 폴리인산 계열 화합물

Description

칩 온 필름용 동장 적층판{COPPER CLAD LAMINATE FOR CHIP ON FILM}
도 1은 종래의 동장 적층판의 집적회로 칩의 접합 공정도를 나타낸 도이다.
도 2는 본 발명에 따른 동장 적층판의 단면을 나타낸 도이다.
도 3은 본 발명에 따른 동장 적층판의 접착력을 나타낸 도이다.
본 발명은 칩 온 필름용 동장 적층판에 관한 것으로, 상세하게는 동장 및 동장 위에 1층 이상으로 적층된 폴리이미드층으로 이루어진 칩 온 필름용 동장 적층판에서 상기 폴리이미드층 중 동장과 접촉하는 폴리이미드층은 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 포함하는 것을 특징으로 하는 칩 온 필름용 동장 적층판에 관한 것이다.
본 출원은 2006년 2월 6일에 한국특허청에 제출된 한국 특허 출원 제10-2006-0011327호의 출원일의 이익을 주장하며, 그 내용 전부는 본 명세서에 포함된다.
종래의 인쇄 회로 기판 중 대형 디스플레이 기판에 사용되는 칩 온 필 름(Chip on Film; COF)용 동장 적층판(copper clad laminate; CCL)은 집적회로 칩(integrated circuit chip; IC chip)을 칩 어셈블리 메이커(chip assmbly maker)에 접합시키기 위하여, 집적회로 칩의 금 돌기전극(Au Bump) 부분과 테이프의 구리(Cu) 위에 주석(Sn) 도금을 한 후 열 융착하여 접합시킨다. 상기 동장 적층판을 제조하기 위해서는 스퍼터링 타입(sputtering type) 또는 캐스팅 타입(casting type)의 방법을 이용한다.
스퍼터링 타입의 경우는, 열 융착시에 가해지는 고온(400℃ 이상)과 압력으로 인해 구리와 폴리이미드면이 계면박리(delamination)되면서 주석 도금액이 침투하며, 이로 인해 외관 불량이 나타나는 문제점이 생긴다.
또한, 캐스팅 타입의 경우도 고온하에서 집적회로 칩 본딩(IC chip bonding)시 IL(inner lead) sink 문제를 해결하기 위하여, 구리와 접착되는 폴리이미드로 열가소성 성질이 우수한 폴리이미드를 사용하였다. 그러나, 열가소성 폴리이미드는 부드러워 접착력은 크게 향상되나, 동장 인쇄 회로 패턴이 폴리이미드층으로 눌러지는 단점이 있다(도 1). 따라서, 상기 문제점을 극복하기 위하여 열가소성 폴리이미드를 열경화성 폴리이미드로 바꾸어 사용하게 되었는데, 열경화성 폴리이미드는 딱딱하므로 동장 인쇄 회로 패턴이 눌러지지는 않으나 접착력이 크게 저하되는 문제점이 생긴다. 통상적으로, 집적회로 칩 본딩시 가해지는 압력은 10 ~ 15Kg 정도이고, 접합시간은 1초 정도이다.
상기와 같은 문제로 인하여 칩 온 필름용 동장 적층판은 고온(400℃ 이상)에서의 접착력이 떨어지는 문제점이 야기되고 있다.
이에, 본 발명자들은 고온에서 접착력이 우수한 칩 온 필름용 동장 적층판에 대하여 연구하던 중, 동장 위에 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 포함하는 폴리이미드를 베이스층으로 적층함으로써, 고온에서 구리 위에 주석을 도금할 시 구리와 폴리이미드간의 계면박리가 일어나지 않고 접착력이 우수하여짐을 확인하고 본 발명을 완성하였다.
본 발명은 고온 접착력이 우수한 칩 온 필름용 동장 적층판을 제공하고자 한다.
또한, 본 발명은 상기 칩 온 필름용 동장 적층판의 제조방법을 제공하고자 한다.
또한, 본 발명은 상기 칩 온 필름용 동장 적층판을 포함하는 인쇄 회로 기판을 제공하고자 한다.
본 발명은 동장 및 동장 위에 1층 이상으로 적층된 폴리이미드층으로 이루어진 칩 온 필름용 동장 적층판에서, 상기 폴리이미드층 중 동장과 접촉하는 폴리이미드층은 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 포함하는 것을 특징으로 하는 칩 온 필름용 동장 적층판을 제공한다.
또한, 본 발명은 상기 칩 온 필름용 동장 적층판의 제조방법을 제공한다.
또한, 본 발명은 상기 칩 온 필름용 동장 적층판을 포함하는 인쇄회로기판을 제공한다.
이하, 본 발명에 대해 상세히 설명한다.
본 발명의 동장 적층판에서 동장과 접촉하는 폴리이미드층은 아졸 계열의 화합물, 폴리실록산 계열 및 폴리인산 계열의 화합물로 이루어진 군으로부터 선택된 1종 이상을 포함하는 것을 특징으로 한다.
본 발명에 사용되는 폴리이미드는 당기술 분야에 알려진 방법을 이용하여 디아민 및 디안하이드라이드를 반응시켜 제조할 수 있으며, 특정 방법에 한정되지 않는다.
본 발명의 폴리이미드 제조에 사용될 수 있는 디아민 성분은, 파라-페닐렌디아민(p-PDA; para-Phenylene diamine), 메타-페닐렌디아민(m-PDA; m-Phenylene diamine), 4,4'-옥시디아닐린(4,4'-ODA; 4,4'-Oxydianiline), 3,4'-옥시디아닐린(3,4'-ODA; 3,4'-oxydianiline), 2,2-비스(4-[4-아미노페녹시]-페닐)프로판(BAPP; 2,2-bis(4-[4-aminophenoxy]-phenyl)propane), 2,2'-디메틸-4,4'-디아미노 비페닐(m-TB-HG; 2,2'-Dimethyl-4,4'-diamino biphenyl), 1,3-비스(4-아미노페녹시)벤젠(TPER; 1,3-bis(4-aminophenoxy)benzene), 4,4'-디아미노 벤즈아닐라이드(DABA; 4,4'-diamino benzanilide), 및 4,4'-비스(4-아미노페녹시)비페닐(BAPB; 4,4'-bis(4-aminophenoxy)biphenyl)로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
본 발명의 폴리이미드 제조에 사용될 수 있는 디안하이드라이드 성분은, 피 로멜리틱 디안하이드라이드(PMDA; pyromellitic dianhydride), 3,3',4,4'-비페닐테트라카르복실릭 디안하이드라이드(BPDA; 3,3',4,4'-biphenyltetracarboxylic dianhydride), 3,3',4,4'-벤조페논테트라카르복실릭 디안하이드라이드(BTDA; 3,3',4,4'-benzophenonetetracarboxilic dianhydride), 및 4,4'-옥시디프탈릭 안하이드라이드(ODPA; 4,4'-oxydiphthalic anhydride)로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
본 발명에서는 필요에 따라 상기의 화합물 이외의 다른 디아민이나 다른 디안하이드라이드, 또는 다른 화합물을 소량 첨가하는 것도 가능하다.
본 발명에 있어서 폴리이미드 전구체인 폴리아믹산 용액을 제조하는데 적합한 유기 용매로는 N-메틸-2-피롤리돈(NMP), N,N-디메틸 아세트아미드(DMAc), N,N-디메틸포름아미드(DMA), 테트라히드로퓨란(THF), N,N-디메틸포름아미드(DMF), 디메틸 설폭사이드(DMSO), 시클로헥산, 아세토니트릴 및 이들의 혼합물로 이루어진 군으로부터 선택하여 사용할 수 있으나, 이에 한정되는 것은 아니다.
상기 폴리아믹산은 전체 용액 중 10 ~ 30 중량% 포함되는 것이 바람직하다. 만일 폴리아믹산의 함량이 10 중량% 미만이면 불필요한 용매의 사용이 많아지게 되고, 30 중량%를 초과하는 경우에는 용액의 점도가 지나치게 높아져서 균일한 도포를 할 수 없는 문제점이 나타난다.
상기 폴리아믹산 용액은 랜덤 코폴리머(random copolymer) 또는 블록 코폴리머(block copolyimer)의 형태로 제조될 수 있으며, 반응온도는 0 ~ 100℃의 범위인 것이 바람직하다. 폴리아믹산 용액의 점도는 2,000 내지 50,000cps로 제조되는 것 이 동장 적층판으로 제조하는데 공정 측면에서 바람직하다.
상기 첨가제 중 아졸 계열 화합물은 산화 방지뿐만 아니라 접착력 향상에 작용하며, 이의 구체적인 예로는 3,5-디아미노-1,2,4-트리아졸, 3-아미노-1,2,4-트리아졸, 5-아미노-1,2,4-트리아졸-5-카르복실산, 3-아미노-5-머캡토-1,2,4-트리아졸, 5-아미노-1H-테트라졸, 3-머캡토-1,2,4-트리아졸, 5-페닐-1H-테트라졸 및 2-히드록시-n-1H-1,2,4-트리아졸-3-일벤즈아미드(2-hydroxy-n-1H-1,2,4,-triazol-3-ylbenzamide; ADK) 등이 있다. 상기 아졸 계열 화합물 중 아민기를 함유한 아졸 계열 화합물의 함량은 디아민과 디안하이드라이드의 전체 몰비에 대해 1.5 ~ 5 몰% 포함되는 것이 바람직하고, 아민기를 함유하지 않은 아졸 계열 화합물의 함량은 폴리아믹산 고형분의 중량에 대해 0.5 ~ 5 중량% 포함되는 것이 바람직하다. 상기 아민기를 함유한 아졸 계열 화합물의 함량이 1.5 몰% 미만인 경우 또는 아민기를 함유하지 않은 아졸 계열 화합물의 함량이 0.5 중량% 미만인 경우에는 상온 접착력 및 고온 접착력 특성을 발현하기가 어려운 면이 있고, 아민기를 함유한 아졸 계열 화합물의 함량이 5 몰%를 초과하는 경우 또는 아민기를 함유하지 않은 아졸 계열 화합물의 함량이 5 중량%를 초과하는 경우에는 폴리이미드 기본 물성이 바뀔 가능성이 높아지게 된다.
상기 첨가제 중 폴리실록산 계열 화합물 또는 폴리인산 계열 화합물은 내열성이 우수한 화합물로, 폴리실록산 계열 화합물로는 히드록시 말단화된 폴리(디메틸실록산)(분자량 500 ~ 3,000), 히드록시 말단화된 폴리(디메틸실록산)(분자량 3,000 ~ 10,000) 등이 있고, 폴리인산 계열 화합물로는 폴리인산(H3PO4; 인산에서 P2O5 70 ~ 71 중량% 이상 함유), 폴리인산(H3PO4; 인산에서 P2O5 82.5 ~ 83.5 중량% 이상 함유) 등이 있다. 상기 폴리실록산 계열 화합물 또는 폴리인산 계열 화합물의 함량은 폴리아믹산 고형분의 중량에 대해 각각 0.5 ~ 5 중량% 포함되는 것이 바람직하다. 상기 폴리실록산 계열 화합물의 함량이 5 중량%를 초과하는 경우에는 접착력에 변화가 없으며, 폴리인산 계열 화합물의 함량이 5 중량%를 초과하는 경우에는 폴리인산 계열 화합물이 부식성 물질이므로 동박을 부식시킬 수 있게 된다.
본 발명의 폴리이미드는 도포나 경화를 용이하게 하거나 기타 물성을 향상시키기 위하여, 소포제, 겔 방지제, 경화 촉진제 등과 같은 첨가제를 추가로 포함할 수 있다.
또한, 본 발명은
1) 동장의 일단면 또는 양면에 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 포함하는 폴리아믹산 용액을 코팅 및 건조시키는 단계, 및
2) 상기 1) 단계에서 건조된 동장의 일단면 또는 양면에 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 포함하지 않은 폴리아믹산 용액을 코팅 및 건조시킨 다음 경화시키는 단계
를 포함하여 이루어지는 칩 온 필름용 동장 적층판의 제조방법을 제공한다.
상기 1) 단계에서 폴리아믹산 용액을 동장에 코팅시에는 다이 코터(die coater), 콤마 코터(comma coater), 리버스 콤마 코터(reverse comma coater), 그라비아 코터(gravure coater) 등을 사용할 수 있고, 이 외에도 일반적으로 코팅에 사용되는 다른 기술을 사용해도 무방하다. 상기 코팅된 폴리아믹산의 건조는 오븐의 구조나 조건에 따라 다르지만, 보통 용매의 비점보다 낮은 온도인 50 내지 350℃, 보다 바람직하게는 80 내지 250℃에서 건조시킨다.
상기 2) 단계에서, 상기 건조된 동장의 일단면 또는 양면에 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 포함하지 않은 폴리아믹산 용액을 코팅 및 건조시킨 후 390℃까지 승온하여 경화시키는데, 상기 경화는 질소 분위기나 진공하의 오븐에서 서서히 승온하여 경화시키거나, 질소 분위기에서 연속적으로 고온을 통과시켜 경화시킬 수 있다.
상기와 같이, 본 발명의 방법에 의하면 폴리이미드면에 기포가 없는 우수한 칩 온 필름용 동장 적층판을 제조할 수 있다.
본 발명에 따른 칩 온 필름용 동장 적층판에서, 폴리이미드층은 베이스층 및 컬 보정층으로 이루어지며, 상기 베이스층은 동장과 접촉하는 폴리이미드층인 것을 특징으로 한다(도 2).
본 발명에 따른 칩 온 필름용 동장 적층판은, 동장 위에 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상을 포함하는 폴리이미드를 베이스층으로 적층함으로써, 고온에서 구리 위에 주석을 도금할 시 구리와 폴리이미드간의 계면박리가 일어나지 않고 접착력이 우수하다.
상기 베이스층 위에 아졸 계열 화합물, 폴리실록산 계열 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상을 포함하지 않은 폴리이미드를 컬 보정층으로 코팅하여 컬을 고르게 조절할 수 있다.
본 발명에 따른 동장 적층판에서, 베이스층과 컬 보정층으로 이루어진 폴리이미드층의 두께는 30 ~ 50㎛가 바람직하다. 이중 베이스층의 두께는 폴리이미드층 전체 두께 중 80% 이상을 차지하는 것이 바람직하다.
또한, 본 발명은 상기 칩 온 필름용 동장 적층판을 포함하는 인쇄 회로 기판을 제공한다.
상기 인쇄 회로 기판은 본 발명에 따른 칩 온 필름용 동장 적층판을 포함하는 것을 제외하고는, 당 기술분야의 일반적인 제조방법으로 제조할 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시한다. 그러나, 하기의 실시예는 본 발명을 보다 쉽게 이해하기 위하여 제공되는 것일 뿐, 이에 의해 본 발명의 내용이 한정되는 것은 아니다.
< 제조예 1>
N-메틸피롤리디논 162㎖에 파라-페닐렌디아민(p-PDA) 5.65g 및 3,5-디아미노-1,2,4-트리아졸(3,5-diamino-1,2,4-triazole) 0.27g을 넣어 용해시켰다. 여기에 3,3',4,4'-비페닐테트라카르복실릭 디안하이드라이드(BPDA) 8.09g 및 피로멜리틱 디안하이드라이드(PMDA) 6.00g을 첨가하고, 24시간 동안 교반하여 중합시켰다. 이 때 중합 온도는 5℃로 하였고, 폴리이미드의 전구체인 폴리아믹산을 제조하였다.
< 제조예 2 ~ 16>
하기 표 1에 기재되어 있는 구성 성분과 조성비를 이용하여 상기 제조예 1과 동일한 방법으로 폴리이미드의 전구체인 폴리아믹산을 제조하였다.
Figure 112007010214133-PAT00001
※ BPDA : 3,3',4,4'-비페닐테트라카르복실릭 디안하이드라이드,
PMDA : 피로멜리틱 디안하이드라이드,
p-PDA : 파라-페닐렌디아민,
4,4'-ODA : 4,4'-옥시디아닐린,
트리아졸 화합물 : 3,5-디아미노-1,2,4-트리아졸,
ADK : 2-히드록시-n-1H-1,2,4-트리아졸-3-일벤즈아미드(2-hydroxy-n-1H-1,2,4,-triazol-3-ylbenzamide),
A-타입 : 히드록시 말단화된 폴리(디메틸실록산)(분자량 500 ~ 3,000, 알드리치 카달로그 No. 48,193-9),
B-타입 : 폴리인산(H3PO4; 인산에서 P2O5 70 ~ 71 중량% 이상 함유).
C-타입 : 히드록시 말단화된 폴리(디메틸실록산)(분자량 3,000 ~ 10,000, CAS No.156327-07-0)
D-타입 : 폴리인산(H3PO4; 인산에서 P2O5 82.5 ~ 83.5 중량% 이상 함유)
< 실시예 1> 동장 적층판의 제조
동장에 상기 제조예 1에서 제조한 폴리아믹산 용액을 도포하여 경화 후, 두께 32㎛ 되게 하였다. 그 후에 140℃에서 건조시키고, 그에 접하게 상기 제조예 11에서 제조한 폴리아믹산 용액을 동일한 방법으로 도포하여 경화 후 두께가 8㎛ 되게 하고, 350℃까지 올려 박막을 경화시켰다.
상기 동장 적층판을 가로 세로 25㎝ × 25㎝로 절단하여 폴리이미드 표면의 기포유무를 조사하였다. 상기 절단한 폴리이미드 표면에서 기포가 0개일 때를 기포가 없다고 판단하였다.
상기 경화된 폴리이미드 표면에 기포가 발생하지 않았다.
< 실시예 2 ~ 7 및 비교예 1 ~ 8>
상기 제조예 2 ~ 16에서 제조한 폴리아믹산을 이용하여 상기 실시예 1과 동일한 방법으로 동장 적층판을 제조하였다. 또한, 폴리이미드 표면의 기포 유무를 조사하였다.
상기 동장 적층판에 사용한 폴리아믹산, 폴리이미드층의 두께 및 폴리이미드 표면에 나타나는 기포 유무는 하기 표 2에 나타내었다.
Figure 112007010214133-PAT00002
< 실험예 > 구리와 폴리이미드 사이의 접착력 측정
본 발명에 따른 동장 적층판의 구리와 폴리이미드 사이의 접착력을 알아보기 위하여, 하기와 같은 방법을 수행하였다.
상기 실시예 1 ~ 7 및 비교예 1 ~ 7에서 제조한 동장 적층판을 15㎝ × 15㎝ 크기로 절단하였다. 절단된 샘플을 오븐에 넣고 420℃에서 10초간 처리한 다음 상온에서 접착력을 측정하였다. 비교예 8의 경우 접착력을 측정하려고 하였으나, 경화한 폴리이미드 표면에 버블(Bubble)들이 많이 존재하여 접착력을 측정할 수가 없었다.
상기 접착력은 측정 장치[Power driven testing machine(crosshead autographic type, equivalent constant speed drive machine)], 샘플 절단기(Thwing Albert sample cutter, Model No, JDC-50), 테스트 설비(Free wheeling rotary drum, sliding plate, reference fixture는 152.4nm(6in) wheeling rotary drum), Solder Pot(전기적으로 heating 되고, 자동온도조절이 되며, 2.25Kg의 SN60 solder와 시편을 넣을 수 있는 solder pot) 등의 실험장치를 이용하여 측정하였다.
상기 접착력 측정 결과는 하기 표 3 및 도 3에 나타내었다.
Figure 112007010214133-PAT00003
상기 표 3 및 도 3에 나타난 바와 같이, 본 발명에 따른 동장 적층판(실시예 1 ~ 7)은 폴리이미드 제조시 아민기를 함유한 아졸 계열 화합물을 디아민과 디안하이드라이드의 전체 몰비에 대해 1.5 몰% 이상, 또는 아민기를 함유하지 않은 아졸 계열 화합물, 폴리실록산 계열 화합물 또는 폴리인산 계열 화합물을 폴리아믹산 고형분의 중량에 대해 0.5 중량% 이상 포함함으로써, 고온에서 구리 위에 주석을 도금할 시 구리와 폴리이미드간의 계면박리가 일어나지 않고 접착력이 1,000 ~ 1,400 g/㎝로 우수함을 알 수 있다.
반면, 폴리이미드 제조시 아졸 계열 화합물, 폴리실록산 계열 화합물 또는 폴리인산 계열 화합물을 포함하지 않거나 특정 비율 이하로 포함한 폴리이미드를 사용한 동장 적층판(비교예 1 ~ 7)은 접착력이 200 ~ 400 g/㎝로 많이 저하됨을 알 수 있다.
본 발명에 따른 칩 온 필름용 동장 적층판은 동장 위에 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 포함하는 폴리이미드를 베이스층으로 적층함으로써, 구리 위에 주석을 도금한 후, 집적회로 칩(IC chip)과 주석으로 도금 처리된 구리를 집적회로 칩 본딩할 시 고온에서 구리와 폴리이미드간의 계면박리가 일어나지 않고 접착력이 우수한 효과가 있다.

Claims (12)

  1. 동장 및 동장 위에 1층 이상으로 적층된 폴리이미드층으로 이루어진 칩 온 필름용 동장 적층판에서, 상기 폴리이미드층 중 동장과 접촉하는 폴리이미드층은 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 포함하는 것을 특징으로 하는 칩 온 필름용 동장 적층판.
  2. 청구항 1에 있어서, 상기 폴리이미드는 파라-페닐렌디아민(p-PDA; para-Phenylene diamine), 메타-페닐렌디아민(m-PDA; m-Phenylene diamine), 4,4'-옥시디아닐린(4,4'-ODA; 4,4'-Oxydianiline), 3,4'-옥시디아닐린(3,4'-ODA; 3,4'-oxydianiline), 2,2-비스(4-[4-아미노페녹시]-페닐)프로판(BAPP; 2,2-bis(4-[4-aminophenoxy]-phenyl)propane), 2,2'-디메틸-4,4'-디아미노 비페닐(m-TB-HG; 2,2'-Dimethyl-4,4'-diamino biphenyl), 1,3-비스(4-아미노페녹시)벤젠(TPER; 1,3-bis(4-aminophenoxy)benzene), 4,4'-디아미노 벤즈아닐라이드(DABA; 4,4'-diamino benzanilide), 및 4,4'-비스(4-아미노페녹시)비페닐(BAPB; 4,4'-bis(4-aminophenoxy)biphenyl)로 이루어진 군으로부터 선택된 1종 이상의 디아민과, 피로멜리틱 디안하이드라이드(PMDA; pyromellitic dianhydride), 3,3',4,4'-비페닐테트라카르복실릭 디안하이드라이드(BPDA; 3,3',4,4'-biphenyltetracarboxylic dianhydride), 3,3',4,4'-벤조페논테트라카르복실릭 디안하이드라이드(BTDA; 3,3',4,4'-benzophenonetetracarboxilic dianhydride), 및 4,4'-옥시디프탈릭 안하이드라이드(ODPA; 4,4'-oxydiphthalic anhydride)로 이루어진 군으로부터 선택된 1종 이상 디안하이드라이드를 반응시켜 얻어지는 것을 특징으로 하는 칩 온 필름용 동장 적층판.
  3. 청구항 1에 있어서, 상기 아졸 계열 화합물은 3,5-디아미노-1,2,4-트리아졸, 3-아미노-1,2,4-트리아졸, 5-아미노-1,2,4-트리아졸-5-카르복실산, 3-아미노-5-머캡토-1,2,4-트리아졸, 5-아미노-1H-테트라졸, 3-머캡토-1,2,4-트리아졸, 5-페닐-1H-테트라졸 및 2-히드록시-n-1H-1,2,4-트리아졸-3-일벤즈아미드(2-hydroxy-n-1H-1,2,4,-triazol-3-ylbenzamide; ADK)로 이루어진 군으로부터 선택된 1종 이상인 것을 특징으로 하는 칩 온 필름용 동장 적층판.
  4. 청구항 1에 있어서, 상기 아졸 계열 화합물 중 아민기를 함유한 아졸 계열 화합물의 함량은 디아민과 디안하이드라이드의 전체 몰비에 대해 1.5 ~ 5 몰% 포함되는 것을 특징으로 하는 칩 온 필름용 동장 적층판.
  5. 청구항 1에 있어서, 상기 아졸 계열 화합물 중 아민기를 함유하지 않은 아졸 계열 화합물의 함량은 폴리아믹산 고형분의 중량에 대해 0.5 ~ 5 중량% 포함되는 것을 특징으로 하는 칩 온 필름용 동장 적층판.
  6. 청구항 1에 있어서, 상기 폴리실록산 계열 화합물은 히드록시 말단화된 폴리(디메틸실록산)(분자량 500 ~ 3,000) 또는 히드록시 말단화된 폴리(디메틸실록산)(분자량 3,000 ~ 10,000)인 것을 특징으로 하는 칩 온 필름용 동장 적층판.
  7. 청구항 1에 있어서, 상기 폴리인산 계열 화합물은 폴리인산(H3PO4; 인산에서 P2O5 70 ~ 71 중량% 이상 함유) 또는 폴리인산(H3PO4; 인산에서 P2O5 82.5 ~ 83.5 중량% 이상 함유)인 것을 특징으로 하는 칩 온 필름용 동장 적층판.
  8. 청구항 1에 있어서, 상기 폴리실록산 계열 화합물 또는 폴리인산 계열 화합물의 함량은 폴리아믹산 고형분의 중량에 대해 각각 0.5 ~ 5 중량% 포함되는 것을 특징으로 하는 칩 온 필름용 동장 적층판.
  9. 청구항 1에 있어서, 상기 폴리이미드층은 베이스층 및 컬 보정층으로 이루어지며, 상기 베이스층은 동장과 접촉하는 폴리이미드층인 것을 특징으로 하는 칩 온 필름용 동장 적층판.
  10. 청구항 1에 있어서, 상기 폴리이미드층의 두께는 30 ~ 50㎛인 것을 특징으로 하는 칩 온 필름용 동장 적층판.
  11. 1) 동장의 일단면 또는 양면에 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 포함하는 폴리아믹산 용액을 코팅 및 건조시키는 단계, 및
    2) 상기 1) 단계에서 건조된 동장 일단면 또는 양면에 아졸 계열 화합물, 폴리실록산 계열 화합물 및 폴리인산 계열 화합물로 이루어진 군으로부터 선택된 1종 이상의 첨가제를 포함하지 않은 폴리아믹산 용액을 코팅 및 건조시킨 다음 경화시키는 단계
    를 포함하여 이루어지는 칩 온 필름용 동장 적층판의 제조방법.
  12. 청구항 1 내지 청구항 10 중 어느 한 항의 동장 적층판을 포함하는 인쇄 회로 기판.
KR1020070010956A 2006-02-06 2007-02-02 칩 온 필름용 동장 적층판 KR100839760B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060011327 2006-02-06
KR1020060011327 2006-02-06

Publications (2)

Publication Number Publication Date
KR20070080222A true KR20070080222A (ko) 2007-08-09
KR100839760B1 KR100839760B1 (ko) 2008-06-19

Family

ID=38345370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070010956A KR100839760B1 (ko) 2006-02-06 2007-02-02 칩 온 필름용 동장 적층판

Country Status (6)

Country Link
US (1) US20090139753A1 (ko)
JP (1) JP5110601B2 (ko)
KR (1) KR100839760B1 (ko)
CN (1) CN101356864B (ko)
TW (1) TWI321974B (ko)
WO (1) WO2007091807A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020106029A1 (ko) * 2018-11-20 2020-05-28 주식회사 엘지화학 플렉서블 소자 제조용 적층체 및 이를 이용한 플렉서블 소자 제조 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839760B1 (ko) * 2006-02-06 2008-06-19 주식회사 엘지화학 칩 온 필름용 동장 적층판
EP2240005A1 (en) * 2009-04-09 2010-10-13 ATOTECH Deutschland GmbH A method of manufacturing a circuit carrier layer and a use of said method for manufacturing a circuit carrier
KR101677284B1 (ko) * 2009-12-24 2016-11-18 삼성전자주식회사 내장 회로기판 및 그 제조 방법
CN107429069A (zh) * 2015-03-09 2017-12-01 住友电气工业株式会社 树脂组合物、层叠结构体及其制造方法
CN106256846B (zh) * 2015-06-17 2019-04-16 长兴材料工业股份有限公司 聚酰亚胺前驱物组合物、其用途及由其制备的聚酰亚胺
TW201731918A (zh) * 2016-03-14 2017-09-16 台虹科技股份有限公司 聚醯亞胺、聚醯亞胺膜以及軟性銅箔基板
TWI595024B (zh) * 2016-06-23 2017-08-11 臻鼎科技股份有限公司 聚醯胺酸、覆銅板及電路板
TWI614574B (zh) * 2017-01-03 2018-02-11 台虹科技股份有限公司 感光性組成物
TWI627203B (zh) 2017-03-31 2018-06-21 長興材料工業股份有限公司 聚醯亞胺前驅物組合物、其用途及由其製備之聚醯亞胺
JP7375318B2 (ja) * 2018-05-16 2023-11-08 東レ株式会社 ポリイミド前駆体樹脂組成物、ポリイミド樹脂組成物およびその膜状物、それを含む積層体、ならびにフレキシブルデバイス
KR102153507B1 (ko) * 2018-08-22 2020-09-09 피아이첨단소재 주식회사 내염기성이 향상된 폴리이미드 필름 및 이의 제조방법
CN112239539A (zh) * 2019-07-16 2021-01-19 臻鼎科技股份有限公司 聚酰胺酸组成物、聚酰亚胺覆铜板及电路板
CN112581861B (zh) 2019-09-27 2023-09-05 群创光电股份有限公司 可挠式显示设备
CN111976246B (zh) * 2020-09-01 2021-03-12 无锡睿龙新材料科技有限公司 一种高阻燃功能智能涂覆高频覆铜板及其制备方法
CN114805805B (zh) * 2022-04-29 2023-12-19 深圳先进电子材料国际创新研究院 一种高粘合强度的聚酰亚胺及其制备方法和应用

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770514A (en) * 1972-06-08 1973-11-06 American Cyanamid Co Chemical treatment of metal
US3873563A (en) * 1972-09-29 1975-03-25 Sakai Chemical Industry Co Method for manufacturing 4-amino-1,2,4-triazoles
EP0103227B1 (de) * 1982-09-10 1985-11-27 Bayer Ag Verfahren zur Herstellung von Polyphosphaten, nach diesem Verfahren hergestellte Polyphosphate und ihre Verwendung
JPH0665707B2 (ja) * 1985-09-20 1994-08-24 鐘淵化学工業株式会社 改良されたポリイミドフイルム
CN87102318A (zh) * 1987-03-28 1987-12-23 刘俊泉 印制电路用柔性复箔材料新制造方法
JPH02228359A (ja) * 1989-03-01 1990-09-11 Hitachi Chem Co Ltd ポリアミド酸組成物
US5183593A (en) * 1989-11-14 1993-02-02 Poly-Flex Circuits, Inc. Electrically conductive cement
US5481084A (en) * 1991-03-18 1996-01-02 Aluminum Company Of America Method for treating a surface such as a metal surface and producing products embodying such including lithoplate
JP3029487B2 (ja) * 1991-05-13 2000-04-04 住友ベークライト株式会社 銅張積層板の製造方法
JPH04369290A (ja) * 1991-06-18 1992-12-22 Furukawa Saakitsuto Foil Kk 保護フィルム付き両面粗化処理銅箔及びその製法
JP3170174B2 (ja) * 1995-04-18 2001-05-28 日本ゼオン株式会社 ポリイミド系樹脂組成物
JPH0911397A (ja) * 1995-06-30 1997-01-14 Hitachi Ltd 銅張積層板、及びその製造方法、並びにプリント基板、及びその製造方法
US5662981A (en) * 1996-04-30 1997-09-02 Owens-Corning Fiberglas Technology Inc. Molded composite product and method of making
KR19990002985A (ko) * 1997-06-24 1999-01-15 김연혁 동장적층판
TWI221861B (en) * 1998-04-22 2004-10-11 Toyo Boseki Agent for treating metallic surface, surface-treated metal material and coated metal material
JP2000022288A (ja) * 1998-06-29 2000-01-21 Sony Chem Corp フレキシブルプリント基板及びその製造方法
EP1178074A4 (en) * 1999-02-19 2002-09-18 Hitachi Chemical Co Ltd PREMIX, LAMINATE WITH METAL COATING AND PRINTED CIRCUIT BOARD OBTAINED THEREFROM
KR100820221B1 (ko) * 2000-06-16 2008-04-07 유니티카 가부시끼가이샤 플렉시블프린트 배선판용 기판의 제조방법 및플렉시블프린트 배선판용 기판
US6541384B1 (en) * 2000-09-08 2003-04-01 Applied Materials, Inc. Method of initiating cooper CMP process
JP4309602B2 (ja) * 2001-04-25 2009-08-05 メック株式会社 銅または銅合金と樹脂との接着性を向上させる方法、ならびに積層体
EP1254936B1 (en) * 2001-05-04 2007-03-14 Rohm And Haas Company Method for preparing a laminate
US20050205972A1 (en) * 2002-03-13 2005-09-22 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and semiconductor device
JP2004098570A (ja) * 2002-09-11 2004-04-02 Amt Kenkyusho:Kk フィルム状積層体およびフレキシブル回路基板
JP4521683B2 (ja) * 2002-11-14 2010-08-11 東レ・デュポン株式会社 ポリイミドフイルム
CN1180006C (zh) * 2002-11-22 2004-12-15 中国科学院长春应用化学研究所 聚醚酰亚胺柔性印刷线路基材的制备方法
JP4699059B2 (ja) * 2004-03-25 2011-06-08 新日鐵化学株式会社 銅箔の表面処理方法及び銅張積層板の製造方法
KR100646248B1 (ko) * 2004-05-04 2006-11-23 주식회사 엘지화학 2층 동장 적층판의 제조방법
JP3953051B2 (ja) * 2004-06-04 2007-08-01 東洋紡績株式会社 ポリイミドフィルムおよびそれを用いた銅張積層フィルム
JP2006206756A (ja) * 2005-01-28 2006-08-10 Sony Chem Corp ポリイミド化合物及びフレキシブル配線板
KR100839760B1 (ko) * 2006-02-06 2008-06-19 주식회사 엘지화학 칩 온 필름용 동장 적층판
US7604754B2 (en) * 2006-11-17 2009-10-20 E. I. Du Pont De Nemours And Company Resistor compositions for electronic circuitry applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020106029A1 (ko) * 2018-11-20 2020-05-28 주식회사 엘지화학 플렉서블 소자 제조용 적층체 및 이를 이용한 플렉서블 소자 제조 방법

Also Published As

Publication number Publication date
CN101356864A (zh) 2009-01-28
JP5110601B2 (ja) 2012-12-26
WO2007091807A1 (en) 2007-08-16
TWI321974B (en) 2010-03-11
JP2009511305A (ja) 2009-03-19
CN101356864B (zh) 2010-06-16
TW200810649A (en) 2008-02-16
KR100839760B1 (ko) 2008-06-19
US20090139753A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
KR100839760B1 (ko) 칩 온 필름용 동장 적층판
KR100668948B1 (ko) 금속 적층판 및 그의 제조방법
JP6767759B2 (ja) ポリイミド、樹脂フィルム及び金属張積層板
WO2006112523A1 (ja) ポリイミドフィルム積層体
EP1266926A1 (en) Adhesive polyimide resin and adhesive laminate
WO2007102691A9 (en) Metallic laminate and method for preparing the same
JP2011514266A (ja) 高接着性ポリイミド銅張積層板およびその製造方法
JP6106417B2 (ja) 多層ポリイミド構造の軟性金属積層板の製造方法
JP2008531334A (ja) 金属積層板およびその製造方法
KR102647086B1 (ko) 금속장 적층판 및 회로 기판
EP1606108B1 (en) Double-sided metallic laminate and method for manufacturing the same
KR100502177B1 (ko) 양면 금속 적층판 및 그의 제조방법
JP2008135759A (ja) ポリイミドベンゾオキサゾールフィルムを絶縁層として用いたプリント配線基板用ベース基板、多層プリント配線板
KR101257413B1 (ko) 내열성이 우수한 양면 금속 적층판 및 이의 제조방법
JP2005144908A (ja) ポリイミド金属積層板
JP4721657B2 (ja) ポリイミドベンゾオキサゾールフィルム
KR101190500B1 (ko) 열가소성 폴리이미드 필름 및 그 용도
Tasaki Low transmission loss polyimides substrates: a novel alternative to liquid crystal polymers
JPWO2007114081A1 (ja) 金属積層体
TWI852926B (zh) 覆金屬積層板及電路基板
JP5069844B2 (ja) プリント配線板用絶縁フィルムの製造方法、ポリイミド／銅積層体及びプリント配線板
JP2003089784A (ja) ビルトアップ基板用耐熱性接着フィルム
TWI574997B (zh) 聚醯胺酸組成物及其應用
JP2006077158A (ja) ポリイミドベンゾオキサゾールフィルム
JP2002361788A (ja) 接着剤組成物およびこれを用いる積層体並びに多層プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 10