KR20070042580A - 외부 콘택용 외부 콘택 패드를 포함하는 반도체 구성요소의와이어링 기판 및 그 제조 방법 - Google Patents

외부 콘택용 외부 콘택 패드를 포함하는 반도체 구성요소의와이어링 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070042580A
KR20070042580A KR1020077006299A KR20077006299A KR20070042580A KR 20070042580 A KR20070042580 A KR 20070042580A KR 1020077006299 A KR1020077006299 A KR 1020077006299A KR 20077006299 A KR20077006299 A KR 20077006299A KR 20070042580 A KR20070042580 A KR 20070042580A
Authority
KR
South Korea
Prior art keywords
wiring substrate
contact pads
rubber
elastic material
baseplate
Prior art date
Application number
KR1020077006299A
Other languages
English (en)
Other versions
KR100889840B1 (ko
Inventor
미카엘 바우어
라이너 슈타이너
홀거 뵈르너
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20070042580A publication Critical patent/KR20070042580A/ko
Application granted granted Critical
Publication of KR100889840B1 publication Critical patent/KR100889840B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 반도체 구성요소의 외부 콘택들용 외부 콘팩 패드들(3)을 포함하는 반도체 구성요소의 와이어링 기판(5)에 관한 것이다. 이를 위해, 강성의 와이어링 기판(5)은 컷아웃들(8)을 갖는 상부면(7)을 가지며, 상기 컷아웃들(8)은 고무-탄성 물질(9)을 갖는다. 상기 외부 콘택 패드들(3)은 고무-탄성 물질(9) 상에 배치된다. 또한, 본 발명은 이러한 타입의 와이어링 기판(5)을 생성하는 방법에 관한 것이며, 상기 생성 방법 시 고무-탄성 물질 패드들(25)은 중합체 플라스틱의 전구체 안으로 가압된다.

Description

외부 콘택용 외부 콘택 패드를 포함하는 반도체 구성요소의 와이어링 기판 및 그 제조 방법{WIRING SUBSTRATE OF A SEMICONDUCTOR COMPONENT COMPRISING EXTERNAL CONTACT PADS FOR EXTERNAL CONTACTS AND METHOD FOR PRODUCING THE SAME}
본 발명은 외부 콘택들용 외부 콘택 패드들을 포함하는 반도체 구성요소의 와이어링 기판, 및 그 제조 방법들에 관한 것이다. 이 경우, 바람직하게는 솔더 볼(solder ball)들이 외부 콘택들로서 외부 콘택 패드들에 적층(apply)되도록 의도된다.
이러한 형태의 와이어링 기판들은 BGA(ball grid array) 하우징들 또는 LBGA(large ball grid array) 하우징들이라고도 알려진 반도체 구성요소 하우징들에 사용된다.
상기 와이어링 기판들의 문제들 중 하나는 와이어링 기판의 외부 접촉 패드들과 상위(superordinate) 회로 보드 간의 연결이 생성될 수 있는 지에 관한 신뢰성 문제이다. 주기적인 열적 부하(cyclic thermal loading)들의 경우, 상이한 열 팽창 계수를 갖는 상이한 물질들의 존재로 인해 주기적인 기계적 전단 부하(shear loading)들이 솔더 연결부들에 가해진다. 진동 부하들의 경우, 주기적인 열적 응력 들 이외에도 압력 변동들이 발생하며, 전체적으로 미세결함(microcrack)이나 연결의 끊어짐을 유발할 수 있다.
종래 기술에서는 상위 회로 보드들로의 솔더 볼 연결들의 신뢰성을 개선하기 위해 다수의 상이한 방법들이 사용된다. 몇몇 방법들은 기계적인 부하를 감소시키기 위해 솔더 연결들의 구성에 기초한다. 그 이외의 방법들은, 예를 들어 반도체 칩 접착 층들을 삽입하여 상기 기계적인 부하들이 감소되는 방식으로 하우징 패키지들의 물질 특성의 적합화를 시도한다. 이러한 해결책들 중 몇몇은 하우징 기판들의 적합화가 하우징들의 특정 실시예에 매우 크게 의존한다는 단점을 갖는다. 이러한 해결책들은 부가적으로 복잡하고 고가인 제조 방법들을 필요로 한다. 또한, 이러한 문제들은 솔더링 콘택들 간의 더 짧은 거리 및 더 짧은 연결 피치(pitch)들로 전이(transition)가 행해지는 경우에 악화된다.
또한, 납을 포함하는 솔더 물질로부터 납-없는 솔더 물질로의 전이는 각각의 물질들의 상이한 특성들로 인해, 외부 콘택들로서 솔더 볼들의 부하 한계들에 관한 문제들을 감소시키기보다 더 증가시키게 될 것이다. 상기 문제들을 해결할 수 있는 또 다른 가능성들은 상위 회로 보드와 하우징의 와이어링 기판 사이에 언더필러(underfiller)의 형태로 추가 물질을 도입하는 것에 있다. 하지만, 이는 회로 보드들의 생성 시에 추가 공정 단계를 필요로 하며, 회로 보드들 상의 조립체들을 교체하거나 수리하는 것이 더 힘들게 된다.
종래 기술에서의 또 다른 해결 방안들은, 예를 들어 스프링 요소들을 형성하거나, 고무-탄성 코어(rubber-elastic core)들을 갖는 엘라스토머 볼(elastomer ball) 형태의 유연한 물질들로부터 구현된 외부 콘택들을 이용하여 콘택들 자체를 유연한 방식으로 구현할 것을 제안한다. 하지만, 유연한 콘택들을 갖는 이러한 변형들은 매우 비용-집중적(cost-intensive)이며, 양산(mass production)에는 적합하지 않을 수 있다. 또한, 신뢰성 문제들은 외부 콘택들로서의 상기 스프링 요소들 또는 엘라스토머 볼들의 낮은 강도(degree of robustness)로 인해 발생한다.
논문: "Stress free area array structures for flipchip and chipscale devices"(R. Fillian 외, 14th European micro electronics and packaging conference and exhibition, Friedrichshafen, 독일, 2003년 6월 23-25일, 308-312 페이지)는 도 1에 도시된 바와 같이 공기-충전된 캐비티(air-filled cavity) 위에 배치되거나 탄성 물질로 충전된 캐비티 위에 배치된 솔더 볼들을 갖는 BGA 하우징들, 반도체 칩 크기 하우징들 및 플립-칩 구성요소들을 개시한다. 이러한 형태의 소위 "플로팅 패드" 솔더 볼들은 특정한 밀리터리 어플리케이션(military application)에 기초한 매우 복잡한 비용-집중적 제조 방법을 요구하므로, 양산에는 적합하지 않다. 원칙적으로, 캐비티들 또는 엘라스토머-충전된 캐비티들은 와이어링 기판에 추가의 복잡한 층들을 적층함으로써 실현된다.
본 발명의 목적은 외부 콘택들용 외부 콘택 패드들을 포함하는 반도체 구성요소의 와이어링 기판을 제공하고, 그 제조 방법을 제공하는 것이며, 이에 의해 외부 콘택들로서 솔더 볼들을 갖는 구성요소들에 대한 신뢰성을 증가시킬 수 있다. 또한, 본 발명의 목적은 저가의 반도체 구성요소들의 양산에 적합한 방법을 제공하는 것이다.
상기 목적은 독립항들의 주제(subject matter)에 의해 달성된다. 본 발명의 유익한 실시형태들은 종속항들에 나타난다.
본 발명은 외부 콘택들에 적합한(fitting) 외부 콘택 패드들을 포함하는 반도체 구성요소의 와이어링 기판을 제공한다. 상기 목적을 위해, 강성의 와이어링 기판은 와이어링 기판을 갖는 하부면과 컷아웃(cutout)들을 갖는 상부면을 포함한다. 상기 컷아웃들 내에 고무-탄성 물질이 배치되고, 외부 콘택 패드들은 상기 고무-탄성 물질 상에 배치된다.
본 발명에 따른 상기 와이어링 기판은 와이어링 기판에 추가 층들이 적층되어야 하는 것이 아니라, 와이어링 기판 자체가 대응하는 고무-탄성 물질로 충전될 수 있는 컷아웃들을 제공하는 역할을 하고, 그 상부면 상에는 그들을 매개로 하여 강성의 외부 콘택들을 잡아주고, 그럼에도 외부 콘택들이 압력 주기적 부하들 및 주기적인 열적 로딩들에 순응(yield)할 수 있도록 허용된 금속성 외부 콘택 패드들 이 제공될 수 있다는 점에서 이전의 해결책들과는 상이하며, 이는 컷아웃들 내의 고무-탄성 물질이 압축 및 연장된다는 사실로 인해, 컷아웃들 내의 고무-탄성 물질이 금속성 콘택 패드들의 경사 이동(tilting movement)들을 허용한다는 사실로 인해 전단 부하들에 반응할 수 있기 때문이다.
본 발명의 바람직한 실시예에서, 고무-탄성 물질의 상부면은 와이어링 기판의 상부면과 함께 공면 영역(coplanar area)을 형성한다. 상기 공면 영역은 전이들 없이, 높은 정확성으로 또한 추가 제조 단계들 없이 외부 콘택 패드들, 콘택 패드들 및/또는 스루 콘택(through contact)들로의 피드 라인(feed line)들 및 임의의 와이어링 구조체를 생성할 수 있다는 장점을 갖는다.
기판 내의 컷아웃들은 외부 콘택들에 제공된 위치들에서 기판의 전구체(precursor) 안으로 고무-탄성 물질을 단순히 가압함으로써 제공될 수 있다. 이 경우 공면 영역을 생기게 하기 위해, 전구체의 기판 물질은 높은 점성을 갖는 조성(composition)을 형성하기 위해 단지 예비가열된다. 결과적으로, 컷아웃들의 형성 및 그 충전은 간단한 프린팅 기술에 의해 실현될 수 있으며, 복잡한 리소그래피 코팅, 정렬, 노광, 현상, 고정(fixing) 및 장착(mounting) 방법들을 필요로 하지 않는다.
본 발명의 또 다른 바람직한 실시예에서, 고무-탄성 물질은 실리콘, 실리콘 엘라스토머 및/또는 겔(gel), 및 폐쇄-다공 연성-다공성 물질(closed-pore soft-porous material)들을 포함한다. 이러한 물질들은 상기 물질들이 금속성 외부 콘택 패드들을 단단히 고정시킬 수 있는 장점을 갖는 한편, 또 한편으로는 상기 물질들이 순응성(compliance)을 가짐에 따라 솔더 볼들의 직경의 차이들 및 부정확성들을 보상할 수 있는 장점을 갖는다. 더욱이, 상기 물질들은 대응하는 열적 주기 테스트들 동안에 충격들, 압력 주기적 부하들, 및 전단 부하들을 견딜 수 있다.
이 경우, 기판 물질의 고-점성 전구체의 상면 안으로 탄성 물질이 가압될 때에 컷아웃들이 어떤 형상을 취하는지는 비교적 중요하지 않다. 단일 와이어링 기판의 컷아웃들이 상이한 깊이를 갖는 것도 유익할 수 있다. 압력 주기적 부하 또는 전단 주기적 부하가 비교적 높은 경우, 기판의 고-점성 물질 안으로 가압되기 이전에 더 큰 부피를 갖는 고무-탄성 물질 패드들을 준비하여 기판 내에 더 깊은 컷아웃들을 제공할 수 있다.
본 발명의 또 다른 특징은 고무-탄성 물질로 충전된 컷아웃의 영역 크기(areal extent)는 금속성 외부 콘택 패드들의 영역 크기보다 더 크다는 것이다. 본 발명에 따른 이러한 기준(measure)의 경우, 금속성 콘택 패드들의 에지와 컷아웃들의 에지 간의 순응성이 보장되기 때문에, 고무-탄성 물질의 효과가 더 증대된다.
본 발명의 또 다른 바람직한 실시예에서, 와이어링 기판은 와이어링 구조체로부터 외부 콘택 패드들로의 피드 라인들을 갖는다. 상기 피드 라인들은 외부 콘택 패드들의 영역 크기에 비해 더 작게 만들어질 수 있으며, 그 결과 상기 라인들은 파손(tearing) 또는 파괴(breaking) 없이 컷아웃들에서 고무-탄성 물질의 순으성을 따를 수 있게 된다.
또한, 와이어링 기판은 피드 라인들에 연결됨에 따라, 외부 콘택 패드들로의 전기적인 접근을 가능하게 하는 와이어링 기판을 관통하는 스루 콘택들을 가질 수 있다. 통과 라인들의 탄성이 너무 크지 않아 상기 라인들이 고무-탄성 변형을 따를 수 있기 때문에, 이러한 비교적 강성의 스루 콘택들이 고무-탄성 물질 패드들 부근에 배치된다. 그 후, 상기 스루 콘택들은 피드 라인들을 통해 외부 콘택 패드들에 연결된다.
외부 콘택 패드 아래의 고무-탄성 물질의 적용가능성을 증대시킬 수 있는 또 다른 가능성은 고무-탄성 물질 내에 도전성 입자들을 수용하는 것을 수반한다. 상기 도전성 입자들은 먼저 높은 변형가능성을 가져야 하고, 추가적으로 높은 순응성을 가져야 하며, 마지막으로 외부 콘택 패드들의 예상되는 큰 이동들에 적합해야 한다. 소위 "탄소 나노튜브들"은 외부 콘택 패드들 아래 있는 물질의 고무-탄성 특성들을 손상시키지 않으며, 이러한 콘택-마스킹(contact-masking) 작업에 적절하다.
이러한 탄소 나노튜브들은 탄소 원자들의 단벽(single-walled) 또는 다벽(multiwalled) 육각 구성을 갖는 중공의 튜브(hollow tube)이며, 수 나노미터 내지 수백 나노미터의 직경을 갖는다. 탄소 나노튜브들은 10 나노미터 내지 수 밀리미터의 길이에 걸쳐 결정 입계(grain boundary)들을 갖지 않기 때문에, 그들의 변형가능성, 탄성 및 컴플라이언스는 통상적으로 전기 도전성 플라스틱 연결들에 통합된 금속 입자들의 경우에서보다 훨씬 더 크다. 또한, 1 × 109 A/㎠의 값을 갖는 탄소 나노튜브들의 전류-운반 능력(current-carrying capacity)도 훨씬 더 크다. 더욱이, 결정 입계들의 부재로 인해 인장 강도가 매우 높고, 5 × 1010 Pa 내지 5 × 1013 Pa 사이의 값을 가지며, 통상적인 금속 입자들의 경우에서보다 2 자릿수 이상이 높은 크기이며, 그 결과로 이러한 탄소 나노튜브들이 고무-탄성 물질과 혼합되는 경우에 접촉 능력의 방해(interruption)는 매우 낮다.
본 발명의 또 다른 실시예는 외부 콘택 패드들이 납-없는 솔더링 물질로 된 솔더 코팅을 갖도록 제공한다. 상기 납-없는 솔더링 물질은 먼저 환경적인 호환성(environmental compatibility)을 개선하고, 이러한 와이어링 기판들의 리사이클링(recycling)을 용이하게 하며, 나아가 솔더 볼들로 구성된 외부 콘택들이 매우 용이한 방식으로 외부 콘택 패드들에 연결될 수 있다는 장점을 갖는다.
본 발명의 또 다른 실시예에서, 반도체 칩은 와이어링 기판의 와이어링 구조체 상에 배치되고, 상기 반도체 칩은 그 플립-칩 콘택(flip-chip contact)들에 의해 와이어링 구조체의 콘택 패드들에 바로 연결될 수 있다. 활성 상부면 상에 콘택 영역들을 갖는 반도체 칩의 경우, 와이어링 구조체를 갖는 상기 콘택 영역들은 대응하는 본딩 연결(bonding connection)들을 통해 와이어링 기판의 와이어링 구조체에 전기적으로 연결된다. 반도체 구성요소의 외부 콘택들과 상위 회로 보드 간의 상호작용 및 작동 방법에 대해서는 반도체 칩에 플립-칩 콘택들 또는 본딩 연결들이 구비되어 있는지는 중요하지 않다.
중요한 것은, 외부 콘택 영역들을 갖는 기판이 플라스틱 하우징 조성물을 통해 반도체 칩에 기계적으로 밀접하게 연결되므로, 통상적으로 섬유-보강된 에폭시 수지(fiber-reinforced epoxy resin)를 포함하는 상위 회로 보드와 반도체 물질 간의 팽창 차이들이 상위 회로 보드와 반도체 구성요소의 와이어링 기판 간의 솔더 연결에도 영향을 준다는 것이다. 본 발명에 따른 외부 콘택 패드들의 고무-탄성 순응성은 외부 콘택의 파손 또는 결함성 콘택의 위험성이 회피되는 정도로 상위 회로 보드와 반도체 구성요소 간의 기계적인 응력을 경감시킬 수 있다.
외부 콘택들에 적합한 외부 콘택 패드들을 포함하는 반도체 구성요소의 와이어링 기판을 포함하는 방법은 다음의 방법 단계들을 갖는다. 제 1 단계는 사전설정된 위치들에서 스루 콘택들을 갖는 베이스플레이트(baseplate)를 생성하는 단계를 수반하며, 상기 베이스플레이트는 중합체 플라스틱으로 된 전구체를 포함한다. 그 후, 고무-탄성 물질로 구성된 층이 상기 베이스플레이트의 상부면에 선택적으로 적층되며, 상기 층은 서로 이격된 고무-탄성 물질 패드들을 포함한다. 그 후, 구리 필름이 증착되고, 외부 콘택 패드들을 이용하여 상기 베이스플레이트의 중합체 플라스틱으로 된 전구체 상으로 고무-탄성 물질을 가압함으로써 된다. 이 증착 시에, 베이스플레이트의 상부면과 구리 필름 사이에 공면 계면(coplanar interface)이 형성된다. 그 후, 상기 구리 필름은 외부 콘택 패드들을 형성하기 위해 구조화될 수 있으며 스루 콘택들로 공급된다. 이 구조화는 리소그래피와 에칭 기술을 이용하여 수행된다. 그 후, 베이스플레이트의 중합체 플라스틱이 경화되어, 강성의 자기-지지 와이어링 기판을 형성한다.
이 방법은 프린팅 기술과 같은 비교적 개괄적인 적층 기술(coarse application technique)에 의해 실현될 수 있다는 장점을 갖는다. 이러한 프린팅 기술은 젯 프린팅 기술(jet printing technique), 스크린 프린팅 기술(screen printing technique) 또는 스텐실 프린팅 기술로 알려져 있으며, 베이스플레이트 상에 고무-탄성 물질 패드들의 패턴을 제공한다. 상기 베이스플레이트의 고-점성 플라스틱 조성 안으로의 상기 고무-플라스틱 물질의 가압 시, 대응하는 증착 툴(lamination tool)들에 의해 구리 필름이 지지된다. 그러므로, 플라스틱 필름의 두께는 외부 콘택 패드들의 두께에 대응할 수 있다.
기판 안으로 고무-탄성 물질 또는 외부 콘택 패드들을 가압한 후에, 구리 필름은 실질적으로 피드(feed)들 및 외부 콘택 패드들 안으로 구조화될 수 있다. 이 구조화 이전이나 이 구조화 이후에, 베이스플레이트의 중합체 플라스틱이 경화되어, 강성의 자기-지지 와이어링 기판을 형성한다. 이 경화 시에, 기계적으로 매우 안정한 공간 패턴(spatial pattern)을 형성하기 위해 중합체의 체인 분자들이 교차결합한다.
외부 콘택들에 적합한 외부 콘택 패드들을 포함하는 반도체 구성요소의 와이어링 기판을 생성하는 대안적인 실시예에서, 제 1 단계는 사전설정된 위치들에서 베이스플레이트에 스루 콘택들을 제공하는 단계를 수반한다. 이 경우에, 베이스플레이트는 중합체 플라스틱의 전구체를 나타낸다. 이러한 전구체들은 완전히 교차 결합되지 않은 중합체 플라스틱이므로, 비교적 낮은 온도들에서, 중합체 플라스틱의 강성의 전구체가 높은 점성을 갖는 조성으로의 전이를 거치는 연화점(softening point)을 갖는다. 그 결과, 고무-플라스틱 물질로 구성된 층이 베이스플레이트에, 베이스플레이트의 상부면에 선택적으로 적층될 수 있다. 이 경우, 상기 층은 서로 이격되고 베이스플레이트의 사전결정된 위치들에 배치된 고무-탄성 물질 패드들을 갖는다.
상기 방법에 대한 대안예로서, 증착된 금속 필름보다는, 이후 구리-코팅된 필름이 준비되며, 이 금속 코팅은 이미 구조화되었고 금속성 외부 콘택 패드들을 갖는다. 상기 필름 상의 외부 콘택 패드들의 배치는 베이스플레이트 상의 고무-탄성 물질 패드들의 배치에 대응하며, 그 후 이를 이용하여, 구조화된 금속-코팅된 필름이 정렬된다. 이 경우에는 필름 물질 자체가 투명한 플라스틱으로 구성되어, 정렬을 용이하게 하는 것이 유익하다. 그 후, 증착 시, 외부 콘택 패드들 및 베이스플레이트의 상부면 상에 고무-탄성 물질 패드들이 상기 베이스플레이트의 중합체 플라스틱의 전구체 안으로 가압된다. 이를 위해, 상기 베이스플레이트는 중합체 플라스틱의 전구체의 연화점까지 가열된다. 상기 공정에서는 베이스 층의 상부면과 필름 사이에 공면 경계 층(coplanar boundary layer)이 생긴다.
이 단계 이후, 외부 콘택 패드들의 외부 콘택 연결 영역들은 덮이지 않는다. 한편, 이는 포토리소그래피 단계들을 통해 외부 콘택 패드들의 위치들에서 분해(resolve)된 캐리어 필름에 의해 덮이지 않은 구리-코팅 필름의 대응하는 영역들에 의해, 또는 공면 경계 층으로부터 캐리어 층을 벗겨냄으로써 수행될 수 있다. 마지막으로, 베이스플레이트의 중합체 플라스틱이 경화되어, 강성의 자기-지지 와이어링 기판을 형성할 수 있다. 이 경화 시에 중합체 플라스틱의 전구체는 더 많이 교차 결합되므로, 더 큰 치수 안정성을 얻게 된다.
상기 방법의 또 다른 변형예에서, 고무-탄성 물질 패드들은 베이스플레이트 상에 준비되지 않으며, 구조화된 금속-코팅된 또는 가능하게는 투명한 플라스틱 캐리어 필름의 대응하는 준비된 금속성 외부 콘택 패드들 상에 인가된다. 그 후, 이미 외부 콘택 패드들 및 고무-탄성 물질 패드들을 갖는 이 합성 필름(composite film)은 베이스플레이트의 중합체 플라스틱의 전구체 안으로의 고무-탄성 물질의 침투를 이용하여 표면 상에 증착될 수 있다. 베이스플레이트의 경화 후, 후속하여 베이스플레이트의 상부면과 필름 사이에 형성된 공면 경계 층으로부터 투명한 플라스틱 캐리어 필름이 벗겨질 수 있다.
세 가지 모든 방법 변형들에서, 최종적으로는 자기-지지 와이어링 기판이 생기며, 그 하부면 상에는 스루 콘택들에 연결되고 반도체 칩으로의 본딩들이 적층될 수 있게 하는 와이어링 구조체가 적층될 수 있다. 또한, 솔더링 레지스트 층들은 자기-지지 와이어링 기판의 하부면 및 상부면 상에 모두 적층될 수 있으며, 상부면 상의 외부 콘택 패드들 및 적층될 반도체 칩들로의 연결들에 대한 대응하는 콘택 패드들에만 남아있지 않을 수 있다. 이러한 콘택 패드들은 반도체 칩이 와이어링 구조체 상의 그 플립-칩 콘택들에 의해 바로 연결될 것인지, 또는 반도체 칩이 본딩 연결들을 통해 와이어링 기판 및 그 위에 위치된 와이어링 구조체에 연결될 것인지에 따라, 와이어링 구조체 상에 상이하게 배치된다.
베이스플레이트의 물질 안으로 고무-탄성 물질 패드들을 가압하는 세 가지 모든 방법들에서, 고무-탄성 물질로 충전된 컷아웃들의 패턴이 와이어링 기판 내에 생성되며, 그 결과로 와이어링 기판의 두께는 증가되지 않으며, 외부 콘택 패드 아래의 고무-탄성 영역을 생성하기 위해 와이어링 기판의 어떠한 추가 코팅들도 요구되지 않는다.
이 방법을 이용하면, 기판의 두께를 증가시키는 여하한의 추가 고무-탄성 구조체들을 요구하지 않는 와이어링 기판들이 비용-효율적인 방법 단계들에 의해 생성될 수 있으며, 그럼에도 불구하고 반도체 구성요소와 상위 회로 보드 간의 기계적인 디커플링이 가능할 수 있다. 고무-탄성 물질 패드들의 치수들이 자유롭게 선택될 수 있기 때문에, 와이어링 기판 내에 고무-탄성 물질로 충전된 컷아웃들의 상이한 깊이들을 달성할 수 있다.
요약하면, 반도체 구성요소의 본 발명에 따른 와이어링 기판을 이용하면, 고무-탄성 층이 각각의 경우에서 하우징에서의 외부 콘택 패드들 아래의 와이어링 기판 안으로 통합되기 때문에, 상위 회로 보드 또는 회로 보드와 반도체 구성요소 하우징 사이에 작용하는 힘들이 양호하게 취해질 수 있다는 것이 설립될 수 있다. 상기 층은 와이어링 기판의 베이스플레이트 또는 기본 몸체(basic body) 안으로 매입(embed)되고, 기판의 생산 시에 가능한 한 빨리 대응하는 위치들에 제공되기 때문에, 이러한 고무-탄성 패턴들의 생성이 간단해지고, 따라서 더 비용-효율적이 된다.
외부 힘들이 솔더 콘택 상에서 작용하면, 외부 콘택 패드들 아래의 고무-탄성 층은 바람직하게는 Z-방향으로 제한된 편위(excursion)를 허용함에 따라, 진동 부하들의 경우에 응력 흡수 또는 저하(damping)를 가능하게 한다. 고무-탄성 층의 두께는 요구되는 응력에 의존하여 변동될 수 있으며, 따라서 연결의 유연성과 견고성(robustness) 간의 최적의 균형을 달성하게 된다. 또한, 구성요소 내에서는 비교적 높게 응력된 콘택들, 예를 들어 와이어링 기판의 코너들에 있는 외부 콘택들 상의 부하를 경감시키기 위해 두께를 변동할 수 있다.
결과적으로, 다음과 같이 장점들이 요약된다:
1. 특히, Z-방향으로 장력 부하를 초래하는 강하 테스트(drop test)들에서뿐만 아니라, 인쇄 회로 보드 레벨에서의 온도 주기 테스트들에서의 연결의 더 높은 신뢰성.
2. 고무-탄성 방식으로 장착된 외부 콘택 패드들로 인해 테스트 시 콘택-연결이 개선됨.
3. 최종 고객(end customer)을 위해, 반도체 구성요소들이 그들의 외부 콘택들에 의해 더 단순한 방식으로 상위 회로 보드 상에 적합할 수 있도록, 반도체 구성요소 하우징과 상위 회로 보드 간의 상호공간의 언더필링(underfilling)이 방지.
4. 이러한 고무-탄성적 완충(cushioned) 외부 콘택 패드들의 생산 공정이 비용-효율적으로 수행될 수 있음.
결과적으로, 외부 콘택 패드들 또는 볼 패드들을 포함하는 와이어링 기판 내에 또는 기판 인터포저(interposer) 내에 응력-흡수 층이 생성되고, 이에 따라 상위 회로 보드와 하우징의 부분적인 기계적 디커플링이 달성된다.
이하, 첨부한 도면들을 참조하여 본 발명을 더 상세히 설명한다.
도 1은 와이어링 기판의 일부분의 개략적 단면도;
도 2는 중합체 플라스틱의 전구체의 베이스플레이트의 개략적 단면도;
도 3은 고무-탄성 물질 패드들의 적층 이후의 도 1에 따른 베이스플레이트의 개략적 단면도;
도 4는 금속 필름의 적층 이후의 도 2에 따른 베이스플레이트의 개략적 단면도;
도 5는 베이스플레이트 안으로 고무-탄성 물질 패드들을 가압한 이후의 도 4에 따른 베이스플레이트의 개략적 단면도;
도 6은 컷아웃 패드들 및 피드 라인들을 형성하기 위해 금속 필름의 구조화 이후의 베이스플레이트의 개략적 단면도;
도 7은 본 발명에 따른 와이어링 기판의 개략적 단면도;
도 8은 상위 회로 보드 상에 장착된 본 발명의 제 1 실시예의 반도체 구성요소의 일부분의 개략적 단면도; 및
도 9는 상위 회로 보드 상에 장착된 본 발명의 제 2 실시예의 반도체 구성요소의 일부분의 개략적 단면도이다.
도 1은 와이어링 기판(5)의 일부분의 개략적인 단면도를 도시한다. 와이어링 기판(5)은 상부면(7) 및 하부면(6)을 갖는 베이스플레이트(24)를 갖는다. 상기 상부면(7)으로부터 베이스플레이트(24) 안으로 고무-탄성 물질(9)이 도입되고, 이 물질은 고무-탄성 물질 패드(25)를 형성하며, 와이어링 기판(5)의 상부면(7)에 컷아웃(8)을 충전한다.
베이스플레이트(24) 안으로 통합된 고무-탄성 물질 패드(25)는 와이어링 기판(5)의 상부면(7)과 공면 영역(11)을 형성하는 상부면(10)을 갖는다. 상기 고무-탄성 물질 패드들(25)의 영역 내에 있는 와이어링 기판(5)의 공면 영역(11) 상에 금속성 외부 콘택 패드(3)가 배치된다. 상기 외부 콘택 패드(3)의 영역 크기(13)는 고무-탄성 물질 패드(25)의 영역 크기(12)보다 더 작다.
고무-탄성 물질 패드(25)가 순응적이기 때문에, 외부 콘택 패드들(3) 상에 작용하는 진동 부하들 또는 열적 변형률(thermal strain)들로 인한 전단 부하들이 감소 및/또는 저하될 수 있다. 이를 위해, 반도체 구성요소의 와이어링 기판(5)의 컷아웃들(8)의 깊이(t)는 예상되는 부하들로 적합화될 수 있으며, 그 결과, 예를 들어 코너 콘택들이 반도체 구성요소의 중심에 있는 외부 콘택들(4)보다 더 두꺼운 고무-탄성 층으로 버퍼링될 수 있다.
피드 라인(상기 단면도에 도시되지 않음)은 외부 콘택 패드(3), 및 이에 따른 상기 외부 콘택 패드(3) 상에 적합화된 외부 콘택(4)을 와이어링 기판(5)의 하부면(6) 상에 배치된 와이어링 구조체(15)에 연결한다. 와이어링 기판(5)의 상부면(7)은 그것이 외부 콘팩들(4)을 지탱하는 외부 콘택 패드들(3)로부터 자유롭게 남도록 하는 방식으로 상부 솔더링 레지스트 층(28)으로 덮인다. 하부면(6) 상에 있는 와이어링 구조체(15)는 하부 솔더링 레지스트 층(29)에 의한 손상으로부터 보호된다. 고무-탄성 방식으로 장착된 외부 콘택(4)을 갖는 와이어링 기판(5)의 장점들은 상기에 이미 설명되었으므로, 여기서는 생략한다.
도 2 내지 도 7은 반도체 구성요소들용 와이어링 기판의 생성 시의 개별 구성요소들의 개략적 단면도를 도시한다. 도 1과 동일한 기능들을 갖는 구성요소들은 도 1 내지 도 7에서 동일한 참조 부호들로 나타내었으며, 따로 설명하지 않는다. 이러한 와이어링 기판들의 생성은 반도체 칩 제조업체들과 무관하게, 이전에 공급된 금속 리드프레임들을 갖는 공급업체들에 의해 행해질 수 있다.
도 2는 중합체 플라스틱의 전구체로 구성된 베이스플레이트(24)의 개략적인 단면도를 도시한다. 상기 베이스플레이트(24)는 상부면(7) 및 하부면(6)을 갖는다. 상부면(7)에서부터 하부면(6)까지 뚫린 스루 콘택들(16)이 베이스플레이트(24) 내의 예상된 위치들(envisaged position)에 배치된다. 상기 스루 콘택들(16)은 베이스플레이트(24)의 하부면(6) 상에 생성될 와이어링 구조체에 베이스플레이트(24)의 상부면(7) 상에 생성될 외부 콘택 패드들을 연결하는 역할을 한다.
도 3은 고무-탄성 물질 패드들(25)의 적층 이후의 도 1에 따른 베이스플레이트(24)의 개략적인 단면도를 도시한다. 상기 고무-탄성 물질 패드들(25)은 상이한 두께를 가질 수 있으며, 따라서 고무-탄성 물질(9)로 충전된 베이스플레이트(24) 에 상이한 깊이들의 컷아웃들을 생성한다.
도 4는 금속 필름(26)의 적층 이후의 도 2에 따른 베이스플레이트(24)의 개략적인 단면도를 도시한다. 상기 금속 필름(26)은 상기 베이스플레이트(24)의 표면(7) 상에 적층되고, 이어서 증착된다. 증착 작업 시, 중합체 플라스틱의 전구체로 구성된 베이스플레이트(24)는 높은 점성을 갖는 조성을 형성하도록 가열되며, 금속 필름(26)은 베이스플레이트(24) 안으로 고무-탄성 금속 패드(25)를 가압하면서 증착된다. 또한, 상기 공정에서 스루 콘택(16)과 금속 필름(26) 간의 연결이 제공된다.
도 5는 베이스플레이트(24) 안으로 고무-탄성 물질 패드들(25)을 가압한 이후에, 베이스플레이트(24)의 상부면(7)과 고무-탄성 물질 패드들(25)의 상부면들(10)을 포함하는 공면 표면(11)이 생긴 도 4에 따른 베이스플레이트(24)의 단면도이다. 베이스플레이트(24)의 중합체 플라스틱의 고-점성 전구체 안으로 고무-탄성 물질 패드들(25)이 가압되면, 고무-탄성 금속 패드들(25)은 깊이(t)까지 베이스플레이트(24) 안으로 침투한다. 이 예시에서는 3 개의 고무-탄성 금속 패드들(25)이 동일한 깊이(t)에 있는 것으로 도시되나, 그럼에도 이미 상기에 언급된 바와 같이 상이할 수 있으며, 적합화될 외부 콘택 패드들(3)의 예상되는 부하에 의존할 수 있다.
도 6은 외부 콘택 패드들(3) 및 피드 라인들(14)을 형성하기 위해, 도 5로부터의 금속 필름(26)의 구조화 이후의 베이스플레이트(24)의 개략적인 단면도를 도시한다. 피드 라인들(14)은 그들이 고무-탄성 금속 패드들(25)의 변형가능성에 부정적인 형향을 주지 않는 방식으로 위치된 대응하는 스루 콘택들(16)에 외부 콘택 패드들(3)을 연결하는 세장의(narrow) 도전체 트랙들이다. 고무-탄성 물질 패드들(25)의 높은 변형가능성을 달성하기 위해, 상기 패드들은 절연성 실리콘, 실리콘 엘라스토머, 겔 또는 연성의-다공성 절연성 물질로 생성되며, 전류의 전도에는 적합하지 않다. 도 6에 도시된 고무-탄성 물질 패드들(25)의 변형예에서, 상기 패드들은 탄소 나노튜브라는 용어로 알려진, 대응적으로 순응적인 전기 도전성 입자들로 충전될 수 있으며, 그 결과 스루 콘택들(16)은 베이스플레이트(24) 내에서, 고무-탄성 금속 패드들(25)의 영역 밑에, 즉 고무-탄성 금속 패드들(25)의 영역 내에도 제공될 수 있다.
도 7은 본 발명의 일 실시예에 따른 와이어링 기판(5)의 개략적인 단면도를 도시한다. 도 6에 도시된 바와 같은 와이어링 기판(5)의 전구체는 와이어링 플레이트(wiring plat: 5)의 상부면(7)에 상부 솔더링 레지스트 층(28)을 적층하는 한편, 콘택 패드들(3)은 남겨둠으로써 달성된다. 또한, 그 하부면(6)에는 와이어링 구조체(15)가 적층되며, 이 부분을 매개로 하여, 하부 솔더링 레지스트 층(29)에 의한 손상으로부터 보호될 수 있다. 상기 하부 와이어링 구조체(15)는 스루 콘택들(16)을 통해 와이어링 기판(5)의 하부면(6) 상의 반도체 칩에 상기 와이어링 기판의 상 부면(7) 상의 외부 콘택 패드들(3)을 전기적으로 연결시키는 역할을 한다.
도 8은 상위 회로 보드(30) 상에 장착된 본 발명의 제 1 실시예의 반도체 구성요소(1)의 일부분의 개략적인 단면도를 도시한다. 이전의 도면들과 동일한 기능들을 갖는 구성요소들은 동일한 참조 부호들로 나타내었으며, 따로 설명되지 않는다. 고무-탄성적 완충 외부 콘택 패드(3)를 갖는 와이어링 기판(5)은 외부 콘택(4)을 갖는다. 상기 외부 콘택(4)은 외부 콘택 패드들(3)을 통해 피드 라인(14)에, 또한 와이어링 기판(5)의 하부면(6) 상의 와이어링 구조체(15)의 스루 콘택(16)에 연결된다. 본 발명의 제 1 실시예의 이 반도체 구성요소(1)에서, 상기 와이어링 구조체(15)는 반도체 칩(17)의 플립-칩 콘택(21)에 연결되는 콘택 패드들(27)을 갖는다.
외부 콘택(4)은 이 부분을 매개로 하여 상위 회로 보드(30)의 상부면(33) 상에 도전체 트랙 구조체(32)의 솔더 패드(31)에 연결된다. 반도체 구성요소(1)의 와이어링 구조체(5) 내에 매립된(buried) 고무-탄성 물질 패드(25)에 의해, 진동 형태의 압력 주기적 부하들 및 전단 부하들은 열적 응력의 결과로 고무-탄성적으로 완충되고 흡수될 수 있으며, 그 결과 이러한 고무-탄성적 완충 외부 콘택(4)을 통해 반도체 구성요소(1)와 상위 회로 보드(30) 간의 이러한 연결이 더 높은 신뢰성을 갖게 된다.
도 9는 상위 회로 보드(30) 상에 장착된 본 발명의 제 2 실시예의 반도체 구성요소(2)의 일부분의 개략적 단면도를 도시한다. 도 8과 동일한 기능들을 갖는 구성요소들은 동일한 참조 부호들로 나타내었으며, 따로 설명하지 않는다.
본 발명에 따른 반도체 구성요소(2)의 상기 제 2 실시예는 반도체 칩(18)의 활성 상부면(22)이 본딩 연결(19)을 통해 와이어링 기판(5)의 하부면(6) 상의 와이어링 구조체(15)의 콘택 패드(27)에 연결된 콘택 영역들(23)을 갖는다는 사실로 인해 도 8에 도시된 반도체 구성요소와 다르다. 또한, 반도체 칩(18)의 전단면(34)이 접착 층(35)에 의해 와이어링 기판(5)에 기계적으로 연결된다. 본딩 연결(19)을 갖는 반도체 칩(18), 및 와이어링 기판(5)의 하부면(6) 상의 구조체들은 손상으로부터 반도체 구성요소(2)의 전체 구조를 보호하는 플라스틱 하우징 조성물(20)에 의해 둘러싸인다.

Claims (21)

  1. 반도체 구성요소(1, 2)의 와이어링 기판에 있어서,
    외부 콘택들(4)에 적합한(fitting) 외부 콘택 패드들(3)을 포함하고, 강성의(rigid) 상기 와이어링 기판(5)은 와이어링 구조체(15)를 갖는 하부면(6) 및 컷아웃(cutout: 8)들을 갖는 상부면(7)을 포함하며, 고무-탄성 물질(9)이 상기 컷아웃들(8) 내에 배치되고, 상기 외부 콘택 패드들(3)은 상기 고무-탄성 물질(9) 상에 배치되는 것을 특징으로 하는 와이어링 기판.
  2. 제 1 항에 있어서,
    상기 와이어링 기판(5)의 상부면(7)과 함께 상기 고무-탄성 물질(9)의 상부면(10)은 공면 영역(coplanar area: 11)을 형성하는 것을 특징으로 하는 와이어링 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 고무-탄성 물질(9)은 실리콘, 실리콘 엘라스토머(silicone elastomer), 겔, 또는 폐쇄-다공 연성-다공성 물질(closed-pore soft-porous material)을 포함하는 것을 특징으로 하는 와이어링 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    단일 와이어링 기판(5) 내의 컷아웃들(11)은 상이한 깊이(t)들을 포함하는 것을 특징으로 하는 와이어링 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 고무-탄성 물질(9)로 충전된 상기 컷아웃들(8)의 영역 크기(12)는 상기 외부 콘택 패드들(3)의 영역 크기(13)보다 더 큰 것을 특징으로 하는 와이어링 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 와이어링 기판(5)은 상기 와이어링 구조체(15)로부터 외부 콘택 패드들(3)로의 피드 라인들(feed line: 14)을 포함하는 것을 특징으로 하는 와이어링 기판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 와이어링 기판(5)은 상기 외부 콘택 패드들(3)에 대해, 상기 피드 라인들(14)에 전기적으로 연결된 상기 와이어링 기판(5)을 관통하는 스루 콘택(through contact: 16)들을 포함하는 것을 특징으로 하는 와이어링 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 외부 콘택 패드들(3)은 납-없는(lead-free) 솔더링 물질로 된 솔더 코 팅을 포함하는 것을 특징으로 하는 와이어링 기판.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    반도체 칩(17)이 상기 와이어링 구조체(15) 상에 배치되는 것을 특징으로 하는 와이어링 기판.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    플립-칩 콘택(flip-chip contact: 21)들을 갖는 반도체 칩(17)이 상기 와이어링 구조체(15) 상에 배치되는 것을 특징으로 하는 와이어링 기판.
  11. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 와이어링 구조체(15)로의 본딩 연결(bonding connection: 19)들을 갖는 반도체 칩(17)이 상기 와이어링 구조체(15) 상에 배치되는 것을 특징으로 하는 와이어링 기판.
  12. 반도체 구성요소에 있어서,
    외부 콘택 패드들(3) 상에 배치된 외부 콘택들(4)을 포함하는 와이어링 기판(5) 및 반도체 칩(17)을 포함하고, 강성의 상기 와이어링 기판(5)은 와이어링 구조체(15) 및 상기 반도체 칩(17)을 갖는 하부면(6) 및 컷아웃들(8)을 갖는 상부면(7)을 포함하며, 고무-탄성 물질(9)이 상기 컷아웃들(8) 내에 배치되고, 상기 외 부 콘택 패드들(3)은 상기 고무-탄성 물질(10) 상에 배치되는 것을 특징으로 하는 반도체 구성요소.
  13. 제 12 항에 있어서,
    상기 와이어링 기판(5) 상의 상기 반도체 칩(17)은 플라스틱 하우징 조성물(plastic housing composition) 안으로 매입(embed)되는 것을 특징으로 하는 반도체 구성요소.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 반도체 칩(17)은 상기 와이어링 구조체(15)에 전기적으로 연결된 플립-칩 콘택들(21)을 포함하는 것을 특징으로 하는 반도체 구성요소.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 반도체 칩(17)은 그 활성 상부면(22) 상에 본딩 연결들(19)을 통해 상기 와이어링 구조체(15)에 전기적으로 연결된 콘택 영역들(23)을 포함하는 것을 특징으로 하는 반도체 구성요소.
  16. 외부 콘택들(4)에 적합한 외부 콘택 패드들(3)을 포함하는 반도체 구성요소(1, 2)의 와이어링 기판(5)을 생성하는 방법에 있어서,
    - 사전설정된 위치들에 스루 콘택들(16)을 갖는 베이스플레이트(24)를 생성 하는 단계를 포함하고, 상기 베이스플레이트(24)는 중합체 플라스틱의 전구체를 포함하며;
    - 상기 베이스플레이트(24)의 상부면(7)에 고무-탄성 물질(9)로 구성된 층을 선택적으로 적층하는 단계를 포함하고, 상기 층은 서로 이격된 고무-탄성 물질 패드들(25)을 포함하며;
    - 구리 필름(26)을 증착하고, 상기 베이스플레이트(24)의 상기 중합체 플라스틱의 전구체 안으로 외부 콘택 패드들(3)을 갖는 고무-탄성 물질 패드들(25)을 가압하여, 상기 베이스플레이트(24)의 상부면(7)과 상기 구리 필름(26) 안에 공면 경계층(11)을 형성하는 단계;
    - 스루 콘택들(16)로의 피드 라인들(14) 및 외부 콘택 패드들(3)을 형성하기 위해 상기 구리 필름(26)을 구조화하는 단계; 및
    - 상기 베이스플레이트(24)의 중합체 플라스틱을 경화하여, 강성의 자기-지지(self-supporting) 와이어링 기판(5)을 형성하는 단계를 포함하는 것을 특징으로 하는 와이어링 기판(5)을 생성하는 방법.
  17. 외부 콘택들(4)에 적합한 외부 콘택 패드들(3)을 포함하는 반도체 구성요소(1, 2)의 와이어링 기판(5)을 생성하는 방법에 있어서,
    - 사전설정된 위치들에 스루 콘택들(16)을 갖는 베이스플레이트(24)를 생성하는 단계를 포함하고, 상기 베이스플레이트(24)는 중합체 플라스틱의 전구체를 포함하며;
    - 상기 베이스플레이트(24)의 상부면(7)에 고무-탄성 물질(9)로 구성된 층을 선택적으로 적층하는 단계를 포함하고, 상기 층은 서로 이격된 고무-탄성 물질 패드들(25)을 포함하며;
    - 외부 콘택 패드들(3)로 구조화된 구리-코팅된 필름을 증착하고, 상기 외부 콘택 패드들(3)을 정렬하는 단계를 포함하고, 상기 외부 콘택 패드들(3)의 배치는 상기 고무-탄성 물질 패드들(25)에 대응하며;
    - 상기 베이스플레이트(24)의 중합체 플라스틱의 전구체 안으로 상기 외부 콘택 패드들(3)을 갖는 고무-탄성 물질 패드들(25)을 가압하여, 상기 베이스플레이트(24)의 상부면(7)과 상기 필름 간에 공면 경계 층(11)을 형성하는 단계;
    - 상기 외부 콘택 패드들(3)을 덮지 않는 단계; 및
    - 상기 베이스플레이트(24)의 중합체 플라스틱을 경화하여, 강성의 자기-지지 와이어링 구조체(5)를 형성하는 단계를 포함하는 것을 특징으로 하는 와이어링 기판(5)을 생성하는 방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상부 솔더링 레지스트 층(28)이 상기 자기-지지 와이어링 기판(5)의 상부면(7)에 적층되고, 상기 외부 콘택 패드들(3)은 덮이지 않는 것을 특징으로 하는 와이어링 기판(5)을 생성하는 방법.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    솔더 층이 상기 외부 콘택 패드들(3)에 선택적으로 적층되는 것을 특징으로 하는 와이어링 기판(5)을 생성하는 방법.
  20. 제 16 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 자기-지지 와이어링 기판(5)의 하부면(6)은 와이어링 구조체(15)로 코팅되는 것을 특징으로 하는 와이어링 기판(5)을 생성하는 방법.
  21. 제 16 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 자기-지지 와이어링 기판(5)의 하부면(6)은 솔더링 레지스트 층으로 코팅되는 한편, 상기 와이어링 구조체(15)의 콘택 패드(27)에는 상기 층이 코팅되지 않는 것을 특징으로 하는 와이어링 기판(5)을 생성하는 방법.
KR1020077006299A 2004-08-19 2005-07-20 외부 콘택용 외부 콘택 패드를 포함하는 반도체 구성요소의 와이어링 기판의 제조 방법 KR100889840B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004040414A DE102004040414B4 (de) 2004-08-19 2004-08-19 Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte
DE102004040414.3 2004-08-19
PCT/DE2005/001278 WO2006017998A2 (de) 2004-08-19 2005-07-20 Verdrahtungssubstrat eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte und verfahren zur herstellung desselben

Publications (2)

Publication Number Publication Date
KR20070042580A true KR20070042580A (ko) 2007-04-23
KR100889840B1 KR100889840B1 (ko) 2009-03-20

Family

ID=35745461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006299A KR100889840B1 (ko) 2004-08-19 2005-07-20 외부 콘택용 외부 콘택 패드를 포함하는 반도체 구성요소의 와이어링 기판의 제조 방법

Country Status (7)

Country Link
US (1) US7638418B2 (ko)
EP (1) EP1779428B1 (ko)
JP (1) JP5059607B2 (ko)
KR (1) KR100889840B1 (ko)
CN (1) CN100530625C (ko)
DE (1) DE102004040414B4 (ko)
WO (1) WO2006017998A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
US9960130B2 (en) 2015-02-06 2018-05-01 UTAC Headquarters Pte. Ltd. Reliable interconnect
KR20220109753A (ko) 2021-01-29 2022-08-05 삼성전자주식회사 포스트를 포함하는 반도체 패키지
EP4334974A1 (en) * 2021-05-06 2024-03-13 Qualcomm Technologies, Inc. High-power die heat sink with vertical heat path
US11948853B2 (en) 2021-05-06 2024-04-02 QUALCOMM Technologies Incorporated High-power die heat sink
US11929299B2 (en) 2021-05-06 2024-03-12 Qualcomm Incorporated High-power die heat sink with vertical heat path
CN114980492A (zh) * 2022-06-28 2022-08-30 昆山国显光电有限公司 线路板组件、显示屏及电子设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433948A (en) * 1987-07-29 1989-02-03 Hitachi Chemical Co Ltd Wiring board for mounting semiconductor element
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
JPH0846084A (ja) * 1994-08-02 1996-02-16 Shinko Electric Ind Co Ltd 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
US5759047A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001094227A (ja) * 1999-09-20 2001-04-06 Shinko Electric Ind Co Ltd 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6399896B1 (en) * 2000-03-15 2002-06-04 International Business Machines Corporation Circuit package having low modulus, conformal mounting pads
US6358836B1 (en) * 2000-06-16 2002-03-19 Industrial Technology Research Institute Wafer level package incorporating elastomeric pads in dummy plugs
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
US6417019B1 (en) * 2001-04-04 2002-07-09 Lumileds Lighting, U.S., Llc Phosphor converted light emitting diode
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
DE10134011B4 (de) * 2001-07-12 2007-08-16 Infineon Technologies Ag Trägersubstrat, das zur Kontaktierung mit einer integrierten Schaltung vorgesehen ist
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2003198068A (ja) * 2001-12-27 2003-07-11 Nec Corp プリント基板、半導体装置、およびプリント基板と部品との電気的接続構造
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP3952375B2 (ja) * 2002-03-25 2007-08-01 富士通株式会社 チップ実装体、チップ実装体の製造方法、及び、電子機器
JP2003318322A (ja) * 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2004128364A (ja) * 2002-10-07 2004-04-22 Renesas Technology Corp 半導体パッケージおよび半導体パッケージの実装構造体
JP3905032B2 (ja) * 2002-12-20 2007-04-18 シャープ株式会社 半導体装置、および、その製造方法
KR20040069513A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법

Also Published As

Publication number Publication date
WO2006017998A3 (de) 2006-08-03
JP5059607B2 (ja) 2012-10-24
US20070194459A1 (en) 2007-08-23
KR100889840B1 (ko) 2009-03-20
CN101048866A (zh) 2007-10-03
EP1779428B1 (de) 2015-05-27
JP2008510309A (ja) 2008-04-03
CN100530625C (zh) 2009-08-19
DE102004040414A1 (de) 2006-03-02
WO2006017998A2 (de) 2006-02-23
DE102004040414B4 (de) 2006-08-31
US7638418B2 (en) 2009-12-29
EP1779428A2 (de) 2007-05-02

Similar Documents

Publication Publication Date Title
US8072768B2 (en) Multilayer printed circuit board structure comprising an integrated electrical component, and production method therefor
US7683266B2 (en) Circuit board and circuit apparatus using the same
US7319049B2 (en) Method of manufacturing an electronic parts packaging structure
KR100194130B1 (ko) 반도체 패키지
KR100889840B1 (ko) 외부 콘택용 외부 콘택 패드를 포함하는 반도체 구성요소의 와이어링 기판의 제조 방법
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
US5943212A (en) Ceramic circuit board and semiconductor device using same
US6969916B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
US20080041619A1 (en) Component-embedded multilayer printed wiring board and manufacturing method thereof
US8169072B2 (en) Semiconductor device, manufacturing method thereof, and electronic device
KR101505743B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
KR20060069231A (ko) 다단구성의 반도체모듈 및 그 제조방법
KR20050053751A (ko) 다중-칩 패키지들을 위한 컴포넌트, 방법 및 어셈블리
JP4110189B2 (ja) 半導体パッケージ
KR19980081522A (ko) 반도체 장치 및 그의 제조방법
WO2011024939A1 (ja) 半導体装置およびその製造方法
KR20070117991A (ko) 반도체 장치 및 그 제조 방법
US11605569B2 (en) Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
CN102034768A (zh) 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
KR20080031107A (ko) 반도체 장치
JP2008510309A5 (ko)
JP5028968B2 (ja) 半導体装置、積層型半導体装置およびインターポーザ基板
JP4413798B2 (ja) 半導体装置の製造方法
US20020189091A1 (en) Method of making printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150306

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160311

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 11